KR20080001447A - 반도체 소자의 캐패시터 형성 방법 - Google Patents

반도체 소자의 캐패시터 형성 방법 Download PDF

Info

Publication number
KR20080001447A
KR20080001447A KR1020060059909A KR20060059909A KR20080001447A KR 20080001447 A KR20080001447 A KR 20080001447A KR 1020060059909 A KR1020060059909 A KR 1020060059909A KR 20060059909 A KR20060059909 A KR 20060059909A KR 20080001447 A KR20080001447 A KR 20080001447A
Authority
KR
South Korea
Prior art keywords
titanium nitride
forming
semiconductor device
capacitor
storage node
Prior art date
Application number
KR1020060059909A
Other languages
English (en)
Inventor
노일철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060059909A priority Critical patent/KR20080001447A/ko
Publication of KR20080001447A publication Critical patent/KR20080001447A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 반도체 소자의 캐패시터 형성 방법은, 반도체 기판 상에 스토리지 노드 콘택을 포함하는 층간 절연막을 형성하는 단계와, 층간 절연막의 일부를 제거하여 스토리지 노드 콘택을 노출시키는 트렌치를 형성하는 단계와, 트렌치가 형성된 결과물 전면에 하부 전극인 티타늄나이트라이드막을 증착하는 단계와, 디가스 공정을 수행하여 티타늄나이트라이드막 상에 남아있는 불순물을 제거하는 단계와, 그리고 타타늄나이트라이드막을 노드 분리하는 단계를 포함하는 반도체 소자의 캐패시터 형성 방법.
티타늄나이트라이드막, 염화암모늄, 캐패시터

Description

반도체 소자의 캐패시터 형성 방법{Method of fabricating capacitor in semiconductor device}
도 1은 종래의 반도체 소자의 캐패시터 형성 방법에서 나타나는 티타늄나이트라이드막을 형성한 후 발생하는 성장성 디펙트를 보이기 위해 나타낸 도면이다.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 캐패시터 형성 방법을 설명하기 위해 나타내 보인 도면들이다.
도 3a 및 도 3b는 본 발명에 따른 반도체 소자의 캐패시터 형성 방법에서의 디펙트 분포 변화를 나타내 보인 도면들이다.
본 발명은 반도체 소자의 캐패시터 형성 방법에 관한 것으로, 보다 상세하게는 금속 전극막 상에 존재하는 불순물을 제거하여 소자의 특성을 개선하는 반도체 소자의 캐패시터 형성 방법에 관한 것이다.
최근 반도체 소자의 집적도가 증가하면서, 60nm 이하 소자의 작은 셀 면적에서 충전 용량을 확보하기 위해 금속막으로 이루어진 금속-절연체-금속(Metal-Insulator-Metal)구조가 도입되었다. 일반적으로 금속-절연체-금속 구조는 금속 하 부 전극과 금속 상부 전극이 서로 중첩되며, 그 사이에 절연체가 형성되어 캐패시터를 이룬다.
일반적으로 반도체 소자의 캐패시터를 형성하기 위해서는, 먼저 반도체 기판 상에 스토리지 노드 콘택을 포함하는 층간 절연막을 형성한 후 층간 절연막 상에 하부 전극의 형성 높이만큼 몰드 절연막을 형성한다. 이어서, 몰드 절연막 상에 마스크 패턴을 형성한다. 계속해서, 마스크 패턴을 배리어로 몰드 절연막을 제거하여 스토리지 노드 콘택을 노출시키는 트렌치를 형성한다. 이어서, 트렌치가 형성된 몰드 절연막 전면에 하부 금속 전극막을 증착 후 에치백 공정 실시하여 하부 금속 전극막을 노드 분리시킨다.
일반적으로, 하부 금속 전극막은 티타늄나이트라이드(TiN)막으로 형성하며, 이 티타늄나이트라이드(TiN)막은 화학 기상 증착 방법(CVD; chemical-vapor-deposition)을 이용하여 형성한다. 구체적으로, 티타늄나이트라이드(TiN)막을 형성하기 위해서, 반도체 기판을 진공 챔버(chamber)내에 로딩한 후 반응성 가스인 TiCl4 가스와 NH3 가스를 주입한다. 이때 TiCl4 가스와 NH3 가스의 화학 반응에 의해 TiCl4 가스의 Ti와 Cl4가 분리되고 NH3 가스의 N과 H3가 분리된다. 분리된 Ti와 N이 결합하여 티타늄나이트라이드(TiN)이 생성되며, 가열된 반도체 기판 표면과 반응하여 티타늄나이트라이드(TiN)가 형성된다.
그런데 이 과정에서, 티타늄나이트라이드(TiN)를 형성할 때 사용된 반응 가스 TiCl4의 미반응 Cl이 반도체 기판 표면에 잔류되어 존재한다. 이와 마찬가지로 NH3의 미반응 NH3도 반도체 기판 표면에 잔류되어 존재하여 디펙트로 작용한다.
도 1은 종래의 반도체 소자의 캐패시터 형성 방법에서 나타나는 티타늄나이트라이드막을 형성한 후 발생하는 성장성 디펙트를 보이기 위해 나타낸 도면이다.
도 1을 참조하면, 잔류된 Cl이 표면에 존재하다가 NH3, 또는 티타늄나이트라이드(TiN)을 형성시 존재하는 수분(H2O)과 반응하여 승화성 고체인 염화암모늄[NHxCly(NH4Cl)]이 생성된다. 생성된 염화암모늄은 티타늄나이트라이드(TiN)막 표면에서 성장하여 성장성 디펙트(10)로 작용한다. 이와 같은, 성장성 디펙트(10)는 노드 분리를 위한 에치백 공정시 일부 티타늄나이트라이드막에 대한 식각을 방해하여 디펙트를 발생시키게 된다. 이러한 디펙트는 하부 전극간 브릿지(bridge)를 형성하기 때문에 비트 페일(bit fail)에서 부터 소자 자체의 페일(fail)에 이르기까지 다양한 불량을 유발하여 소자의 특성에 치명적인 영향을 미쳐 결국 수율을 떨어뜨리는 요인이 되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 캐패시터의 하부 전극막을 화학 기상 증착 방법을 사용하여 티타늄나이트라이드막으로 증착하는 경우 발생하는 불순물에 의해 후속의 에치백 공정시 발생하는 디펙트를 억제할 수 있도록 하는 반도체 소자의 캐패시터 형성 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 반도체 소자의 캐패시터 형성 방법은, 반도체 기판 상에 스토리지 노드 콘택을 포함하는 층간 절연막을 형성하는 단계; 상기 층간 절연막의 일부를 제거하여 상기 스토리지 노드 콘택을 노출시키는 트렌치를 형성하는 단계; 상기 트렌치가 형성된 결과물 전면에 하부 전극인 티타늄나이트라이드막을 증착하는 단계; 디가스 공정을 수행하여 상기 티타늄나이트라이드막 상에 남아있는 불순물을 제거하는 단계; 및 상기 타타늄나이트라이드막을 노드 분리하는 단계를 포함한다.
상기 디가스 공정은 아르곤 또는 질소 가스 분위기에서 수행하는 것이 바람직하다.
상기 아르곤 또는 질소 가스의 공급량은 100 내지 4000 sccm이 되도록 하여 수행하는 것이 바람직하다.
상기 디가스 공정은 160 내지 350℃의 온도에서 수행하는 것이 바람직하다.
상기 타타늄나이트라이드막은 TiCl4 및 NH43 를 소스가스로 하는 화학 기상 증착 방법을 사용하여 증착하는 것이 바람직하다.
상기 불순물은 TiCl4 및 NH3 가스 성분을 포함할 수 있다.
상기 노드 분리는 에치백을 사용하여 수행하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분 에 대해서는 동일한 부호를 붙였다.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 캐패시터 형성 방법을 설명하기 위해 나타내 보인 도면들이다.
도 2a에 도시된 바와 같이, 먼저, 반도체 기판(100) 상에 층간 절연막(110)을 형성한다. 비록 도면에 나타나지는 않았지만, 디램(DRAM; Dynamic Random Access Memory)과 같은 메모리 소자의 경우, 반도체 기판 내부에는 소스(source)/드레인(drain) 불순물 영역(미도시)이 형성되며, 층간 절연막(110) 내에 게이트(미도시)가 형성된다.
다음에, 층간 절연막(110)을 관통하는 스토리지 노드 콘택(120)을 형성한다. 이 스토리지 노드 콘택(120)은 후속 공정으로 형성되는 캐패시터의 하부 전극막과 반도체 기판(100) 내부에 형성된 접합 영역을 전기적으로 연결시킨다. 스토리지 노드 콘택(120)은 폴리실리콘을 포함하는 도적막으로 이루어질 수 있으며, 또는 금속막으로 이루어질 수 있다.
이어서, 스토리지 노드 콘택(120)을 포함한 층간 절연막(110) 상에 몰드 절연막(130)을 형성한다. 몰드 절연막(130)은 주로 플라즈마 인가 화학 기상 증착(PECVD; Plasma Enhanced Chemical Vapor Deposition) 방식을 이용한 TEOS(PE-TEOS; Tetra Ethyl Ortho Silicate)막의 단일막 또는 PE-TEOS막 하부에 PSG(Phospho SIlicate Glass)막이 적층된 이중막 구조를 사용하여 형성한다.
도 2b에 도시된 바와 같이, 몰드 절연막(130)을 선택적으로 노출시키는 마스크 패턴(미도시)을 이용해 몰드 절연막(130)의 노출 부분을 제거하여 스토리지 노 드 콘택(120)을 노출시키는 트렌치를 형성한다. 이어서, 트렌치가 형성된 몰드 절연막(130) 전면에 하부 전극막(140)인 티타늄나이트라이드(TiN)막을 화학 기상 증착 방법(CVD; chemical-vapor-deposition)을 이용하여 형성한다. 티타늄나이트라이드(TiN) 형성을 위한 반응 가스로는 TiCl4가스와 NH3 가스를 사용한다.
다음에 디가스 공정(degassing step)을 수행하는데, 이는 반도체 기판(100)에 열을 가함으로써 반도체 기판(100) 표면의 수분을 증발시켜 반도체 기판(100) 상에 잔재하고 있는 불순물을 제거하는 방법이다. 이를 위해서, 반도체 기판(100)을 할로겐 램프와 같은 히터를 가지는 챔버 내에 로딩한다. 디가스 공정은 아르곤(Ar) 또는 질소(N2) 가스 분위기에서 160 내지 350℃로 가열하여 이를 승화시킴으로써 수행된다. 아르곤 또는 질소 가스의 공급량은 100 내지 4000 sccm이 되도록 한다. 승화성 염화암모늄은 1기압을 기준으로 337.8℃의 온도에서 승화된다.
도 2c에 도시된 바와 같이, 디가스 공정을 수행한 티타늄나이트라이드막을 노드 분리하여 전기적으로 절연시킨다. 노드 분리는 에치백 공정을 사용하여 수행한다. 다음에, 몰드 절연막을 완전 딥-아웃(Full dip-out)공정을 수행하여 티타늄나이트라이드막이 실린더 형상을 갖도록 한다. 딥-아웃 공정에서는 HF 계열의 케미컬이나 BOE(Buffered Oxide Etchant)를 사용하여 몰드 절연막을 제거한다. 이어서, 몰드 절연막(230)이 제거된 결과물 전면에 유전체막(미도시) 및 상부 금속 전극막(미도시)을 형성한다.
도 3a 및 도 3b는 본 발명에 따른 반도체 소자의 캐패시터 형성 방법에서의 디펙트 분포 변화를 나타내 보인 도면들이다.
도 3a 내지 3b를 참조하면, 티타늄나이트라이드막을 증착한 후 디가스 공정을 수행하지 않은 반도체 기판(3a 참조)과 디가스 공정을 수행한 반도체 기판(3b 참조)이 있다. 이를 보면, 디가스 공정을 수행하지 않은 반도체 기판에 발생된 디펙트는 반도체 기판 전체에 걸쳐 나타난다. 도면에서 어두운 부분은 웨이퍼 표면을 나타내고 밝은 부분은 디펙트를 나타낸다. 이러한 디펙트의 수를 세어보면 약 2627개로써 공기와 접촉할수록 점차 늘어난다. 그러나 디가스 공정을 수행한 반도체 기판(3b 참조)에 나타나는 디펙트는 부분적으로 나타나고 있으며, 그 수 또한 약 77개로써 디가스 공정을 수행하지 않은 반도체 기판과 비교하면 현저하게 줄어든 것을 볼 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였으나, 본 발명은 상기 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 이루어질 수 있다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 형태로 변형이나 개량이 가능할 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌것으로 이해해야만 한다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체 소자의 캐패시터 형성 방법은, 티타늄나이트라이드막 형성 후에 발생되는 성장성 디펙트를 제거하여 반도체 소자의 신뢰성을 확보하고 수율을 향상시킨다.

Claims (5)

  1. 반도체 기판 상에 스토리지 노드 콘택을 포함하는 층간 절연막을 형성하는 단계;
    스토리지 노드 콘택을 포함한 층간 절연막 상에 몰드 절연막을 형성하는 단계;
    상기 몰드 절연막의 일부를 제거하여 상기 스토리지 노드 콘택을 노출시키는 트렌치를 형성하는 단계;
    상기 트렌치가 형성된 결과물 전면에 하부 전극인 티타늄나이트라이드막을 증착하는 단계;
    디가스 공정을 수행하여 상기 티타늄나이트라이드막 상에 남아있는 불순물을 제거하는 단계; 및
    상기 타타늄나이트라이드막을 노드 분리하는 단계를 포함하는 반도체 소자의 캐패시터 형성 방법.
  2. 제1항에 있어서,
    상기 디가스 공정은 아르곤 또는 질소 가스 분위기 및 160 ~ 360℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
  3. 제2항에 있어서,
    상기 아르곤 또는 질소 가스의 공급량은 100 내지 4000 sccm이 되도록 하여 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
  4. 제1항에 있어서,
    상기 타타늄나이트라이드막은 TiCl4 및 NH43 를 소스가스로 하는 화학 기상 증착 방법을 사용하여 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
  5. 제1항에 있어서,
    상기 불순물은 TiCl4 및 NH3 가스 성분을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
KR1020060059909A 2006-06-29 2006-06-29 반도체 소자의 캐패시터 형성 방법 KR20080001447A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060059909A KR20080001447A (ko) 2006-06-29 2006-06-29 반도체 소자의 캐패시터 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059909A KR20080001447A (ko) 2006-06-29 2006-06-29 반도체 소자의 캐패시터 형성 방법

Publications (1)

Publication Number Publication Date
KR20080001447A true KR20080001447A (ko) 2008-01-03

Family

ID=39213465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059909A KR20080001447A (ko) 2006-06-29 2006-06-29 반도체 소자의 캐패시터 형성 방법

Country Status (1)

Country Link
KR (1) KR20080001447A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969167B2 (en) 2012-08-29 2015-03-03 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device with capacitors using mold structure and protection layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969167B2 (en) 2012-08-29 2015-03-03 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device with capacitors using mold structure and protection layer

Similar Documents

Publication Publication Date Title
JP4111427B2 (ja) 半導体素子のキャパシタ製造方法
JPH06244364A (ja) 半導体装置の製造方法
JP4399845B2 (ja) 半導体素子のキャパシタ製造方法
JP2006179860A (ja) 半導体装置のキャパシタ及びその製造方法
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
JPH11191612A (ja) コンデンサの製造方法
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
JP4406784B2 (ja) 半導体メモリ素子のキャパシタの製造方法
CN1331214C (zh) 半导体器件的制造方法
KR100415516B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20080001447A (ko) 반도체 소자의 캐패시터 형성 방법
JPH09199690A (ja) 半導体素子のキャパシタの製造方法
US20090197384A1 (en) Semiconductor memory device and method for manufacturing semiconductor memory device
KR100342873B1 (ko) 반도체장치의 커패시터 제조방법
KR100811255B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100826756B1 (ko) 반도체 장치의 제조 방법
US6653198B2 (en) Method for fabricating capacitor in semiconductor device and capacitor fabricated thereby
JP2001223343A (ja) キャパシタの下部電極及びその製造方法
JPH11163282A (ja) 半導体装置の製造方法
KR100935727B1 (ko) 캐패시터의 하부 전극 형성방법
US6762090B2 (en) Method for fabricating a capacitor
KR100504434B1 (ko) 반도체장치의 커패시터 제조방법
KR20090000519A (ko) 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
KR100382610B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR100670703B1 (ko) 반도체메모리장치의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application