KR20080000405A - 유기전계발광표시장치 및 그 제조방법 - Google Patents

유기전계발광표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20080000405A
KR20080000405A KR1020060058194A KR20060058194A KR20080000405A KR 20080000405 A KR20080000405 A KR 20080000405A KR 1020060058194 A KR1020060058194 A KR 1020060058194A KR 20060058194 A KR20060058194 A KR 20060058194A KR 20080000405 A KR20080000405 A KR 20080000405A
Authority
KR
South Korea
Prior art keywords
buffer
light emitting
organic light
electrode
display device
Prior art date
Application number
KR1020060058194A
Other languages
English (en)
Other versions
KR101274801B1 (ko
Inventor
문종석
이종화
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060058194A priority Critical patent/KR101274801B1/ko
Publication of KR20080000405A publication Critical patent/KR20080000405A/ko
Application granted granted Critical
Publication of KR101274801B1 publication Critical patent/KR101274801B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기전계발광표시장치에 관한 것으로, 특히 공정을 단순화하고 수명을 연장할 수 있는 유기전계발광표시장치 및 그 제조방법을 개시한다. 개시된 본 발명의 유기전계발광표시장치는, 서로 일정간격 이격되어 배치된 제 1, 2 기판과; 상기 제 1기판에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 가지는 어레이 소자와; 상기 제 2기판 상에 형성된 제 1전극과; 상기 제 1 전극 상부의 각 서브픽셀을 구획하는 외곽 영역에 형성된 제 1 버퍼와 제 2 버퍼로 구성된 격벽층과; 상기 격벽층으로 구획된 각 서브픽셀 영역에 형성된 유기전계발광층과; 상기 유기전계발광층이 형성된 제 2기판 상에 형성되는 제 2전극과; 상기 각 서브픽셀 별로 대응되는 상기 제 1기판 상의 박막트랜지스터와 제 2기판 상의 제 2 전극을 전기적으로 연결시키는 전도성 스페이서를 포함하고, 상기 제 1 버퍼를 중심으로 양측에 각각 제 2 버퍼가 위치하고, 상기 제 1 버퍼와 각각의 제 2 버퍼 사이에 언더 컷 구조를 갖는 것을 특징으로 한다.
본 발명은 유기전계발광층을 분리하는 격벽을 무기물질로 패터닝함으로써, 유기전계발광층의 수명을 연장한 효과가 있다.
유기전계, 표시장치, 버퍼, 격벽, 전극

Description

유기전계발광표시장치 및 그 제조방법{A ORGANIC ELECTRO-LUMINESCENCE DISPLAY DEVICE AND A METHOD FOR FABRICATING THE SAME}
도 1은 종래 유기전계발광표시장치의 개략적인 단면도이다.
도 2는 본 발명에 따른 유기전계발광표시장치의 화소 단면도이다.
도 3은 상기 도 2의 상판의 A 영역을 확대한 단면도이다.
도 4a 내지 도 4e는 본 발명에 따른 유기전계발광표시장치의 상판 제조공정을 도시한 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
101: 투명기판 130: 제 2 기판
132: 제 1 전극 136: 유기전계발광층
138: 제 2 전극 140: 보조전극
139: 희생패턴 150: 제 1 버퍼
151: 제 2 버퍼 160: 공간
본 발명은 유기전계발광표시장치에 관한 것으로, 특히 공정을 단순화하고 수명을 연장할 수 있는 유기전계발광표시장치 및 그 제조방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 전계발광(Electro-Luminescence)표시장치 등이 있다.
최근에 이와 같은 평판표시장치의 표시품질을 높이고 대화면화를 시도하는 연구들이 활발히 진행되고 있다. 이들 중 전계발광표시장치는 스스로 발광하는 자발광 소자이다. 전계발광표시장치는 전자 및 정공 등의 캐리어를 이용하여 형광물질을 여기시킴으로써 비디오 영상을 표시하게 된다. 이 전계발광표시장치는 사용하는 재료에 따라 무기 전계발광표시장치와 유기 전계발광표시장치로 크게 나뉘어진다. 상기 유기 전계발광표시장치는 100~200V의 높은 전압을 필요로 하는 무기 전계발광표시장치에 비해 5~20V 정도의 낮은 전압으로 구동됨으로써 직류 저전압 구동이 가능하다.
또한, 유기 전계발광표시장치는 넓은 시야각, 고속 응답성, 고 콘트라스트비(contrast ratio) 등의 뛰어난 특징을 갖고 있으므로, 그래픽 디스플레이의 픽셀(pixel), 텔레비젼 영상 디스플레이나 표면 광원(Surface Light Source)의 픽셀로서 사용될 수 있으며, 얇고 가벼우며 색감이 좋기 때문에 차세대 평면 디스플레이로서 적합하다.
한편, 이러한 유기 전계발광표시장치의 구동방식으로는 별도의 박막트랜지 스터를 구비하지 않는 패시브 매트릭스 방식(Passive matrix type)이 주로 이용되고 있다.
그러나, 상기 패시브 매트릭스 방식은 해상도나 소비전력, 수명 등에 많은 제한적인 요소를 가지고 있기 때문에, 고해상도나 대화면을 요구하는 차세대 디스플레이 제조를 위한 액티브 매트릭스형 전계발광표시장치가 연구/개발되고 있다.
이하, 첨부된 도면을 참조하여 종래의 유기전계발광표시장치를 상세히 설명하면 다음과 같다.
도 1은 종래 유기전계발광표시장치의 개략적인 단면도로서, 이는 하부 발광방식으로 동작하는 AMOLED의 단면 구조를 나타내고 있다.
설명의 편의상 적(R), 녹(G), 청(B)의 서브 픽셀(sub pixel)들로 이루어진 하나의 픽셀(pixel) 영역을 중심으로 도시하였다.
도시된 바와 같이, 제 1 기판(10)의 투명 기판(1) 상부에는 서브 픽셀별로 박막트랜지스터(T)와 제 1 전극(12)이 형성되어 있고, 상기 박막트랜지스터(T) 및 제 1 전극(12) 상부에는 적(Red), 녹(Green), 청(Blue) 컬러를 띠는 유기전계발광층(14)이 형성되어 있고, 유기전계발광층(14) 상부에는 제 2 전극(16)이 형성되어 있다. 상기 제 1, 2 전극(12, 16)은 유기전계발광층(14)에 전계를 인가해주는 역할을 한다.
이와 같이, 상기 유기전계발광층(14)이 형성된 제 1 기판(10)은 제 2 기판(30)과 합착된다.
한 예로, 하부발광방식 구조에서 상기 제 1 전극(12)을 양극(anode)으로, 제 2 전극(16)을 음극(cathode)으로 구성할 경우 제 1 전극(12)은 투명도전성 물질에서 선택되고, 제 2 전극(16)은 일함수가 낮은 금속물질에서 선택되며, 이런 조건 하에서 상기 유기전계발광층(14)은 제 1 전극(12)과 접하는 층에서부터 정공주입층(14a ; hole injection layer), 정공수송층(14b ; hole transporting layer), 발광층(14c ; emission layer), 전자수송층(14d ; electron transporting layer) 순서대로 적층된 구조를 이룬다.
이때, 상기 발광층(14c)은 서브픽셀별로 적, 녹, 청 컬러를 구현하는 발광물질이 차례대로 배치된 구조를 가진다.
이와 같이, 기존의 유기전계발광표시장치는 박막트랜지스터(T)와 전극을 포함하는 어레이 소자와 유기전계발광 다이오드가 동일 기판 상에 적층된 구조로 이루어지는 것을 특징으로 하였다.
그러나, 앞서 설명한 종래의 하부 발광방식의 유기전계발광표시장치는, 상기 어레이 소자 및 유기전계발광 다이오드가 형성된 기판과 별도의 인캡슐레이션용 기판의 합착을 통해 소자를 제작하는데, 이 경우 어레이 소자의 수율과 유기전계발광 다이오드의 수율의 곱이 유기전계발광 소자의 수율을 결정하기 때문에, 후반 공정에 해당되는 유기전계발광 다이오드 공정에 의해 전체 공정 수율이 크게 제한되는 문제점이 있다. 예를 들어, 어레이 소자가 양호하게 형성되었다 하더라도, 1000Å 정도의 박막을 사용하는 유기전계발광층의 형성 시 이물이나 기타 다른 요소에 의해 불량이 발생하게 되면, 유기전계발광 소자는 불량 등급으로 판정된다.
이로 인하여, 양품의 어레이 소자를 제조하는데 소요되었던 제반 경비 및 재료비 손실이 초래되고, 생산수율이 저하되는 문제점이 있다.
그리고, 하부발광방식은 인캡슐레이션에 의한 안정성 및 공정이 자유도가 높은 반면 개구율의 제한이 있어 고해상도 제품에 적용하기 어려운 문제점이 있고, 상부발광방식은 박막트랜지스터 설계가 용이하고 개구율 향상이 가능하기 때문에 제품수명 측면에서 유리하지만, 기존의 상부발광방식 구조에서는 유기전계발광층 상부에 통상적으로 음극이 위치함에 따라 재료 선택폭이 좁기 때문에 투과도가 제한되어 광효율이 저하되는 등의 문제점이 있다.
또한, 상기 상부발광방식에서는 유기전계발광층을 서로 분리하기 위해 유기물로된 격벽을 사용하는데, 유기물로부터는 방출되는 아웃가싱(outgassing)에 의해 유기전계발광층의 수명이 단축되는 문제가 있다.
본 발명은, 상부발광방식 유기전계발광표장치의 상부기판을 2 마스크 공정으로 형성함으로써, 공정을 단순화한 유기전계발광표시장치 및 그 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은, 유기전계발광층을 분리하는 격벽을 무기물질로 패터닝함으로써, 유기전계발광층의 수명을 연장할 수 있는 유기전계발광표시장치 및 그 제조방법을 제공함에 다른 목적이 있다.
또한, 본 발명은, 유기전계발광층을 분리하는 격벽을 낮게 형성할 수 있어 격벽의 유니포머티를 향상시킬 수 있는 유기전계발광표시장치 및 그 제조방법을 제공함에 또 다른 목적이 있다.
또한, 본 발명은, 유기전계발광층을 분리하는 격벽을 낮게 형성할 수 있어, 유기전계발광표시장치의 내부 진공도를 일정하게 유지할 수 있는 유기전계발광표시장치 및 그 제조방법을 제공함에 또 다른 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 유기전계발광표시장치는,
서로 일정간격 이격되어 배치된 제 1, 2 기판과;
상기 제 1기판에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 가지는 어레이 소자와;
상기 제 2기판 상에 형성된 제 1전극과;
상기 제 1 전극 상부의 각 서브픽셀을 구획하는 외곽 영역에 형성된 제 1 버퍼와 제 2 버퍼로 구성된 격벽층과;
상기 격벽층으로 구획된 각 서브픽셀 영역에 형성된 유기전계발광층과;
상기 유기전계발광층이 형성된 제 2기판 상에 형성되는 제 2전극과;
상기 각 서브픽셀 별로 대응되는 상기 제 1기판 상의 박막트랜지스터와 제 2기판 상의 제 2 전극을 전기적으로 연결시키는 전도성 스페이서를 포함하고,
상기 제 1 버퍼를 중심으로 양측에 각각 제 2 버퍼가 위치하고, 상기 제 1 버퍼와 각각의 제 2 버퍼 사이에 언더 컷 구조를 갖는 것을 특징으로 한다.
본 발명의 다른 실시예에 의한 유기전계발광표시장치 제조방법은,
기판 상에 제 1 전극을 형성하는 단계와;
상기 제 1 전극 상에 금속막을 형성한 다음, 제 1 마스크 공정에 따라 각 서브픽셀을 구획하는 서브픽셀의 외곽 영역에 보조전극과 금속패턴을 형성하는 단계와;
상기 보조전극과 금속패턴이 형성된 기판 상에 절연막을 형성한 다음, 제 2 마스크 공정에 따라 제 1 버퍼와 제 2 버퍼로 구성된 격벽층을 형성하는 단계와;
상기 격벽층이 형성된 기판을 식각용액을 사용하여 금속패턴을 식각함으로써, 제 1 버퍼와 제 2 버퍼 사이에 언더 컷 구조를 형성하는 단계와;
상기 각 서브 픽셀에 있어 상기 격벽층으로 구획된 영역 내에 유기전계발광층을 형성하는 단계와;
상기 유기전계 발광층이 형성된 기판 상에 제 2 전극을 형성하는단계를 포함한다.
본 발명에 의하면, 상부발광방식 유기전계발광표장치의 상부기판을 2 마스크 공정으로 형성함으로써, 공정을 단순화하였다.
또한, 본 발명은, 유기전계발광층을 분리하는 격벽을 무기물질로 패터닝함으로써, 유기전계발광층의 수명을 연장할 수 있다.
또한, 본 발명은, 유기전계발광층을 분리하는 격벽을 낮게 형성할 수 있어 격벽의 유니포머티를 향상시킬 수 있다.
또한, 본 발명은, 유기전계발광층을 분리하는 격벽을 낮게 형성할 수 있어, 유기전계발광표시장치의 내부 진공도를 일정하게 유지할 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 실시 예를 자세히 설명하도록 한다.
도 2는 본 발명에 따른 유기전계발광표시장치의 화소 단면도이다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 유기전계발광표시장치는 적(R), 녹(G), 청(B)의 서브 픽셀들(sub pixel)이 매트릭스 형태로 형성되어 있고, 상기 서브 픽셀들은 제 1버퍼(150)와 제 2 버퍼(151)로 구성된 격벽층(second electrode separator)에 의해 분리되어 있다. 상기 각각의 서브 픽셀들 주위에는 보조전극(140)이 격자 형태로 배치되어 있고, 상기 보조전극(140)은 각 서브 픽셀에 공통으로 전압을 인가하는 제 1 전극(132)과 전기적으로 콘택되어 있다.
상기 보조전극(140)은 상기 제 1 버퍼(150) 층 내측에 형성되어 있다. 여기서, 3개의 적, 녹, 청의 서브 픽셀은 하나의 픽셀(pixel)로 정의한다.
상기 제 1 버퍼(150)와 제 2 버퍼(151)로 구성된 격벽층은 언더 컷 구조로 형성되어 있는데, 상기 제 1 버퍼(150)과 제 2 버퍼(151) 사이, 상기 제 1 버퍼(150) 상에는 제 2 전극(138)으로된 희생패턴(139)이 형성되어 있다.
상기 유기전계발광표시장치는 서로 대향하는 제 1, 2 기판(110, 130)이 일정한 간격으로 이격 배치되어 있고, 제 1 기판(110)의 투명기판(100) 상에는 어레이 소자(120)가 형성되어 있으며, 제 2 기판(130)의 투명 기판(101) 내부면에는 유기전계발광 다이오드(E)가 형성되어 있다.
상기 제 2 기판(130)의 투명기판(101) 상에 형성된 유기전계발광 다이오드(E)의 구조는 상기 투명기판(101) 상에 공통전극으로 이용되는 제 1 전극(132)이 형성되어 있고, 상기 제 1 전극(132) 상에는 각 서브픽셀을 구획하는 외곽 영역에 형성된 제 1 버퍼(150)과 제 2 버퍼(151)로 구성된 격벽층을 구비하고 있다.
상기 제 1 버퍼(150)와 제 2 버퍼(151)는 SiNx 계열의 무기물질로 형성되고, 상기 제 1 버퍼(150)와 제 2 버퍼(151) 사이에는 보조전극(140) 형성시 함께 형성했던 패턴이 식각에 의해 제거되면서 공간(160)이 형성되어 언더컷(under cut) 구조로 되어 있다.
따라서, 역 테이퍼 형상의 격벽을 사용하지 않고 각 서브픽셀 별로 제 2전극(138)을 분리할 수 있으며, 고분자 물질로 이루어지는 유기전계발광층(136)을 균일하게 형성할 수 있다.
상기 서브픽셀에는 유기전계발광층(136)과, 제 2 전극(138)이 차례대로 형성되어 있다. 즉, 상기 서브픽셀 단위로 유기전계발광층(136)과 제 2 전극(138)이 상기 제 1 버퍼(150)와 제 2 버퍼(151)에 의해 분리된 패턴으로 형성되어 있다.
상기 유기전계발광층(136)은 제 1 캐리어 전달층, 발광층, 제 2 캐리어 전달층이 차례대로 적층된 구조로 이루어지며, 상기 제 1, 2 캐리어 전달층은 발광층(136b)에 전자(electron) 또는 정공(hole)을 주입(injection) 및 수송(transporting)하는 역할을 한다.
상기 제 1, 2 캐리어 전달층은 양극 및 음극의 배치구조에 따라 정해지는 것으로, 한 예로 상기 유기전계발광층(136)이 고분자 물질에서 선택되고, 제 1 전극(132)을 양극, 제 2 전극(138)을 음극으로 구성하는 경우에는 제 1 전극(132)과 연접하는 제 1 캐리어 전달층은 정공주입층, 정공수송층이 차례대로 적층된 구조를 이루고, 제 2 전극(138)과 연접하는 제 2 캐리어 전달층은 전자주입층, 전자수송층이 차례대로 적층된 구조로 이루어진다.
또한, 상기 유기전계발광층(136)은 고분자 물질 또는 저분자 물질로 형성할 수 있는데, 형성방법에는 진공 증착 방법, 잉크젯 방법, 프린팅 방법, 노즐 분사방법, 롤코팅 방법 등을 사용한다.
상기 저분자 물질의 경우에는 일반적으로 진공증착법을 사용하였으나, 솔루션 케스팅(solution casting)이 가능한 경우에는 상기에서 제시한 형성방법들을 사용하여 유기전계발광층(136)을 형성할 수 있다.
본 발명에서는 잉크젯 방법에 의해 유기전계발광층(136)이 형성되는 것을 중심으로 설명하지만, 진공 증착방법, 프린팅 방법, 노즐 분사방법, 롤코팅 방법도 본 발명의 듀얼 패널 유기전계발광장치에 적용할 수 있다.
상기 제 1 기판(110)의 어레이 소자(120)는 박막트랜지스터(T)를 포함하는 소자로서, 상기 유기전계발광 다이오드(E)에 전류를 공급하기 위하여, 서브픽셀 단위로 제 2 전극(138)과 박막트랜지스터(T)를 연결하는 위치에 기둥형상의 전도성 스페이서(114)가 위치한다.
상기 전도성 스페이서(114)는 일반적인 액정표시장치용 스페이서와 달리, 셀갭 유지 기능 뿐 아니라 기판을 전기적으로 연결시키는 것을 그 목적으로 하는 것으로, 두 기판 간의 사이 구간에서 기둥형상으로 일정 높이를 가지는 특성을 갖는다.
즉, 상기 전도성 스페이서(114)는 제 1기판(110)에 서브픽셀 단위로 구비된 박막트랜지스터(T)의 드레인 전극(112)과 제 2기판(130)에 구비된 제 2전극(138)을 전기적으로 연결하는 역할을 수행하며, 이는 유기절연막 등으로 형성된 기둥형상의 스페이서에 금속이 입혀져 구성된다. 이와 같은 상기 전도성 스페이서(114)는 상기 제 1, 2기판(110, 130)의 픽셀을 일대일로 합착하여 전류를 통하게 한다.
상기 전도성 스페이서(114)와 박막트랜지스터(T)의 연결부위를 좀 더 상세히 설명하면, 박막트랜지스터(T)를 덮는 영역에 드레인 전극(112)을 일부 노출시키는 드레인 콘택홀(122)을 가지는 보호층(124)이 형성되어 있고, 보호층(124) 상부에는 드레인 콘택홀(122)을 통해 드레인 전극(112)과 연결되어 전도성 스페이서(114)가 위치한다.
여기서, 상기 박막트랜지스터(T)는, 상기 유기전계발광 다이오드(E)와 연결되는 구동용 박막트랜지스터에 해당된다.
상기 전도성 스페이서(114)의 외부를 이루는 금속은 전도성 물질에서 선택되며, 바람직하게는 연성을 띠고, 비저항값이 낮은 금속물질에서 선택되는 것이 바람직하다.
따라서 본 발명의 유기전계발광표시장치는 박막트랜지스터(T)를 포함하는 어레이 소자(120)를 제 1 기판(110)의 투명기판(100)상에 형성한 다음, 도 4a 내지 도 4e에 따라 형성된 제 2 기판(130)을 합착하여 완성한다.
이때, 상기 스페이서(114)는 상기 제 1 기판(110) 상에 형성할 수도 있고, 상기 제 2 기판(130)의 제 2 전극(138) 상에 형성할 수 도 있을 것이다.
본 발명의 유기전계발광층(136)은 발광된 빛을 제 2 기판(130) 쪽으로 발광시키는 상부발광방식인 것을 특징으로 한다.
이에 따라, 상기 제 1 전극(132)은 투광성을 가지는 도전성 물질에서 선택 되는 것을 특징으로 하고, 상기 제 2 전극(138)은 불투명 금속물질에서 선택되는 것이 바람직하다.
도면으로 제시하지 않았지만, 상기 어레이 소자(120)는 주사선과, 주사선과 교차하며, 서로 일정간격 이격되는 신호선 및 전력 공급선과, 주사선과 신호선이 교차하는 지점에 위치하는 스위칭 박막트랜지스터 그리고, 스토리지 캐패시터를 더욱 포함한다.
이와 같은 유기전계발광 다이오드(E)가 형성된 제 2 기판(130)과 어레이 소자(120)가 형성된 제 1 기판(110)이 합착된 듀얼 패널 타입 유기전계발광표시장치는, 어레이 소자(120)와 유기전계발광 다이오드(E)를 서로 다른 기판 상에 구성하기 때문에, 기존의 어레이 소자와 유기전계발광 다이오드를 동일 기판 상에 형성하는 경우와 비교할 때, 어레이 소자(120)의 수율에 유기전계발광 다이오드(E)가 영향을 받지 않아 각 소자의 생산관리 측면에서도 양호한 특성을 나타낼 수 있다.
또한, 전술한 조건 하에서 상부발광방식으로 화면을 구현하게 되면, 개구율을 염두에 두지 않고 박막트랜지스터를 설계할 수 있어 어레이 공정효율을 높일 수 있고, 고개구율/고해상도 제품을 제공할 수 있으며, 듀얼 패널(dual panel) 타입으로 유기전계발광 다이오드 소자를 형성하기 때문에, 기존의 상부발광방식보다 외기를 효과적으로 차단할 수 있어 제품의 안정성을 높일 수 있다.
또한, 종래의 하부발광방식 제품에서 발생되었던 박막트랜지스터 설계에 대해서도 유기전계발광 다이오드 소자와 별도의 기판에 구성함에 따라, 박막트랜지스터 배치에 대한 자유도를 충분히 얻을 수 있고, 유기전계발광 다이오드(E)의 제 1 전극(132)을 투명 기판(101) 상에 형성하기 때문에, 기존의 어레이 소자 상부에 제 1 전극을 형성하는 구조와 비교해볼 때, 제 1 전극(132)에 대한 자유도를 높일 수 있는 장점을 가지게 된다.
상기 듀얼 패널 타입의 유기전계발광표시장치에서, 상기 유기전계발광층(136)을 고분자 물질로 형성하는 경우, 앞서 설명한 바와 같이 잉크젯 방식을 통해 형성한다.
본 발명에서는 제 2 기판(130) 상에 형성된 제 1 버퍼(150)과 제 2 버퍼(151)으로된 격벽층이 언더컷 구조 형성되어 있으므로, 유기전계발광층(136) 형성시 서브 픽셀 단위로 형성할 수 있다.
또한, 상기 제 1 버퍼(150)와 제 2 버퍼(151)가 소정의 간격으로 이격되어 있으므로, 제 2 전극(138) 형성시 추가 마스크 공정없이 서브 픽셀 단위로 제 2 전극(138)을 형성할 수 있다.
또한, 상기 제 1 버퍼(150)와 제 2 버퍼(151)는 무기물질을 증착한 다음 패터닝하여 형성하기 때문에 격벽층의 높이가 2㎛이하의 낮은 두께로 형성할 수 있는 이점이 있다.
또한, 상기 제 1 버퍼(150)와 제 2 버퍼(151)는 모두 무기물질로 형성되기 때문에 상기 유기전계발광층(136)에 영향을 주지 않아 수명을 늘릴 수 있는 이점이 있다.
도 3은 상기 도 2의 상판의 A 영역을 확대한 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 유기전계발광표시장치의 상부기판인 제 2 기판(130)은 투명 기판(101) 상에 유기전계발광 다이오드(E)의 제 1 전극(132)이 전면에 형성되어 있으며, 상기 제 1 전극(132)의 상부의 소정 영역 즉, 각 서브 픽셀을 구획하는 서브픽셀의 외곽 영역에 제 1버퍼(150)와 제 2 버퍼(151)로 구성된 격벽층이 형성되어 있다.
따라서, 상기 제 1 버퍼(150)와 제 2 버퍼(151)는 유기전계발광층(136)이 형성되는 영역을 둘러싸는 타입(well type)으로 형성되고, 라운드 테이퍼 형상으로 이루어져 있다.
특히, 상기 제 1 버퍼(150)와 제 2 버퍼(151) 사이에는 언더 컷 구조로 제거되어 공간(160)이 형성되며, 상기 제거된 언더 컷 구조에 의해 인접한 각 서브픽셀이 분리된다.
즉, 상기 언터 컷 구조에 의해 형성된 공간(160)에 의해 각 서브픽셀의 유기전계발광층(136) 상에 형성되는 제 2전극(138)이 서브픽셀 간에 연결되지 않고 각 서브픽셀 별로 분리되어 형성됨으로써, 기존의 역 테이퍼 형상의 격벽이 구비되지 않더라도 상기 격벽의 역할을 수행할 수 있는 것이다.
이에 의해 상기 격벽 형성 공정이 제거되어 공정 단순화 효과를 얻을 수 있으며, 또한, 상기 격벽이 제거됨으로써, 상기 격벽이 형성되어야 할 영역이 필요 없어 결과적으로 서브픽셀의 폭이 커지므로 개구율이 향상될 수 있게 된다.
또한, 언더 컷 처리되어 형성된 공간(160)의 제 1전극(132) 상에는 제 2전극(138) 형성과정에서 분리된 희생패턴(139)이 형성되고, 언더 컷 구조를 형성하기 위해 형성된 보조전극(140)은 상기 제 1 버퍼(150) 내측에 형성되어 있다.
도 4a 내지 도 4e는 본 발명에 따른 유기전계발광표시장치의 상판 제조공정을 도시한 단면도이다.
도 4a 및 도 4b에 도시한 바와 같이, 투명기판(101) 상의 전 영역에 투명성 금속막(ITO; Indium Tin Oxide)을 증착하여 제 1 전극(132)을 형성한 다음, 상기 제 1 전극(132) 전면에 금속막을 형성한 다음, 제 1 마스크 공정에 따라 보조전극(140)과 상기 보조전극(140)에 인접한 금속패턴(141)을 형성한다.
상기 보조전극(140)의 양측에 형성된 금속패턴(141)은 격벽층 형성시 언더 컷 구조를 형성하기 위해 형성된 패턴이다.
상기와 같이 보조전극(140)이 형성되면 도 4c에 도시한 바와 같이, 투명기판(101)의 전 영역 상에 절연막을 형성한 다음, 제 2 마스크 공정을 진행하여 제 1 버퍼(150)과 제 2 버퍼(151)를 형성한다.
상기 절연막은 산화 실리콘(SiO2) 또는 실리콘 질화막(SiNX)을 사용하고, 그 두께는 2㎛ 이하로 형성하고, 버퍼의 형태는 서브 픽셀 영역을 둘러싸는 타입(well type)으로 형성한다.
상기 제 1 버퍼(150)는 상기 보조전극(140)을 전면을 감싸는 패턴으로 형성되고, 상기 제 2 버퍼(151)는 상기 금속패턴(141)의 일부를 노출하는 패턴으로 형성된다. 특히, 상기 제 2 버퍼(151)는 상기 금속패턴(141) 상의 일부가 노출되도록 감싸는 패턴으로 형성되어 있기 때문에 상기 금속패턴(141)이 제거되면서 언더 컷 구조가 형성된다.
상기와 같이 제 1 버퍼(150)와 제 2 버퍼(152)로 구성된 격벽층이 형성되면, 도 4d에 도시한 바와 같이, 투명기판(101)을 식각용액에 담궈 상기 제 2 버퍼(151)가 감싸고 있는 금속패턴(141)을 제거시킨다.
이때, 상기 보조전극(140)은 상기 제 1 버퍼(150)에 의해 둘러싸여 있기 때문에 식각되지 않지 않는다.
또한, 상기 제 2 버퍼(151)에 형성된 금속패턴(141)은 모두 식각될 수 있도로 식각시간을 조절한다. 따라서, 상기 금속패턴(141)이 식각되면 상기 제 2 버퍼(151)와 제 1 버퍼(150) 사이에 언더 컷 구조가 형성된다. 즉, 상기 제 1 버퍼(150)와 제 2 버퍼(151) 사이에 제 1 전극(132)이 노출된 공간(160)이 형성된 구조가 된다.
상기 언더 컷 구조는 상기 공간(160) 내에서 상기 제 1버퍼(150)와 대향하는 제 2 버퍼(151)의 단면이 안쪽으로 0.1 ~ 3um 정도 갭(gap) 형태로 들어와 있는 구조가 형성된다.
상기와 같이, 제 1 버퍼(150)와 제 2 버퍼(151)로 구성된 격벽층이 형성되면 도 4e에 도시한 바와 같이, 상기 제 1 버퍼(150)와 제 2 버퍼(151)로 구성된 격격벽층 사이의 서브 픽셀 공간에 유기전계발광층(136)을 형성한다.
상기 유기전계발광층(136)은 적, 녹, 청색중 어느 하나의 색을 나타내며, 고분자 물질 또는 저분자 물질로 형성된다.
여기서, 상기 유기전계발광층(136)이 고분자 물질로 형성되면, 상기 제 1전극(132)이 양극(anode), 제 2전극(도 4e의 138)이 음극(cathode)으로 가정할 경우, 정공 전달층, 발광층, 전자 전달층이 차례대로 적층된 구조로 이루어지며, 상기 정공/전자 전달층은 발광층에 정공(hole) 또는 전자(electron)를 주입(injection) 및 수송(transporting)하는 역할을 한다.
이때, 상기 제 1 전극(132)과 연접하는 정공 전달층은 정공주입층, 정공수송층이 차례대로 적층된 구조를 이루고, 추후 제 2 전극과 연접하는 전자 전달층은 전자주입층, 전자수송층이 차례대로 적층된 구조로 이루어질 수 있다.
그런 다음, 상기 투명기판(101) 전면에 칼륨, 마그네슘, 또는 알루미늄과 같은 금속층을 형성하여 제 2 전극(138)을 형성한다. 이때, 상기 제 1 버퍼(150)와 제 2 버퍼(151) 사이에는 언더 컷 구조로된 공간(160)이 형성되어 있기 때문에 제 2 전극(138)을 형성하기 위하여 형성된 금속막이 희생패턴(139) 형태로 상기 공간(160) 영역에 노출된 제 1 전극(132) 상에 형성된다.
이상에서 자세히 설명된 바와 같이, 본 발명은 상부발광방식 유기전계발광표장치의 상부기판을 2 마스크 공정으로 형성함으로써, 공정을 단순화한 효과가 있다.
또한, 본 발명은, 유기전계발광층을 분리하는 격벽을 무기물질로 패터닝함으로써, 유기전계발광층의 수명을 연장한 효과가 있다.
또한, 본 발명은, 유기전계발광층을 분리하는 격벽을 낮게 형성할 수 있어 격벽의 유니포머티를 향상시킨 효과가 있다.
또한, 본 발명은, 유기전계발광층을 분리하는 격벽을 낮게 형성할 수 있어, 유기전계발광표시장치의 내부 진공도를 일정하게 유지한 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (18)

  1. 서로 일정간격 이격되어 배치된 제 1, 2 기판과;
    상기 제 1기판에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 가지는 어레이 소자와;
    상기 제 2기판 상에 형성된 제 1전극과;
    상기 제 1 전극 상부의 각 서브픽셀을 구획하는 외곽 영역에 형성된 제 1 버퍼와 제 2 버퍼로 구성된 격벽층과;
    상기 격벽층으로 구획된 각 서브픽셀 영역에 형성된 유기전계발광층과;
    상기 유기전계발광층이 형성된 제 2기판 상에 형성되는 제 2전극과;
    상기 각 서브픽셀 별로 대응되는 상기 제 1기판 상의 박막트랜지스터와 제 2기판 상의 제 2 전극을 전기적으로 연결시키는 전도성 스페이서를 포함하고,
    상기 제 1 버퍼를 중심으로 양측에 각각 제 2 버퍼가 위치하고, 상기 제 1 버퍼와 각각의 제 2 버퍼 사이에 언더 컷 구조를 갖는 것을 특징으로 하는 유기전계발광표시장치.
  2. 제 1항에 있어서, 상기 언더 컷 구조 영역은 상기 제 1 버퍼와 대향하는 상기 제 2버퍼의 안쪽으로 0.1 내지 3um의 갭(gap) 형태로 들어간 구조임을 특징으로 하는 유기전계발광표시장치.
  3. 제 1항에 있어서, 상기 제 1 버퍼 및 제 2버퍼는 동일한 물질로 형성됨을 특징으로 하는 유기전계발광표시장치.
  4. 제 1항에 있어서, 상기 격벽층 영역에는 보조전극을 더 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  5. 제 4 항에 있어서, 상기 보조전극은 외부로 노출되지 않도로고 상기 제 1 버퍼에 의해 감싸여진 구조로 형성된 것을 특징으로 하는 유기전계발광표시장치.
  6. 제 1항에 있어서, 상기 제 1 버퍼와 제 2버퍼로 구성된 격벽층은 상기 유기전계발광층이 형성되는 영역을 둘러싸는 타입(well type)으로 형성됨을 특징으로 하는 유기전계발광표시장치.
  7. 제 1항에 있어서, 상기 유기전계발광층은 고분자 물질 또는 저분자 물질로 형성됨을 특징으로 하는 유기전계발광표시장치.
  8. 제 1 항에 있어서, 상기 제 1 버퍼와 제 2 버퍼는 산화 실리콘(SiO2) 또는 실리콘 질화막(SiNX)으로 형성된 것을 특징으로 하는 유기전계발광표시장치.
  9. 제 1 항에 있어서, 상기 제 1 버퍼와 제 2 버퍼로된 격벽층의 높이는 2㎛ 이하인 것을 특징으로 하는 유기전계발광표시장치.
  10. 기판 상에 제 1 전극을 형성하는 단계와;
    상기 제 1 전극 상에 금속막을 형성한 다음, 제 1 마스크 공정에 따라 각 서브픽셀을 구획하는 서브픽셀의 외곽 영역에 보조전극과 금속패턴을 형성하는 단계와;
    상기 보조전극과 금속패턴이 형성된 기판 상에 절연막을 형성한 다음, 제 2 마스크 공정에 따라 제 1 버퍼와 제 2 버퍼로 구성된 격벽층을 형성하는 단계와;
    상기 격벽층이 형성된 기판을 식각용액을 사용하여 금속패턴을 식각함으로써, 제 1 버퍼와 제 2 버퍼 사이에 언더 컷 구조를 형성하는 단계와;
    상기 각 서브 픽셀에 있어 상기 격벽층으로 구획된 영역 내에 유기전계발광층을 형성하는 단계와;
    상기 유기전계 발광층이 형성된 기판 상에 제 2 전극을 형성하는단계를 포함하는 유기전계발광표시장치 제조방법.
  11. 제 10 항에 있어서, 각 서브픽셀 별로 대응되는 상기 제 2 전극 상에 전도성 스페이서를 형성하는 단계가 더 포함되는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
  12. 제 10 항에 있어서, 상기 격벽층은 상기 제 1 버퍼를 중심으로 양측에 제 2 버퍼를 형성된 구조인 것을 특징으로 하는 유기전계발광표시장치 제조방법.
  13. 제 10 항에 있어서, 상기 격벽층은 상기 유기전계발광층이 형성되는 영역을 둘러싸는 타입(well type)으로 형성됨을 특징으로 하는 유기전계 발광표시장치 제조방법.
  14. 제 10 항에 있어서, 상기 유기전계발광층은 고분자 물질 또는 저분자 물질로 형성됨을 특징으로 하는 유기전계발광표시장치 제조방법.
  15. 제 14항에 있어서, 상기 고분자 물질은 잉크젯 방식을 통해 형성됨을 특징으로 하는 유기전계발광표시장치 제조방법.
  16. 제 10 항에 있어서, 상기 언더 컷 구조 영역은 상기 제 1 버퍼와 대향하는 제 2 버퍼의 일측면이 안쪽으로 0.1 내지 3um의 갭(gap) 형태로 들어간 구조임을 특징으로 하는 유기전계발광표시장치 제조방법.
  17. 제 10 항에 있어서, 상기 제 1 버퍼와 제 2 버퍼는 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)을 재료로 형성됨을 특징으로 하는 유기전계발광표시장치 제 조방법.
  18. 제 10 항에 있어서, 상기 제 1 버퍼와 제 2 버퍼로된 격벽층의 높이는 2㎛ 이하인 것을 특징으로 하는 유기전계발광표시장치 제조방법.
KR1020060058194A 2006-06-27 2006-06-27 유기전계발광표시장치 및 그 제조방법 KR101274801B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058194A KR101274801B1 (ko) 2006-06-27 2006-06-27 유기전계발광표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058194A KR101274801B1 (ko) 2006-06-27 2006-06-27 유기전계발광표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080000405A true KR20080000405A (ko) 2008-01-02
KR101274801B1 KR101274801B1 (ko) 2013-06-13

Family

ID=39212725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058194A KR101274801B1 (ko) 2006-06-27 2006-06-27 유기전계발광표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101274801B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725416A (zh) * 2019-03-22 2020-09-29 三星显示有限公司 显示设备及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3729262B2 (ja) * 2002-08-29 2005-12-21 セイコーエプソン株式会社 エレクトロルミネセンス装置及び電子機器
KR20060061880A (ko) * 2004-12-02 2006-06-08 엘지.필립스 엘시디 주식회사 유기전계발광표시장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725416A (zh) * 2019-03-22 2020-09-29 三星显示有限公司 显示设备及其制造方法

Also Published As

Publication number Publication date
KR101274801B1 (ko) 2013-06-13

Similar Documents

Publication Publication Date Title
JP4397860B2 (ja) 有機電界発光素子及びその製造方法
KR101157262B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
JP4365364B2 (ja) 有機電界発光素子およびその製造方法
US20060061262A1 (en) Dual panel-type organic electroluminescent display device and method for manufacturing the same
KR20060061880A (ko) 유기전계발광표시장치 및 그 제조방법
KR101294844B1 (ko) 유기 전계 발광 표시소자의 제조방법 및 이를 이용한 유기전계 발광 표시소자
KR101001423B1 (ko) 유기전계발광 소자 및 그 제조방법
KR20080001773A (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
KR101050290B1 (ko) 유기전계발광 소자 및 그 제조방법
KR101202547B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR100681133B1 (ko) 유기전계발광소자 및 그 제조방법
KR101274801B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR101274791B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR100705266B1 (ko) 유기전계발광 소자 및 그 제조방법
KR101070534B1 (ko) 유기전계발광 소자 및 그 제조방법
KR101595471B1 (ko) 유기전계 발광소자 및 그 제조방법
KR20080093172A (ko) 유기전계발광표시장치 및 그 제조방법
KR20070071904A (ko) 유기 전계 발광 표시소자 및 그 제조방법
KR100616706B1 (ko) 유기전계발광 소자 및 그 제조방법
KR20070067502A (ko) 유기 전계 발광 표시소자 및 그 제조방법
KR100692846B1 (ko) 유기 전계발광 표시소자 및 그 제조방법
KR20070069225A (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
KR100629612B1 (ko) 유기전계발광 소자 및 그 제조방법
KR20050104100A (ko) 유기전계발광 소자 및 그 제조방법
KR20080078959A (ko) 유기전계발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 7