KR101274791B1 - 유기전계발광표시장치 및 그 제조방법 - Google Patents

Abstract

본 발명은 유기전계발광표시장치에 관한 것으로, 특히 유기전계발광층의 수명을 연장시키고, 캡슐(encapsulation) 공정을 단순화한 유기전계발광표시장치 및 그 제조방법을 개시한다. 개시된 본 발명은 서로 일정간격 이격되어 배치된 제 1, 2 기판과; 상기 제 1기판에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 가지는 어레이 소자와; 상기 제 2기판 상에 형성된 제 1전극과; 상기 제 1 전극 상부의 각 서브픽셀을 구획하는 외곽 영역에 형성된 버퍼층과 격벽과; 상기 격벽으로 구획된 각 서브픽셀 영역에 형성된 유기전계발광층과; 상기 유기전계발광층이 형성된 제 2기판 상에 형성되는 제 2전극과; 상기 제 2 전극 상에 형성된 게터와; 상기 각 서브픽셀 별로 대응되는 상기 제 1기판 상의 박막트랜지스터와 제 2기판 상의 제 2 전극을 전기적으로 연결시키는 전도성 컬럼스페이서를 포함한다.

본 발명은 듀얼 패널을 갖는 상부발광방식 유기전계발광표시장치의 상판중 격벽을 제외한 유기전계발광층에 대응하는 영역에 게터를 형성하여 캡슐화 공정을 단순화한 효과가 있다.

게터, DOD, 격벽, 버퍼층, 전극, EL

Description

유기전계발광표시장치 및 그 제조방법{Organic Electroluminescent Device and method for fabricating thereof}

도 1은 종래 하부발광방식 유기전계발광표시장치의 개략적인 단면도이다.

도 2는 본 발명에 따른 유기전계발광표시장치를 도시한 단면도이다.

도 3은 본 발명의 유기전계발광표시장치의 상판에 형성된 게터(getter) 구조를 도시한 도면이다.

도 4는 본 발명의 다른 실시예에 의해 상판에 형성된 게터 구조를 도시한 도면이다.

도 5는 본 발명의 유기전계발광표시장치의 제조공정을 설명하기 위한 플로챠트이다.

도 6a 및 도 6b는 본 발명의 게터 제조 공정을 설명하기 위한 도면이다.

*도면의 주요 부분에 대한 부호의 설명*

100: 제 1 절연기판 102: 제 2 절연기판

320: 유기전계발광층 310: 제 1 전극

330: 제 2 전극 225: 격벽

335a: 제 1 컬럼스페이서 335b: 제 2 컬럼스페이서

203a: 소스 전극 203b: 드레인 전극

204: 콘택부 340: 콘택전극

411: 전원배선 420, 520: 게터

본 발명은 유기전계발광표시장치에 관한 것으로, 특히 유기전계발광층의 수명을 연장시키고, 캡슐(encapsulation) 공정을 단순화한 유기전계발광표시장치 및 그 제조방법에 관한 것이다.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 전계발광(Electro-Luminescence)표시장치 등이 있다.

최근에 이와 같은 평판표시장치의 표시품질을 높이고 대화면화를 시도하는 연구들이 활발히 진행되고 있다. 이들 중 전계발광표시장치는 스스로 발광하는 자발광 소자이다. 전계발광표시장치는 전자 및 정공 등의 캐리어를 이용하여 형광물질을 여기시킴으로써 비디오 영상을 표시하게 된다. 이 전계발광표시장치는 사용하는 재료에 따라 무기 전계발광표시장치와 유기 전계발광표시장치로 크게 나뉘어진다. 상기 유기 전계발광표시장치은 100~200V의 높은 전압을 필요로 하는 무기 전계발광표시장치에 비해 5~20V 정도의 낮은 전압으로 구동됨으로써 직류 저전압 구동 이 가능하다.

또한, 유기 전계발광표시장치는 넓은 시야각, 고속 응답성, 고 콘트라스트비(contrast ratio) 등의 뛰어난 특징을 갖고 있으므로, 그래픽 디스플레이의 픽셀(pixel), 텔레비젼 영상 디스플레이나 표면 광원(Surface Light Source)의 픽셀로서 사용될 수 있으며, 얇고 가벼우며 색감이 좋기 때문에 차세대 평면 디스플레이로서 적합하다.

한편, 이러한 유기 전계발광표시장치의 구동방식으로는 별도의 박막트랜지스터를 구비하지 않는 패시브 매트릭스 방식(Passive matrix type)이 주로 이용되고 있다.

그러나, 상기 패시브 매트릭스 방식은 해상도나 소비전력, 수명 등에 많은 제한적인 요소를 가지고 있기 때문에, 고해상도나 대화면을 요구하는 차세대 디스플레이 제조를 위한 액티브 매트릭스형 전계발광표시장치가 연구/개발되고 있다.

이하, 첨부된 도면을 참조하여 종래의 유기전계발광표시장치를 상세히 설명하면 다음과 같다.

도 1은 종래 하부발광방식 유기전계발광표시장치의 개략적인 단면도로서, 이는 하부 발광방식으로 동작하는 AMOLED의 단면 구조를 나타내고 있다.

설명의 편의상 적(R), 녹(G), 청(B)의 서브 픽셀(sub pixel)들로 이루어진 하나의 픽셀(pixel) 영역을 중심으로 도시하였다.

도시된 바와 같이, 제 1 기판(10)의 투명 기판(1) 상부에는 서브 픽셀별로 박막트랜지스터(T)와 제 1 전극(12)이 형성되어 있고, 상기 박막트랜지스터(T) 및 제 1 전극(12) 상부에는 적(Red), 녹(Green), 청(Blue) 컬러를 띠는 유기전계발광층(14)이 형성되어 있고, 유기전계발광층(14) 상부에는 제 2 전극(16)이 형성되어 있다. 상기 제 1, 2 전극(12, 16)은 유기전계발광층(14)에 전계를 인가해주는 역할을 한다.

이와 같이, 상기 유기전계발광층(14)이 형성된 제 1 기판(10)은 제 2 기판(30)과 합착된다.

한 예로, 하부발광방식 구조에서 상기 제 1 전극(12)을 양극(anode)으로, 제 2 전극(16)을 음극(cathode)으로 구성할 경우 제 1 전극(12)은 투명도전성 물질에서 선택되고, 제 2 전극(16)은 일함수가 낮은 금속물질에서 선택되며, 이런 조건 하에서 상기 유기전계발광층(14)은 제 1 전극(12)과 접하는 층에서부터 정공주입층(14a ; hole injection layer), 정공수송층(14b ; hole transporting layer), 발광층(14c ; emission layer), 전자수송층(14d ; electron transporting layer) 순서대로 적층된 구조를 이룬다.

이때, 상기 발광층(14c)은 서브픽셀별로 적, 녹, 청 컬러를 구현하는 발광물질이 차례대로 배치된 구조를 가진다.

이와 같이, 기존의 유기전계발광표시장치는 박막트랜지스터(T)와 전극을 포함하는 어레이 소자와 유기전계발광 다이오드가 동일 기판 상에 적층된 구조로 이루어지는 것을 특징으로 하였다.

그러나, 앞서 설명한 종래의 하부 발광방식의 유기전계발광표시장치는, 상기 어레이 소자 및 유기전계발광 다이오드가 형성된 기판과 별도의 인캡슐레이션용 기판의 합착을 통해 소자를 제작하는데, 이 경우 어레이 소자의 수율과 유기전계발광 다이오드의 수율의 곱이 유기전계발광 소자의 수율을 결정하기 때문에, 후반 공정에 해당되는 유기전계발광 다이오드 공정에 의해 전체 공정 수율이 크게 제한되는 문제점이 있다. 예를 들어, 어레이 소자가 양호하게 형성되었다 하더라도, 1000Å 정도의 박막을 사용하는 유기전계발광층의 형성 시 이물이나 기타 다른 요소에 의해 불량이 발생하게 되면, 유기전계발광 소자는 불량 등급으로 판정된다.

이로 인하여, 양품의 어레이 소자를 제조하는데 소요되었던 제반 경비 및 재료비 손실이 초래되고, 생산수율이 저하되는 문제점이 있다.

그리고, 하부발광방식은 인캡슐레이션에 의한 안정성 및 공정이 자유도가 높은 반면 개구율의 제한이 있어 고해상도 제품에 적용하기 어려운 문제점이 있고, 상부발광방식은 박막트랜지스터 설계가 용이하고 개구율 향상이 가능하기 때문에 제품수명 측면에서 유리하지만, 기존의 상부발광방식 구조에서는 유기전계발광층 상부에 통상적으로 음극이 위치함에 따라 재료 선택폭이 좁기 때문에 투과도가 제한되어 광효율이 저하되는 등의 문제점이 있다.

또한, 상부발광방식 구조인 경우에는 유기전계발광표시장치 진공내 잔류 가스를 제거하는 게터(getter) 형성이 어려운 단점이 있다. 보통 유기전계발광층이 형성된 상판의 전면에 금속막을 형성하여 게터를 형성하는데, 이와 같이 기판 전면에 게터를 형성하면 컬럼스페이서 상에 형성되는 전극과 다른 저항의 금속이 형성되어 콘택 불량이 떨어지는 문제가 있다.

본 발명은, 듀얼 패널을 갖는 상부발광방식 유기전계발광표시장치의 상판중 격벽을 제외한 유기전계발광층에 대응하는 영역에 게터를 형성하여 캡슐화 공정을 단순화한 유기전계발광표시장치 및 그 제조방법을 제공함에 그 목적이 있다.

또한, 본 발명은 쉐도우 마스크를 이용하여 원하는 영역에 게터를 형성할 수 있도록 하여 제품의 특성을 개선한 유기전계발광표시장치 및 그 제조방법을 제공함에 또 다른 목적이 있다.

상기한 목적을 달성하기 위한, 본 발명에 따른 유기전계발광표시장치는,

서로 일정간격 이격되어 배치된 제 1, 2 기판과;

상기 제 1기판에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 가지는 어레이 소자와;

상기 제 2기판 상에 형성된 제 1전극과;

상기 제 1 전극 상부의 각 서브픽셀을 구획하는 외곽 영역에 형성된 버퍼층과 격벽과;

상기 격벽으로 구획된 각 서브픽셀 영역에 형성된 유기전계발광층과;

상기 유기전계발광층이 형성된 제 2기판 상에 형성되는 제 2전극과;

상기 제 2 전극 상에 형성된 게터와;

상기 각 서브픽셀 별로 대응되는 상기 제 1기판 상의 박막트랜지스터와 제 2기판 상의 제 2 전극을 전기적으로 연결시키는 전도성 컬럼스페이서를 포함한다.

또한, 본 발명의 다른 실시예에 의한 유기전계발광표시장치 제조방법은,

기판 상에 제 1 전극을 형성하는 단계와;

상기 제 1 전극이 형성된 기판 상에 각각의 서브픽셀들을 구획하는 버퍼층을 형성하는 단계와;

상기 버퍼층이 형성된 기판 상에 컬럼스페이서와 격벽을 형성하는 단계와;

상기 격벽과 컬럼스페이서가 형성된 기판 상에 유기전계발광층을 형성하는 단계와;

상기 유기전계발광층이 형성된 기판 상에 제 2전극을 형성하는 단계와;

상기 제 2 전극 상에 게터를 형성하는 단계를 포함한다.

본 발명에 의하면, 듀얼 패널을 갖는 상부발광방식 유기전계발광표시장치의 상판중 격벽을 제외한 유기전계발광층에 대응하는 영역에 게터를 형성하여 캡슐화 공정을 단순화하였다.

또한, 본 발명은 쉐도우 마스크를 이용하여 원하는 영역에 게터를 형성할 수 있도록 하여 제품의 특성을 개선하였다.

이하, 첨부한 도면에 의거하여 본 발명의 실시 예를 자세히 설명하도록 한다.

도 2는 본 발명에 따른 유기전계발광표시장치를 도시한 단면도이다.

도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 유기전계발광표시장치는 적(R), 녹(G), 청(B)의 유기전계발광 다이오드(E)가 서브 픽셀(sub pixel) 단위로 형성된 상판(130)과, 상기 유기전계발광 다이오드(E)에 대응되도록 박막트랜지스터(Tr)을 포함하는 어레이층이 형성된 하판(110)이 씰재(600)에 의해 합착된 구 조로 되어 있다.

본 발명에서는 상판(130)의 유기전계발광 다이오드(E) 형성 영역에 대응되는 제 2 전극(330) 상에 게터(getter)를 형성하여 유기전계발광층(320)의 수명을 연장시키면서 캡슐화 공정을 용이하도록 하였다. 구체적은 게터 구조는 도 3과 도 4에서 상세히 설명한다.

상기 상판(130)의 제 2 절연기판(101)은 제 1 전극(310)이 형성되어 있고, 서브 픽셀 영역의 상기 제 1 전극(310) 상에는 유기전계발광층(320)과 제 2 전극(330)이 형성되어 있다. 또한, 상기 서브 픽셀 영역 일측에는 제 1 컬럼스페이서(335a)가 형성되어 있어 상판(130)의 제 2 전극(330)이 하판(110)의 박막 트랜지스터와 전기적으로 콘택된다.

또한, 상기 씰재(600)가 형성된 상판(130) 가장자리 영역에는 제 2 컬럼스페이서(335b)가 형성되어 있어, 하판(110)의 전원배선(411)으로부터 인가되는 전류를 상판(130)의 제 1 전극(310)에 전달하는 역할을 한다.

또한, 상기 서브 픽셀 영역들은 버퍼층(215)과 격벽(225)들에 의해 분리되어 있다.

상기 하판(110) 상에는 상기 상판(130)의 제 1 컬럼스페이서(335a)에 의해 제 2 전극(330)과 전기적으로 콘택되는 박막트랜지스터(Tr)이 형성되어 있다. 따라서, 상기 박막트랜지스터로부터 인가되는 데이터 신호에 따라 상기 상판(130)의 제 1 전극(310), 유기전계발광층(320) 및 제 2 전극(330)으로 구성된 유기전계발광 다이오드(E)를 동작시킨다.

상기 박막 트랜지스터(Tr)의 게이트 전극(201), 액티브층(202) 및 소스/드레인 전극(203a, 203b)으로 구성되어 있고, 상기 드레인 전극(203b) 상은 일부가 노출되어 있어 상기 상판(130)의 제 2 전극(330)과 전기적으로 콘택된다. 상기 드레인 전극(203b) 상에는 콘택부(204)가 형성되어 있다.

또한, 상기 하판(110)의 외곽 영역에는 전원배선(411)이 형성되어 있고, 상기 전원배선(411) 상에는 전원전극(412)이 형성되어 있어 상기 전원배선(411)이 상기 제 2 컬럼스페이서(335b)에 의해 상판(130)의 제 1 전극(310)과 전기적으로 연결된다.

따라서, 상기 전원배선(411)으로부터 공급되는 전압은 상기 제 1 전극(310)에 인가된다.

상기 전원배선(411)과 상판의 제 1 전극(310)의 전기적 콘택을 위해 상기 전원전극(412) 하측에는 제 1, 2, 3 더미패턴(413a, 413b, 413c)이 형성되어 있다.

상기 제 1 더미패턴(413a)은 게이트 전극(201) 형성시 함께 형성하고, 제 2 더미패턴(413b)은 액티브층(202) 형성시 함께 형성하고, 제 3 더미패턴(413c)은 소스/드레인 전극(203a, 203b) 형성시 함께 형성한다.

따라서, 상기와 같은 구조를 갖는 상부발광방식 유기전계발광표시장치는 상판(130)의 제 1 전극(310) 상에 전원전압을 인가한 상태에서 하판(110)의 박막 트랜지스터(Tr)로부터 제 2 전극(330) 상에 데이터 전압이 인가되어 상기 유기전계발광 다이오드(E)를 동작시킨다.

상기 전원전압은 전원배선(411)과 전원전극(412)을 통해서, 상기 제 2 컬럼 스페이서(335b) 상에 형성된 콘택전극(340)과 제 1 전극(310)에 전원전압을 인가한다. 상기 콘택전극(340)은 상기 제 2 전극(310) 형성시 동시에 패터닝된다.

상기 유기전계발광표시장치의 상판(130)과 하판(110)의 제조공정을 보면 다음과 같다.

먼저, 하판(110)의 제조공정은 제 1 절연기판(100) 상에 금속막을 형성한 다음 게이트 전극(201), 전원배선(411) 및 제 1 더미패턴(413a)을 형성한다. 이때, 금속막은 AlNd 또는 AlNd와 Mo의 이중 금속막을 사용할 수 있다.

그런 다음, 상기 제 1 절연기판(100) 전면에 게이트 절연막(102)을 형성하고, 계속해서 비정질실리콘막과 금속막을 상기 제 1 절연기판(100) 전면에 형성한다. 그런 다음, 회절마스크 또는 하프톤 마스크 공정에 따라 식각하여 소스/드레인 전극(203a, 203b), 오믹콘택층과 채널층으로된 액티브층(202) 및 데이터 배선을 동시에 형성한다. 상기 금속막은 Mo를 사용한다.

이때, 상기 제 1 더미패턴(413a) 상부에는 액티브층과 소스/드레인 금속층으로 형성된 제 2 , 3 더미패턴(413b, 413c)이 형성되어 있다.

상기와 같이 박막트랜지스터(Tr)가 형성되면 제 1 절연기판(100) 전면에 보호막(109)을 형성한 다음, 콘택홀 공정을 진행하여 상기 드레인 전극(203b)의 일부를 노출하고, 상기 전원배선(411)의 일부를 노출한다.

상기와 같이 보호막(109) 상에 콘택홀 공정이 완료되면, 제 1 절연기판(100) 상에 금속막을 형성한 다음, 패터닝하여 상기 드레인 전극(203b)과 전기적으로 콘택되는 콘택부(204)를 형성하고, 상기 전원배선(411)과 전기적으로 콘택되 는 전원전극(412)를 형성한다.

또한, 상판(130)은 제 2 절연기판(101) 상에 금속막을 형성한 다음, 패터닝하여 격벽이 형성될 영역에 보조전극(305)을 형성한다. 그런 다음, 상기 제 2 절연기판(101) 상에 ITO 금속막을 형성하여 제 1 전극(310)을 형성한다.

상기와 같이, 제 1 전극(310)이 제 2 절연기판(101) 상에 형성되면, 절연막을 상기 제 2 절연기판(101)의 전면에 형성한 다음 패터닝하여 상기 보조전극(305) 이 형성되는 영역에 버퍼층(215)을 형성한다. 이때, 컬럼스페이서가 형성될 영역에도 버퍼패턴(306)을 형성한다. 왜냐하면 상기 컬럼스페이서가 하판(110)의 박막트랜지스터의 드레인 전극(203b)과 콘택되어야 하기 때문이다.

이와 같이, 제 2 절연기판(101) 상에 버퍼층(215)이 형성되면, 네가티브 감광성 물질인 고분자 폴리머를 상기 제 2 절연기판(101) 상에 형성하고, 이를 노광하여 제 1 컬럼스페이서(335a)와 제 2 컬럼스페이서(335b)를 형성한다.

상기 제 1 컬럼스페이서(335a)와 제 2 컬럼스페이서(335b)가 제 2 절연기판(101) 상에 형성되면, 상기 제 2 절연기판(101) 상에 네가티브 감광성 물질인 고분자 폴리머를 형성하고, 이를 노광하여 상기 버퍼층(215) 상에 격벽(225)을 형성한다.

상기 격벽(225)은 서브 픽셀 단위로 분할하기 위하여 역 테이퍼 형태로 형성된다.

상기와 같이 격벽(225)이 제 2 절연기판(101) 상에 형성되면, 유기전계발광층(320)을 상기 제 2 절연기판(101) 상에 형성하여 서브 픽셀 단위로 유기전계발광 층(320)을 형성한다.

이때, 상기 격벽(225) 상에도 유기전계발광층이 형성되지만, 버퍼층(225)의 높이차이로 인하여 인접한 서브 픽셀 영역과 단절된다. 또한, 제 1 컬럼스페이서(335a)와 제 2 컬럼스페이서(335b)를 따라 유기전계발광층(320)이 형성되어 있다.

또한, 상기 유기전계발광층(320)은 제 1 캐리어 전달층, 발광층, 제 2 캐리어 전달층이 차례대로 적층된 구조로 이루어지며, 상기 제 1, 2 캐리어 전달층은 발광층에 전자(electron) 또는 정공(hole)을 주입(injection) 및 수송(transporting)하는 역할을 한다.

상기 제 1, 2 캐리어 전달층은 양극 및 음극의 배치구조에 따라 정해지는 것으로, 한 예로 상기 발광층이 고분자 물질에서 선택되고, 제 1 전극(310)을 양극, 제 2 전극(330)을 음극으로 구성하는 경우에는 제 1 전극(310)과 연접하는 제 1 캐리어 전달층은 정공주입층, 정공수송층이 차례대로 적층된 구조를 이루고, 제 2 전극(330)과 연접하는 제 2 캐리어 전달층은 전자주입층, 전자수송층이 차례대로 적층된 구조로 이루어진다.

또한, 상기 유기전계발광층(320)은 고분자 물질 또는 저분자 물질로 형성할 수 있는데, 형성방법에는 진공 증착 방법, 잉크젯 방법, 프린팅 방법, 노즐 분사방법, 롤코팅 방법 등을 사용한다.

상기 저분자 물질의 경우에는 일반적으로 진공증착법을 사용하였으나, 솔루션 케스팅(solution casting)이 가능한 경우에는 상기에서 제시한 형성방법들을 사 용하여 유기전계발광층(320)을 형성할 수 있다.

본 발명에서는 잉크젯 방법에 의해 유기전계발광층(136)이 형성되는 것을 중심으로 설명하지만, 진공 증착방법, 프린팅 방법, 노즐 분사방법, 롤코팅 방법도 본 발명의 듀얼 패널 유기전계발광장치에 적용할 수 있다.

상기와 같이 유기전계발광층(320)이 제 2 절연기판(101) 상에 형성되면, 금속막을 제 2 절연기판(101) 전면에 형성하여 제 2 전극(330)을 형성한다. 상기 제 2 전극(330)도 상기 유기전계발광층(320)과 동일한 원리로 상기 격벽(225)에서 서브 픽셀 단위로 제 2 전극(330)이 분리되고, 상기 제 1 컬럼스페이서(335a)를 따라 제 2 전극(330)이 형성되고, 동일한 금속으로 상기 제 2 컬럼스페이서(335b)를 따라 콘택전극(340)이 형성된다. 상기 콘택전극(340)은 상기 제 2 전극(330)과 함께 형성되지만, 제 1 전극(310)과 전기적으로 연결되어 있다.

이와 같이 제 1 컬럼스페이서(335a)를 따라 형성된 제 2 전극(330)은 하판(110)의 드레인 전극(203b) 상에 형성된 콘택부(204)와 전기적으로 콘택되어 데이터 전압을 상기 제 2 전극(330)에 전달한다.

상기 제 2 컬럼스페이서(335b) 상에 형성된 콘택전극(340)은 하판(110)의 전원전극(335b)과 콘택되어 전원배선(411)으로부터 인가되는 전압을 제 1 전극(310)으로 전달한다.

상기와 같이 제 2 전극(330)이 상판(130)에 형성되면, 본 발명에서는 상기 제 1 컬럼스페이서(335a)와 제 2 컬럼스페이서(335b) 영역과 오버랩되는 쉐도우 마스크를 사용하여 서브 픽셀 영역을 수직으로 횡단하는 게터를 형성한다.

즉, 쉐도우 마스크를 상판(130) 상에 형성된 제 1 컬럼스페이서(335a)와 제 2 컬럼스페이서(335b)들이 형성된 방향과 나란한 방향으로 위치시킨 다음, 상기 쉐도우 마스크 상에 금속막을 형성하여 서브 픽셀들 영역의 제 2 전극(330) 상에 게터를 형성한다.

상기 게터의 재질은 칼슘, 리튬, 마그네슘, 유기금속화합물, 유기물을 사용할 수 있다.

상기와 같이 박막 트랜지스터(Tr)가 형성된 하판(110)과 유기전계발광 다이오드(E)가 형성된 상판(130)이 형성되면 상기 하판(110) 또는 상기 상판(130) 상에 씰재(600)를 도포하고 두기판을 합착한다.

또한, 전술한 조건 하에서 상부발광방식으로 화면을 구현하게 되면, 개구율을 염두에 두지 않고 박막트랜지스터를 설계할 수 있어 어레이 공정효율을 높일 수 있고, 고개구율/고해상도 제품을 제공할 수 있으며, 듀얼 패널(dual panel) 타입으로 유기전계발광 다이오드 소자를 형성하기 때문에, 기존의 상부발광방식보다 외기를 효과적으로 차단할 수 있어 제품의 안정성을 높일 수 있다.

또한, 종래의 하부발광방식 제품에서 발생되었던 박막트랜지스터 설계에 대해서도 유기전계발광 다이오드 소자와 별도의 기판에 구성함에 따라, 박막트랜지스터 배치에 대한 자유도를 충분히 얻을 수 있고, 유기전계발광 다이오드(E)의 제 1 전극(310)을 제 1 절연 기판(101) 상에 형성하기 때문에, 기존의 어레이 소자 상부에 제 1 전극을 형성하는 구조와 비교해볼 때, 제 1 전극에 대한 자유도를 높일 수 있는 장점을 가지게 된다.

상기 듀얼 패널 타입의 유기전계발광표시장치에서, 상기 유기전계발광 층(320)을 고분자 물질로 형성하는 경우, 앞서 설명한 바와 같이 잉크젯 방식을 통해 형성한다.

또한, 본 발명에서는 제 1 컬럼스페이서(335a)와 제 2 컬럼스페이서(335b) 영역을 제외한 서브 픽셀 전 영역에 게터를 형성함으로써, 캡슐화 특성을 개선한 효과가 있다.

또한, 본 발명의 유기전계발광표시장치의 픽셀 영역에 게터를 형성함으로써, 내부 진공도를 장시간 유지시킬 수 있어 수명을 연장시킬 수 있는 이점이 있다.

도 3은 본 발명의 유기전계발광표시장치의 상판에 형성된 게터(getter) 구조를 도시한 도면이다.

도 3에 도시된 바와 같이, 유기전계발광층이 형성된 상판에 제 2 전극이 형성되면, 쉐도우 마스크를 이용하여 게터(getter:420)를 형성한다.

상기 게터(420)는 칼슘, 리튬, 마그네슘, 유기금속화합물 및 유기물중 어느 하나를 사용하여 형성할 수 있다.

상기 게터(420)의 위치는 제 1 전극(310)이 형성된 기판 상에 서브 픽셀 단위로 구분하기 위한 버퍼층(215)이 형성되어 있는데, 상기 버퍼층(215) 상에는 서브 픽셀 둘레를 따라 격벽(225)이 형성되어 있다. 또한, 서브 픽셀 단위들의 교차 영역에는 하판의 박막 트랜지스터와의 전기적 연결을 위해 제 1 컬럼스페이서(335a)가 형성되어 있다.

도면에서 도시하였지만, 설명하지 않은 305는 보조전극이 형성되어 있다.

본 발명에서 형성되는 게터(420)는 수평 방향으로 서브 픽셀 간격으로 배치 되어 있는 제 1 컬럼스페이서(335a)와 평행한 방향으로 상기 서브 픽셀들 상에 형성한다.

왜냐하면, 상기 게터(420)가 컬럼스페이서 상에 형성될 경우에는 접촉 저항이 변하게 되어 하판에 형성된 박막 트랜지스터의 드레인 전극과 전기적 접촉이 저하되는 문제가 있기 때문이다.

도 4는 본 발명의 다른 실시예에 의해 상판에 형성된 게터 구조를 도시한 도면으로서, 도시된 바와 같이, 게터(520)의 구조를 다수개의 슬릿 구조로 형성하였다.

따라서, 수평 방향으로 배치되어 있는 제 1 컬럼 스페이서(335a)와 나란하게 다수개의 슬릿 패턴이 형성되어 있다. 상기 게터(520)의 다수개의 슬릿 간격을 다양하게 조절하여 패터닝할 수 있다.

또한, 상기 게터(420, 520)의 형성 방법은 쉐도우 마스크에 의한 형성 뿐 아니라, evaporation, sputtering, e-beam 공정을 이용하여 형성할 수 있다.

도 5는 본 발명의 유기전계발광표시장치의 제조공정을 설명하기 위한 플로챠트이고, 도 6a 및 도 6b는 본 발명의 게터 제조 공정을 설명하기 위한 도면이다.

도 5, 도 6a 및 도 6b를 참조하여 게터 형성 공정을 설명하면 다음과 같다.

상부발광방식 유기전계발광표시장치 제조공정은 절연기판 상에 보조전극을 형성한 다음, 금속막을 형성하여 제 1 전극을 형성한다. 이때, 절연기판 상에 제 1 전극을 먼저 형성하고, 보조전극을 형성할 수 있다.(501, 502)

그런 다음, 서브 픽셀 영역을 구분하기 위해 버퍼층을 형성한 다음, 컬럼스 페이서와 격벽을 형성한다.

상기 절연기판 상에 격벽이 형성되면, 유기전계발광층을 형성한 다음, 절연기판 전면에 금속막을 형성하여 제 2 전극을 형성한다.(503, 504)

그런 다음, 도 6a와 도 6b에 도시한 바와 같이, 차단영역(570a)과 투과영역(570b)으로 분리된 쉐도우 마스크(570)를 수평방향으로 형성된 컬럼스페이서와 나란하게 서브 픽셀 영역에 위치하도록 한 다음, 금속막을 증착하여 상판에 게터를 형성한다.(505)

상기 쉐도우 마스크(570)의 재질은 크롬(Cr)을 사용하고, 차단영역과 투과영역은 각각 100[㎛]와 50[㎛]의 간격을 갖도록 형성한다. 따라서, 게터(520)의 슬릿 패턴 폭은 50[㎛]를 갖고, 그 간격은 100[㎛]을 갖는다. 하지만, 이 간격을 다양하게 조절할 수 있다.

본 발명에서는 듀얼 패널 구조를 갖는 상부발광방식 유기전계발광표시장치의 상판에 게터를 형성함으로써, 장치의 수명을 연장하고 캡슐화 공정을 용이하게 할 수 있도록 한 이점이 있다.

이상에서 자세히 설명된 바와 같이, 본 발명은 듀얼 패널을 갖는 상부발광방식 유기전계발광표시장치의 상판중 컬럼스페이서를 제외한 유기전계발광층에 대응하는 영역에 게터를 형성하여 캡슐화 공정을 단순화한 효과가 있다.

또한, 본 발명은 쉐도우 마스크를 이용하여 원하는 영역에 게터를 형성할 수 있도록 하여 제품의 특성을 개선한 효과가 있다.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (13)

1. 서로 일정간격 이격되어 배치된 제 1, 2 기판과;

   상기 제 1기판에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 가지는 어레이 소자와;

   상기 제 2기판 상에 형성된 제 1전극과;

   상기 제 1 전극 상부의 각 서브픽셀을 구획하는 외곽 영역에 형성된 버퍼층과 격벽과;

   상기 격벽으로 구획된 각 서브픽셀 영역에 형성된 유기전계발광층과;

   상기 유기전계발광층이 형성된 제 2기판 상에 형성되는 제 2전극과;

   상기 제 2 전극 상에 형성된 게터와;

   상기 각 서브픽셀 별로 대응되는 상기 제 1기판 상의 박막트랜지스터와 제 2기판 상의 제 2 전극을 전기적으로 연결시키는 전도성 컬럼스페이서를 포함하고,

   상기 게터는 수평 방향으로 배치되어 있는 컬럼스페이서들에 나란한 방향으로 상기 서브 픽셀 영역 상에 배치되어 있는 것을 특징으로 하는 유기전계발광표시장치.
2. 삭제
3. 제 1항에 있어서, 상기 게터는 다수개의 슬릿 패턴으로 구성된 것을 특징으 로 하는 유기전계발광표시장치.
4. 제 3 항에 있어서, 상기 슬릿 패턴의 폭은 50[㎛]를 갖고, 그 간격은 100[㎛]을 갖는 것을 특징으로 하는 유기전계발광표시장치.
5. 제 1항에 있어서, 상기 격벽 영역에는 보조전극을 더 포함하는 것을 특징으로 하는 유기전계발광표시장치.
6. 제 1항에 있어서, 상기 유기전계발광층은 고분자 물질 또는 저분자 물질로 형성됨을 특징으로 하는 유기전계발광표시장치.
7. 기판 상에 제 1 전극을 형성하는 단계와;

   상기 제 1 전극이 형성된 기판 상에 각각의 서브픽셀들을 구획하는 버퍼층을 형성하는 단계와;

   상기 버퍼층이 형성된 기판 상에 컬럼스페이서와 격벽을 형성하는 단계와;

   상기 격벽과 컬럼스페이서가 형성된 기판 상에 유기전계발광층을 형성하는 단계와;

   상기 유기전계발광층이 형성된 기판 상에 제 2전극을 형성하는 단계와;

   상기 제 2 전극 상에 게터를 형성하는 단계를 포함하고,

   상기 게터는 수평 방향으로 배치되어 있는 컬럼스페이서들에 나란한 방향으로 상기 서브 픽셀 영역 상에 형성하는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
8. 삭제
9. 제 7 항에 있어서, 상기 게터는 다수개의 슬릿 패턴으로 형성하는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
10. 제 9 항에 있어서, 상기 슬릿 패턴의 폭은 50[㎛]를 갖고, 그 간격은 100[㎛]을 갖는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
11. 제 7 항에 있어서, 상기 기판 상에 보조전극 형성 공정을 더 포함하는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
12. 제 7 항에 있어서, 상기 유기전계발광층은 고분자 물질 또는 저분자 물질로 형성됨을 특징으로 하는 유기전계발광표시장치 제조방법.
13. 제 7 항에 있어서, 상기 게터 형성은 쉐도우 마스크를 사용하여 형성하는 것을 특징으로 하는 유기전계발광표시장치 제조방법.

Images