KR20080093172A - 유기전계발광표시장치 및 그 제조방법 - Google Patents

유기전계발광표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20080093172A
KR20080093172A KR1020070036722A KR20070036722A KR20080093172A KR 20080093172 A KR20080093172 A KR 20080093172A KR 1020070036722 A KR1020070036722 A KR 1020070036722A KR 20070036722 A KR20070036722 A KR 20070036722A KR 20080093172 A KR20080093172 A KR 20080093172A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
organic light
layer
substrate
Prior art date
Application number
KR1020070036722A
Other languages
English (en)
Inventor
주인수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070036722A priority Critical patent/KR20080093172A/ko
Publication of KR20080093172A publication Critical patent/KR20080093172A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기전계발광표시장치에 관한 것으로, 특히 유기전계발광층에 수분이 침투되는 것을 방지하여, 발광 효율을 개선하고 수명을 연장시킬 수 있는 유기전계발광표시장치 및 그 제조방법을 개시한다.
특히 본 발명은 전극(cathode)을 서브 픽셀 단위로 분리하는 격벽을 정 테이퍼 구조로 형성하여 유기전계발광층이 전극에 의해 완전히 차폐되도록 하고, 유기전계발광층의 발광 면적을 확장시켰다.
유기전계, 격벽, 스페이서, 리프트 오프, CMP

Description

유기전계발광표시장치 및 그 제조방법{Organic Electroluminescent Device and method for fabricating thereof}
도 1은 종래 하부발광방식 유기전계발광표시장치의 개략적인 단면도이다.
도 2는 본 발명에 따른 유기전계발광표시장치의 화소 단면도이다.
도 3은 상기 도 2의 상판의 A 영역을 확대한 단면도이다.
도 4a 내지 도 4e는 본 발명에 따른 유기전계발광표시장치의 제조공정을 도시한 단면도이다.
도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 유기전계발광표시장치의 제조공정을 도시한 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
110: 하부기판 130: 상부기판
132: 제 1 전극 156: 유기전계발광층
155,255: 격벽 158: 제 2 전극
114: 전도성 스페이서 120: 어레이층
본 발명은 유기전계발광표시장치에 관한 것으로, 특히 유기전계발광층에 수분이 침투되는 것을 방지하여, 발광 효율을 개선하고 수명을 연장시킬 수 있는 유기전계발광표시장치 및 그 제조방법에 관한 것이다.
최근에 평판표시장치의 표시품질을 높이고 대화면화를 시도하는 연구들이 활발히 진행되고 있다. 이들 중 전계발광표시장치는 스스로 발광하는 자발광 소자이다. 전계발광표시장치는 전자 및 정공 등의 캐리어를 이용하여 형광물질을 여기 시킴으로써 비디오 영상을 표시하게 된다. 이 전계발광표시장치는 사용하는 재료에 따라 무기 전계발광표시장치와 유기 전계발광표시장치로 크게 나누어진다. 상기 유기 전계발광표시장치는 100~200V의 높은 전압을 필요로 하는 무기 전계발광표시장치에 비해 5~20V 정도의 낮은 전압으로 구동됨으로써 직류 저전압 구동이 가능하다.
또한, 유기 전계발광표시장치는 넓은 시야각, 고속 응답성, 고 콘트라스트비(contrast ratio) 등의 뛰어난 특징이 있으므로, 그래픽 디스플레이의 픽셀(pixel), 텔레비젼 영상 디스플레이나 표면 광원(Surface Light Source)의 픽셀로서 사용될 수 있으며, 얇고 가벼우며 색감이 좋기 때문에 차세대 평면 디스플레이로서 적합하다.
한편, 이러한 유기 전계발광표시장치의 구동방식으로는 별도의 박막트랜지스터를 구비하지 않는 패시브 매트릭스 방식(Passive matrix type)이 주로 이용되고 있다.
그러나, 상기 패시브 매트릭스 방식은 해상도나 소비전력, 수명 등에 많은 제한적인 요소가 있기 때문에, 고해상도나 대화면을 요구하는 차세대 디스플레이 제조를 위한 액티브 매트릭스형 전계발광표시장치가 연구/개발되고 있다.
도 1은 종래 하부발광방식 유기전계발광표시장치의 개략적인 단면도로서, 이는 하부 발광방식으로 동작하는 AMOLED의 단면 구조를 나타내고 있다.
설명의 편의상 적(R), 녹(G), 청(B)의 서브 픽셀(sub pixel)들로 이루어진 하나의 픽셀(pixel) 영역을 중심으로 도시하였다.
도시된 바와 같이, 제 1 기판(10)의 투명기판(1) 상부에는 서브 픽셀별로 박막트랜지스터(T)와 제 1 전극(12)이 형성되어 있고, 상기 박막트랜지스터(T) 및 제 1 전극(12) 상부에는 적(Red), 녹(Green), 청(Blue) 컬러를 띠는 유기전계발광층(14)이 형성되어 있고, 유기전계발광층(14) 상부에는 제 2 전극(16)이 형성되어 있다. 상기 제 1, 2 전극(12, 16)은 유기전계발광층(14)에 전계를 인가해주는 역할을 한다.
이와 같이, 상기 유기전계발광층(14)이 형성된 제 1 기판(10)은 제 2 기판(30)과 실(40)에 의해 합착된다.
한 예로, 하부발광방식 구조에서 상기 제 1 전극(12)을 양극(anode)으로, 제 2 전극(16)을 음극(cathode)으로 구성할 경우 제 1 전극(12)은 투명도전성 물질에서 선택되고, 제 2 전극(16)은 일함수가 낮은 금속물질에서 선택되며, 이런 조건 하에서 상기 유기전계발광층(14)은 제 1 전극(12)과 접하는 층에서부터 정공주입층(14a ; hole injection layer), 정공수송층(14b ; hole transporting layer), 발광층(14c ; emission layer), 전자수송층(14d ; electron transporting layer), 전 자주입층(14e: electron injection layer)을 순서대로 적층된 구조를 이룬다.
이때, 상기 발광층(14c)은 서브픽셀별로 적, 녹, 청 컬러를 구현하는 발광물질이 차례대로 배치된 구조를 가진다.
그러나, 하부발광방식은 인캡슐레이션에 의한 안정성 및 공정 자유도가 높은 반면 개구율의 제한이 있어 고해상도 제품에 적용하기 어려운 문제점이 있다.
상부발광방식은 박막트랜지스터 설계가 용이하고 개구율 향상이 가능하기 때문에 제품수명 측면에서 유리하지만, 기존의 상부발광방식 구조에서는 유기전계발광층 상부에 통상적으로 음극이 위치함에 따라 재료 선택폭이 좁기 때문에 투과도가 제한되어 광효율이 저하되는 등의 문제점이 있다.
또한, 유기전계발광소자는 유기막으로부터 발생되는 아웃가싱 또는 내부에 존재하는 수분 및 파티클들이 유기전계발광층 영역으로 쉽게 침투될 수 있어 발광 효율 저하 및 소자 수명 감소의 문제가 있다.
본 발명은, 전극(cathode)을 서브 픽셀 단위로 분리하는 격벽을 정 테이퍼 구조로 형성하여 유기전계발광층이 전극에 의해 완전히 차폐되도록 한 유기전계발광소자 및 그 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 전극을 서브 픽셀 단위로 분리하는 격벽을 정 테이퍼 구조로 형성함으로써, 유기전계발광층의 발광 면적을 확장시킨 유기전계발광소자 및 그 제조방법을 제공함에 다른 목적이 있다.
또한, 본 발명은 서브 픽셀 단위로 격벽을 정 테이퍼 구조로 형성하고, 폴리 싱(CMP) 공정 또는 리프트 오프 공정을 적용하여 마스크 추가 공정 없이 전극을 서브 픽셀 단위로 분리할 수 있도록 한 유기전계발광소자 및 그 제조방법을 제공함에 또 다른 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 유기전계발광표시장치는,
서로 일정간격 이격되어 배치된 제 1, 2 기판과;
상기 제 1 기판에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 포함하는 어레이층과;
상기 제 2 기판 상에 형성된 제 1 전극과;
상기 제 1 전극 상부의 각 서브픽셀을 구획하는 비표시 영역에 형성된 격벽과;
상기 격벽으로 구획된 각 서브픽셀 영역에 형성된 유기전계발광층과;
상기 유기전계발광층이 형성된 제 2기판 상에 형성되는 제 2전극과;
상기 각 서브픽셀 별로 대응되는 상기 제 1기판 상의 박막트랜지스터와 제 2기판 상의 제 2 전극을 전기적으로 연결시키는 전도성 스페이서를 포함하고,
상기 제 2 전극은 격벽의 경사면으로부터 각 서브픽셀을 구획하는 비표시영역과 유기전계발광층 상에 배치된 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 유기전계발광표시장치 제조방법은,
기판 상에 제 1 전극을 형성하는 단계와;
상기 제 1 전극 상에 금속막을 형성한 다음, 마스크를 포함하는 포토리쏘그 래피 방법으로 식각하여 각 서브 픽셀을 구획하는 비표시 영역에 보조전극을 형성하는 단계와;
상기 보조전극과 제 1 전극이 형성된 기판 상에 버퍼층을 형성하는 단계와;
상기 보조전극이 형성된 비표시 영역의 버퍼층 상에 격벽을 형성하는 단계와;
상기 격벽이 형성된 기판 상의 각 서브 픽셀 영역에 적, 녹, 청색 유기전계발광층을 형성하는 단계와;
상기 유기전계발광층이 형성된 기판 상에 금속막을 형성한 다음, 상기 격벽 상측면 상에 형성된 금속막을 제거하여 각 서브 픽셀 영역에 제 2 전극을 형성하는 단계를 포함한다.
본 발명의 또 다른 실시예에 따른 유기전계발광표시장치 제조방법은,
기판 상에 제 1 전극을 형성하는 단계와;
상기 제 1 전극 상에 금속막을 형성한 다음, 마스크를 포함하는 포토리쏘그래피 방법으로 식각하여 각 서브 픽셀을 구획하는 비표시 영역에 보조전극을 형성하는 단계와;
상기 보조전극과 제 1 전극이 형성된 기판 상에 버퍼층을 형성하는 단계와;
상기 보조전극이 형성된 기판 상에 제 1 유기막과 제 2 유기막을 형성한 다음, 제 2 유기막을 패터닝하는 단계와;
상기 패터닝된 제 2 유기막을 마스크로 하여 제 1 유기막을 패터닝하여 상기 보조전극이 형성된 비표시 영역에 격벽을 형성하는 단계와;
상기 격벽이 형성된 기판 상의 각 서브 픽셀 영역에 적, 녹, 청색 유기전계발광층을 형성하는 단계와;
상기 유기전계발광층이 형성된 기판 상에 금속막을 형성한 다음, 리프트 오프 공정을 적용하여 상기 격벽 상측면에 존재하는 패터닝된 제 2 유기막과 금속막을 제거하여 각 서브 픽셀 영역에 제 2 전극을 형성하는 단계를 포함한다.
본 발명에 의하면, 전극(cathode)을 서브 픽셀 단위로 분리하는 격벽을 정 테이퍼 구조로 형성하여 유기전계발광층이 전극에 의해 완전히 차폐되도록 하였다.
또한, 본 발명은 전극을 서브 픽셀 단위로 분리하는 격벽을 정 테이퍼 구조로 형성함으로써, 유기전계발광층의 발광 면적을 확장시켰다.
또한, 본 발명은 서브 픽셀 단위로 격벽을 정 테이퍼 구조로 형성하고, 폴리싱(CMP) 공정 또는 리프트 오프 공정을 적용하여 마스크 추가 공정 없이 전극을 서브 픽셀 단위로 분리할 수 있도록 하였다.
이하, 첨부한 도면에 의거하여 본 발명의 실시 예를 자세히 설명하도록 한다.
도 2는 본 발명에 따른 유기전계발광표시장치의 화소 단면도이다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 유기전계발광표시장치는 적(R), 녹(G), 청(B)색의 유기전계발광층(156)이 각각 서브 픽셀(sub pixel) 단위로 형성된 상부기판(130)과 박막트랜지스터(T)와 어레이층(120)이 형성된 하부기판(110)이 합착된 구조로 형성되어 있다. 여기서, 3개의 적, 녹, 청의 서브 픽셀은 하나의 픽셀(pixel)로 정의한다.
상기 상부기판(130)의 투명기판(101) 상에는 일 함수(work function)가 높은 금속, 예를 들어 투명성 도전물질인 인듐-옥사이드(Indium-Tin-Oxide ; 이하" ITO" 라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하" IZO" 라 함), 인듐-틴-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하" ITZO" 라 함) 등으로 제 1 전극(132)이 형성되어 있다.
상기 제 1 전극(132) 상에는 제 1 전극(132)의 전기적 전도성을 향상시키기 위해 서브 픽셀 영역 둘레를 따라 보조전극(140)이 형성되어 있다. 보조전극(140) 형성을 위해 사용되는 저저항 금속은 알루미늄(Al), 알루미늄합금, 몰리브덴(Mo), 크롬(Cr) 중 어느 하나의 금속이다. 보조전극(140)이 형성된 상부기판(130)의 투명기판(101) 상에는 버퍼층(150)이 형성되어 있다. 상기 버퍼층(150)은 SiNx 또는 SiOx 계열의 절연막을 증착하거나 유기막을 사용하는 경우에는 도포하여 형성되고 식각 또는 패터닝 공정에 따라 서브 픽셀의 비표시 영역에 형성된다.
상기 버퍼층(150)이 형성된 상부기판(130)의 투명기판(101) 상에는 서브 픽셀 단위로 유기전계발광층(156)이 형성되어 있고, 보조전극(140)과 대응되는 버퍼층(150) 상에는 격벽(second electrode separator: 155)이 형성되어 있다. 본 발명에서는 격벽(155) 구조를 정 테이퍼 형태로 형성하여, 이후 형성될 유기전계발광층(156) 영역을 최대한 확보할 수 있도록 하고, 유기전계발광층(156) 상에 형성될 제 2 전극(158)이 유기전계발광층(156)을 완전히 덮을 수 있도록 하였다.
도시된 바와 같이, 상기 격벽(155)과 유기전계발광층(156)이 형성된 상부기판(130)의 투명기판(101) 상에는 알루미늄, 알루미늄합금등 저저항 금속으로된 제 2 전극(158)이 형성되어 있다. 상기 상부기판(130)에 형성된 제 1 전극(132), 유기전계발광층(156) 및 제 2 전극(158)은 유기전계발광 다이오드(E)를 이룬다.
상기 유기전계발광층(156)은 제 1 캐리어 전달층, 발광층, 제 2 캐리어 전달층이 차례대로 적층된 구조로 이루어지며, 상기 제 1, 2 캐리어 전달층은 발광층(136b)에 전자(electron) 또는 정공(hole)을 주입(injection) 및 수송(transporting)하는 역할을 한다.
상기 제 1, 2 캐리어 전달층은 양극 및 음극의 배치구조에 따라 정해지는 것으로, 한 예로 상기 유기전계발광층(156)이 고분자 물질에서 선택되고, 제 1 전극(132)을 양극, 제 2 전극(158)을 음극으로 구성하는 경우에는 제 1 전극(132)과 연접하는 제 1 캐리어 전달층은 정공주입층, 정공수송층이 차례대로 적층된 구조를 이루고, 제 2 전극(158)과 연접하는 제 2 캐리어 전달층은 전자주입층, 전자수송층이 차례대로 적층된 구조로 이루어진다.
또한, 상기 유기전계발광층(156)은 고분자 물질 또는 저분자 물질로 형성할 수 있는데, 형성방법에는 진공 증착 방법, 잉크젯 방법, 프린팅 방법, 노즐 분사방법, 롤코팅 방법 등을 사용한다.
상기 저분자 물질의 경우에는 일반적으로 진공증착법을 사용하였으나, 솔루션 케스팅(solution casting)이 가능한 경우에는 상기에서 제시한 형성방법들을 사용하여 유기전계발광층(156)을 형성할 수 있다.
본 발명에서는 진공 증착법(evaporation)에 의해 유기전계발광층(136)이 형성되는 것을 중심으로 설명하지만, 잉크젯 방법, 프린팅 방법, 노즐 분사방법, 롤 코팅 방법도 본 발명의 듀얼 패널 유기전계발광장치에 적용할 수 있다.
특히, 본 발명에서는 유기전계발광층(156)이 습기 또는 유기막으로부터 발생되는 아웃가싱에 의해 손상되는 것을 방지하기 위해 제 2 전극(158)이 유기전계발광층(156), 보조전극(140) 상부의 버퍼층(150) 및 격벽(155) 경사면 영역에 형성되어 있다. 따라서, 유기전계발광층(156)이 제 2 전극(158)에 의해 외부와 완전히 차폐되어 발광 효율 및 소자 수명을 연장시 킬 수 있다.
또한, 상기 상부기판(130)과 대향 배치되는 하부기판(110)은, 하부기판(110)의 투명기판(100) 상에 박막트랜지스터(T), 전극, 절연막 및 보호층(124)으로 구성된 어레이층(120)이 형성되어 있다.
또한, 상기 상부기판(130)의 유기전계발광 다이오드(E)에 전류를 공급하기 위하여, 서브 픽셀 단위로 제 2 전극(158)과 박막트랜지스터(T)를 연결하기 위한 기둥 형상의 전도성 스페이서(114)가 배치되어 있다.
상기 전도성 스페이서(114)는 일반적인 액정표시장치용 스페이서와 달리, 셀갭 유지 기능 뿐 아니라 상하부 기판(130,110)을 전기적으로 연결시키는 것을 그 목적으로 하는 것으로, 두 기판 간의 사이 구간에서 기둥형상으로 일정 높이를 가지는 특성이 있다.
즉, 상기 전도성 스페이서(114)는 하부기판(110)에 서브픽셀 단위로 구비된 박막트랜지스터(T)의 드레인 전극(112)과 상부기판(130)에 구비된 제 2 전극(158)을 전기적으로 연결하는 역할을 수행하며, 이는 유기절연막 등으로 형성된 기둥형상의 스페이서에 금속이 입혀져 구성된다. 이와 같은, 상기 전도성 스페이서(114) 는 상기 상하부 기판(130, 110)의 픽셀을 일대일로 합착하여 전류를 통하게 한다.
상기 전도성 스페이서(114)와 박막트랜지스터(T)의 연결부위를 좀 더 상세히 설명하면, 박막트랜지스터(T)를 덮는 영역에 드레인 전극(112)을 일부 노출시키는 드레인 콘택홀(122)을 가지는 보호층(124)이 형성되어 있고, 보호층(124) 상부에는 드레인 콘택홀(122)을 통해 드레인 전극(112)과 연결되는 전도성 스페이서(114)가 위치한다.
여기서, 상기 박막트랜지스터(T)는, 상기 유기전계발광 다이오드(E)와 연결되는 구동용 박막트랜지스터에 해당된다.
상기 전도성 스페이서(114)의 외부를 이루는 금속은 전도성 물질에서 선택되며, 바람직하게는 연성을 띠고, 비저항값이 낮은 금속물질에서 선택되는 것이 바람직하다.
본 발명의 유기전계발광층(156)은 발광된 빛을 상부기판(130) 쪽으로 발광시키는 상부발광방식인 것을 특징으로 한다.
도면으로 제시하지 않았지만, 상기 어레이 소자(120)는 주사선과, 주사선과 교차하며, 서로 일정간격 이격되는 신호선 및 전력 공급선과, 주사선과 신호선이 교차하는 지점에 위치하는 스위칭 박막트랜지스터 그리고, 스토리지 캐패시터를 더욱 포함한다.
이와 같은 유기전계발광 다이오드(E)가 형성된 상부기판(130)과 어레이 소자(120)가 형성된 하부기판(110)이 합착된 듀얼 패널 타입 유기전계발광표시장치는, 어레이 소자(120)와 유기전계발광 다이오드(E)를 서로 다른 기판 상에 구성하 기 때문에, 기존의 어레이 소자와 유기전계발광 다이오드를 동일 기판 상에 형성하는 경우와 비교할 때, 어레이 소자(120)의 수율에 유기전계발광 다이오드(E)가 영향을 받지 않아 각 소자의 생산관리 측면에서도 양호한 특성을 나타낼 수 있다.
도 3은 상기 도 2의 상판의 A 영역을 확대한 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 유기전계발광표시장치의 상부기판의 투명기판(101) 상에는 서브 픽셀 영역에 제 1 전극(132), 유기전계발광층(156) 및 제 2 전극(158)으로 구성된 유기전계발광 다이오드가 형성되어 있다.
또한, 서브 픽셀을 분리하는 격벽(155) 형성 영역에는 제 1 전극(132) 상에 저저항 금속으로 형성된 보조전극(140)과, 버퍼층(150) 및 제 2 전극(158)이 형성되어 있다. 특히, 본 발명에서는 서브 픽셀을 구분하는 격벽(155) 구조가 정 테이퍼 형태로 형성되기 때문에 서브 픽셀 영역에 형성된 유기전계발광층(156)이 격벽 영역까지 확장 형성될 수 있어 발광 면적을 최대한 확보할 수 있다.
또한, 유기전계발광층(156)이 격벽(155) 영역까지 확장 형성되어 있지만 제 2 전극(158)이 격벽(155)의 상측면을 제외한 경사면, 버퍼층(150), 유기전계발광층(156)의 전 영역 상에 형성되어 있기 때문에 유기전계발광층(156)을 외부와 완전히 차단시켰다. 따라서, 외부 습기 또는 유기막에서 발생되는 아웃가싱에 의해 유기전계발광층(156)이 손상되지 않는다. 아울러, 유기전계발광층(156)이 제 2 전극(158)에 의해 외부와 완전히 차단되어 있기 때문에 유기전계발광층(156)의 성능을 장시간 유지할 수 있어 유기전계발광소자의 수명을 연장시 킬 수 있다.
도 4a 내지 도 4e는 본 발명에 따른 유기전계발광표시장치의 제조공정을 도 시한 단면도이다.
도 4a 및 도 4b에 도시한 바와 같이, 투명기판(101) 상의 전 영역에 투명성 도전물질로된 ITO, IZO, ITZO 중 어느 하나의 물질을 형성하여 제 1 전극(132)을 형성한다. 제 1 전극(132)은 유기전계발광 다이오드의 양극(anode) 역할을 하기 때문에 일 함수가 비교적 높은 물질과 유기전계발광층에서 발생되는 광을 투과시킬 수 있는 투명성 물질을 사용한다.
상기와 같이 투명기판(101) 상에 제 1 전극(132)이 형성되면, 제 1 전극(132)의 저항을 낮추기 위해 알루미늄, 그 합금, 몰리브덴(Mo) 또는 크롬(Cr)과 같은 저저항 금속막을 형성하고 마스크를 포함하는 포토리쏘그래피 방법으로 식각하여 서브 픽셀을 구획하는 경계 영역(각 서브 픽셀의 비표시영역)에 보조전극(140)을 형성한다.
그런 다음, 투명기판(101) 상에 SiNx 또는 SiOx 계열의 절연물질 또는 유기막을 형성하고, 이를 식각 또는 패터닝하여 각 서브 픽셀의 비표시 영역 버퍼층(150)을 형성한다.
도 4c에 도시한 바와 같이, 상기와 같이, 투명기판(101) 상에 버퍼층(150)이 형성되면, 포토레지스트와 같은 포지티브 유기막을 투명기판(101) 상에 형성한 다음, 노광 및 현상하여 보조전극(140) 상부의 버퍼층(150) 상에 격벽(155)을 형성한다. 이때, 포지티브 포토레지스트를 이용하여 격벽(155)이 정 테이퍼 구조를 갖도록 형성한다. 즉, 상기 격벽(155)은 버퍼층(150)과 접촉하는 영역으로부터 상측 방향으로 갈수록 단면적이 좁아지는 정 테이퍼 구조로 형성되고, 격벽(155)은 소정 의 경사면을 갖는다.
상기와 같이 격벽(155)이 투명기판(101) 상에 형성되면, 버퍼층(150)이 형성된 투명기판(101) 상에 진공 증착법을 적용하여 서브 픽셀 단위로 적, 녹, 청색 유기전계발광층(156)을 각각 형성한다. 하지만, 잉크젯 방법, 프린팅 방법, 노즐 분사방법, 롤코팅 방법 등을 사용하여 유기전계발광층(156)을 형성할 수 있다.
이와 같이 투명기판(101) 상에 격벽(155)과 유기전계발광층(156)이 형성되면, 도 4d에 도시한 바와 같이, 투명기판(101)의 전 영역 상에 알루미늄 또는 그 합금과 같은 금속막(157)을 형성한다. 이때, 금속막(157)은 유기전계발광층(156)과 보조전극(140) 상의 버퍼층(150) 또는 격벽(155) 상에 형성된다. 상기 격벽(155)은 금속막(157)에 의해 완전히 덮인 구조가 된다.
그런 다음, 화학적 기계적 연마(CMP: Chemical Mechanical Polishing) 공정을 진행하여 상기 격벽(155) 상측면 상에 형성된 금속막(157)을 제거하는 공정을 진행한다. 화학적 기계적 연마 공정은 격벽(155) 상측면의 금속막(157) 만을 선택적으로 제거하여 격벽(155)을 노출시켜 금속막(157)이 격벽(155) 상측에서 전기적으로 분리되도록 한다.
상기와 같이 격벽(155) 상측면의 금속막(157)이 제거되면 도 4e에 도시한 바와 같이, 서브 픽셀 단위로 유기전계 발광층(156) 상에 제 2 전극(158)이 형성된다.
상기 제 2 전극(158)은 유기전계 발광층(156), 보조전극(140) 영역에서 노출된 버퍼층 및 정 테이퍼 구조로 형성된 격벽(155)의 경사면에 형성되어 유기전계 발광층(156)을 외부와 완전히 차폐시킨다.
도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 유기전계발광표시장치의 제조공정을 도시한 단면도이다.
도 5a 및 도 5b에 도시한 바와 같이, 투명기판(101) 상의 전 영역에 투명성 도전물질로된 ITO, IZO, ITZO 중 어느 하나의 물질을 형성하여 제 1 전극(132)을 형성한다. 제 1 전극(132)은 유기전계발광 다이오드의 양극(anode) 역할을 하기 때문에 일 함수가 비교적 높은 물질과 유기전계 발광층에서 발생되는 광을 투과시킬 수 있는 투명성 물질을 사용한다.
상기와 같이 투명기판(101) 상에 제 1 전극(132)이 형성되면, 제 1 전극(132)의 저항을 낮추기 위해 알루미늄, 그 합금, 몰리브덴(Mo) 또는 크롬(Cr)과 같은 저저항 금속막을 형성하고 마스크를 포함하는 포토리쏘그래피 방법으로 식각하여 서브 픽셀을 구획하는 경계 영역(각 서브 픽셀의 비표시영역)에 보조전극(140)을 형성한다.
그런 다음, 투명기판(101) 상에 SiNx 또는 SiOx 계열의 절연물질 또는 유기막을 형성하고, 이를 식각 또는 패터닝하여 각 서브 픽셀의 비표시 영역에 버퍼층(150)을 형성한다.
도 5c에 도시한 바와 같이, 버퍼층(150)이 형성되면 투명기판(101) 상에 포토레지스트에 의해 패터닝될 수 있는 제 1 유기막, 예를 들어 포토아크릴, BCB(Benzocyclobutene) 등의 유기막을 도포한다. 그런 다음, 포토레지스트와 같은 포지티브 특성을 갖는 제 2 유기막을 제 1 유기막이 형성된 투명기판(101) 상에 형 성한 다음, 노광 및 현상 공정을 진행하여 패터닝된 유기막 패턴(256)을 형성한다. 이와 같은 패터닝된 유기막 패턴(256)을 마스크로 사용하여 제 1 유기막을 패터닝하여 격벽(255)을 형성한다. 이때, 격벽(255)은 보조전극(140) 상부의 버퍼층(150) 영역(각 서브 픽셀의 비표시영역)에 형성되고, 격벽(255) 상에는 격벽(255)을 형성하기 위해 패터닝된 유기막 패턴(256)이 존재한다.
상기와 같이, 격벽(255)이 형성되면 유기막 패턴(256)을 제거하는 스트립 공정을 진행하지 않고, 계속해서 투명기판(101) 상에 진공 증착법을 적용하여 서브 픽셀 단위로 적, 녹, 청색 유기전계발광층(156)을 형성한다. 하지만, 잉크젯 방법, 프린팅 방법, 노즐 분사방법, 롤코팅 방법 등을 사용하여 유기전계발광층(156)을 형성할 수 있다.
상기와 같이 격벽(255)과 유기전계발광층(156)이 투명기판(101) 상에 형성되면 계속해서 투명기판(101)의 전 영역 상에 알루미늄 또는 그 합금과 같은 금속막(157)을 형성한다. 이때, 금속막(157)은 유기전계발광층(156)과 보조전극(140) 상의 버퍼층(150), 격벽(255) 및 격벽(255) 상에 형성된 유기막 패턴(256) 상에 형성된다.
상기와 같이 금속막(157)이 투명기판(101)의 전 영역 상에 형성되면 격벽(255) 상에 형성된 유기막 패턴(256)을 제거하기 위해 스트리퍼(striper) 용액에 담궈 유기막 패턴(256)을 제거하는 리프트 오프 공정을 진행한다. 따라서, 스트리퍼 용액은 유기막으로된 격벽(255)은 제거되지 않고 유기막 패턴(256)만 제거할 수 있는 용액을 사용한다.
이와 같이 리프트 오프 공정을 진행하면 도 5d에 도시한 바와 같이, 격벽(255) 상에 존재하는 유기막 패턴(256)이 제거되면서 유기막 패턴(256) 상측과 측면에 존재하는 금속막이 함께 제거되어 각각의 서브 픽셀 단위로 분리된 제 2 전극(158)이 형성된다. 즉, 리프트 오프 공정에 의해 금속막이 격벽 영역에서 분리되어 제 2 전극(158)이 형성된다.
따라서 본 발명에서는 격벽(255) 구조가 정 테이퍼 구조를 갖도록 형성하여 유기전계발광층(156)의 발광 면적을 향상시키고, 아울러 제 2 전극(158)에 의해 유기전계발광층(156)을 외부와 완전히 차폐시킬 수 있도록 하였다.
이상에서 자세히 설명된 바와 같이, 본 발명은 유기전계발광표시장치의 전극(cathode)을 서브 픽셀 단위로 분리하는 격벽을 정 테이퍼 구조로 형성하여 유기전계발광층이 전극에 의해 완전히 차폐되도록 한 효과가 있다.
또한, 본 발명은 유기전계발광표시장치의 전극을 서브 픽셀 단위로 분리하는 격벽을 정 테이퍼 구조로 형성함으로써, 유기전계발광층의 발광 면적을 확장시킨 효과가 있다.
또한, 본 발명은 유기전계발광표시장치의 격벽을 정 테이퍼 구조로 형성하고, 폴리싱(CMP) 공정 또는 리프트 오프 공정을 적용하여 마스크 추가 공정 없이 전극을 서브 픽셀 단위로 분리할 수 있는 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (25)

  1. 서로 일정간격 이격되어 배치된 제 1, 2 기판과;
    상기 제 1 기판에 서브픽셀 단위로 형성된 적어도 하나의 박막트랜지스터를 포함하는 어레이층과;
    상기 제 2 기판 상에 형성된 제 1 전극과;
    상기 제 1 전극 상부의 각 서브픽셀을 구획하는 비표시 영역에 형성된 격벽과;
    상기 격벽으로 구획된 각 서브픽셀 영역에 형성된 유기전계발광층과;
    상기 유기전계발광층이 형성된 제 2기판 상에 형성되는 제 2전극과;
    상기 각 서브픽셀 별로 대응되는 상기 제 1기판 상의 박막트랜지스터와 제 2기판 상의 제 2 전극을 전기적으로 연결시키는 전도성 스페이서를 포함하고,
    상기 제 2 전극은 격벽의 경사면으로부터 각 서브픽셀을 구획하는 비표시영역과 유기전계발광층 상에 배치된 것을 특징으로 하는 유기전계발광표시장치.
  2. 제1항에 있어서, 상기 각 서브 픽셀을 구획하는 비표시 영역에는 상기 제 1 전극과 격벽 사이에 형성된 버퍼층을 더 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  3. 제2항에 있어서, 상기 제 1 버퍼와 제 2 버퍼는 산화 실리콘(SiOx) 또는 실 리콘 질화막(SiNX)으로 형성된 것을 특징으로 하는 유기전계발광표시장치.
  4. 제1항에 있어서, 상기 격벽은 하측 접촉 영역으로부터 상측 영역으로 갈 수록 단면적이 좁아지는 정 테이퍼 구조를 갖는 것을 특징으로 하는 유기전계발광표시장치.
  5. 제1항에 있어서, 상기 격벽 영역에는 보조전극을 더 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  6. 제 1항에 있어서, 상기 유기전계발광층은 고분자 물질 또는 저분자 물질로 형성됨을 특징으로 하는 유기전계발광표시장치.
  7. 제 1 항에 있어서, 상기 격벽 상측면 상에는 상기 제 2 전극이 제거되어 각 서브 픽셀 단위로 상기 제 2 전극이 전기적으로 분리된 구조인 것을 특징으로 하는 특징으로 하는 유기전계발광표시장치.
  8. 기판 상에 제 1 전극을 형성하는 단계와;
    상기 제 1 전극 상에 금속막을 형성한 다음, 마스크를 포함하는 포토리쏘그래피 방법으로 식각하여 각 서브 픽셀을 구획하는 비표시 영역에 보조전극을 형성하는 단계와;
    상기 보조전극과 제 1 전극이 형성된 기판의 비표시 영역에 버퍼층을 형성하는 단계와;
    상기 보조전극이 형성된 비표시 영역의 버퍼층 상에 격벽을 형성하는 단계와;
    상기 격벽이 형성된 기판 상의 각 서브 픽셀 영역에 적, 녹, 청색 유기전계발광층을 형성하는 단계와;
    상기 유기전계발광층이 형성된 기판 상에 금속막을 형성한 다음, 상기 격벽 상측면 상에 형성된 금속막을 제거하여 각 서브 픽셀 영역에 제 2 전극을 형성하는 단계를 포함하는 유기전계발광표시장치 제조방법.
  9. 제8항에 있어서, 상기 제 1 전극은 투명성 도전물질인 ITO, IZO 또는 ITZO중 어느 하나의 물질로 형성된 것을 특징으로 하는 유기전계발광표시장치 제조방법.
  10. 제8항에 있어서, 상기 보조전극은 알루미늄, 그 합금, 몰리브덴(Mo) 또는 크롬(Cr) 중 어느 하나의 물질로 형성된 것을 특징으로 하는 유기전계발광표시장치 제조방법.
  11. 제8항에 있어서, 상기 버퍼층은 산화 실리콘(SiOx) 또는 실리콘 질화막(SiNX)으로 형성하는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
  12. 제8항에 있어서, 상기 격벽은 포지티브 유기막을 사용하여 하측 접촉 영역으로부터 상측 영역으로 갈수록 단면적이 좁아지는 정 테이퍼 구조로 형성하는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
  13. 제8항에 있어서, 상기 유기전계발광층은 고분자 물질 또는 저분자 물질로 형성됨을 특징으로 하는 유기전계발광표시장치 제조방법.
  14. 제8항에 있어서, 상기 제 2 전극은 상기 격벽의 경사면, 비표시 영역 및 상기 유기전계발광층 영역을 덮는 구조로 형성하는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
  15. 제8항에 있어서, 상기 격벽 상측에 형성된 금속막은 화학적 기계적 연막 공정을 진행하여 제거되는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
  16. 기판 상에 제 1 전극을 형성하는 단계와;
    상기 제 1 전극 상에 금속막을 형성한 다음, 마스크를 포함하는 포토리쏘그래피 방법으로 식각하여 각 서브 픽셀을 구획하는 비표시 영역에 보조전극을 형성하는 단계와;
    상기 보조전극과 제 1 전극이 형성된 기판 상에 버퍼층을 형성하는 단계와;
    상기 보조전극이 형성된 기판 상에 제 1 유기막과 제 2 유기막을 형성한 다음, 제 2 유기막을 패터닝하는 단계와;
    상기 패터닝된 제 2 유기막을 마스크로 하여 제 1 유기막을 패터닝하여 상기 보조전극이 형성된 비표시 영역에 격벽을 형성하는 단계와;
    상기 격벽이 형성된 기판 상의 각 서브 픽셀 영역에 적, 녹, 청색 유기전계발광층을 형성하는 단계와;
    상기 유기전계발광층이 형성된 기판 상에 금속막을 형성한 다음, 리프트 오프 공정을 적용하여 상기 격벽 상측면에 존재하는 패터닝된 제 2 유기막과 금속막을 제거하여 각 서브 픽셀 영역에 제 2 전극을 형성하는 단계를 포함하는 유기전계발광표시장치 제조방법.
  17. 제16항에 있어서, 상기 제 1 전극은 투명성 도전물질인 ITO, IZO 또는 ITZO중 어느 하나의 물질로 형성된 것을 특징으로 하는 유기전계발광표시장치 제조방법.
  18. 제16항에 있어서, 상기 보조전극은 알루미늄, 그 합금, 몰리브덴(Mo) 또는 크롬(Cr) 중 어느 하나의 물질로 형성된 것을 특징으로 하는 유기전계발광표시장치 제조방법.
  19. 제16항에 있어서, 상기 버퍼층은 산화 실리콘(SiOx) 또는 실리콘 질화 막(SiNX)으로 형성하는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
  20. 제16항에 있어서, 상기 제 1 유기막은 포토아크릴 또는 BCB인 것을 특징으로 하는 유기전계발광표시장치 제조방법.
  21. 제16항에 있어서, 상기 제 2 유기막은 포지티브 유기막인 것을 특징으로 하는 유기전계발광표시장치 제조방법.
  22. 제16항에 있어서, 상기 격벽은 하측 접촉 영역으로부터 상측 영역으로 갈수록 단면적이 좁아지는 정 테이퍼 구조로 형성하는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
  23. 제16항에 있어서, 상기 리프트 오프 공정은 상기 격벽 상측에 존재하는 패터닝된 유기막을 선택적으로 제거하여 상기 제 2 전극을 각 서브 픽셀 단위로 분리하는 공정을 포함하는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
  24. 제16항에 있어서, 상기 유기전계발광층은 고분자 물질 또는 저분자 물질로 형성됨을 특징으로 하는 유기전계발광표시장치 제조방법.
  25. 제16항에 있어서, 상기 제 2 전극은 상기 격벽의 경사면, 비표시 영역 및 상기 유기전계발광층 영역을 덮는 구조로 형성하는 것을 특징으로 하는 유기전계발광표시장치 제조방법.
KR1020070036722A 2007-04-16 2007-04-16 유기전계발광표시장치 및 그 제조방법 KR20080093172A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070036722A KR20080093172A (ko) 2007-04-16 2007-04-16 유기전계발광표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070036722A KR20080093172A (ko) 2007-04-16 2007-04-16 유기전계발광표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20080093172A true KR20080093172A (ko) 2008-10-21

Family

ID=40153787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070036722A KR20080093172A (ko) 2007-04-16 2007-04-16 유기전계발광표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20080093172A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120108285A (ko) * 2011-03-23 2012-10-05 주성엔지니어링(주) 발광 소자
KR20200011671A (ko) * 2018-07-25 2020-02-04 엘지디스플레이 주식회사 유기 발광 소자를 이용한 조명 장치 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120108285A (ko) * 2011-03-23 2012-10-05 주성엔지니어링(주) 발광 소자
KR20200011671A (ko) * 2018-07-25 2020-02-04 엘지디스플레이 주식회사 유기 발광 소자를 이용한 조명 장치 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
EP2998997B1 (en) Organic light emitting display device and method of manufacturing the same
EP2996151B1 (en) Organic light emitting display device and method of manufacturing the same
JP6211873B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR101157262B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
JP4365364B2 (ja) 有機電界発光素子およびその製造方法
US8729538B2 (en) Organic light emitting diode device and method for fabricating the same
WO2020233284A1 (zh) 显示面板及其制作方法、显示装置
KR20060061880A (ko) 유기전계발광표시장치 및 그 제조방법
JP5478954B2 (ja) 有機エレクトロルミネッセンス表示装置
KR20110023996A (ko) 유기전계발광 표시장치
KR20090058283A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR20080001773A (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
KR102513510B1 (ko) 유기발광 표시장치
KR20090021443A (ko) 유기전계발광표시장치 및 그 제조방법
KR20090021442A (ko) 유기전계발광표시장치 및 그 제조방법
KR101202547B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR20080093172A (ko) 유기전계발광표시장치 및 그 제조방법
KR101469477B1 (ko) 유기발광 표시장치 및 그 제조방법
KR20100025806A (ko) 발광 표시 패널 및 그의 제조 방법
KR101274791B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR20100024033A (ko) 유기발광 표시장치 및 그 제조방법
KR101274801B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR100654564B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
KR101696460B1 (ko) 유기전계발광표시장치
KR20070069225A (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid