KR20070121966A - 액정표시장치 및 그 제조 방법 - Google Patents

액정표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20070121966A
KR20070121966A KR1020060056848A KR20060056848A KR20070121966A KR 20070121966 A KR20070121966 A KR 20070121966A KR 1020060056848 A KR1020060056848 A KR 1020060056848A KR 20060056848 A KR20060056848 A KR 20060056848A KR 20070121966 A KR20070121966 A KR 20070121966A
Authority
KR
South Korea
Prior art keywords
electrode
line
gate
forming
pixel
Prior art date
Application number
KR1020060056848A
Other languages
English (en)
Other versions
KR101245991B1 (ko
Inventor
오재영
지영승
김정오
김수풀
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060056848A priority Critical patent/KR101245991B1/ko
Priority to US11/812,949 priority patent/US7688414B2/en
Publication of KR20070121966A publication Critical patent/KR20070121966A/ko
Priority to US12/656,893 priority patent/US7972880B2/en
Priority to US13/153,996 priority patent/US8435814B2/en
Application granted granted Critical
Publication of KR101245991B1 publication Critical patent/KR101245991B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 휘도를 향상시키고 위해 화소 영역의 개구율을 증가시키는 액정표시장치 제조 방법 및 그 방법에 의한 액정 표시 장치에 관한 것이다.
본 발명의 액정표시장치는 하부 기판 위에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속됨과 아울러 상기 화소 영역에 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 형성한 화소 전극과; 상기 화소 영역에 형성되어 상기 화소 전극과 수평 전계를 형성하며 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 형성한 공통 전극을 구비한다.

Description

액정표시장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND FABRICATING METHOD THEREOF}
도 1은 종래의 박막 트랜지스터 어레이 패널을 나타내는 평면도.
도 2는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 패널을 나타내는 평면도.
도 3은 도 2에 도시된 Ⅰ-Ⅰ’선을 절취한 본 발명의 제1 실시 예에 따른 단면도.
도 4a는 정 테이퍼 포토레지스트 패턴을 이용한 전극의 형성을 설명하는 도면.
도 4b는 역 테이퍼 포토레지스트 패턴을 이용한 전극의 형성을 설명하는 도면.
도 5a 및 도 5b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 패널의 제조 방법 중 제1 마스크 공정을 설명하는 평면도 및 단면도.
도 6a 및 도 6b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 패널의 제조 방법 중 제2 마스크 공정을 설명하는 평면도 및 단면도.
도 7a 및 도 7b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 패 널의 제조 방법 중 제3 마스크 공정을 설명하는 평면도 및 단면도.
도 8a 및 도 8b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 패널의 제조 방법 중 제4 마스크 공정을 설명하는 평면도 및 단면도.
도 9a 및 도 9b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 패널의 제조 방법 중 제5 마스크 공정을 설명하는 평면도 및 단면도.
도 10a 및 도 10b는 종래의 액정표시장치의 휘도와 본 발명의 액정표시장치의 휘도를 비교한 도면들.
도 11은 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 패널을 나타내는 평면도.
도 12는 도 11에 도시된 Ⅱ-Ⅱ’선을 절취한 본 발명의 제2 실시 예에 따른 단면도.
도 13a 및 도 13b는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 패널의 제조 방법 중 제1 마스크 공정을 설명하는 평면도 및 단면도.
도 14a 및 도 14b는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 패널의 제조 방법 중 제2 마스크 공정을 설명하는 평면도 및 단면도.
도 15a 및 도 15b는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 패널의 제조 방법 중 제3 마스크 공정을 설명하는 평면도 및 단면도.
도 16a 및 도 16b는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 패널의 제조 방법 중 제4 마스크 공정을 설명하는 평면도 및 단면도.
< 도면의 주요 부분에 대한 부호의 간단한 설명 >
2, 102 : 게이트 라인 4, 104 : 데이터 라인
8, 108 : 게이트 전극 10, 110 : 소스 전극
12, 112 : 드레인 전극 18, 118 : 화소 전극
20, 120 : 공통 라인 22, 122 : 공통 전극
32, 132 : 화소 콘택홀 100 : 하부 기판
124 : 게이트 절연막 126 : 반도체층
128 : 오믹 접촉층 130 : 보호막
140 : 스토리지 커패시터
본 발명의 액정표시장치에 관한 것으로 특히, 화소 영역의 개구율을 증가시키고, 휘도를 향상시키기 위한 액정표시장치 제조 방법 및 그 제조 방법에 의한 액정 표시 장치에 관한 것이다.
액정표시장치는 액정을 사이에 두고 서로 대면하는 컬러 필터 어레이 패널과 박막 트랜지스터 어레이 패널을 구비한다.
컬러 필터 어레이 패널은 상부 기판 위에 빛 샘을 방지를 위한 블랙 매트릭스와, 적색, 녹색, 청색 컬러를 구현하는 컬러 필터와, 블랙 매트릭스와 컬러 필터 가 형성된 상부 기판을 평탄화하는 평탄화층을 구비한다.
박막 트랜지스터 어레이 패널은 도 1에 도시된 바와 같이, 하부 기판 위에 서로 교차하는 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부에 위치한 박막 트랜지스터와, 게이트 라인(2) 및 데이터 라인(4)들이 교차하여 정의된 화소 영역에 형성된 화소 전극(18)을 구비한다. 상기 박막 트랜지스터는 화소 전극(18) 접속되어 소정의 전기 신호를 공급하는 스위치 기능을 수행한다. 그리고, 상기 화소 영역에는 화소 전극(18)과 대향하여 액정 구동을 위한 수평 전계를 형성하는 공통 전극(22)과, 복수개의 공통전극(22)들을 연결하는 공통 라인(20)을 구비한다.
그리고, 박막 트랜지스터 어레이 패널은 게이트 라인(2)의 끝단에 게이트 패드(미도시)와, 데이터 라인(4)의 끝단에 데이터 패드(미도시)를 더 구비한다.
게이트 라인(2)에는 게이트 패드와 접속된 게이트 드라이브(미도시)로부터 스캔 신호가 공급되며, 데이터 라인(4)에는 데이터 패드와 접속된 데이터 드라이브(미도시)로부터 비디오 데이터 신호가 공급된다.
박막 트랜지스터는 게이트 라인(2)에 공급된 스캔 신호에 응답하여 데이터 라인(4)에 공급된 비디오 데이터 신호를 화소 전극(18)에 충전한다. 이를 위하여, 박막 트랜지스터는 게이트 라인(2)과 접속된 게이트 전극(8), 데이터 라인(4)과 접속된 소스 전극(10) 및 소스 전극(10)과 마주하며 화소 전극(18)과 화소 콘택홀(32)을 통하여 접속된 드레인 전극(12)을 구비한다.
공통 라인(20)은 공통 전극(22)으로 화소 전극(18)에 공급된 비디오 데이터 신호와 수평 전계를 형성하는 기준 전압을 공급한다.
이러한 액정표시장치의 화소 영역에 형성되는 공통 전극(20)은 게이트 라인(2) 및 공통 라인(20)과 함께 형성됨에 따라 불투명 도전 물질로 형성되며, 경우에 따라 화소 전극(18)도 저항 감소를 위하여 불투명 도전 물질을 포함하여 형성된다. 따라서, 액정표시장치는 화소 영역에 형성되는 불투명 도전 물질을 포함하는 화소 전극(18)과 공통 전극(20)에 의하여 화소 영역의 개구율이 감소되며, 화소 영역의 개구율 감소에 의하여 액정표시장치는 그 휘도가 저하되는 단점이 있다.
본 발명의 목적은 화소 전극 및 공통 전극의 선 폭을 최적의 전기적 성능을 유지한 상태에서 가장 작은 값을 갖도록 함으로써 화소 영역의 개구율을 증가시키고, 휘도를 향상시킨 액정표시장치 제조 방법 및 그 제조 방법에 의한 액정 표시 장치를 제공하는 데 있다.
상기의 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치의 제조 방법은 하부 기판 위에 제1 마스크 공정으로 게이트 라인 및 상기 게이트 라인과 접속된 게이트 전극을 형성하고, 화소 영역에 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 공통 전극을 형성하는 단계와; 상기 게이트 라인, 상기 게이트 전극, 상기 공통 전극을 덮는 게이트 절연막을 형성하는 단계와; 제2 마스크 공정으로 상기 게이트 전극과 중첩되는 게이트 절연 막 위에 박막 트랜지스터의 채널을 형성하는 활성층 및 상기 활성층 위에 오믹 접촉층을 형성하는 단계와; 제3 마스크 공정으로 상기 게이트 라인과 교차로 상기 화소 영역을 정의하는 데이터 라인, 상기 데이터 라인과 접속된 소스 전극 및 상기 소스 전극과의 사이에 박막 트랜지스터의 채널을 형성하는 드레인 전극을 형성하는 단계와; 상기 데이터 라인, 상기 소스 전극 및 상기 드레인 전극을 덮는 보호막을 형성하는 단계와; 제4 마스크 공정으로 상기 보호막을 관통하여 드레인 전극의 일부를 노출시키는 화소 콘택홀을 형성하는 단계와; 제5 마스크 공정으로 상기 화소 영역에 형성되어 상기 공통 전극과 수평 전계를 형성함과 아울러 상기 화소 콘택홀을 통하여 상기 드레인 전극과 접속되며 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 화소 전극을 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 액정표시장치의 제조 방법은 하부 기판 위에 제1 마스크 공정으로 게이트 라인 및 상기 게이트 라인과 접속된 게이트 전극을 형성하고, 화소 영역에 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 공통 전극을 형성하는 단계와; 상기 게이트 라인, 상기 게이트 전극, 상기 공통 전극을 덮는 게이트 절연막을 형성하는 단계와; 제2 마스크 공정으로 상기 게이트 전극과 중첩되는 게이트 절연막 위에 박막 트랜지스터의 채널을 형성하는 활성층 및 상기 활성층 위에 오믹 접촉층, 상기 게이트 라인과 교차로 상기 화소 영역을 정의하는 데이터 라인, 상기 데이터 라인과 접속된 소스 전극 및 상기 소스 전극과의 사이에 박막 트랜지스터의 채널을 형성하는 드레인 전극을 형 성하는 단계와; 상기 데이터 라인, 상기 소스 전극 및 상기 드레인 전극을 덮는 보호막을 형성하는 단계와; 제3 마스크 공정으로 상기 보호막을 관통하여 드레인 전극의 일부를 노출시키는 화소 콘택홀 및 상기 활성층의 일부를 노출시켜 상기 박막 트랜지스터의 채널을 형성하는 단계와; 제4 마스크 공정으로 상기 화소 영역에 형성되어 상기 공통 전극과 수평 전계를 형성함과 아울러 상기 화소 콘택홀을 통하여 상기 드레인 전극과 접속되며 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정표시장치의 제조 방법은 하부 기판 위에 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 게이트 라인 및 상기 게이트 라인과 접속된 게이트 전극을 형성하는 단계와; 상기 하부 기판 위에 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 상기 게이트 라인과 상기 게이트 라인과 교차로 상기 화소 영역을 정의하는 데이터 라인, 상기 데이터 라인과 접속된 소스 전극 및 상기 소스 전극과의 사이에 박막 트랜지스터의 채널을 형성하는 드레인 전극을 형성하는 단계와; 상기 하부 기판 위의 상기 화소 영역에 형성되어 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계와; 상기 하부 기판과 대면하는 상부 기판 위에 형성되어 상기 화소 전극과 수직 전계를 형성하는 공통 전극을 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 액정표시장치는 하부 기판 위에 서로 교차하여 화 소 영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속됨과 아울러 상기 화소 영역에 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 형성한 화소 전극과; 상기 화소 영역에 형성되어 상기 화소 전극과 수평 전계를 형성하며 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 형성한 공통 전극을 구비한다.
상기 액정표시장치는 상기 공통 라인과 직접 접속되어 상기 공통 전극으로 상기 화소 전극과 수평 전계를 형성하기 위한 기준 전압을 공급하는 공통 라인을 더 구비한다.
상기 게이트 라인, 상기 데이터 라인 및 상기 공통 라인은 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 형성한다.
상기 박막 트랜지스터는, 상기 게이트 라인과 접속된 게이트 전극과; 상기 데이터 라인과 접속된 소스 전극과; 상기 소스 전극과의 사이에 상기 박막 트랜지스터의 채널을 형성하며 상기 화소 전극과 직접 접속된 드레인 전극을 구비한다.
상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극은 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 형성한다.
상기 액정표시장치는 상기 게이트 라인의 끝단에 접속된 게이트 패드와; 상기 데이터 라인의 끝단에 접속된 데이터 패드를 더 구비하며, 상기 게이트 패드 및 상기 데이터 패드는 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 형성한다.
상기 화소 전극 및 공통 전극은 1.5 ~ 4㎛의 좁은 선 폭을 가진다.
상기 게이트 라인, 데이터 라인 및 공통 라인은 1.5 ~ 4㎛의 선 폭을 가진다.
상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극은 1.5 ~ 4㎛의 선 폭을 가진다.
상기 게이트 패드 및 상기 데이터 패드는 1.5 ~ 4㎛의 선 폭을 가진다.
상기 액정표시장치는 상기 하부 기판과 액정을 사이에 두고 대면하며, 빛 샘을 방지를 위한 블랙 매트릭스, 적색, 녹색, 청색 컬러를 구현하는 컬러 필터가 형성된 상부 어레이 패널을 더 구비한다.
본 발명의 실시 예에 따른 액정표시장치는 하부 기판 위에 서로 교차하여 화소 영역을 정의하며 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 형성한 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속됨과 아울러 상기 화소 영역에 화소 전극과; 상기 하부 기판과 대면하는 상부 기판과; 상기 상부 기판 위에 형성되어 상기 화소 전극과 수직 전계를 형성하는 공통 전극을 구비한다.
상기 게이트 라인 및 데이터 라인은 1.5 ~ 4㎛의 선 폭을 가진다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 2 내지 도 16b를 참조하여 상세하 게 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 패널을 나타내는 평면도이며, 도 3은 도 2에 도시된 Ⅰ-Ⅰ’선을 절취한 단면도이다.
도 2 및 도 3을 참조하면, 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 패널은 하부 기판(100) 위에 게이트 절연막(124)을 사이에 두고 서로 교차하여 화소 영역을 정의하는 게이트 라인(102) 및 데이터 라인(104)과, 게이트 라인(102), 데이터 라인(104) 및 화소 전극(118)과 접속된 박막 트랜지스터와, 화소 영역에서 수평 전계를 형성하는 화소 전극(118) 및 공통 전극(122)과, 공통 전극(122)과 접속된 공통 라인(120)을 구비한다.
그리고, 박막 트랜지스터 어레이 패널은 게이트 절연막(124))을 사이에 두고 공통 라인(120)과 드레인 전극(112)의 중첩 영역에 형성되는 스토리지 커패시터(140)와, 게이트 라인(102)의 끝단에 게이트 패드(미도시)와, 데이터 라인(104)의 끝단에 데이터 패드(미도시)를 구비한다.
게이트 라인(102)에는 게이트 패드와 접속된 게이트 드라이브(미도시)로부터 스캔 신호가 공급되며, 데이터 라인(104)에는 데이터 패드와 접속된 데이터 드라이브(미도시)로부터 비디오 데이터 신호가 공급된다.
박막 트랜지스터는 게이트 라인(102)에 공급된 스캔 신호에 응답하여 데이터 라인(104)에 공급된 비디오 데이터 신호를 화소 전극(118)에 충전한다. 이를 위하여, 박막 트랜지스터는 게이트 라인(102)과 접속된 게이트 전극(108), 데이터 라인(104)과 접속된 소스 전극(110), 소스 전극(110)과 마주하며 화소 전극(118)과 화소 콘택홀(132)을 통하여 접속된 드레인 전극(112), 게이트 절연막(124)을 사이에 두고 게이트 전극(108)과 중첩되며 소스 전극(110)과 드레인 전극(110) 사이에 박막 트랜지스터의 채널을 형성하는 활성층(126), 활성층(126) 및 소스 전극(110) 및 드레인 전극(112) 사이에 접촉 저항을 줄이기 위한 오믹 접촉층(128)을 구비한다.
공통 라인(120)은 공통 전극(122)으로, 화소 전극(118)에 공급된 비디오 데이터 신호와 대응하여 수평 전계를 형성하기 위한, 기준 전압을 공급한다.
화소 전극(118)과 공통 전극(122)은 교차 된 게이트 라인(102) 및 데이터 라인(104)에 의해 정의되는 화소 영역에서 서로 수평 전계를 형성하도록 나란하게 형성된다.
화소 전극(118)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 등의 투명 도전 물질만으로 형성되거나, 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄네오듐(AlNd), 크롬(Cr), 몰리브덴(Mo) 합금, 구리(Cu) 합금, 알루미늄(Al) 합금 등을 포함하는 불투명 도전 물질을 포함하여 형성되며, 공통 전극(122)은 게이트 라인(102) 및 공통 라인(120)과 함께 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄네오듐(AlNd), 크롬(Cr), 몰리브덴(Mo) 합금, 구리(Cu) 합금, 알루미늄(Al) 합금 등을 포함하는 불투명 도전 물질로 형성된다.
그리고, 화소 전극(118)과 공통 전극(122)은 도 2에 도시된 바와 같이 데이터 라인(104)과 함께 지그재그 형상으로 형성되거나 직선형으로 형성되며, 이외에 도 필요에 의해 다양한 형상으로 형성될 수 있다. 또한, 화소 전극(118)과 공통 전극(122)은 지그재그 형상으로 형성하고 데이터 라인(104)은 직선형으로 형성할 수도 있다.
이와 같은 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 패널은 화소 전극(118), 공통 전극(122), 게이트 라인(102), 및 데이터 라인(104) 등의 도전 패턴들을 역 테이퍼(Reverse taper) 포토레지스트 패턴을 이용하여 형성한다.
일반적으로 사용하는 정 테이퍼 포토레지스트 패턴은 도 4a에 도시된 바와 같이 하면이 상면보다 넓은 폭을 가진다. 포토레지스트의 선폭을 4.5㎛로 형성하고, 공정상 식각 허용 오차인 CD (Critical Dimension) loss가 1㎛인 습식 식각법으로 금속선을 패턴할 경우를 예를 들어 설명한다. 정 테이퍼 진 포토레지스트(201)의 선폭은 하부의 폭 값이 4.5㎛가 된다. 이 상태에서 그 아래의 금속선(211)을 식각하면, 언더-컷(Under-Cut) 현상에 의한 CD loss (1㎛ 정도)를 감안하면, 약 3.5㎛ 정도의 선 폭으로 패턴된 결과를 얻는다. CD loss는 그 정밀도를 인위적으로 조절하기가 매우 어려운 공정상에서 발생하는 공정 오차에 해당하므로, CD loss 자체만으로 그 이하의 정밀한 선 폭을 갖도록 조절하는 것은 매우 어렵다. 하여, 3.5㎛ 이하의 정밀한 선폭으로 금속을 패턴을 형성하기 위해서는 포토레지스트 자체의 선 폭을 4.5㎛이하로 조절해야 하는 정밀 공정이 요구된다.
그러나, 포토리쏘그래피 공정으로 형성할 수 있는 역 테이퍼 포토레지스트 패턴은 도 4b에 도시된 바와 같이 하면이 상면보다 좁은 폭을 가진다. 따라서, 포토레지스트(301)의 선 폭을 4.5㎛로 형성하더라도, 역 테이퍼 현상에 의해 하부는 4.5㎛ 이하로 형성할 수 있다. 역 테이퍼 포토레지스트 패턴은 포토레지스트 패턴을 형성하기 위한 노광 공정에서 디포커스(Defocus) 값을 높일수록, 노광량을 증가시킬수록 하면의 폭이 줄어든다. 따라서, 역 테이퍼 포토레지스트 패턴의 하면은 포토레지스트 패턴을 형성하기 위한 노광 공정에서 디포커스(Defocus) 값 및 노광량을 조절하여 2.5 ~ 4.5㎛의 폭 중에서 어느 한 값을 갖도록 임의로 조절하여 형성할 수 있다. 그리고, 역 테이퍼 포토레지스트 패턴의 하면은 포토레지스트를 도포한 후에 실시하는 베이킹(Baking) 공정에서의 온도를 조절하여 그 폭을 더욱 줄일 수도 있다. 따라서, 역 테이퍼 포토레지스트 패턴의 하면은 포토레지스트를 도포한 후에 실시하는 베이킹(Baking) 공정에서의 온도를 조절하고 또한, 포토레지스트 패턴을 형성하기 위한 노광 공정에서 디포커스(Defocus) 값 및 노광량을 조절하여 2 ~ 4.5㎛의 폭으로 형성할 수 있다. 이러한 하부가 2~4.5㎛ 정도로 역 테이퍼진 포토레지스(301)로 금속선(311)을 식각하면, CD loss를 고려하여, 약 1.5~4.0㎛의 선폭을 갖도록 패턴할 수 있다. 여기서, CD loss도 공정 조건을 조절하면, 1㎛에서 0.5㎛ 정도 사이에서 조절이 가능하다. 즉, 역 테이퍼 포토레지스트 공법을 사용하면, 종래의 기술과 동일한 포토레지스트 선폭 설계하에서 공정 조건을 다양하게 조절하는 것만으로도 아주 세밀한 선폭(1.5㎛)에서 원래 설계된 포토레지스트의 폭에 가까운 선폭(4.0㎛)에 이르는 다양한 선폭의 금속 패턴을 형성할 수 있다.
이와 같이 본 발명의 박막 트랜지스터 어레이 패널은 화소 전극(118), 공통 전극(122), 게이트 라인(102), 및 데이터 라인(104) 등의 도전 패턴들을, 4.5㎛의 선폭을 갖는 역 테이퍼 포토레지스트 패턴을 이용하여 형성하고 식각 공정으로 패 터닝함으로써, 1.5 ~ 4.0㎛의 선 폭으로 형성할 수 있다.
따라서, 본 발명의 박막 트랜지스터 어레이 패널은 화소 영역에 형성되는 화소 전극(118) 및 공통 전극(122)의 선 폭을 줄임으로써 화소 영역의 개구부를 증가시킬 수 있다. 이 결과, 본 발명의 박막 트랜지스터 어레이 패널이 적용된 액정표시장치는 그 휘도가 향상된다.
그리고, 본 발명의 박막 트랜지스터 어레이 패널은 화소 전극(118), 공통 전극(122), 게이트 라인(102), 및 데이터 라인(104) 등의 도전 패턴들의 선 폭을 줄임으로써 도전 패턴들이 줄어든 영역만큼 화소의 수를 증가시킬 수 있다. 따라서, 본 발명의 박막 트랜지스터 어레이 패널이 적용된 액정표시장치는 고정세화가 가능하다.
이하, 도 5a 내지 도 9b를 참조하여 5 마스크 공정으로 형성한 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 패널의 제조 방법을 설명하면 다음과 같다.
도 5a 및 도 5b를 참조하면, 본 발명의 박막 트랜지스터 어레이 패널의 제조 방법은 제1 마스크 공정으로 하부 기판(100) 위에 게이트 라인(102), 게이트 패드(미도시), 게이트 전극(108), 공통 라인(120) 및 공통 전극(122)을 형성한다.
이를 자세히 설명하면, 하부 기판(100) 위에 스퍼터링 방법 등의 증착 방법으로 게이트 금속층을 전면 형성한다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정으로 형성한 역 테이퍼 포토레지스트 패턴과, 역 테이퍼 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 게이트 금속층을 패터닝하여 하부 기판(100) 위 에 게이트 라인(102), 게이트 라인(102)의 끝단에 접속된 게이트 패드, 게이트 라인과 접속된 게이트 전극(108), 공통 라인(120) 및 공통 라인(120)과 접속된 공통 전극(122)을 형성한다. 게이트 금속층으로는 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄네오듐(AlNd), 크롬(Cr), 몰리브덴(Mo) 합금, 구리(Cu) 합금, 알루미늄(Al) 합금 등이 이용된다. 이와 같은 불투명 도전 물질을 이용할 경우, 개구율 저하를 막기 위해 역 테이퍼 포토레지스트 패턴을 마스크로 하여 식각함으로써 세밀한 선폭을 갖도록 하는 것이 바람직하다.
도 6a 및 도 6b를 참조하면, 본 발명의 박막 트랜지스터 어레이 패널의 제조 방법은 제2 마스크 공정으로 게이트 라인(102), 게이트 패드, 게이트 전극(108), 공통 라인(120) 및 공통 전극이 형성된 하부 기판(100) 위에 활성층(126) 및 오믹 접촉층(128)을 형성한다.
이를 자세히 설명하면, 하부 기판(100) 위에 PECVD 등의 증착 방법으로 게이트 절연막(124), 비정질 실리콘층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층을 전면 형성한다. 이어서, 제2 마스크를 이용한 포토리쏘그래피 공정으로 형성한 역 테이퍼 포토레지스트 패턴과, 역 테이퍼 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 비정질 실리콘층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층을 패터닝하여 게이트 절연막(124)을 사이에 두고 게이트 전극(108)과 중첩되는 게이트 절연막(124) 위에 박막 트랜지스터의 채널을 형성하는 활성층(126) 및 활성층(126)과 중첩되는 오믹 접촉층(128)을 형성한다. 게이트 절연막(122)으로는 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질이 이용된다.
도 7a 및 도 7b를 참조하면, 본 발명의 박막 트랜지스터 어레이 패널의 제조 방법은 제3 마스크 공정으로 활성층(126) 및 오믹 접촉층(128)이 형성된 하부 기판(100) 위에 데이터 라인(104), 데이터 패드(미도시), 소스 전극(110), 및 드레인 전극(112)을 형성한다.
이를 자세히 설명하면, 하부 기판(100) 위에 스퍼터링 등의 증착 방법으로 소스/드레인 금속층을 전면 형성한다. 이어서, 제3 마스크를 이용한 포토리쏘그래피 공정으로 형성한 역 테이퍼 포토레지스트 패턴과, 역 테이퍼 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 소스/드레인 금속층을 패터닝하여 게이트 라인(102)과 교차하는 데이터 라인(104), 데이터 라인(104)의 끝단에 접속된 데이터 패드, 데이터 라인(104)과 접속된 소스 전극(110), 소스 전극(110)과 이격되어 소스 전극(110)과의 사이에 박막 트랜지스터의 채널을 형성하는 드레인 전극(112)을 형성한다. 이때, 오믹 접촉층(128)은 박막 트랜지스터의 채널이 형성되는 영역에서 분리된다. 소스/드레인 금속층으로는 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄네오듐(AlNd), 크롬(Cr), 몰리브덴(Mo) 합금, 구리(Cu) 합금, 알루미늄(Al) 합금 등이 이용된다. 이와 같이, 불투명 도전 물질을 이용할 경우, 개구율 저하를 막기 위해 역 테이퍼 포토레지스트 패턴을 마스크로 하여 식각함으로써 세밀한 선폭을 갖도록 하는 것이 바람직하다.
도 8a 및 도 8b를 참조하면, 본 발명의 박막 트랜지스터 어레이 패널의 제조 방법은 제4 마스크 공정으로 데이터 라인(104), 데이터 패드, 소스 전극(110), 및 드레인 전극(112)이 형성된 하부 기판(100) 위에 화소 콘택홀(132)을 제외한 영역 을 덮는 보호막(130)을 형성한다.
이를 상세히 설명하면, 하부 기판(100) 위에 PECVD 등의 증착 방법으로 보호막(130)을 전면 형성한다. 이어서, 제4 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 보호막(130)을 관통하여 드레인 전극(112)의 일부를 노출시키는 화소 콘택홀(132)을 형성한다. 이때, 게이트 라인(102)과 접속된 게이트 패드(미도시)에는 게이트 절연막(124) 및 보호막(130)을 관통하여 게이트 패드 하부 전극을 노출시키는 게이트 패드 콘택홀(미도시)과, 데이터 라인(104)과 접속된 데이터 패드(미도시)에는 보호막(130)을 관통하여 데이터 패드 하부 전극(미도시)을 노출시키는 데이터 패드 콘택홀(미도시)이 화소 콘택홀(132)과 함께 형성된다.
도 9a 및 도 9b를 참조하면, 본 발명의 박막 트랜지스터 어레이 패널의 제조 방법은 제5 마스크 공정으로 보호막(130)이 형성된 하부 기판(100) 위에 화소 전극(118)을 형성한다.
이를 상세히 설명하면, 하부 기판(100) 위에 스퍼터링 등의 증착 방법으로 화소 전극 물질을 전면 형성한다. 이어서, 제5 마스크를 이용한 포토리쏘그래피 공정으로 형성한 역 테이퍼 포토레지스트 패턴과, 역 테이퍼 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 화소 전극 물질을 패터닝하여 화소 콘택홀(132)을 통하여 드레인 전극(112)과 접속되며, 화소 영역에서 공통 전극(122)과 나란한 화소 전극(118)을 형성한다. 화소 전극 물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 등의 투명 도전 물질이 이용되거나, 투명 도전 물질과 함께 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄 네오듐(AlNd), 크롬(Cr), 몰리브덴(Mo) 합금, 구리(Cu) 합금, 알루미늄(Al) 합금 등을 포함하는 불투명 도전 물질이 이용된다. 특히, 불투명 도전 물질을 이용할 경우, 개구율 저하를 막기 위해 역 테이퍼 포토레지스트 패턴을 마스크로 하여 식각함으로써 세밀한 선폭을 갖도록 하는 것이 바람직하다.
이와 같은 방법으로, 본 발명의 박막 트랜지스터 어레이 패널의 제조 방법은 약 4.5㎛의 선폭을 갖는 역 테이퍼 포토레지스트 패턴을 이용하여 화소 전극(118), 공통 전극(122), 게이트 라인(102), 및 데이터 라인(104) 등의 도전 패턴들을 1.5 ~ 4.0㎛의 선 폭으로 형성할 수 있다.
따라서, 본 발명의 박막 트랜지스터 어레이 패널은 화소 영역에 형성되는 화소 전극(118) 및 공통 전극(122)의 선 폭을 줄임으로써 화소 영역의 개구부를 증가시킬 수 있다. 이 결과, 본 발명의 박막 트랜지스터 어레이 패널이 적용된 액정표시장치는 도 10a에 도시된 종래의 액정표시장치보다 도 10b에 도시된 바와 같이 그 휘도가 향상된다.
본 발명의 박막 트랜지스터 어레이 패널은 상술한 바와 같이, 화소 전극(118), 공통 전극(122), 게이트 라인(102), 및 데이터 라인(104) 등의 도전 패턴들을 역 테이퍼 포토레지스트 패턴을 이용하여 형성할 수도 있으나, 본 발명의 목적이 화소 영역의 개구율을 증가시키는 것이라는 것을 감안할 때, 화소 전극(118)을 형성하는 제5 마스크 공정에서만 역 테이퍼 포토레지스트 패턴을 이용할 수도 있다.
도 11은 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 패널을 나타 내는 평면도이며, 도 12는 도 11에 도시된 Ⅱ-Ⅱ’선을 절취한 본 발명의 제2 실시 예에 따른 단면도이다.
도 11 및 도 12를 참조하면, 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 패널은 도 3에 나타난 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 패널과 비교하여 활성층(126) 및 오믹 접촉층(128)이 데이터 라인(104), 소스 전극(110) 및 드레인 전극(112)과 거의 동일한 크기로 형성되는 것을 제외하고는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 어레이 패널과 동일하다.
이하, 도 13a 내지 도 16b를 참조하여 4 마스크 공정으로 형성한 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 패널의 제조 방법을 설명하면 다음과 같다.
도 13a 및 도 13b를 참조하면, 본 발명의 박막 트랜지스터 어레이 패널의 제조 방법은 제1 마스크 공정으로 하부 기판(100) 위에 게이트 라인(102), 게이트 패드(미도시), 게이트 전극(108), 공통 라인(120) 및 공통 전극(122)을 형성한다.
이를 자세히 설명하면, 하부 기판(100) 위에 스퍼터링 방법 등의 증착 방법으로 게이트 금속층을 전면 형성한다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정으로 형성한 역 테이퍼 포토레지스트 패턴과, 역 테이퍼 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 게이트 금속층을 패터닝하여 하부 기판(100) 위에 게이트 라인(102), 게이트 라인(102)의 끝단에 접속된 게이트 패드, 게이트 라인(102)과 접속된 게이트 전극(108), 공통 라인(120) 및 공통 라인(120)과 접속된 공통 전극(122)을 형성한다.
도 14a 및 도 14b를 참조하면, 본 발명의 박막 트랜지스터 어레이 패널의 제조 방법은 제2 마스크 공정으로 게이트 라인(102), 게이트 패드, 게이트 전극(108), 공통 라인(120) 및 공통 전극(122)이 형성된 하부 기판(100) 위에 활성층(126), 오믹 접촉층(128), 데이터 라인(104), 데이터 패드(미도시), 아직은 분리되지 아니하여 하나의 패턴으로 연결된 소스-드레인 전극 패턴(110a)을 형성한다.
이를 자세히 설명하면, 하부 기판(100) 위에 PECVD 등의 증착 방법으로 게이트 절연막(124), 비정질 실리콘층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층을 전면 형성하고, 스퍼터링 등의 증착 방법으로 소스/드레인 금속층을 전면 형성한다. 이어서, 제2 마스크를 이용한 포토리쏘그래피 공정으로 형성한 역 테이퍼 포토레지스트 패턴과, 역 테이퍼 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 비정질 실리콘층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층 및 소스/드레인 금속층을 패터닝하여 게이트 라인(102)과 교차하는 데이터 라인(104), 데이터 라인(104)의 끝단에 접속된 데이터 패드를 형성한다. 한편, 데이터 라인(104)과 접속된 소스 전극과, 소스 전극과 마주보는 드레인 전극을 이루게 될 소스-드레인 패턴(110a)를 형성한다. 그리고, 소스-드레인 패턴(110a) 하부에는 소스-드레인 전극 사이에 박막 트랜지스터의 채널을 형성하는 활성층(126)과, 소스 및 드레인 전극 각각과 채널층 사이의 접촉 저항을 줄이기 위한 오믹 접촉층(128)을 형성한다. 이 때, 데이터 배선 및 소스-드레인 패턴(110a)과, 활성층(126) 및 오미 접촉층(128)은 동시에 패턴 되기 때문에 동일한 형상을 갖는다.
도 15a 및 도 15b를 참조하면, 본 발명의 박막 트랜지스터 어레이 패널의 제 조 방법은 제3 마스크 공정으로 데이터 라인(104), 데이터 패드, 소스 전극(110), 및 드레인 전극(112)이 형성된 하부 기판(100) 위에 화소 콘택홀(132) 및 박막 트랜지스터의 채널을 제외한 영역을 덮는 보호막(130)을 형성한다.
이를 상세히 설명하면, 하부 기판(100) 위에 PECVD 등의 증착 방법으로 보호막(130)을 전면 형성한다. 이어서, 제3 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 보호막(130)을 관통하여 드레인 전극(112)의 일부를 노출시키는 화소 콘택홀(132)을 형성하고, 소스-드레인 패턴을 소스 전극(110)과 드레인 전극(112)을 분리시킨다. 그리고, 소스(110), 드레인(112) 전극 사이에서 노출된 오믹 접촉층(128)을 산소 플라즈마를 이용하여 산화시켜 제거함으로써 채널부를 노출함으로써 박막 트랜지스터의 채널을 신뢰성을 확보한다. 그럼으로써, 박막 트랜지스터가 비로소 완성된다. 이때, 게이트 라인(102)과 접속된 게이트 패드(미도시)에는 게이트 절연막(124) 및 보호막(130)을 관통하여 게이트 패드 하부 전극을 노출시키는 게이트 패드 콘택홀(미도시)과, 데이터 라인(104)과 접속된 데이터 패드(미도시)에는 보호막(130)을 관통하여 데이터 패드 하부 전극(미도시)을 노출시키는 데이터 패드 콘택홀(미도시)이 화소 콘택홀(132)과 함께 형성된다.
도 16a 및 도 16b를 참조하면, 본 발명의 박막 트랜지스터 어레이 패널의 제조 방법은 제4 마스크 공정으로 보호막(130)이 형성된 하부 기판(100) 위에 화소 전극(118)을 형성한다.
이를 상세히 설명하면, 하부 기판(100) 위에 스퍼터링 등의 증착 방법으로 화소 전극 물질을 전면 형성한다. 이어서, 제4 마스크를 이용한 포토리쏘그래피 공정으로 형성한 역 테이퍼 포토레지스트 패턴과, 역 테이퍼 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 화소 전극 물질을 패터닝하여 화소 콘택홀(132)을 통하여 드레인 전극(112)과 접속되며, 화소 영역에서 공통 전극(122)과 나란한 화소 전극(118)을 형성한다.
이와 같이, 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 패널의 제조 방법은 박막 트랜지스터 어레이 패널을 4 마스크 공정으로 형성함으로써 박막 트랜지스터 어레이 패널의 제조 비용을 절감할 수 있다. 더욱이, 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 패널의 제조 방법은 고가의 하프 톤 마스크 또는 회절 마스크를 사용하지 않고 박막 트랜지스터 어레이 패널을 4 마스크 공정으로 형성함으로써 박막 트랜지스터 어레이 패널의 제조 비용을 더욱 절감할 수 있다.
그리고, 상기에서 본 발명의 실시 예에 따른 액정표시장치은 화소 전극(118) 및 공통 전극(122)이 하부 기판(100)에 형성되는 수평 전계형 액정표시장치의 경우만을 설명하였으나, 본 발명의 실시 예에 따른 액정표시장치는 화소 전극(118)은 하부 기판(100)에 형성되며, 공통 전극(미도시)은 하부 기판(100)과 대면하는 상부 기판(미도시)에 형성되는 수직 전계형 액정표시장치에도 적용될 수 있다. 수직 전계형 액정표시장치에 역 테이퍼 포토레지스트 패턴을 이용하여 도전 패턴들을 형성하는 경우 게이트 라인(102) 및 데이터 라인(104) 만을 역 테이퍼 포토레지스트 패턴을 이용하여 형성하도록 한다. 이는, 수직 전계형 액정표시장치는 공통 전극을 투명 도전 물질로 상부 기판 위에 전면 형성함에 따라 공통 전극의 선 폭을 감소시 킬 필요가 없으며, 화소 전극 또한 투명 도전 물질로 하부 기판 위에 형성되기 때문이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 패널 및 그 제조 방법은 화소 전극, 공통 전극, 게이트 라인, 및 데이터 라인 등의 도전 패턴들을 역 테이퍼 포토레지스트 패턴을 이용하여 형성하고 식각 공정으로 패터닝한다. 따라서, 본 발명의 박막 트랜지스터 어레이 패널 및 그 제조 방법은 화소 영역에 형성되는 화소 전극 및 공통 전극의 선 폭을 줄임으로써, 화소 영역의 개구부를 증가시킬 수 있다. 이 결과, 본 발명의 박막 트랜지스터 어레이 패널이 적용된 액정표시장치는 그 휘도가 향상된다.
그리고, 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 패널은 화소 전극, 공통 전극, 게이트 라인, 및 데이터 라인 등의 도전 패턴들의 선 폭을 줄임으로써 도전 패턴들이 줄어든 영역만큼 화소의 수를 증가시킬 수 있다. 따라서, 본 발명의 박막 트랜지스터 어레이 패널이 적용된 액정표시장치는 고정세화가 가능하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (19)

  1. 하부 기판 위에 제1 마스크 공정으로 게이트 라인 및 상기 게이트 라인과 접속된 게이트 전극을 형성하고, 화소 영역에 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 공통 전극을 형성하는 단계와;
    상기 게이트 라인, 상기 게이트 전극, 상기 공통 전극을 덮는 게이트 절연막을 형성하는 단계와;
    제2 마스크 공정으로 상기 게이트 전극과 중첩되는 게이트 절연막 위에 박막 트랜지스터의 채널을 형성하는 활성층 및 상기 활성층 위에 오믹 접촉층을 형성하는 단계와;
    제3 마스크 공정으로 상기 게이트 라인과 교차로 상기 화소 영역을 정의하는 데이터 라인, 상기 데이터 라인과 접속된 소스 전극 및 상기 소스 전극과의 사이에 박막 트랜지스터의 채널을 형성하는 드레인 전극을 형성하는 단계와;
    상기 데이터 라인, 상기 소스 전극 및 상기 드레인 전극을 덮는 보호막을 형성하는 단계와;
    제4 마스크 공정으로 상기 보호막을 관통하여 드레인 전극의 일부를 노출시키는 화소 콘택홀을 형성하는 단계와;
    제5 마스크 공정으로 상기 화소 영역에 형성되어 상기 공통 전극과 수평 전계를 형성함과 아울러 상기 화소 콘택홀을 통하여 상기 드레인 전극과 접속되며 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하 여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1 마스크 공정은 상기 공통 전극과 접속되어 상기 공통 전극으로 상기 화소 전극과 수평 전계를 형성하기 위한 기준 전압을 공급하는 공통 라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  3. 제 2 항에 있어서,
    상기 게이트 라인, 상기 데이터 라인 및 상기 공통 라인은 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 형성하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극은 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제1 마스크 공정으로 상기 게이트 라인의 끝단에 접속된 게이트 패드를 형성하는 단계와;
    상기 제3 마스크 공정으로 상기 데이터 라인의 끝단에 접속된 데이터 패드를 형성하는 단계를 더 포함하며,
    상기 게이트 패드 및 상기 데이터 패드는 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  6. 제 1 항에 있어서,
    상기 화소 전극 및 공통 전극은 1.5 ~ 4㎛의 좁은 선 폭을 가지는 것을 특징으로 하는 액정표시장치의 제조 방법.
  7. 제 2 항에 있어서,
    상기 게이트 라인, 데이터 라인 및 공통 라인은 1.5 ~ 4㎛의 선 폭을 가지는 것을 특징으로 하는 액정표시장치의 제조 방법.
  8. 제 1 항에 있어서,
    상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극은 1.5 ~ 4㎛의 선 폭을 가지는 것을 특징으로 하는 액정표시장치의 제조 방법.
  9. 제 5 항에 있어서,
    상기 게이트 패드 및 상기 데이터 패드는 1.5 ~ 4㎛의 선 폭을 가지는 것을 특징으로 하는 액정표시장치의 제조 방법.
  10. 제 1 항에 있어서,
    상기 하부 기판과 액정을 사이에 두고 대면하며, 빛 샘을 방지를 위한 블랙 매트릭스, 적색, 녹색, 청색 컬러를 구현하는 컬러 필터가 형성된 상부 어레이 패널을 더 구비하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  11. 하부 기판 위에 제1 마스크 공정으로 게이트 라인 및 상기 게이트 라인과 접속된 게이트 전극을 형성하고, 화소 영역에 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 공통 전극을 형성하는 단계와;
    상기 게이트 라인, 상기 게이트 전극, 상기 공통 전극을 덮는 게이트 절연막을 형성하는 단계와;
    제2 마스크 공정으로 상기 게이트 전극과 중첩되는 게이트 절연막 위에 박막 트랜지스터의 채널을 형성하는 활성층 및 상기 활성층 위에 오믹 접촉층, 상기 게이트 라인과 교차로 상기 화소 영역을 정의하는 데이터 라인, 상기 데이터 라인과 접속된 소스 전극 및 상기 소스 전극과의 사이에 박막 트랜지스터의 채널을 형성하는 드레인 전극을 형성하는 단계와;
    상기 데이터 라인, 상기 소스 전극 및 상기 드레인 전극을 덮는 보호막을 형성하는 단계와;
    제3 마스크 공정으로 상기 보호막을 관통하여 드레인 전극의 일부를 노출시키는 화소 콘택홀 및 상기 활성층의 일부를 노출시켜 상기 박막 트랜지스터의 채널을 형성하는 단계와;
    제4 마스크 공정으로 상기 화소 영역에 형성되어 상기 공통 전극과 수평 전계를 형성함과 아울러 상기 화소 콘택홀을 통하여 상기 드레인 전극과 접속되며 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 제3 마스크 공정에서 상기 노출된 활성층의 표면을 산소 플라즈마 처리하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  13. 하부 기판 위에 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 게이트 라인 및 상기 게이트 라인과 접속된 게이트 전극을 형성하는 단계와;
    상기 하부 기판 위에 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 상기 게이트 라인과 상기 게이트 라인과 교차로 상기 화소 영역을 정의하는 데이터 라인, 상기 데이터 라인과 접속된 소스 전극 및 상기 소스 전극과의 사이에 박막 트랜지스터의 채널을 형성하는 드레인 전극을 형 성하는 단계와;
    상기 하부 기판 위의 상기 화소 영역에 형성되어 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계와;
    상기 하부 기판과 대면하는 상부 기판 위에 형성되어 상기 화소 전극과 수직 전계를 형성하는 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 게이트 라인 및 데이터 라인은 1.5 ~ 4㎛의 선 폭으로 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  15. 하부 기판 위에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과;
    상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터와;
    상기 박막 트랜지스터와 접속됨과 아울러 상기 화소 영역에 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 형성한 화소 전극과;
    상기 화소 영역에 형성되어 상기 화소 전극과 수평 전계를 형성하며 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 형성한 공통 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  16. 제 15 항에 있어서,
    상기 공통 전극으로 상기 화소 전극과 수평 전계를 형성하기 위한 기준 전압을 공급하는 공통 라인을 더 구비하는 것을 특징으로 하는 액정표시장치.
  17. 제 16 항에 있어서,
    상기 게이트 라인, 상기 데이터 라인 및 상기 공통 라인은 포토리쏘그래피 공정에서 역 테이퍼를 가지도록 형성한 포토레지스트 패턴을 이용하여 형성한 것을 특징으로 하는 액정표시장치.
  18. 제 15 항에 있어서,
    상기 화소 전극 및 공통 전극은 1.5 ~ 4㎛의 좁은 선 폭을 가지는 것을 특징으로 하는 액정표시장치.
  19. 제 16 항에 있어서,
    상기 게이트 라인, 데이터 라인 및 공통 라인은 1.5 ~ 4㎛의 선 폭을 가지는 것을 특징으로 하는 액정표시장치.
KR1020060056848A 2006-06-23 2006-06-23 액정표시장치 및 그 제조 방법 KR101245991B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060056848A KR101245991B1 (ko) 2006-06-23 2006-06-23 액정표시장치 및 그 제조 방법
US11/812,949 US7688414B2 (en) 2006-06-23 2007-06-22 Method for fabricating a liquid crystal display device and an LCD device thereby
US12/656,893 US7972880B2 (en) 2006-06-23 2010-02-18 Method for fabricating a liquid crystal display device and an LCD device thereby
US13/153,996 US8435814B2 (en) 2006-06-23 2011-06-06 Method for fabricating a liquid crystal display device and an LCD device thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060056848A KR101245991B1 (ko) 2006-06-23 2006-06-23 액정표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070121966A true KR20070121966A (ko) 2007-12-28
KR101245991B1 KR101245991B1 (ko) 2013-03-20

Family

ID=39139029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060056848A KR101245991B1 (ko) 2006-06-23 2006-06-23 액정표시장치 및 그 제조 방법

Country Status (2)

Country Link
US (3) US7688414B2 (ko)
KR (1) KR101245991B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110070568A (ko) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20150033933A (ko) * 2013-09-25 2015-04-02 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101245991B1 (ko) * 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR101392741B1 (ko) * 2007-10-29 2014-05-09 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 패널
CN101661908B (zh) * 2008-08-27 2011-06-29 北京京东方光电科技有限公司 水平电场型半透过式液晶显示装置的阵列基板制造方法
US20120127417A1 (en) * 2009-07-13 2012-05-24 Takehisa Sakurai Liquid crystal display device
TWI420210B (zh) * 2009-08-03 2013-12-21 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
TW201248861A (en) * 2011-05-26 2012-12-01 Chunghwa Picture Tubes Ltd Thin film transistor and fabrication method thereof
KR101423907B1 (ko) * 2011-11-22 2014-07-29 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
US20140071384A1 (en) * 2012-09-10 2014-03-13 Research In Motion Limited Electrostatic discharge arrangement for an active matrix display
US9048256B2 (en) * 2012-11-16 2015-06-02 Apple Inc. Gate insulator uniformity
KR102071008B1 (ko) 2013-04-10 2020-01-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104122717A (zh) * 2013-09-13 2014-10-29 深超光电（深圳）有限公司 阵列基板及液晶显示面板
TWI579825B (zh) * 2016-08-29 2017-04-21 友達光電股份有限公司 顯示面板及其驅動方法
KR20180079511A (ko) * 2016-12-30 2018-07-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN106932933B (zh) * 2017-05-09 2019-08-27 京东方科技集团股份有限公司 一种液晶天线及其制作方法
US20190086751A1 (en) * 2017-09-20 2019-03-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Liquid Crystal Display Panel and Array Substrate
TWI702458B (zh) * 2019-05-28 2020-08-21 元太科技工業股份有限公司 主動陣列基板及其製作方法
CN112015022B (zh) * 2019-05-28 2024-06-11 元太科技工业股份有限公司 主动阵列基板及其制作方法
CN112825331A (zh) * 2019-11-20 2021-05-21 京东方科技集团股份有限公司 薄膜晶体管、阵列基板以及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06222370A (ja) * 1993-01-25 1994-08-12 Sony Corp 液晶パネルの製造方法
JP3384964B2 (ja) * 1998-01-26 2003-03-10 シャープ株式会社 液晶表示装置およびその製造方法
TWI224806B (en) * 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4831874B2 (ja) * 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
TWI303640B (en) * 2001-09-25 2008-12-01 Dainippon Printing Co Ltd Alkali-soluble maleimide copolymer and liquid crystal display comprising the same
KR101054819B1 (ko) * 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100560402B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101186019B1 (ko) * 2004-12-29 2012-09-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
US7737629B2 (en) * 2005-03-31 2010-06-15 Seiko Epson Corporation Light emitting device, method of manufacturing the same, and electronic apparatus
US7410842B2 (en) * 2005-04-19 2008-08-12 Lg. Display Co., Ltd Method for fabricating thin film transistor of liquid crystal display device
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101183386B1 (ko) * 2005-09-28 2012-09-14 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101245991B1 (ko) * 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TWI329775B (en) * 2007-03-27 2010-09-01 Au Optronics Corp Pixel structure and manufacturinf method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110070568A (ko) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20150033933A (ko) * 2013-09-25 2015-04-02 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법

Also Published As

Publication number Publication date
US7688414B2 (en) 2010-03-30
KR101245991B1 (ko) 2013-03-20
US7972880B2 (en) 2011-07-05
US20100159623A1 (en) 2010-06-24
US20080123044A1 (en) 2008-05-29
US8435814B2 (en) 2013-05-07
US20110237149A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
KR101245991B1 (ko) 액정표시장치 및 그 제조 방법
JP6181093B2 (ja) 液晶表示装置アレイ基板及びその製造方法
US8835925B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US20120113366A1 (en) Array substrate and liquid crystal display
KR20010046652A (ko) 컬러필터를 포함한 액정표시장치와 제조방법
KR20080000751A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
EP1939674B1 (en) Liquid crystal display device and fabrication method thereof
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20120042010A (ko) 박막 트랜지스터 표시판, 액정 표시 장치, 및 이들의 제조 방법
US6842202B2 (en) Array substrate having polysilicon TFT for liquid crystal display device and method of manufacturing the same
KR20070115370A (ko) 개구율이 향상된 표시 장치 및 그 제조 방법
KR100942265B1 (ko) 씨오티 구조 액정표시장치 및 제조방법
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100924751B1 (ko) 액정표시장치 및 그 제조방법
KR20080003075A (ko) 액정표시장치 및 그 제조방법
JP4398015B2 (ja) 液晶表示装置及びその製造方法
KR101996969B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100866977B1 (ko) 리페어 구조를 가지는 액정표시장치용 어레이 기판
KR20070054505A (ko) 액정 표시장치 및 그의 제조방법
KR20150136363A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20110046843A (ko) 액정표시장치
US20240222392A1 (en) Array substrate and display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6