KR20070121409A - 박막 트랜지스터 어레이 기판 및 그 제조 방법 - Google Patents
박막 트랜지스터 어레이 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20070121409A KR20070121409A KR1020060056446A KR20060056446A KR20070121409A KR 20070121409 A KR20070121409 A KR 20070121409A KR 1020060056446 A KR1020060056446 A KR 1020060056446A KR 20060056446 A KR20060056446 A KR 20060056446A KR 20070121409 A KR20070121409 A KR 20070121409A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- thin film
- forming
- film transistor
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000010408 film Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 28
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 claims description 22
- 229910000423 chromium oxide Inorganic materials 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000011651 chromium Substances 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 8
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- 238000007743 anodising Methods 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000008151 electrolyte solution Substances 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 238000002048 anodisation reaction Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000007598 dipping method Methods 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 239000000243 solution Substances 0.000 claims description 2
- 230000006866 deterioration Effects 0.000 abstract description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 238000002161 passivation Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 210000004027 cell Anatomy 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 누설전류를 발생을 차단함으로써 표시품질의 저하를 방지할 수 있는 박막 트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
본 발명은 박막 트랜지스터 어레이 기판은 게이트 절연막을 사이에 두고 서로 교차되게 형성된 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속된 화소전극을 구비하고, 상기 박막 트랜지스터는 상기 게이트 라인과 접속된 게이트 전극과; 상기 게이트 전극 보다 작은 면적을 가지며 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 반도체 패턴과; 상기 반도체 패턴 및 데이터 라인과 접속된 소스전극과; 상기 소스전극과 마주보는 드레인 전극과; 상기 게이트 전극을 덮도록 형성된 산화막을 구비하는 것을 특징으로 한다.
Description
도 1은 통상적인 액정표시장치에 포함되는 박막 트랜지스터 어레이 기판의 일부분을 도시한 평면도.
도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.
도 3은 백라이트로부터 출사된 광이 기판에 굴절되고 소스/드레인 전극 및 게이트 전극에 반사되어 반도체 패턴으로 입사되는 과정을 나타내는 도면.
도 4는 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판을 나타내는 단면도.
도 5는 본 발명에 따른 박막 트랜지스터 어레이 기판에서 게이트 전극으로 입사되는 광이 산화막에 흡수되는 형상을 나타내는 도면.
도 6a 내지 도 6f는 본 발명에 따른 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 나타내는 단면도.
도 7은 도 5의 산화막 형성을 위한 양극산화장치는 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
2, 102 : 게이트 라인 4, 104 : 데이터 라인
6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극
10, 110 : 소스 전극 12, 112 : 드레인 전극
14, 114 : 활성층 16 : 컨택홀
18, 118 : 화소전극 20, 120 : 스토리지 캐패시터
160 : 산화막
본 발명은 액정표시장치에 관한 것으로, 특히 누설전류를 발생을 차단함으로써 표시품질의 저하를 방지할 수 있는 박막 트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널은 서로 대향하는 박막 트랜지스터 어레이 기판 및 칼러필터 어레이 기판과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
박막 트랜지스터 어레이 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위치소자로 형성된 박막 트랜지스터와, 액정셀 단위로 형성되어 박막 트랜지스터에 접속된 화소 전극 등과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막 트랜지스터는 게이트 라인에 공급되는 스캔신호에 응답하여 데이터 라인에 공급되는 화소전압신호를 화소 전극에 공급한다.
칼라필터 어레이 기판은 액정셀 단위로 형성된 칼라필터들과, 칼러필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준전압을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.
액정패널은 박막 트랜지스터 어레이 기판과 칼라필터 어레이 기판을 별도로 제작하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.
도 1은 종래의 박막 트랜지스터 어레이 기판을 나타내는 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 어레이 기판은 하부기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(18)을 구비한다. 그리고, 박막 트랜지스터 어레이 기판은 화소전극(18)과 이전단 게이트 라인(2)의 중첩부에 형성된 스토리지 캐패시터(20) 를 구비한다.
박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(16)에 접속된 드레인 전극(12)과, 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성함과 아울러 게이트 절연막(44)을 사이에 두고 게이트 전극(8)에 전면 중첩되는 반도체 패턴(47)을 구비한다.
반도체 패턴(47)은 소스 전극(10) 및 드레인 전극(12)과 중첩되게 형성되어 소스 전극(10)과 드레인 전극(12) 사이의 채널부를 형성하는 활성층(14)과, 활성층(14) 위에서 소스 전극(10) 및 드레인 전극(12)과 오믹접촉을 위한 오믹접촉층(48)으로 구성된다.
이러한 박막 트랜지스터(6)는 게이트 라인(2)에 공급되는 게이트 신호에 응답하여 데이터 라인(4)에 공급되는 화소전압 신호가 화소 전극(18)에 충전되어 유지되게 한다.
화소 전극(18)은 보호막(50)을 관통하는 컨택홀(16)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(20)는 게이트 절연막(44) 및 보호막(50)을 사이에 두고 서로 중첩되는 전단 게이트라인(2)과 화소 전극(18)으로 구성된다. 이러한 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(2)은 게이트 구동부(도시하지 않음)로부터 스캔 전압이 공급되고, 데이터 라인(4)은 데이터 구동부(도시하지 않음)로부터 데이터 전압을 공급받아 박막 트랜지스터(6)를 경유하여 화소 전극(18)에 전달한다.
이러한, 종래 박막 트랜지스터 어레이 기판은 박막 트랜지스터의 반도체 패턴(48)이 백라이트 광에 의해 활성화되어 드레인 전극(12)에서 소스전극(10)으로 흐르는 누설전류(off current)가 발생된다. 이에 따라, 화소전극(18)에의 화소전압이 한 프레임 동안 균일하게 유지되지 않게 되어 표시품질이 저하되는 문제가 발생된다.
이를 도 3을 참조하여 좀더 상세히 설명하면 다음과 같다.
종래 박막 트랜지스터 어레이 기판에서 반도체 패턴(48)은 게이트 전극(8) 보다 작은 선폭을 가지며 게이트 절연막(44)을 사이에 두고 게이트 전극(8)과 중첩되게 됨으로써 백라이트 광이 직접 노출되지 않게 된다. 그러나, 백라이트에서 출사된 광은 백라이트 유닛의 프리즘 시트나 하부기판(42)에서 굴절됨으로써 게이트 전극(8), 소스 및 드레인 전극(10,12) 등에서 다반사 되어 반도체 패턴(48)에 도달될 수 있게 된다. 그 결과, 반도체 패턴(47)이 활성화되어 스캔기간 후 홀딩 타임동안 화소전극(18)에서 드레인 전극(12)을 경유하여 소스전극(10)으로 흐르는 누설전류(off current)가 발생된다. 이에 따라, 스캔기간 동안 화소전극(18)에 충전된 화소전압이 홀딩 타임 동안 유지되지 못하게 되어 휘도가 저하되는 등 표시품질이 저하되는 문제가 발생된다.
따라서, 본 발명의 목적은 누설전류 발생을 차단함으로써 표시품질의 저하를 방지할 수 있는 박막트랜지스터 어레이 기판 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 박막 트랜지스터 어레이 기판은 게이트 절연막을 사이에 두고 서로 교차되게 형성된 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속된 화소전극을 구비하고, 상기 박막 트랜지스터는 상기 게이트 라인과 접속된 게이트 전극과; 상기 게이트 전극 보다 작은 면적을 가지며 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 반도체 패턴과; 상기 반도체 패턴 및 데이터 라인과 접속된 소스전극과; 상기 소스전극과 마주보는 드레인 전극과; 상기 게이트 전극을 덮도록 형성된 산화막을 구비하는 것을 특징으로 한다.
상기 산화막은 게이트 전극으로 입사되는 광을 흡수하는 것을 특징으로 한다.
상기 산화막은 산화알루미늄(Al2O3)을 포함하는 것을 특징으로 한다.
상기 산화막은 산화크롬(CrOx)을 포함하는 것을 특징으로 한다.
상기 화소전극과 상기 게이트 라인에 의해 형성되는 스토리지 캐패시터를 더 구비하는 것을 특징으로 한다.
본 발명에 따른 박막 트랜지스터 어레이 기판의 제조방법은 기판 상에 게이트 라인, 상기 게이트 라인과 접속된 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 전극을 덮는 산화막을 형성하는 단계와; 상기 산화막이 형성된 기판 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 전극보다 작은 면적을 가지며 상기 게이트 전극과 전면 중첩되는 반도체 패턴을 형성하는 단계와; 상기 게이트 라인과 교차되는 데이터 라인, 상기 반도체 패턴과 접촉되는 소스전극, 상기 소스전극과 마주보는 드레인 전극을 포함하는 소스/드레인 패턴을 형성하는 단계와; 상기 드레인 전극을 노출시키는 홀을 가지는 보호막을 형성하는 단계와; 상기 홀을 통해 상기 드레인 전극과 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 산화막을 형성하는 단계는 상기 전해질 용액 및 음전극이 마련된 양극산화장치에 상기 게이트 패턴이 형성된 기판을 딥핑하는 단계와; 상기 양극산화액을 전기분해하여 상기 게이트 전극 표면에 상기 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 산화막은 산화알루미늄(Al2O3)을 포함하는 것을 특징으로 한다.
상기 산화막은 산화크롬(CrOx)을 포함하는 것을 특징으로 한다.
상기 산화막을 형성하는 단계는 산소(O2)가 주입된 챔버내에서 크롬(Cr)을 상기 게이트 패턴이 형성된 기판 상에 산화크롬(CrOx)막을 형성하는 단계와; 포토리쏘그래피 공정 및 식각 공정에 의해 상기 게이트 전극 위에 위치하는 산화크롬(CrOx)막 만을 잔류시키는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 7을 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판을 도시한 단면도이다.
도 4에 도시된 박막 트랜지스터 어레이 기판은 하부기판(142) 위에 게이트 절연막(144)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(106)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(118), 화소전극(118)과 이전단 게이트 라인(102)의 중첩부에 형성된 스토리지 캐패시터(120)와, 게이트 전극(108)을 덮도록 형성된 산화막(160)을 구비한다.
박막 트랜지스터(106)는 게이트 라인(102)에 접속된 게이트 전극(108)과, 데이터 라인(104)에 접속된 소스 전극(110)과, 화소 전극(116)에 접속된 드레인 전 극(112)과, 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성함과 아울러 게이트 절연막(144)을 사이에 두고 게이트 전극(108)에 전면 중첩되는 반도체 패턴(147)을 구비한다.
반도체 패턴(147)은 소스 전극(110) 및 드레인 전극(112)과 중첩되게 형성되어 소스 전극(110)과 드레인 전극(112) 사이의 채널부를 형성하는 활성층(114)과, 활성층(114) 위에서 소스 전극(110) 및 드레인 전극(112)과 오믹접촉을 위한 오믹접촉층(148)으로 구성된다.
이러한 박막 트랜지스터(106)는 게이트 라인(102)에 공급되는 게이트 신호에 응답하여 데이터 라인(104)에 공급되는 화소전압 신호가 화소 전극(118)에 충전되어 유지되게 한다.
화소 전극(118)은 보호막(150)을 관통하는 컨택홀(116)을 통해 박막 트랜지스터(106)의 드레인 전극(112)과 접속된다. 화소 전극(118)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(118)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(120)는 게이트 절연막(144) 및 보호막(150)을 사이에 두고 서로 중첩되는 전단 게이트라인(102)과 화소 전극(118)으로 구성된다. 이러한 스토리지 캐패시터(120)는 화소 전극(118)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(102)은 게이트 구동부(도시하지 않음)로부터 스캔 전압이 공급되고, 데이터 라인(104)은 데이터 구동부(도시하지 않음)로부터 데이터 전압을 공급받아 박막 트랜지스터(106)를 경유하여 화소 전극(118)에 전달한다.
산화막(160)은 게이트 전극(108)을 덮도록 형성되어 게이트 전극(108)으로 입사되는 광을 흡수하는 역할을 한다.
이를 좀더 상세히 설명하면, 종래에는 도 3에 도시된 바와 같이 백라이트 광이 백라이트 유닛, 하부기판(42) 등에 굴절되어 소스/드레인 전극(10,12) 및 게이트 전극(8)에서 다수번 반사되어 반도체 패턴(47)에 입사되어 누설전류가 발생하게 되는 문제가 발생되었다. 이러한, 문제를 해결하기 위하여 본원발명에서는 게이트 전극(108)에서의 반사를 방지하기 위하여 게이트 전극(108)의 표면에 산화막(160)을 형성한다. 이에 따라, 도 5에 도시된 바와 같이 소스/드레인 전극(110,112)에서 반사된 백라이트 광이 산화막(160)에서 흡수되게 됨으로써 반도체 패턴(148)에 광이 도달되지 않게 된다. 그 결과, 누설전류가 발생되지 않게 되어 표시품질이 저하를 방지할 수 있게 된다.
이러한 구성을 가지는 박막 트랜지스터 기판의 제조방법을 도 6a 내지 도 6f를 참조하여 상세히 하면 다음과 같다.
먼저, 하부기판(42) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된 후 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝된다. 이에 따라, 도 6a에 도시된 바와 같이 게이트라인(2), 게이트전극(8)을 포함하는 게이트 패턴들이 형성된다. 여기서, 게이트 금속층으로는 알루 미늄 네오듐(AlNd) 등의 알루미늄계 금속, 크롬(Cr), 몰리브덴(Mo) 등이 이용된다.
이후, 도 7에 도시된 양극산화장치를 이용한 양극산화법에 의해 도 6b에 도시된 바와 같이 게이트 전극(108)의 표면에 산화막(160)을 형성한다.
이하, 도 7을 참조하여 산화막 형성 방법을 좀더 구체적으로 살명보면 다음과 같다.
도 7에 도시된 양극산화장치(170)에는 전해질 용액(164)이 채워져 있고, 양극산화장치(170)의 일측에는 음전극(162)이 마련된다. 여기서, 음전극(162)으로는 백금(Pt) 등이 이용될 수 있다.
게이트 전극(108)의 표면에 산화막을 형성하기 위하여 게이트 전극(108) 등의 게이트 패턴이 형성된 하부 기판(142)을 전해질 용액에 딥핑시키고, 게이트 전극(108)에 직류 정전류원의 정극성(+)과 전기적으로 접속시키고, 음전극에는 부극성(-)을 접속시킨다.
이후, 전해질 용액(164)을 전기분해시키면, 산소이온과 수소이온이 발생되고 산소이온이 양극인 게이트 전극(108)으로 이동하여 게이트 전극 표면에 산화막이 형성된다. 여기서, 게이트 전극(108)의 물질로 알루미늄 합금이 이용되는 경우 산화알루미늄(Al2O3)막이 형성되고, 게이트 전극(108)의 물질로 크롬(Cr)이 이용되는 경우에는 산화크롬(CrOx)막이 형성된다.
한편, 본 발명에서의 산화막(160)은 스퍼터링 챔버내어서 크롬(Cr)을 게이트 전극(108)이 형성된 하부기판(142) 상에 스퍼터링 시킴과 동시에 챔버 내에 산 소(O2)를 충분히 공급함으로써 산화크롬(CrOx)막을 게이트 전극(108)이 형성된 하부 기판(142) 상에 형성시킬 수 있다. 이후, 포토리쏘그래피 공정 및 식각 공정에 의해 게이트 전극(108)의 표면에만 산화크롬(CrOx)막을 잔류시킬 수 있다.
도 6c를 참조하면, 게이트 패턴 및 산화막(160)이 형성된 하부기판(142) 상에 게이트 절연막(44) 및 반도체 패턴(147)이 형성된다.
게이트 패턴들이 형성된 하부기판(42) 상에 PECVD 등의 증착방법을 통해 게이트 절연막(44), 비정질 실리콘층, n+ 비정질 실리콘층이 순차적으로 형성된 후 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정이 실시됨으로써 활성층(114)과 오믹접촉층(148)이 중첩된 구조의 반도체 패턴(147)이 형성된다.
도 6d를 참조하면, 데이터 라인(104), 소스전극(110) 및 드레인 전극(112) 등의 소스/드레인 패턴이 형성된다.
소스/드레인 금속층이 순차적으로 형성된 후 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정에 의해 데이터 라인(104), 소스 전극(110), 그 소스 전극(110)과 마주보는 드레인 전극(112)을 포함하는 소스/드레인 패턴들이 형성된다. 이후, 식각공정이 한번 더 실시하여 소스전극(110)과 드레인 전극(112) 사이에서의 오믹접촉층(148)을 제거함으로써 활성층(114)이 노출된다.
게이트 절연막(44)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
도 6e를 참조하면, 소스/드레인 패턴들이 형성된 게이트 절연막(144) 상에 컨택홀(116)을 포함하는 보호막(150)이 형성된다.
소스/드레인 패턴들이 형성된 게이트 절연막(144) 상에 PECVD 등의 증착방법으로 보호막(150)이 전면 형성된다. 보호막(150)은 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 보호막(150)을 관통하여 드레인 전극(112)이 노출시키는 컨택홀(116)이 형성된다.
보호막(150)의 재료로는 게이트 절연막(144)과 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.
도 6f를 참조하면, 보호막(150) 상에 화소전극(118)이 형성된다.
보호막(150) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 이어서 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패텅님됨으로써 화소전극(118)이 형성된다. 화소 전극(118)은 컨택홀(116)을 통해 드레인 전극(112)과 전기적으로 접속되며 전단 게이트라인(102)과 스토리지 캐패시터(120)를 형성한다. 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 어레이 기판 및 그 제조 방법은 게이트 전극의 표면에 산화막을 형성한다. 이에 따라, 백라이트로부터 출사되어 게이트 전극쪽으로 입사되는 광이 산화막에 의해 흡수된다. 그 결과, 반도체 패턴으로의 광입사가 방시되어 반도체 패턴에서 누설전류(off current)가 발생되지 않게 됨으로써 표시품질이 저하를 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (10)
- 게이트 절연막을 사이에 두고 서로 교차되게 형성된 게이트 라인 및 데이터 라인과;상기 게이트 라인 및 데이터 라인의 교차영역에 형성된 박막 트랜지스터와;상기 박막 트랜지스터와 접속된 화소전극을 구비하고,상기 박막 트랜지스터는상기 게이트 라인과 접속된 게이트 전극과;상기 게이트 전극 보다 작은 면적을 가지며 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 반도체 패턴과;상기 반도체 패턴 및 데이터 라인과 접속된 소스전극과;상기 소스전극과 마주보는 드레인 전극과;상기 게이트 전극을 덮도록 형성된 산화막을 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 산화막은 게이트 전극으로 입사되는 광을 흡수하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 산화막은 산화알루미늄(Al2O3)을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 산화막은 산화크롬(CrOx)을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1 항에 있어서,상기 화소전극과 상기 게이트 라인에 의해 형성되는 스토리지 캐패시터를 더 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 기판 상에 게이트 라인, 상기 게이트 라인과 접속된 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계와;상기 게이트 전극을 덮는 산화막을 형성하는 단계와;상기 산화막이 형성된 기판 상에 게이트 절연막을 형성하는 단계와;상기 게이트 전극보다 작은 면적을 가지며 상기 게이트 전극과 전면 중첩되는 반도체 패턴을 형성하는 단계와;상기 게이트 라인과 교차되는 데이터 라인, 상기 반도체 패턴과 접촉되는 소스전극, 상기 소스전극과 마주보는 드레인 전극을 포함하는 소스/드레인 패턴을 형 성하는 단계와;상기 드레인 전극을 노출시키는 홀을 가지는 보호막을 형성하는 단계와;상기 홀을 통해 상기 드레인 전극과 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 6 항에 있어서,상기 산화막을 형성하는 단계는상기 전해질 용액 및 음전극이 마련된 양극산화장치에 상기 게이트 패턴이 형성된 기판을 딥핑하는 단계와;상기 양극산화액을 전기분해하여 상기 게이트 전극 표면에 상기 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 7 항에 있어서,상기 산화막은 산화알루미늄(Al2O3)을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 7 항에 있어서,상기 산화막은 산화크롬(CrOx)을 포함하는 것을 특징으로 하는 박막 트랜지 스터 어레이 기판의 제조방법.
- 제 6 항에 있어서,상기 산화막을 형성하는 단계는산소(O2)가 주입된 챔버내에서 크롬(Cr)을 상기 게이트 패턴이 형성된 기판 상에 산화크롬(CrOx)막을 형성하는 단계와;포토리쏘그래피 공정 및 식각 공정에 의해 상기 게이트 전극 위에 위치하는 산화크롬(CrOx)막 만을 잔류시키는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060056446A KR20070121409A (ko) | 2006-06-22 | 2006-06-22 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060056446A KR20070121409A (ko) | 2006-06-22 | 2006-06-22 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070121409A true KR20070121409A (ko) | 2007-12-27 |
Family
ID=39138813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060056446A KR20070121409A (ko) | 2006-06-22 | 2006-06-22 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070121409A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130137802A (ko) * | 2012-06-08 | 2013-12-18 | 삼성디스플레이 주식회사 | 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법 |
| CN106653776A (zh) * | 2017-01-20 | 2017-05-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN111063741A (zh) * | 2019-12-31 | 2020-04-24 | Tcl华星光电技术有限公司 | 薄膜晶体管及其制作方法、显示面板 |
| CN112802905A (zh) * | 2021-02-04 | 2021-05-14 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法、显示装置 |
-
2006
- 2006-06-22 KR KR1020060056446A patent/KR20070121409A/ko not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130137802A (ko) * | 2012-06-08 | 2013-12-18 | 삼성디스플레이 주식회사 | 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법 |
| CN106653776A (zh) * | 2017-01-20 | 2017-05-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
| US20190058064A1 (en) * | 2017-01-20 | 2019-02-21 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same, and display device |
| CN106653776B (zh) * | 2017-01-20 | 2019-07-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
| US10553724B2 (en) | 2017-01-20 | 2020-02-04 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same, and display device |
| CN111063741A (zh) * | 2019-12-31 | 2020-04-24 | Tcl华星光电技术有限公司 | 薄膜晶体管及其制作方法、显示面板 |
| CN112802905A (zh) * | 2021-02-04 | 2021-05-14 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8879012B2 (en) | Array substrate having a shielding pattern, and a liquid crystal display device having the same | |
| US6897925B2 (en) | Transflective liquid crystal display device and method for manufacturing the same | |
| US20080073651A1 (en) | Liquid crystal display device | |
| TW200528890A (en) | Method for manufacturing conductive element substrate, conductive element substrate, method for manufacturing liquid crystal display, liquid crystal display and electronic information equipment | |
| KR20130131701A (ko) | 액정표시장치 어레이 기판 및 그 제조방법 | |
| JP4472990B2 (ja) | 反射型液晶表示装置及びその製造方法 | |
| KR100870522B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101007686B1 (ko) | 액정표시패널의 제조방법 | |
| US6975367B2 (en) | Liquid crystal display panel and method of fabricating the same | |
| KR20050001936A (ko) | 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101350609B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101157222B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR20070121409A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100679100B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조방법 | |
| KR101275957B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR20060131316A (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조방법 | |
| KR101222537B1 (ko) | 액정표시패널 및 그 제조방법 | |
| KR100542770B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR20070079612A (ko) | 액정패널 및 이의 제조방법 | |
| KR20090053612A (ko) | 액정표시소자 및 그 제조방법 | |
| KR100583314B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20120051964A (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
| KR101136207B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100595311B1 (ko) | 액정표시 소자의 제조방법 | |
| KR20040036987A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |