KR20120051964A - 박막트랜지스터 기판 및 그 제조 방법 - Google Patents

박막트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20120051964A
KR20120051964A KR1020100113358A KR20100113358A KR20120051964A KR 20120051964 A KR20120051964 A KR 20120051964A KR 1020100113358 A KR1020100113358 A KR 1020100113358A KR 20100113358 A KR20100113358 A KR 20100113358A KR 20120051964 A KR20120051964 A KR 20120051964A
Authority
KR
South Korea
Prior art keywords
passivation layer
pixel electrode
thin film
film transistor
forming
Prior art date
Application number
KR1020100113358A
Other languages
English (en)
Other versions
KR101866388B1 (ko
Inventor
곽희영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100113358A priority Critical patent/KR101866388B1/ko
Publication of KR20120051964A publication Critical patent/KR20120051964A/ko
Application granted granted Critical
Publication of KR101866388B1 publication Critical patent/KR101866388B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 소비전력을 낮춰 대면적 및 고해상도 모델에 적용할 수 있는 박막트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 박막트랜지스터 기판의 제조 방법은 게이트 절연막을 사이에 두고 서로 교차하게 형성되는 게이트 라인 및 데이터 라인과 접속된 박막트랜지스터를 기판 상에 형성하는 단계와; 상기 게이트 라인 및 데이터 라인의 교차로 마련된 화소 영역에 상기 박막트랜지스터와 접속되는 화소 전극을 형성하는 단계와; 상기 화소 전극과 대응하는 영역보다 상기 화소 전극과 대응하는 영역을 제외한 나머지 영역에서 두껍게 형성되는 보호막을 형성하는 단계와; 상기 보호막 상에 상기 화소 전극과 프린지 필드를 이루는 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

박막트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF FABRICATING THE SAME}
본 발명은 소비전력을 낮춰 대면적 및 고해상도 모델에 적용할 수 있는 박막트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다.
이러한 액정 표시 장치 중 프린지 필드형 액정 표시 장치는 각 화소 영역에 보호막을 사이에 둔 공통 전극과 화소 전극을 구비한다. 그리고, 프린지 필드에 의해 상부기판 및 하부 기판 사이에 채워진 액정 분자들이 각 화소 영역에서 모두 동작되게 함으로써 개구율 및 투과율을 향상시킨게 된다.
이러한 프린지 필드형 액정 표시 패널의 공통 전극은 데이터 라인과 화소 전극 사이에 형성된 기생 캐패시터(Cdp)의 커플링 효과로 인한 화소 전극에 공급되는 화소 신호의 왜곡을 방지할 수 있도록 데이터 라인과 중첩되게 형성된다. 이 경우, 공통 전극 및 데이터 라인 간의 기생 캐패시터(Cdc)의 용량값을 줄이기 위해 공통 전극 및 데이터 라인 사이에 위치하는 보호막의 두께를 두껍게 형성하면, 화소 전극 및 공통 전극 사이의 보호막의 두께도 증가하게 된다. 두께가 증가한 보호막을 사이에 두고 중첩되는 화소 전극 및 공통 전극 사이에 원하는 세기의 프린지 필드를 형성하기 위해서는 화소 전극 및 공통 전극에 인가되는 구동 전압이 높아져야 한다. 이에 따라, 구동 전압에 비례하는 소비전력이 높아져 종래 프린지 필드형 액정 표시 패널은 대면적 및 고해상도 모델에 적용하기 어려운 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 소비전력을 낮춰 대면적 및 고해상도 모델에 적용할 수 있는 박막트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 박막트랜지스터 기판의 제조 방법은 게이트 절연막을 사이에 두고 서로 교차하게 형성되는 게이트 라인 및 데이터 라인과 접속된 박막트랜지스터를 기판 상에 형성하는 단계와; 상기 게이트 라인 및 데이터 라인의 교차로 마련된 화소 영역에 상기 박막트랜지스터와 접속되는 화소 전극을 형성하는 단계와; 상기 화소 전극과 대응하는 영역보다 상기 화소 전극과 대응하는 영역을 제외한 나머지 영역에서 두껍게 형성되는 보호막을 형성하는 단계와; 상기 보호막 상에 상기 화소 전극과 프린지 필드를 이루는 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 보호막을 형성하는 단계는 상기 화소 전극이 형성된 기판 전면 상에 제1 두께의 제1 보호막을 형성하는 단계와; 상기 화소 전극과 대응하는 영역을 제외한 나머지 영역의 상기 제1 보호막 상에 제2 두께의 제2 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 보호막을 형성하는 단계는 상기 박막트랜지스터이 형성된 기판 상에 상기 제1 및 제2 보호막을 순차적으로 형성하는 단계와; 상기 제2 보호막이 단차를 가지도록 슬릿 마스크 또는 반투과 마스크를 이용하여 상기 제2 보호막을 패터닝하는 단계와; 상기 패터닝된 제2 보호막을 마스크로 이용하여 상기 게이트 절연막 및 상기 제1 보호막을 식각하는 단계와; 상기 화소 전극과 대응하는 영역을 제외한 나머지 영역에 상기 제2 보호막이 잔존하도록 상기 제2 보호막을 에싱하는 단계를 포함하는 것을 특징으로 한다.
상기 제1 보호막은 질화실리콘 또는 산화실리콘을 포함하는 무기 절연 물질을 이용하여 3~4㎛의 두께로 형성되며, 제2 보호막은 포토 아크릴계 수지를 포함하는 유기 절연 물질을 이용하여 2~3㎛의 두께로 형성되는 것을 특징으로 한다.
상기 데이터 라인은 상기 제1 및 제2 보호막을 사이에 두고 상기 공통 전극과 중첩되는 것을 특징으로 한다.
상기 박막트랜지스터 기판의 제조 방법은 상기 데이터 라인과 상기 화소 전극 사이에 쉴드 패턴을 형성하는 단계를 추가로 포함하며, 상기 쉴드 패턴은 상기 게이트 라인과 동일 재질로 동일 평면 상에 형성되는 것을 특징으로 한다.
상기 기술적 특징을 달성하기 위하여, 본 발명에 따른 박막트랜지스터 기판은 기판 상에 형성되는 게이트 라인과; 게이트 라인과 교차하여 화소 영역을 마련하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인과 접속된 박막트랜지스터와; 상기 박막트랜지스터와 접속되며 상기 화소 영역에 형성된 화소 전극과; 상기 화소 전극과 프린지 필드를 형성하는 공통 전극과; 상기 화소 전극과 대응하는 영역보다 상기 화소 전극과 대응하는 영역을 제외한 나머지 영역에서 두껍게 형성되는 보호막을 구비하는 것을 특징으로 한다.
상기 보호막은 상기 화소 전극 및 공통 전극 사이에 형성되는 제1 보호막과; 상기 화소 전극과 대응하는 영역을 제외한 나머지 영역의 상기 제1 보호막 상에 형성되는 제2 보호막을 구비하며, 상기 제1 보호막은 질화실리콘 또는 산화실리콘을 포함하는 무기 절연 물질을 이용하여 3~4㎛의 두께로 형성되며 제2 보호막은 아크릴계 수지를 포함하는 유기 절연 물질을 이용하여 2~3㎛의 두께로 형성되는 것을 특징으로 한다.
상기 데이터 라인은 상기 제1 및 제2 보호막을 사이에 두고 상기 공통 전극과 중첩되는 것을 특징으로 한다.
상기 박막트랜지스터 기판은 상기 데이터 라인과 상기 화소 전극 사이에 형성되며 상기 게이트 라인과 동일 재질로 동일 평면 상에 형성되는 쉴드 패턴을 추가로 구비하는 것을 특징으로 한다.
본 발명에 따른 박막트랜지스터 기판은 화소 영역의 공통 전극 및 화소 전극이 제1 보호막을 사이에 두고 중첩됨으로써 종래에 비해 구동 전압을 줄일 수 있고, 데이터 라인 및 공통 전극이 제1 및 제2 보호막을 사이에 두고 중첩됨으로써 종래에 비해 기생 캐패시터(Cdc)의 용량값이 줄어 소비전력을 감소시킬 수 있다. 이에 따라, 본 발명에 따른 박막트랜지스터 기판은 고해상도 및 대면적 모델에 적용가능하다. 또한, 본 발명에 따른 박막트랜지스터 기판은 제1 보호막을 종래보다 얇은 두께로 형성되므로 제1 보호막의 증착 장비의 증착력이 향상된다. 또한, 제2 보호막은 감광성 유기 절연 물질로 형성됨으로써 별도의 포토레지스트 패턴이 불필요하므로 포토레지스트 패턴을 제거하기 위한 스트립 공정을 하지 않아도 되므로 공정이 단순화된다. 뿐만 아니라, 본 발명의 데이터 라인 상의 제2 보호막의 체적만큼 액정 사용량이 감소하므로 비용을 절감할 수 있다.
있다.
도 1은 본 발명의 제1 실시 예에 따른 박막트랜지스터 기판을 나타내는 평면도이다.
도 2는 도 1에서 선Ⅰ-Ⅰ', Ⅱ-Ⅱ'를 따라 절취한 박막트랜지스터 기판을 나타내는 단면도이다.
도 3a 및 도 3b는 도 1 및 도 2에 도시된 박막트랜지스터 기판의 제1 도전 패턴의 제조 방법을 나타내는 평면도 및 단면도이다.
도 4a 및 도 4b는 도 1 및 도 2에 도시된 박막트랜지스터 기판의 반도체 패턴의 제조 방법을 나타내는 평면도 및 단면도이다.
도 5a 및 도 5b는 도 1 및 도 2에 도시된 박막트랜지스터 기판의 제2 도전 패턴의 제조 방법을 나타내는 평면도 및 단면도이다.
도 6a 및 도 6b는 도 1 및 도 2에 도시된 박막트랜지스터 기판의 제3 도전 패턴의 제조 방법을 나타내는 평면도 및 단면도이다.
도 7a 및 도 7b는 도 1 및 도 2에 도시된 박막트랜지스터 기판의 게이트 컨택홀, 화소 컨택홀 및 데이터 컨택홀을 가지는 제1 및 제2 보호막의 제조 방법을 설명하기 위한 단면도들이다.
도 8a 내지 도 8c는 도 7a 및 도 7b에 도시된 박막트랜지스터 기판의 게이트 컨택홀, 화소 컨택홀 및 데이터 컨택홀을 가지는 제1 및 제2 보호막의 제조 방법을 구체적으로 설명하기 위한 단면도들이다.
도 9a 및 도 9b는 도 1 및 도 2에 도시된 박막트랜지스터 기판의 제4 도전 패턴의 제조 방법을 구체적으로 설명하기 위한 단면도들이다.
도 10은 본 발명의 제2 실시 예에 따른 박막트랜지스터 기판을 나타내는 평면도이다.
도 11은 도 10에서 선Ⅲ-Ⅲ'를 따라 절취한 박막트랜지스터 기판을 나타내는 단면도이다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 1은 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판을 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ', Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 게이트 라인(102) 및 데이터 라인(104) 각각과 접속된 박막 트랜지스터와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(122)과, 화소 전극(122)과 프린지 필드를 형성하는 공통 전극(124)과, 게이트 라인(102)과 접속된 게이트 패드(150)와, 데이터 라인(104)과 접속된 데이터 패드(160)와, 공통 라인(126)과 접속된 공통 패드(140)를 구비한다.
박막 트랜지스터는 게이트 라인(102)에 공급되는 스캔 신호에 응답하여 데이터 라인(104)에 공급되는 화소 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(130)는 게이트 전극(106), 소스 전극(108), 드레인 전극(110), 활성층(114) 및 오믹 접촉층(116)을 구비한다.
게이트 전극(106)은 게이트 라인(102)으로부터의 스캔 신호가 공급되도록 게이트 라인(102)과 접속된다. 소스 전극(108)은 데이터 라인(104)으로부터의 화소 신호가 공급되도록 데이터 라인(104)과 접속된다. 드레인 전극(110)은 활성층(114)의 채널부를 사이에 두고 소스 전극(108)과 마주하도록 형성되어 데이터 라인(104)으로부터의 화소 신호를 화소 전극(122)에 공급한다. 활성층(114)은 게이트 절연막(112)을 사이에 두고 게이트 전극(106)과 중첩되어 소스 및 드레인 전극(108,110) 사이의 채널부를 형성한다. 오믹 접촉층(116)은 소스 전극(108) 및 드레인 전극(110) 각각과 활성층(114) 사이, 즉 채널부를 제외한 활성층(114) 위에 형성된다. 이 오믹접촉층(116)은 소스 및 드레인 전극(108,110) 각각과 활성층(114) 사이의 전기 접촉 저항을 감소시키는 역할을 한다.
이러한 박막트랜지스터를 덮도록 형성된 제1 보호막(118)은 유기 절연 물질로 형성되는 제2 보호막(128)에 포함된 탄소(C)에 의한 박막트랜지스터의 채널부의 손상을 방지한다. 여기서, 제1 보호막(118)은 질화실리콘 또는 산화실리콘을 포함하는 무기 절연 물질을 이용하여 3~4㎛의 두께로 형성된다.
제2 보호막(128)은 게이트 라인(102), 데이터 라인(104) 및 공통 라인(126)의 교차로 마련된 화소 영역을 제외한 나머지 영역의 제1 보호막(118) 상에 형성된다. 즉, 제2 보호막(128)은 게이트 라인(102), 데이터 라인(104), 공통 라인(126), 게이트 패드(150) 및 데이터 패드(160)와 대응하는 영역의 제1 보호막(118) 상에 형성된다. 이러한 제2 보호막(128)은 제1 보호막(118)보다 유전율이 낮은 포토 아크릴계 수지를 포함하는 유기 절연 물질을 이용하여 2~3㎛의 두께로 형성된다. 이 경우, 데이터 라인(104)과, 그 데이터 라인(104) 상부에 위치하는 공통 전극(124)은 제1 및 제2 보호막(118,128)을 사이에 두고 중첩된다. 이에 따라, 제1 및 제2 보호막(118,128)을 사이에 두고 데이터 라인(104)과 공통 전극(124)이 중첩됨으로써 형성되는 기생 캐패시터의 용량값을 줄일 수 있어 소비 전력이 저감된다.
또한, 제2 보호막(128)이 화소 영역에 형성되지 않으므로 백라이트 유닛에서 생성된 광이 제1 보호막(118)만을 통과함으로써 제2 보호막(128)에 의한 광손실을 방지할 수 있다.
화소 전극(122)은 박막트랜지스터의 드레인 전극(110)과 직접 접속된다. 이에 따라, 화소 전극(122)은 박막트랜지스터를 통해 데이터 라인(104)으로부터의 화소 신호가 공급된다.
공통 전극(124)은 공통 라인(126)과 접속되어 공통 라인(126)을 통해 공통 전압이 공급된다. 여기서, 공통 전극(124)은 게이트 절연막(112), 제1 및 제2 보호막(118,128)을 관통하는 연결 컨택홀(120)을 통해 노출된 공통 라인(126)과 전기적으로 접속된다. 이러한 공통 전극(124)은 제1 보호막(118)을 사이에 두고 화소 전극(122)과 중첩되어 프린지 필드를 형성한다. 이 프린지 필드에 의해 박막트랜지스터 기판과 컬러필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
여기서, 공통 전극(124)은 제1 보호막(118)을 사이에 두고 화소 전극(122)과 중첩되게 형성됨으로써 종래 박막트랜지스터 기판에 비해 공통 전극(124) 및 화소 전극(122) 간의 거리가 가깝다. 이에 따라, 본 발명에 따른 박막트랜지스터 기판은 화소 전극(122) 및 공통 전극(124)의 구동 전압을 줄일 수 있어 소비 전력이 저감된다.
게이트 패드(150)는 게이트 드라이버(도시하지 않음)로부터의 스캔 신호를 게이트 라인(102)에 공급한다. 이를 위해, 게이트 패드(150)는 게이트 라인(102)과 접속된 게이트 패드 하부 전극(152)과, 제1 및 제2 보호막(118,128)과 게이트 절연막(112)을 관통하는 게이트 컨택홀(154)을 통해 게이트 하부 전극(152)과 접속된 게이트 패드 상부 전극(156)으로 구성된다.
데이터 패드(160)는 데이터 드라이버(도시하지 않음)로부터의 화소 신호를 데이터 라인(104)에 공급한다. 이를 위해, 데이터 패드(160)는 데이터 라인(104)과 접속된 데이터 패드 하부 전극(162)과, 제1 및 제2 보호막(118,128)을 관통하는 데이터 컨택홀(164)을 통해 데이터 패드 하부 전극(162)과 접속된 데이터 패드 상부 전극(166)으로 구성된다.
공통 패드(140)는 공통 신호를 공통 라인(126)에 공급한다. 이를 위해, 공통 패드(140)는 공통 라인(126)과 접속된 공통 패드 하부 전극(142)과, 게이트 절연막(112), 제1 및 제2 보호막(118,128)을 관통하는 공통 컨택홀(144)을 통해 공통 패드 하부 전극(142)과 접속된 공통 패드 상부 전극(146)으로 구성된다.
이와 같이, 본 발명에 따른 박막트랜지스터 기판은 화소 영역의 공통 전극(124) 및 화소 전극(122)이 제1 보호막(118)을 사이에 두고 중첩됨으로써 종래에 비해 구동 전압을 줄일 수 있고, 데이터 라인(104) 및 공통 전극(124)이 제1 및 제2 보호막(118,128)을 사이에 두고 중첩됨으로써 종래에 비해 기생 캐패시터(Cdc)의 용량값이 줄어 소비전력을 감소시킬 수 있다. 이에 따라, 본 발명에 따른 박막트랜지스터 기판은 고해상도 및 대면적 모델에 적용가능하다. 또한, 본 발명에 따른 박막트랜지스터 기판은 제1 보호막(118)을 종래보다 얇은 두께로 형성되므로 제1 보호막(118)의 증착 장비의 증착력이 향상된다. 또한, 제2 보호막(128)은 감광성 유기 절연 물질로 형성됨으로써 별도의 포토레지스트 패턴이 불필요하므로 포토레지스트 패턴을 제거하기 위한 스트립 공정을 하지 않아도 되므로 공정이 단순화된다. 뿐만 아니라, 본 발명은 데이터 라인(104) 및 게이트 라인(102) 중 적어도 어느 하나 상에 형성되는 제2 보호막(128)의 체적만큼 액정 사용량이 감소하므로 비용을 절감할 수 있다.
도 3a 내지 도 9b는 도 2에 도시된 박막트랜지스터 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 3a 및 도 3b를 참조하면, 기판(101) 상에 게이트 전극(106), 게이트 패드 하부 전극(152) 및 공통 패드 하부 전극(142)을 포함하는 제1 도전 패턴이 형성된다.
구체적으로, 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 순차적으로 형성된다. 여기서, 게이트 금속층은 알루미늄계 금속(Al, AlNd), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)등과 같은 금속으로 형성된다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 전극(106), 게이트 패드 하부 전극(152) 및 공통 패드 하부 전극(142)을 포함하는 제1 도전 패턴이 형성된다.
도 4a 및 도 4b를 참조하면, 제1 도전 패턴이 형성된 기판(101) 상에 게이트 절연막(112)이 형성되며, 게이트 절연막(112)이 형성된 기판(101) 상에 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴이 형성된다.
구체적으로, 제1 도전 패턴이 형성된 기판(101) 상에 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 전면 형성됨으로써 게이트 절연막(112)이 형성된다. 그런 다음, 게이트 절연막(112)이 형성된 기판(101) 상에 비정질 실리콘층 및 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층이 순차적으로 형성된다. 이어서, 제2 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 비정질 실리콘층 및 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층이 패터닝됨으로써 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴이 형성된다.
도 5a 및 도 5b를 참조하면, 반도체 패턴이 형성된 기판(101) 상에 화소 전극(122)을 포함하는 제2 도전 패턴이 형성된다.
구체적으로, 반도체 패턴이 형성된 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 등과 같은 제1 투명 도전층이 형성된다. 이어서, 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 제1 투명 도전층이 패터닝됨으로써 화소 전극(122)을 포함하는 제2 도전 패턴이 형성된다.
도 6a 및 도 6b를 참조하면, 제2 도전 패턴이 형성된 기판(101) 상에 소스 전극(108), 드레인 전극(110), 데이터 라인(104) 및 데이터 패드 하부 전극(162)을 포함하는 제3 도전 패턴이 형성된다.
구체적으로, 제2 도전 패턴군이 형성된 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 데이터 금속층이 순차적으로 형성된다. 여기서, 데이터 금속층으로는 티타늄(Ti), 텅스텐(W), 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu) 등이 이용된다. 이어서, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 데이터 금속층이 패터닝됨으로써 소스 전극(108), 드레인 전극(110), 데이터 라인(104) 및 데이터 패드 하부 전극(162)을 포함하는 제3 도전 패턴이 형성된다. 그런 다음, 소스 전극(108) 및 드레인 전극(110)을 마스크로 이들(108,110) 사이에 위치하는 오믹접촉층(116)이 제거됨으로써 활성층(114)이 노출된다.
한편, 소스 및 드레인 전극(108,110)을 포함하는 제3 도전 패턴이 형성되기 전에 화소 전극(122)을 포함하는 제2 도전 패턴을 형성하는 것을 예로 들어 설명하였지만 역으로 제3 도전 패턴이 형성된 후 제2 도전 패턴을 형성할 수도 있다.
도 7a 및 도 7b를 참조하면, 제3 도전 패턴이 형성된 기판(101) 상에 게이트 컨택홀(154), 데이터 컨택홀(164), 공통 컨택홀(144) 및 연결 컨택홀(120)을 가지는 제1 및 제2 보호막(118,128)이 형성된다. 이에 대해 도 8a 내지 도 8c를 결부하여 상세히 설명하기로 한다.
도 8a에 도시된 바와 같이 제3 도전 패턴이 형성된 기판(101) 상에 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 전면 형성됨으로써 제1 보호막(118)이 형성된다. 그런 다음, 제1 보호막(118) 상에 네거티브 또는 포지티브형 감광성 유기 절연 물질, 예를 들어 포토 아크릴이 전면 형성됨으로써 제2 보호막(128)이 형성된다. 이어서, 슬릿 마스크(170) 또는 반투과 마스크를 이용한 포토리소그래피 공정으로 제2 보호막(128)을 패터닝한다. 구체적으로, 슬릿 마스크(170)의 차단 영역(S1)은 자외선을 차단함으로써 차단 영역(S1)과 대응하는 제2 보호막(128)은 노광 및 현상 공정 후 도포 두께인 제1 두께를 유지한다. 슬릿 마스크(170)의 슬릿 영역(S2)은 자외선을 회전시킴으로써 슬릿 영역(S2)과 대응하는 제2 보호막(128)은 노광 및 현상 공정 후 제1 두께보다 두께가 얇은 제2 두께로 형성된다. 슬릿 마스크(170)의 투과 영역(S3)은 자외선을 모두 투과시킴으로써 투과 영역(S3)과 대응하는 제2 보호막(128)은 노광 및 현상 공정 후 제거된다.
이러한 제2 보호막(128)을 마스크로 이용한 식각 공정을 통해 노출된 제1 보호막(118) 및 게이트 절연막(128)을 식각함으로써 도 8b에 도시된 바와 같이 게이트 컨택홀(154), 데이터 컨택홀(164)이 형성된다. 게이트 컨택홀(154)은 보호막(104) 및 게이트 절연막(112)을 관통하여 게이트 패드 하부 전극(152)을 노출시키게 되며, 데이터 컨택홀(164)은 보호막(104)을 관통하여 데이터 패드 하부 전극(162)을 노출시킨다. 그런 다음, 산소 플라즈마를 이용한 에싱 공정을 통해 제2 보호막(128)을 에싱함으로써 도 8c에 도시된 바와 같이 슬릿 영역(S2)과 대응하는 제2 두께의 제2 보호막(128)은 제거되고, 차단 영역(S1)과 대응하는 제1 두께의 제2 보호막(128)은 두께가 얇아진다. 이에 따라, 제2 보호막(128)은 화소 영역을 제외한 데이터 라인(104), 게이트 라인(102), 데이터 패드 및 게이트 패드와 대응하는 영역 상에 형성된다.
도 9a 및 도 9b를 참조하면, 제1 및 제2 보호막(118,128)이 형성된 기판(101) 상에 공통 전극(124), 게이트 패드 상부 전극(156), 데이터 패드 상부 전극(166) 및 공통 패드 상부 전극(146)을 포함하는 제4 도전 패턴이 형성된다.
구체적으로, 제1 및 제2 보호막(118,128)이 형성된 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 제2 투명 도전층이 형성된다. 이어서, 제6 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 제2 투명 도전층이 패터닝됨으로써 공통 전극(124), 게이트 패드 상부 전극(156), 데이터 패드 상부 전극(166) 및 공통 패드 상부 전극(146)을 포함하는 제4 도전 패턴이 형성된다.
도 10은 본 발명의 제2 실시 예에 따른 박막트랜지스터 기판을 나타내는 평면도이며, 도 11은 도 10에서 선"Ⅲ-Ⅲ'"를 따라 절취한 박막트랜지스터 기판을 나타내는 단면도이다.
도 10 및 도 11에 도시된 박막트랜지스터 기판은 도 1 및 도 2에 도시된 박막트랜지스터 기판과 대비하여 쉴드 패턴(180)을 구비하는 것을 제외하고는 동일한 구성요소를 구비함으로써 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
쉴드 패턴(180)은 데이터 라인(104)과 공통 전극(124) 사이의 기판(101) 상에 게이트 라인(102)과 동일한 게이트 금속층으로 형성된다. 이러한 쉴드 패턴(180)은 제2 보호막(128)에 의해 러빙포와 접촉하지 못해 러빙되지 않은 영역의 배향막(도시하지 않음) 상에 정렬되는 액정층이 제대로 구동되지 않아 발생되는 빛샘을 차단한다.
이와 같은 쉴드 패턴(180)은 도 3a 및 도 3b에 도시된 게이트 라인(102)과 동일한 제조 방법을 통해 동시에 형성된다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
106 : 게이트 전극 108 : 소스 전극
110 : 드레인 전극 112 : 게이트 절연막
114 : 활성층 116 : 오믹 접촉층
118,128 : 보호막 122 : 화소 전극
124 : 공통 전극 126 : 공통 라인
150 : 게이트 패드 160 : 데이터 패드
180 : 쉴드 패턴

Claims (10)

  1. 게이트 절연막을 사이에 두고 서로 교차하게 형성되는 게이트 라인 및 데이터 라인과 접속된 박막트랜지스터를 기판 상에 형성하는 단계와;
    상기 게이트 라인 및 데이터 라인의 교차로 마련된 화소 영역에 상기 박막트랜지스터와 접속되는 화소 전극을 형성하는 단계와;
    상기 화소 전극과 대응하는 영역보다 상기 화소 전극과 대응하는 영역을 제외한 나머지 영역에서 두껍게 형성되는 보호막을 형성하는 단계와;
    상기 보호막 상에 상기 화소 전극과 프린지 필드를 이루는 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 보호막을 형성하는 단계는
    상기 화소 전극이 형성된 기판 전면 상에 제1 두께의 제1 보호막을 형성하는 단계와;
    상기 화소 전극과 대응하는 영역을 제외한 나머지 영역의 상기 제1 보호막 상에 제2 두께의 제2 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조 방법.
  3. 제 2 항에 있어서,
    상기 보호막을 형성하는 단계는
    상기 박막트랜지스터이 형성된 기판 상에 상기 제1 및 제2 보호막을 순차적으로 형성하는 단계와;
    상기 제2 보호막이 단차를 가지도록 슬릿 마스크 또는 반투과 마스크를 이용하여 상기 제2 보호막을 패터닝하는 단계와;
    상기 패터닝된 제2 보호막을 마스크로 이용하여 상기 게이트 절연막 및 상기 제1 보호막을 식각하는 단계와;
    상기 화소 전극과 대응하는 영역을 제외한 나머지 영역에 상기 제2 보호막이 잔존하도록 상기 제2 보호막을 에싱하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 제1 보호막은 질화실리콘 또는 산화실리콘을 포함하는 무기 절연 물질을 이용하여 3~4㎛의 두께로 형성되며, 제2 보호막은 포토 아크릴계 수지를 포함하는 유기 절연 물질을 이용하여 2~3㎛의 두께로 형성되는 것을 특징으로 하는 박막트랜지스터 기판의 제조 방법.
  5. 제 2 항에 있어서,
    상기 데이터 라인은 상기 제1 및 제2 보호막을 사이에 두고 상기 공통 전극과 중첩되는 것을 특징으로 하는 박막트랜지스터 기판.
  6. 제 1 항에 있어서,
    상기 데이터 라인과 상기 화소 전극 사이에 쉴드 패턴을 형성하는 단계를 추가로 포함하며,
    상기 쉴드 패턴은 상기 게이트 라인과 동일 재질로 동일 평면 상에 형성되는 것을 특징으로 하는 박막트랜지스터 기판의 제조 방법.
  7. 기판 상에 형성되는 게이트 라인과;
    게이트 라인과 교차하여 화소 영역을 마련하는 데이터 라인과;
    상기 게이트 라인 및 데이터 라인과 접속된 박막트랜지스터와;
    상기 박막트랜지스터와 접속되며 상기 화소 영역에 형성된 화소 전극과;
    상기 화소 전극과 프린지 필드를 형성하는 공통 전극과;
    상기 화소 전극과 대응하는 영역보다 상기 화소 전극과 대응하는 영역을 제외한 나머지 영역에서 두껍게 형성되는 보호막을 구비하는 것을 특징으로 하는 박막트랜지스터 기판.
  8. 제 7 항에 있어서,
    상기 보호막은
    상기 화소 전극 및 공통 전극 사이에 형성되는 제1 보호막과;
    상기 화소 전극과 대응하는 영역을 제외한 나머지 영역의 상기 제1 보호막 상에 형성되는 제2 보호막을 구비하며,
    상기 제1 보호막은 질화실리콘 또는 산화실리콘을 포함하는 무기 절연 물질을 이용하여 3~4㎛의 두께로 형성되며 제2 보호막은 아크릴계 수지를 포함하는 유기 절연 물질을 이용하여 2~3㎛의 두께로 형성되는 것을 특징으로 하는 박막트랜지스터 기판.
  9. 제 8 항에 있어서,
    상기 데이터 라인은 상기 제1 및 제2 보호막을 사이에 두고 상기 공통 전극과 중첩되는 것을 특징으로 하는 박막트랜지스터 기판.
  10. 제 8 항에 있어서,
    상기 데이터 라인과 상기 화소 전극 사이에 형성되며 상기 게이트 라인과 동일 재질로 동일 평면 상에 형성되는 쉴드 패턴을 추가로 구비하는 것을 특징으로 하는 박막트랜지스터 기판.
KR1020100113358A 2010-11-15 2010-11-15 박막트랜지스터 기판 및 그 제조 방법 KR101866388B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100113358A KR101866388B1 (ko) 2010-11-15 2010-11-15 박막트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100113358A KR101866388B1 (ko) 2010-11-15 2010-11-15 박막트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120051964A true KR20120051964A (ko) 2012-05-23
KR101866388B1 KR101866388B1 (ko) 2018-06-12

Family

ID=46268825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100113358A KR101866388B1 (ko) 2010-11-15 2010-11-15 박막트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101866388B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9354475B2 (en) 2014-03-14 2016-05-31 Samsung Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
US9853060B2 (en) 2014-10-31 2017-12-26 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007249100A (ja) * 2006-03-20 2007-09-27 Nec Lcd Technologies Ltd アクティブマトリクス基板及び液晶表示装置並びにその製造方法
KR20080062123A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 프린지 필드형 액정표시패널 및 그 제조 방법
KR20090090708A (ko) * 2008-02-22 2009-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007249100A (ja) * 2006-03-20 2007-09-27 Nec Lcd Technologies Ltd アクティブマトリクス基板及び液晶表示装置並びにその製造方法
KR20080062123A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 프린지 필드형 액정표시패널 및 그 제조 방법
KR20090090708A (ko) * 2008-02-22 2009-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9354475B2 (en) 2014-03-14 2016-05-31 Samsung Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
US9853060B2 (en) 2014-10-31 2017-12-26 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same

Also Published As

Publication number Publication date
KR101866388B1 (ko) 2018-06-12

Similar Documents

Publication Publication Date Title
US8890161B2 (en) Thin film transistor substrate and method for fabricating the same
US10083881B2 (en) Array substrate for display device and manufacturing method thereof
JP4755168B2 (ja) フリンジフィールド型液晶表示パネル及びその製造方法
KR101182322B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US7316944B2 (en) Fabricating method of a liquid crystal display device
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
KR101870986B1 (ko) 박막 트랜지스터 어레이 기판 제조방법
KR20130037514A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20070070806A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7894010B2 (en) Liquid crystal display panel and method for fabricating the same
US9564459B2 (en) Liquid crystal display panel and method for manufacturing liquid crystal display panel
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
KR101320651B1 (ko) 수평 전계 인가형 액정표시패널의 제조방법
KR20120138898A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070068037A (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조 방법
KR101172048B1 (ko) 액정 표시패널 및 그 제조방법
KR100679100B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR101866388B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20090073687A (ko) 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법
KR20080057921A (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조방법
KR102028982B1 (ko) 액정 표시 패널 및 그 제조 방법
KR20120056469A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20110026787A (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법
KR101136207B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR101149939B1 (ko) 박막 트랜지스터 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant