KR20070119075A - 연질 회로 기판 - Google Patents

연질 회로 기판 Download PDF

Info

Publication number
KR20070119075A
KR20070119075A KR1020077025806A KR20077025806A KR20070119075A KR 20070119075 A KR20070119075 A KR 20070119075A KR 1020077025806 A KR1020077025806 A KR 1020077025806A KR 20077025806 A KR20077025806 A KR 20077025806A KR 20070119075 A KR20070119075 A KR 20070119075A
Authority
KR
South Korea
Prior art keywords
metal
tie layer
layer
oxides
circuit board
Prior art date
Application number
KR1020077025806A
Other languages
English (en)
Inventor
리 핑 왕
시아오 동 왕
지안 시아 가오
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20070119075A publication Critical patent/KR20070119075A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 이후에 적용되는 금속과의 후속 공융 결합을 위한 것으로서, 회로 기판을 제공하기 위한 것이거나 또는 그의 예비 전구물로서의, 기판에 관한 것이다. 회로 기판은 유전성 필름 및 필름 상의 금속 산화물 또는 산화물들의 층을 포함한다. 금속 산화물 층은 산화물의 산소를 제공하기 위한 하나 이상의 반응성 기체 성분을 제외하고는 불활성인 대기의 존재 하에서 필름 표면 상에 금속 산화물 또는 산화물들의 금속을 스퍼터링함으로써 형성된다.

Description

연질 회로 기판 {FLEXIBLE CIRCUIT SUBSTRATE}
본 발명은 연질 회로 기판에 관한 것으로서, 더 구체적으로는 타이(tie) 층 구조를 포함하는 무접착제 연질 회로 기판 및 그의 제조 공정에 관한 것이나, 이에 제한되는 것은 아니다.
전자 산업이 더 얇고, 가벼우며, 연질이며 기능적으로 더 집적된 제품을 지향하게 되면서, 칩-온-플렉스(chip-on-flex) (COF)와 같이 특정 진보된 분야를 위한 미세 피치(fine pitch) 연질 회로에 대한 요구가 증가하고 있다.
무접착제 연질 회로 기판이 고성능 연질 회로 제조에 광범위하게 사용되고 있다. 이들은 보통 하기 3가지 방법 중 어느 하나에 의해 생산된다:
(1) 구리 호일상에 액체 폴리이미드를 캐스트(cast),
(2) 구리 호일을 폴리이미드 기판과 고온 라미네이션, 및
(3) 폴리이미드 필름상에 금속을 진공 침착한 후, 이어지는 전기도금 기술.
전기도금 기술과 조합된 진공 침착은 더 미세한 피치 분야를 위한 이러한 방법들 중 가장 유망한 것이었다. 그 제조 공정은 부가적(additive) 연질 회로 제조 공정 (즉, 레지스트에 의해 한정된 패턴에 전기도금함으로써 회로 트레이스(trace)가 형성되는 것) 및 제거적(subtractive) 연질 회로 제조 공정 (즉, 레지스트 패턴 에 의해 한정된 노출 영역을 에칭하여 제거함으로써 회로 트레이스가 형성되는 것) 모두에 매우 적합하다.
진공 침착 및 이어지는 전기도금 기술에 의해 제조되는 연질 회로 기판은 미국 특허 6,171,714호; 5,112,462호; 및 5,480,730호에 개시되어 있다. 생산 공정은 보통 중합체 필름의 플라즈마 처리로 시작된다. 금속 타이 층은 불활성 대기에서의 진공 스퍼터링(sputtering) 또는 진공 증발에 의해 침착된다. 타이 층은 크롬 (Cr), 니켈 (Ni), 코발트 (Co), 몰리브덴 (Mo) 등, 또는 이들의 관련 합금을 포함하는 단일 층, 이중 층 또는 다중 층일 수 있다. 타이 층의 두께는 수백 옹스트롬만큼 두껍거나 수 옹스트롬만큼 얇을 수 있다. 다음에, 원하는 두께로 구리를 전기도금하는 것이 가능하도록 충분한 전기 전도성을 제공하기 위하여, 약 수십 나노미터 내지 2 마이크로미터의 구리 시드(seed) 층이 진공 침착 공정에 의해 타이 층에 적용된다.
연질 회로는 보통 부가, 반-부가 또는 제거 공정을 사용하여 제조된다. 부가 및 제거 공정 모두에 있어서, 구리 트레이스를 격리하기 위해서는 구리 패턴들 사이의 모든 타이 층을 제거할 필요가 있다. 예컨대 COF 조립체와 같은 특정 분야에서 필요로 하는 바와 같이, Sn 또는 Ni/Au와 같은 마감 도금이 회로 트레이스 상에 코팅될 수 있다.
공융 결합(eutectic bonding)이, 특히 점점 더 미세해지는 피치의 반도체 칩 및 주석 도금 연질 회로의 조립에 있어서, 인기 있는 COF 조립 기술 중 하나였다. 이 기술에서는, 주석과 금의 범프(bump)를 접촉시키고 Sn/Au 공융점 온도 이상으로 가열한 후 Sn/Au 공융 합금을 형성시킴으로써 연질 회로의 IC 칩과의 결합이 달성된다. 우수한 결합의 질을 보장하기 위해서는 결합 파라미터 (결합기(bonder) 단계 온도, 툴(tool) 온도, 결합력 등)의 적절한 선택이 중요하다.
연질 회로의 공융 결합에서 발생하는 일반적인 결점에는 트레이스 부상(trace lifting), 및 도 1과 도 2에 도시된 바와 같은 금 범프 (2) 가장자리에서의 PI/Cu 인터페이스 탈층 (1)이 포함된다. 트레이스 부상 문제를 제거하기 위해서는 상대적으로 높은 결합 온도와 결합력이 유용하지만, 이것은 PI/Cu 인터페이스 탈층 (1)을 더 악화시킨다. 실제로, 연질 기판을 스퍼터링함으로써 제조된 일부 연질 회로는 작은 결합 공정 윈도우(process window)를 가진다.
상대적으로 넓은 공융 결합 공정 윈도우를 가지며 PI/Cu 인터페이스 탈층의 심각성이 감소된 연질 회로 제공의 필요성이 있다.
따라서, 본 발명의 적어도 일 구현예의 목적은, 결합 공정 동안의 PI/Cu 인터페이스 탈층을 방지하거나 적어도 감소시키는 연질 회로 기판을 제공하는 것; 또는
연질 회로 기판의 열 노화(thermal aging) 후 박리 강도 유지성(retention)이 향상된 연질 회로 기판을 제공하는 것이다.
<발명의 개요>
제1 양태에서 본 발명은, 회로 기판을 제공하기 위하여 또는 그의 예비 전구물로서, 이후에 적용되는 금속과의 후속 공융 결합을 위한 기판을 제공하며, 상기 기판은 유전성 필름 및 필름 상의 금속 산화물 또는 산화물들의 층을 포함하고, 여 기서 금속 산화물 층은 산화물의 산소를 제공하기 위한 하나 이상의 반응성 기체 성분을 제외하고는 불활성인 대기의 존재 하에서 필름 표면 상에 금속 산화물 또는 산화물들의 금속을 스퍼터링함으로써 형성된다.
추가 양태에서 본 발명은, 회로 기판을 제공하기 위하여 또는 그의 예비 전구물로서, 이후에 적용되는 금속과의 후속 공융 결합을 위한 기판을 제공하며, 상기 기판은
(1) 유전성 필름;
(2) 상기 유전성 필름 상의 금속 산화물 또는 금속 합금 산화물들을 포함하는 타이 층; 및
(3) 상기 타이 층 상에 트레이스를 형성하는 금속 또는 금속들의 층
을 포함하고, 여기서 금속 산화물 층은 산화물의 산소를 제공하기 위한 하나 이상의 반응성 기체 성분을 제외하고는 불활성인 대기의 존재 하에서 필름 표면 상에 금속 산화물 또는 산화물들의 금속을 스퍼터링함으로써 형성된다.
추가 양태에서 본 발명은, 회로를 제공하며, 상기 회로는
(1) 유전성 필름;
(2) 상기 유전성 필름 상의 금속 또는 금속들의 산화물 또는 산화물들을 포함하는 타이 층;
(3) 상기 타이 층 상에 트레이스를 형성하는 금속 또는 금속들의 층; 및
(4) 금속 트레이스 상에 존재하는 주석 또는 주석 합금의 층
으로 구성되며, 여기서 산화물 층은 산화물의 산소를 제공하기 위한 하나 이 상의 반응성 기체 성분을 제외하고는 불활성인 대기의 존재 하에서 필름 표면 상에 산화물 또는 산화물들의 금속을 스퍼터링함으로써 형성된다.
추가 양태에서 본 발명은, 회로 기판을 제공하기 위하여 또는 그의 예비 전구물로서, 이후에 적용되는 금속과의 후속 공융 결합을 위한 기판을 제공하며, 상기 기판은 유전성 필름 층과 금속 층 사이에 삽입된 금속 산화물 타이 층을 포함하고, 여기서 금속 산화물 타이 층은 반응성 기체를 추가적으로 함유하는 실질적으로 불활성인 대기에서 유전성 필름 층 상에 금속을 스퍼터링함으로써 형성된다.
추가 양태에서 본 발명은,
- 금속 또는 금속들에 산소를 제공하기 위한 하나 이상의 반응성 기체를 제외하고는 불활성인 대기에서 금속을 스퍼터링하고, 이에 따라 유전성 필름의 표면 상에 금속 또는 금속들의 산화물 또는 산화물들의 '타이 층'을 침착하는 단계
를 포함하는, 회로 기판을 제공하기 위하여 또는 그의 예비 전구물로서의, 이후에 적용되는 금속과의 후속 공융 결합을 위한 기판의 생산 공정을 제공한다.
추가 양태에서 본 발명은,
- 금속 또는 금속들에 산소를 제공하기 위한 하나 이상의 반응성 기체를 제외하고는 불활성인 대기에서 금속을 스퍼터링하고, 이에 따라 유전성 필름의 표면 상에 금속의 산화물 또는 산화물들의 '타이 층'을 침착하는 단계; 및
- 타이 층 상에 금속 층을 침착하는 단계
를 포함하는, 회로 기판을 제공하기 위하여 또는 그의 예비 전구물로서의, 이후에 적용되는 금속과의 후속 공융 결합을 위한 기판의 생산 공정을 제공한다.
추가 양태에서 본 발명은,
- 금속에 산소를 제공하기 위한 하나 이상의 반응성 기체를 제외하고는 불활성인 대기에서 금속을 스퍼터링하고, 이에 따라 유전성 필름의 표면 상에 금속의 산화물 또는 산화물들의 '타이 층'을 침착하는 단계;
- 타이 층 상에 금속 층을 침착하는 단계; 및
- 상기 금속 층에 전자적 상호연결 소자(electronic interconnecting device)를 결합시키는 단계
를 포함하는, 회로 기판을 제공하기 위하여 또는 그의 예비 전구물로서의, 이후에 적용되는 금속과의 후속 공융 결합을 위한 기판의 생산 공정을 제공한다.
바람직하게는, 금속 또는 금속들의 층은 패턴화되어 트레이스를 형성하며, 상기 패턴화는 부가, 반-부가 또는 제거 공정 중 어느 것에 의해 수행되어 트레이스를 형성할 수 있다.
바람직하게는, 타이 층은 금속 또는 금속들의 트레이스와 상응하게 패턴화됨으로써 유전성 필름을 노출시킨다.
바람직하게는, 상기 금속 또는 금속들의 트레이스는 공융 결합에 의해 IC 칩, PCB (인쇄 회로 기판) 등과 같은 전자적 상호연결 소자에 결합된다.
바람직하게는, 전자적 상호연결 소자와 금속 또는 금속들의 층 간의 상기 결합은 공융 결합이다. 공융 결합은 주석과 금의 혼합물을 포함할 수 있다.
칩은 금 범프를 갖는 IC 칩일 수 있다. 바람직하게는, 주석은 상기 금속 또는 금속들의 트레이스에 도금된다. 바람직하게는, 공융 결합은 트레이스 상의 도 금된 주석과 IC 칩 상의 금 범프 사이에 형성된다.
유전성 필름은 일본 도쿄의 우베 인더스트리즈, 엘티디.(Ube Industries, Ltd.) 사로부터 유필렉스(UPILEX)라는 상표명 하에; 텍사스 파사데나(Pasadena, Texas) (미국)의 카네카 하이-테크 머티어리얼즈, 인크.(Kaneka High-Tech Materials, Inc.) 사로부터 아피칼(APICAL)이라는 상표명 하에; 그리고, 오하이오 서클빌(Circleville, Ohio) (미국)의 듀폰 하이 퍼포먼스 머티어리얼즈(DuPont High Performance Materials) 사로부터 캅톤(KAPTON) E, 캅톤 EN, 캅톤 H 및 캅톤 V를 포함하는 캅톤이라는 상표명 하에 구입가능한 것들을 포함하여, 모든 적합한 폴리이미드일 수 있으나, 이에 제한되는 것은 아니다. 버지니아 호프웰(Hopewell, Virginia) (미국)의 듀폰 타이진 필름즈(DuPont Tiejin Films) 사로부터 각각 마일라(MYLAR) 및 테오넥스(TEONEX)라는 상표명 하에 구입가능한 폴리(에틸렌 테레프탈레이트) (PET), 폴리(에틸렌 나프탈레이트) (PEN), 매사츄세스 피츠필드(Pittsfield, Massachusetts) (미국)의 제너럴 일렉트릭 플라스틱스(General Electric Plastics) 사로부터 각각 렉산(LEXAN) 및 울템(ULTEM)이라는 상표명 하에 구입가능한 폴리카보네이트 및 폴리에테르이미드 (PEI), 랭커셔(Lancashire) (영국)의 빅트렉스 폴리머(Victrex Polymer) 사로부터 피이크(PEEK)라는 상표명 하에 구입가능한 폴리에테르에테르케톤 등과 같은 다른 중합체가 사용될 수 있다. 바람직하게는, 필름은 폴리이미드이다. 바람직하게는, 유전성 필름은 연질이다.
불활성 대기는 다른 무엇보다도 아르곤, 네온, 및 질소일 수 있다. 바람직하게는, 불활성 대기는 아르곤이다.
반응성 기체는 산소를 공급하여 금속 산화물 또는 금속 산화물들을 형성할 수 있다. 바람직하게는 반응성 기체는 산소이다. 다른 적합한 반응성 기체에는 다른 무엇보다도 아산화 질소, 이산화 질소, 오산화 이질소, 사산화 이질소가 포함된다.
금속 층은 다른 무엇보다도 전기침착, 무전해 침착, 스퍼터링, 증발에 의해 타이 층 상에 침착될 수 있다.
금속 산화물 층의 금속 성분은 니켈, 크롬, 코발트, 몰리브덴, 구리 및 그의 합금일 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는, 금속 산화물 층의 금속 성분은 니켈을 함유한다.
금속 층에 적합한 물질에는 구리, 알루미늄, 은, 금 또는 이들의 합금이 포함되나, 이에 제한되는 것은 아니다.
본 명세서 및 청구항 세트에서 사용된 '포함하는'이라는 용어는 "일부 이상이 ~로 구성되는"을 의미하는 것으로서, 다시 말하자면 이 용어를 포함하는 독립 청구항을 해석함에 있어, 각 청구항에서 이 용어의 뒤에 오는 특징은 존재할 필요가 있으나 다른 특징 역시 존재할 수 있을 것이다.
다르게 언급되지 않는 한, '금속'이라는 용어는 하나 이상의 금속 또는 금속 합금을 포괄하고자 하는 것이다.
본 발명이 관련된 업계의 숙련자라면, 첨부된 청구항에서 규정한 본 발명의 범주로부터 벗어나지 않으면서 본 발명 구성상 및 광범위하게 상이한 구현예 및 적용분야의 다양한 변경이 자명할 것이다. 본원의 개시 및 기재는 순전히 예시적인 것으로서, 어떤 의미에서도 제한하고자 하는 것은 아니다.
정의
명세서 중 다음의 용어가 사용되는 경우 이들은 하기의 의미를 가진다:
'트레이스' - 전자 부품 사이에 전기가 흐르도록 해주는 인쇄 회로 기판 (PCB) 상의 금속 연결부
'피치' - 2개의 인접 트레이스의 중앙선 사이의 거리
'트레이스 부상' - 결합 후 박리 시험 동안 다이(die) 범프로부터의 트레이스의 분리
첨부된 도면 상의 도를 참조하여 본 발명이 더 기술되는 바, 여기서:
도 1은 공융 결합 후 폴리이미드 (PI) 필름 측에서 본 PI/Cu 인터페이스 탈층 (1)의 평면도이며;
도 2는 PI/Cu 인터페이스 탈층 (1)의 트레이스 방향에 따른 단면도이다.
기판 및 연질 회로를 제조함에 있어, 타이 층의 조성이 이어지는 결합 및 PI/Cu 인터페이스 탈층 성능에 지배적인 영향을 미친다는 것을 발견하였다.
본 발명의 일 구현예에 따르면, NiCrOx 타이 층은 공융 결합시 비슷한 타이 층 두께를 가지는 보통의 니켈-크롬 타이 층보다 PI/Cu 인터페이스 탈층에 대하여 실질적으로 향상된 저항성을 가지는 연질 회로를 제공할 수 있다. NiCrOx 타이 층이 NiCr 타이 층에 비해 공융 결합시 PI/Cu 인터페이스 탈층을 현저하게 감소시킨다는 것이 발견된 것이다.
산화물 타이 층의 두께가 결합 및 PI/Cu 인터페이스 탈층 성능에 영향을 줄 수 있다는 것도 발견되었다. 타이 층의 적합한 두께는 다양한 요인에 달려 있지만, 13 옹스트롬 이상의 두께가 유리한 결과를 제공한다는 것이 발견되었다. 바람직하게는, 타이 층 두께는 약 13 옹스트롬 내지 약 300 옹스트롬이다. 타이 층 두께는 타이 층을 15 ％ 왕수(aqua regia)에 용해시킨 후 ICP (유도 커플링 플라즈마 원자 방출 스펙트럼(Inductively Coupled Plasma Atomic Emission Spectrum))으로 시험함으로써 평가되었는데, 여기서 원소 농도로부터 두께로의 전환은 고체 물질의 밀도에 근거한다.
여기에서, NiCrOx는 타이 층의 니켈 (Ni), 크롬 (Cr) 및 산소 (O) 원소의 모든 가능한 화학양론을 대표한다. 다양한 산화 정도의 NiCr 합금, 또는 NixOy, CrxOy, Ni 및/또는 Cr의 임의의 유형의 혼합물도 포함된다. 어떤 특정의 이론에 얽매이고자 하는 것은 아니나, 타이 층 내 산소의 공융 결합시 PI/Cu 인터페이스 탈층 내성에 미치는 효과는 니켈 합금을 함유하는 이중 타이 층 및 경사(gradual) 타이 층을 포함하여 니켈 함금을 함유하는 모든 타이 층에 적용가능할 것으로 믿어진다.
일 구현예에서, 본 발명은 NiCrOx 타이 층을 가지는 연질 기판의 제조 공정, 구체적으로 폴리이미드 (PI) 필름과 같은 중합체 상에 롤-투-롤(roll-to-roll) 형태로 NiCrOx 타이 층을 침착하는 방법을 제공한다. 이 방법은 아르곤과 산소의 혼합물을 함유하는 대기에서 NiCr 합금 타겟(target) (중량 기준 80 ％ Ni, 20 ％ Cr)으로부터 반응성 스퍼터링함으로써 NiCrOx 타이 층을 침착한다. 스퍼터(sputter)에 도입되는 산소 흐름/아르곤 흐름의 비는 1 ％ 내지 50 ％ 일 수 있다. 타이 층은 거기에 접착된 구리 시드 층을 가진다. 구리 시드 층은 약 100 nm 내지 1000 nm의 두께를 가진다. 구리 층은 1 ㎛ 내지 80 ㎛ 두께로 더 도금될 수 있다.
NiCrOx 타이 층을 가지는 연질 회로 기판이 열 노화 후 향상된 박리 강도 유지성을 나타낸다는 것도 발견하였다. 예를 들어, 10 ％의 O2/Ar 흐름 비를 가지는 대기에서 스퍼터링함으로써 형성된 NiCrOx 타이 층 두께 40 옹스트롬의 기판은, 250 ℃에서 60분 동안의 열적 가열 후, NiCr 타이 층을 가지는 기판에 비해 인치당 2.99 파운드 (lb/in)의 더 높은 박리 강도 유지성을 가지는데, 후자의 타이 층은 순수 아르곤 만의 대기에서 스퍼터링함으로써 형성된 것이다. NiCrOx 두께 및 스퍼터링 기체 산소 함량의 증가에 따라 열 노화 후 박리 강도 유지성이 증가하는 것이 일반적인 경향으로써, 스퍼터링 기체의 산소 함량 증가에 의한 지대한 영향이 관찰되었다.
상이한 타이 층 구성 및 침착 공정들이 광범위하게 알려져 있고, 후속의 부가적 또는 제거적 회로 제조 공정 중 어느 것이 사용되는가에 무관하게, 연질 회로 기판의 제조를 위한, 특히 공융 결합 기술에 의해 결합되는 주석 도금 연질 회로의 제조를 위해 사용된다.
회로는 제거적, 부가적-제거적, 및 반-부가적과 같은 수많은 적합한 방법에 의해 제조될 수 있다.
전형적인 제거적 회로-제조 공정에서는, 먼저 유전성 기판이 제공된다. 유전성 기판은, 예컨대 폴리에스테르, 폴리이미드, 액정 중합체, 폴리비닐 클로라이드, 아크릴레이트, 폴리카보네이트, 또는 폴리올레핀으로 제조된 통상 약 10 ㎛ 내지 약 600 ㎛ 두께의 중합체 필름일 수 있다. 본 발명의 타이 층이 침착된 후, 증발 또는 스퍼터링과 같은 알려진 방법에 의해 전도성 층이 침착될 수 있다. 임의로, 침착된 전도성 층(들)은 공지의 전기도금 또는 무전해 도금 공정에 의해 원하는 두께로 추가로 도금될 수 있다.
전도성 층은 사진석판술(photolithography)을 비롯한 수많은 잘 알려진 방법에 의해 패턴화될 수 있다. 사진석판술이 사용되는 경우, 다음에, 수성 또는 용매 기반일 수 있으며 네거티브 또는 포지티브 포토레지스트일 수 있는 포토레지스트가, 고온 롤러를 이용하는 표준 적층 기술 또는 다수의 코팅 기술 (예, 나이프(knife) 코팅, 다이 코팅, 그라비아(gravure) 롤 코팅 등)을 사용하여 유전성 기판의 적어도 금속-코팅된 면 상에 적층되거나 또는 코팅된다. 포토레지스트의 두께는 약 1 ㎛ 내지 약 50 ㎛ 이다. 다음에, 포토레지스는 마스크 또는 포토툴(phototool)을 통하여 자외선 등에 노출됨으로써 레지스트의 노출된 부분이 가교결합된다. 다음에, 원하는 패턴이 얻어질 때까지 포토레지스트의 노출되지 않은 부분이 적절한 용매로 현상된다. 네거티브 포토레지스트에 있어서, 노출된 부분은 가교결합되며, 포토레지스트의 노출되지 않은 부분은 다음에 적절한 용매로 현상된다.
전도성 층의 노출된 부분은 적절한 에칭제를 사용하여 에칭 제거된다. 다음에, 타이 층의 노출된 부분이 적합한 에칭제로 에칭 제거된다. 남아 있는 (노출되지 않은) 전도성 금속 층은 바람직하게는 약 5 nm 내지 약 200 ㎛의 최종 두께를 가진다. 다음에, 가교결합된 레지스트는 적합한 용액 내에서 라미네이트로부터 벗겨진다.
필요에 따라, 유전성 필름은 에칭되어 기판에 특징부(feature)를 형성할 수 있다. 다음에 보호코팅의 적용 및 추가적인 도금과 같은 후속 가공 단계가 수행될 수 있다.
회로 부분을 형성하는 또 다른 가능한 방법은 반-부가적 도금으로서 하기의 통상적 단계 절차를 이용할 것이다:
유전성 기판은 본 발명의 타이 층으로 코팅될 수 있다. 다음에, 진공 스퍼터링 또는 증발 기술을 사용하여 제1 전도성 박층이 침착될 수 있다. 유전성 기판과 전도성 층의 물질 및 두께는 앞의 문단에서 기술한 바와 같을 수 있다.
전도성 층은 상기 제거적 회로-제조 공정에서 기술한 것과 동일한 방식으로 패턴화될 수 있다. 다음에, 표준 전기도금 또는 무전해 도금 방법을 사용하여 약 5 nm 내지 약 50 ㎛ 범위의 원하는 회로 두께가 달성될 때까지 전도성 층(들)의 처음에 노출된 부분이 더 도금될 수 있다.
다음에, 레지스트의 가교-결합된 노출 부분이 벗겨져 제거된다. 이어서, 제1 전도성 박층(들)의 노출된 부분이 유전성 기판에 해를 끼치지 않는 에칭제로 에칭된다. 타이 층의 노출된 부분이 제거되어야 할 경우, 이것은 적절한 에칭제로 제거될 수 있다.
필요에 따라, 유전성 필름은 에칭되어 기판에 특징부를 형성할 수 있다. 다음에 보호코팅의 적용 및 추가적인 도금과 같은 후속 가공 단계가 수행될 수 있다.
회로 부분을 형성하는 또 다른 가능한 방법은 제거-부가적 방법으로 일컬어지는 제거적 도금 및 부가적 도금의 조합으로서, 하기의 통상적 단계 절차를 이용할 것이다:
유전성 기판은 본 발명의 타이 층으로 코팅될 수 있다. 다음에, 진공 스퍼터링 또는 증발 기술을 사용하여 제1 전도성 박층이 침착될 수 있다. 유전성 기판과 전도성 층의 물질 및 두께는 앞의 문단에서 기술한 바와 같을 수 있다.
전도성 층은 상기한 바와 같은 사진석판술을 포함하는 수많은 잘 알려진 방법에 의해 패턴화될 수 있다. 포토레지스트가 원하는 전도성 층 패턴의 포지티브 패턴을 형성하는 경우, 노출된 전도성 물질은 통상 적합한 에칭제를 사용하여 에칭 제거된다. 다음에, 타이 층이 적합한 에칭제로 에칭된다. 남아 있는 (노출되지 않은) 전도성 층은 바람직하게는 약 5 nm 내지 약 200 ㎛의 최종 두께를 가진다. 다음에, 레지스트의 노출된 (가교결합된) 부분이 벗겨진다.
필요에 따라, 유전성 필름은 에칭되어 기판에 특징부를 형성할 수 있다. 다음에 보호코팅의 적용 및 추가적인 도금과 같은 후속 가공 단계가 수행될 수 있다.
이제 하기의 비-제한적인 실험 부문을 참조하여 본 발명이 더 상세하게 기술될 것이다.
실험
본 연구에서 사용된 필름은 캅톤 E 폴리이미드에 촛점을 맞출 것이나, 본 발명은 다른 유형의 폴리이미드 (PI) 및 심지어 다른 중합체 기판에도 적용될 수 있다.
비교실시예 1-4:
하기의 단계들을 포함하는 생산 스퍼터법(production sputter method)을 사용하여 서로 다른 수준의 NiCr 타이 층 두께 (표 1 참조)를 갖는 업계에 알려진 대로의 연질 회로 기판 세트가 제조되었다.
(1) 듀폰 사의 폴리이미드 필름 캅톤 1.5E를 진공 챔버에서 200-400 ℃로 5-30초 동안 가열하여 필름으로부터 물을 제거하였다.
(2) 실시예 1에서는, 스퍼터링 공정에 의해 10 옹스트롬 두께의 NiCr 합금 타이 층이 침착되었다. 스퍼터링 조건: 챔버 압력 2-10 mTorr; 스퍼터링 출력 1.76 kW 및 스퍼터링 체류 시간(dwell time) 1.5초. 아르곤 기체 흐름은 실험의 모든 스퍼터링 조건에서 450 sccm으로 고정되었다.
실시예 2, 3 및 4를 위한 서로 다른 타이 층 두께의 침착은 스퍼터링 출력과 스퍼터링 체류 시간을 변화시킴으로써 실현되었다.
(3) 3 내지 5 mTorr에서 NiCr 타이 층 상에 200 nm 두께의 시드 구리 층이 스퍼터링되었다.
(4) 스퍼터링된 구리 층 상에 2.3 ㎛ 두께의 새로운 구리 박층이 전기도금되었다.
다음에, 서로 다른 타이 층 두께의 기판들을 사용하여 부가적 공정으로 40-50 ㎛ 피치의 디자인을 갖는 연질 회로가 생산되었다. 총 두께/순수 주석 두께 0.51 ㎛/0.21 ㎛의 주석 층이 회로 상에 도금되었다.
모든 연질 회로의 결합에 TAB (테이프 자동 결합기(Tape Automation Bonder)) 결합기 (쉬바우라(Shibaura)-TTI810)가 이용되었다. PI/Cu 인터페이스 탈층 반응에 대한 서로 다른 NiCr 타이 층 두께의 영향을 차별화하기 위한 목적으로 공격적인 결합 조건 (단계 온도 490 ℃, 툴 온도 220 ℃, 힘 220 N 및 120 ㎛ 형성)이 선택되었다.
결합된 회로의 PI/Cu 탈층 수준은 구리 트레이스의 너비를 따르는 Sn-Au 공융 침투율/피복률(coverage percentage)에 따라 정량되었다. PI/Cu 탈층 반응의 타이 층 조건과의 관계를 표 1에 나타내었다. 본 NiCr 기판들에서는 100 ％ 부근의 PI/Cu 인터페이스 탈층이 발생하였음을 볼 수 있다.
표 1
실시예 타이 층 물질 스퍼터링 기체 타이 층 두께 트레이스를 따르는 PI/Cu 인터페이스 탈층률
C1 NiCr Ar 10 Å 100 ％
C2 NiCr Ar 15 Å 98 ％
C3 NiCr Ar 17 Å 100 ％
C4 NiCr Ar 20 Å 98 ％
실시예 5-9:
본 발명의 바람직한 일 구현예의 실시예는, 표 2에 열거된 바와 같이 3가지 서로 다른 O2/Ar 흐름 비 (1 ％, 5.5 ％ 및 10 ％)의 대기 하에서 스퍼터링된 서로 다른 타이 층 두께 (표 2 참조)를 가지는 5가지 NiCrOx 침착 조건의 연질 회로 기판 세트를 형성하는 것을 포함한다.
본 5가지 NiCrOx 기판을 생산하는 모든 공정은 타이 층 스퍼터링 공정을 제외하고는 비교실시예 1-4에서 사용된 것과 동일하다. 실시예 5에서는, O2/Ar 비 1 ％에서의 스퍼터링 공정에 의해 두께 13 옹스트롬의 NiCrOx 타이 층이 침착되었다. 스퍼터링 조건: 챔버 압력 2-10 mTorr; 스퍼터링 출력 2.35 kW 및 스퍼터링 체류 시간 1.5초.
실시예 6, 7, 8 및 9의 경우 서로 다른 NiCrOx 타이 층 두께의 침착은 스퍼터링 출력 (2.0-10.0 kW), 스퍼터링 체류 시간 (1.0-5.0 초) 및 O2/Ar 비 (1 ％, 5.5 ％ 및 10 ％)를 변화시킴으로써 실현되었다.
표 2
실시예 타이 층 물질 스퍼터링 동안의 O2/Ar 흐름 비 타이 층 두께 트레이스를 따르는 인터페이스 탈층률
5 NiCrOx 1 ％ 13 Å 28 ％
6 NiCrOx 10 ％ 23 Å 34 ％
7 NiCrOx 5.5 ％ 24 Å 15 ％
8 NiCrOx 1 ％ 29 Å 21 ％
9 NiCrOx 10 ％ 40 Å 8 ％
회로 제조 공정 및 결합 조건은 실시예 1-4의 것들과 동일하였다. 결합 결과를 표 2에 나타내었다. NiCrOx 타이 층을 사용함으로써, PI/Cu 인터페이스 탈층이 40 ％ 미만의 수준으로 현저하게 감소될 수 있었다. 10 ％의 O2/Ar 흐름 비 하에서 스퍼터링된 40 옹스트롬 두께의 NiCrOx 타이 층이 가장 낮은 PI/Cu 인터페이스 탈층을 제공하였으며 10 ％ 미만이었다.
비교실시예 10-13 및 실시예 14-18
NiCr 및 NiCrOx에 대한 다양한 타이 층 두께의 비교실시예 10-13 및 실시예 14-18 기판 (표 3에 열거)이 각각 비교실시예 1-4 및 실시예 5-9에서와 같이 제조되었다. 25 마이크로미터 두께로 구리 층을 더 전기도금한 다음, 제거적 공정을 사용하여 모든 기판에 대한 기판 박리(peel) 시험 시편을 제조하였다. 일리노이 노스브룩 샌더스 로드 2215(2215 Sanders Road, Northbrook, Illinois) (미국)의 더 인스티튜트 포 인터커넥팅 앤드 패키징 일렉트로닉 서킷츠(The Institute for Interconnecting and Packaging Electronic Circuits)로부터의 IPC-TM-650 표준에 따라 90°에서 모든 시편을 박리하였다. 최초 박리 강도와 250 ℃에서 60분 동안 가열한 후의 박리 강도를 역시 표 3에 열거하였다.
타이 층 조건 (즉, 타이 층 두께, NiCr 또는 NiCrOx 및 산소 함량)이 최초 박리 강도에는 현저한 효과를 미치지 않는다는 것을 볼 수 있다. 그러나, 이것은 열 노화 후 박리 강도 유지성에 현저한 효과를 미친다. 더 높은 산소 함량 (즉 10 ％ O2)의 NiCrOx는 현저하게 향상된 박리 강도 유지성을 갖는다. 박리 강도 유지성에 대한 타이 층 두께의 효과는 산소 함량의 효과보다 덜 하였다. 250 ℃에서 60분 동안의 열 노화 후, O2/Ar 비 10 ％의 대기에서 스퍼터링된 40 옹스트롬 두께의 NiCrOx 타이 층은 인치당 2.99 파운드 (lb/in)의 상대적으로 더 높은 박리 강도 유지성을 갖는다.
앞의 개시 중 원소 또는 정수가 알려진 등가물을 가지는 것으로 참조된 경우라면, 그 등가물은 그것이 개별적으로 제시된 것처럼 포함되는 것이다.
본 발명이 실시예 방식으로 그리고 특정 구현예를 참조하여 개시되었다 할지라도, 본 발명의 영역 또는 기술사상으로부터 벗어나지 않고도 변형 및/또는 개선이 이루어질 수 있음이 이해되어야 한다.
표 3
실시예 타이 층 물질 스퍼터링 동안의 O2/Ar 비 타이 층 두께 최초 박리 강도 (lb/in) 열 노화 박리 강도 (lb/in)
C10 NiCr Ar 단독 15 Å 6.90 1.47
C11 NiCr Ar 단독 17 Å 6.45 1.41
C12 NiCr Ar 단독 20 Å 6.55 1.39
C13 NiCr Ar 단독 34 Å 6.69 1.74
14 NiCrOx 1 ％ 13 Å 6.75 2.21
15 NiCrOx 10 ％ 23 Å 6.30 2.79
16 NiCrOx 5.5 ％ 24 Å 6.68 2.62
17 NiCrOx 1 ％ 29 Å 6.77 1.80
18 NiCrOx 10 ％ 40 Å 6.89 2.99

Claims (11)

  1. (a) 유전성 필름; 및
    (b) 필름 상의 금속 또는 금속들의 산화물 또는 산화물들의 타이 층
    을 포함하며, 여기서 금속 산화물 층은 산화물 또는 산화물들의 산소를 제공하기 위한 하나 이상의 반응성 기체 성분을 제외하고는 불활성인 대기의 존재 하에서 필름 표면 상에 산화물 또는 산화물들의 금속 또는 금속들을 스퍼터링함으로써 형성되는 것인, 이후에 적용되는 금속과의 후속 공융 결합을 위한 것으로서, 회로 기판을 제공하기 위한 것이거나 또는 그의 예비 전구물로서의 전구물 기판.
  2. (a) 유전성 필름;
    (b) 상기 유전성 필름 상의 금속 또는 금속들의 산화물 또는 산화물들을 포함하는 타이 층; 및
    (c) 상기 타이 층 상의 금속 또는 금속들의 층
    을 포함하며, 여기서 금속 산화물 층은 산화물 또는 산화물들의 산소를 제공하기 위한 하나 이상의 반응성 기체 성분을 제외하고는 불활성인 대기의 존재 하에서 필름 표면 상에 산화물 또는 산화물들의 금속 또는 금속들을 스퍼터링함으로써 형성되는 것인, 회로 기판.
  3. 제 2항에 있어서, 타이 층이 기판의 일면 이상에 연속적으로 분포되는 회로 기판.
  4. 제 2항에 있어서, 타이 층이 금속의 산화물 또는 금속들의 산화물들인 회로 기판.
  5. 제 2항에 있어서, 타이 층이 니켈의 산화물을 함유하는 회로 기판.
  6. 제 2항에 있어서, 타이 층을 용해시켜 ICP로 시험하여 평가되며 두께 전환은 고체 벌크 물질의 밀도를 기준으로 할 경우, 타이 층이 13 옹스트롬 내지 300 옹스트롬의 두께를 갖는 회로 기판.
  7. 제 2항에 있어서, 타이 층이 스퍼터링에 의해 침착되는 것인 회로 기판.
  8. 제 2항에 있어서, 유전성 필름이 연질인 회로 기판.
  9. 제 6항에 있어서, 유전성 필름이 폴리이미드, 유필렉스, 아피칼, 캅톤 E, 캅톤 EN, 캅톤 H, 캅톤 V 중 어느 하나에서 선택되는 회로 기판.
  10. 제 6항에 있어서, 유전성 필름이 PET, PEN, 폴리카보네이트, PEI, PEEK 등과 같은 중합체 중 어느 하나에서 선택되어 사용될 수 있는 회로 기판.
  11. 제 2항에 있어서, 금속 층이 전기침착, 스퍼터링, 무전해 침착 중 어느 하나 이상에 의해 타이 층 상에 침착되는 회로 기판.
KR1020077025806A 2005-04-08 2006-04-04 연질 회로 기판 KR20070119075A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG200502164-7 2005-04-08
SG200502164A SG126776A1 (en) 2005-04-08 2005-04-08 Flexible circuit substrate

Publications (1)

Publication Number Publication Date
KR20070119075A true KR20070119075A (ko) 2007-12-18

Family

ID=36808744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077025806A KR20070119075A (ko) 2005-04-08 2006-04-04 연질 회로 기판

Country Status (7)

Country Link
US (1) US20080283278A1 (ko)
EP (1) EP1875789A1 (ko)
JP (1) JP2009501433A (ko)
KR (1) KR20070119075A (ko)
CN (1) CN101194542A (ko)
SG (1) SG126776A1 (ko)
WO (1) WO2006110364A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701641B1 (ko) * 2004-08-02 2007-03-30 도레이새한 주식회사 진공증착에 의해 구리도금층을 형성하는 연성회로기판용 적층구조체의 제조방법 및 그 장치
JP2009004588A (ja) * 2007-06-22 2009-01-08 Sumitomo Metal Mining Co Ltd 銅被覆ポリイミド基板
JP6056432B2 (ja) * 2012-12-06 2017-01-11 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法
CN107227457A (zh) * 2016-03-24 2017-10-03 琦芯科技股份有限公司 具有溅镀式无机复合薄膜的附载体铜箔及其制备方法
CN111405771A (zh) * 2020-03-09 2020-07-10 电子科技大学 一种印制电路导电线路的制作方法
WO2024090336A1 (ja) * 2022-10-28 2024-05-02 京セラ株式会社 配線基板およびそれを用いた実装構造体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1302947C (en) * 1985-09-13 1992-06-09 Jerome S. Sallo Copper-chromium-polyimide composite
MY101308A (en) * 1986-06-09 1991-09-05 Minnesota Mining & Mfg Presensitized circuit material.
JPH05226833A (ja) * 1992-02-17 1993-09-03 Toshiba Corp 配線板の製造方法
US5589280A (en) * 1993-02-05 1996-12-31 Southwall Technologies Inc. Metal on plastic films with adhesion-promoting layer
US6268070B1 (en) * 1999-03-12 2001-07-31 Gould Electronics Inc. Laminate for multi-layer printed circuit

Also Published As

Publication number Publication date
SG126776A1 (en) 2006-11-29
US20080283278A1 (en) 2008-11-20
JP2009501433A (ja) 2009-01-15
EP1875789A1 (en) 2008-01-09
WO2006110364A1 (en) 2006-10-19
CN101194542A (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
JP6415760B2 (ja) キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
US7523548B2 (en) Method for producing a printed circuit board
US7422792B2 (en) Metallized polymide film
JP2018029184A (ja) キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
EP1613135B1 (en) Printed circuit board and method for manufacturing printed circuit board
WO2005055682A1 (ja) プリント配線基板、その製造法および回路装置
WO2015122258A1 (ja) キャリア付き極薄銅箔、並びにこれを用いて作製された銅張積層板、プリント配線基板及びコアレス基板
JP2002511809A (ja) 高分子フィルム上の多層金属化複合製品及び方法
KR20070119075A (ko) 연질 회로 기판
WO2011086972A1 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
WO2010098235A1 (ja) 耐熱エージング特性に優れた金属被覆ポリイミド樹脂基板
KR101203308B1 (ko) 2층 필름, 2층 필름의 제조 방법 및 인쇄 기판의 제조 방법
KR101363771B1 (ko) 2층 플렉시블 기판 및 그 제조 방법
KR20120053195A (ko) 내열접착력을 개선한 연성회로기판용 동박 적층 구조체 및 그의 제조방법
JP5346040B2 (ja) フレキシブルラミネート及び該ラミネートを用いて形成したフレキシブル電子回路基板
KR101517553B1 (ko) 회로기판의 제조방법
JP2004128365A (ja) フレキシブル銅張回路基板
JP4752357B2 (ja) 積層板の製造方法およびプリント配線基板の製造方法
KR102492818B1 (ko) 연성동박적층필름 및 그 제조방법
JP3594133B2 (ja) 積層箔及びその製造方法
US20020020549A1 (en) Component for use in forming printed circuit boards
KR20060122591A (ko) 금속층과의 접착력 향상을 위한 연성필름 및 이를 이용한연성금속 적층판
JP2008279610A (ja) フレキシブル積層板及びフレキシブル積層板の製造方法
CN115397664A (zh) 金属层叠膜及其制造方法
CN116057206A (zh) 覆铜层叠体及其制造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid