KR20070118876A - 개선된 발광 효율을 갖는 발광 다이오드 및 그 제조 방법 - Google Patents

개선된 발광 효율을 갖는 발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR20070118876A
KR20070118876A KR20060053133A KR20060053133A KR20070118876A KR 20070118876 A KR20070118876 A KR 20070118876A KR 20060053133 A KR20060053133 A KR 20060053133A KR 20060053133 A KR20060053133 A KR 20060053133A KR 20070118876 A KR20070118876 A KR 20070118876A
Authority
KR
South Korea
Prior art keywords
semiconductor film
mask
film
scattering point
particles
Prior art date
Application number
KR20060053133A
Other languages
English (en)
Other versions
KR100808012B1 (ko
Inventor
김봉진
조성수
김익현
Original Assignee
나이넥스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나이넥스 주식회사 filed Critical 나이넥스 주식회사
Priority to KR20060053133A priority Critical patent/KR100808012B1/ko
Publication of KR20070118876A publication Critical patent/KR20070118876A/ko
Application granted granted Critical
Publication of KR100808012B1 publication Critical patent/KR100808012B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 개선된 발광 효율을 갖는 발광 다이오드 및 그 제조 방법에 관한 것이다. 상기 발광 다이오드는 반도체막 내에 다수 개의 산란점들이 불규칙하게 배치되며, 상기 산란점들은 산화막 또는 질화막으로 이루어지거나 빈 공간으로 형성되되, 상기 산란점의 하부면에는 다수의 요철부들이 불규칙하게 형성되어 있어 그 표면이 평탄하지 않는 것을 특징으로 한다. 상기 산란점들은 산화막 또는 질화막으로 이루어지거나, 내부가 중공 상태인 공간 산란점으로 이루어지기도 한다.
본 발명에 의하여 하부면이 평탄하지 않는 산란점들을 구비하는 발광 다이오드는 생성된 빛이 활성층내에서 내부 전반사되는 것을 방지하여 산란효과를 증대시키고, 그 결과 발광 효율을 증대시킬 수 있게 된다.
산란점, 발광 다이오드, 전반사

Description

개선된 발광 효율을 갖는 발광 다이오드 및 그 제조 방법{Light emitting diode having improved efficiency and manufacuring method thereof}
도 1은 종래의 기술에 따른 산란점들을 설명하기 위하여 예시적으로 도시한 단면도들이다.
도 2는 본 발명의 바람직한 실시예에 따른 발광 다이오드의 제조 방법에 의해 형성된 하부면이 평탄하지 않은 산란점들을 예시적으로 도시한 단면도들이다.
도 3은 본 발명의 바람직한 제1 실시예에 따라 하부면이 평탄하지 않은 산화막 등의 산란점을 갖는 발광 다이오드를 제조하는 과정을 순차적으로 도시한 단면도들이다.
도 4는 본 발명의 제1 실시예에 따라 표면에 다수의 요철부들이 불규칙하게 형성된 반도체막의 표면을 예시적으로 보여주는 SEM 사진이다.
도 5는 본 발명의 제1 실시예에 따라 하부면이 평탄하지 않은 산란점들이 형성된 상태를 예시적으로 보여주는 SEM 사진이다.
도 6은 본 발명의 제2 실시예에 따라 하부면이 평탄하지 않는 공간 산란점을 갖는 발광 다이오드를 제조하는 과정을 순차적으로 도시한 단면도들이다.
도 7은 본 발명의 제3 실시예에 따라 하부면이 평탄하지 않는 공간 산란점을 갖는 발광 다이오드를 제조하는 과정을 순차적으로 도시한 단면도들이다.
도 8은 본 발명의 제4 실시예에 따라 하부면이 평탄하지 않은 산화막 등의 산란점과 공간 산란점을 갖는 발광 다이오드를 제조하는 과정을 순차적으로 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
300, 600, 700, 800 : 기판
101, 102, 103, 201, 202, 203 : 산란점
332, 632, 832 : 산화막 산란점
652, 750, 840 : 공간 산란점
본 발명은 개선된 발광 효율을 갖는 발광 다이오드 및 그 제조 방법에 관한 것으로서, 더욱 구체적으로는 하부면이 평탄하지 않는 산란점들을 구비하는 반도체막을 이용하여 제작된 발광 다이오드 및 반도체막 내에 하부면이 평탄하지 않는 산란점들을 형성하는 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode)는 반도체의 PN 접합을 이용하여 외부로부터 인가된 전류를 빛으로 직접 변환시키는 반도체 광소자이다. 상기 발광 다이오드는 크게 P형 반도체막, N형 반도체막, 그리고 P형 반도체막과 N형 반도체막사이에 형성되는 활성층으로 구성되며, 상기 활성층에서 생성된 빛이 외부로 방출된다.
현재 빛의 3원색인 적색, 녹색, 청색을 발광 다이오드로 모두 구현이 가능한 상태이며, 상기 발광 다이오드는 크기, 환경, 에너지 절약면에서 우수한 장점이 부각되고 있어서 그 응용 분야가 다양하게 확대되고 있다. 이러한 발광 다이오드들은 최근에 휴대폰, PDA 등과 같은 소형 이동 통신 기기의 광원으로 널리 사용되고 있으며, 중대형 액정 디스플레이의 광원 등으로도 그 응용 분야가 확대되고 있다. 이와 같이 응용 분야가 확대되고 광원 등으로 사용됨에 따라, LED에 대한 발광 효율의 개선이 많이 요구되고 있다.
발광 다이오드의 동작 원리를 간단히 살펴 보면, 발광 다이오드에 전류를 인가함에 따라, P형 반도체막의 정공과 N형 반도체막의 전자가 활성층에서 재결합하면서 빛을 방출한다. 활성층에서 생성된 빛은 모든 방향으로 방출되는데, 이러한 빛이 이종 재료를 만났을 때에는 계면에서 전반사를 일으키는 조건을 만족시키는 입사 각도를 가지고 있는 빛은 이종 재료를 투과하여 외부로 나오지 못하고, 다이오드 내부에서 전반사를 거듭하다가 결국 소멸되어 버린다. 전반사를 일으키는 각도는 두 매질의 굴절율로 결정되는데, 두 매질의 계면에서의 굴절율의 차이가 클수록 전반사되지 않고 통과할 수 있는 각도의 폭이 좁아지게 된다. 그러므로, 실제 발광 다이오드에서 나오는 빛은 활성층에서 발생한 빛 중 일부가 전반사되지 않고 LED를 탈출한 것이고, 나머지는 LED 내부에서 소멸된다.
이러한 단점을 개선하기 위하여 이종 매질이 만나는 계면에 요철을 형성하여 빛의 산란이 이루어지도록 하여 LED의 휘도를 증가시키는 방안들이 연구되어 왔고, 실제로 발광 다이오드들에 적용되고 있다.
한국 특허 제 10-452749호인 '고밀도 미세 표면 격자를 가진 Ⅲ-질화물 반도체 발광 소자'는 이종 매질이 만나는 계면에 요철을 형성하는 기술을 제안하였다. 제안된 특허는 LED 칩을 제작하는 공정 중 노출된 N형 반도체 막에 요철을 주는 방법을 사용하고 있다. 하지만, 이는 요철이 형성되는 면적이 한정되어 있는 문제점이 있다.
한편, 미국 특허 US 006821804호는 'Enhanced light extraction in LEDs through the use of internal and external optical elements'로서, P형 반도체막 또는 사파이어 기판과 N형 반도체막과의 계면상에 반도체막과 굴절율이 다른 광적출 요소 어레이 또는 디스퍼서층을 삽입하는 기술을 개시한다. 전술한 특허에 개시된 요소의 형상은 대개 둥근 형태 또는 기울어진 직선을 일부 가지고 있는 형태로써, 활성층에서 발생한 빛이 전술한 요소의 계면에서 산란되어 다이오드 칩의 외부로 방출이 용이하도록 함으로써, LED의 휘도를 증가시키게 된다.
한편, 발광 다이오드의 휘도를 증가시키기 위하여 굴절율이 다른 산란점들을 반도체막에 삽입하는 종래의 기술들은 산란점의 형태를 변형시킴으로써, 산란이 효과적으로 이루어질 수 있도록 한다. 도 1은 종래의 기술에 따른 산란점의 형상들을 예시적으로 도시한 단면도들이다. 도 1에 도시된 바와 같이, 활성층에서 발생한 빛은 산란점의 기울어진 각도에 의해 산란을 일으켜 상부로 재반사되지만, 일부 빛은 산란점을 통과하여 반도체막과 하부 기판의 계면에서 재반사되어 상부로 향하게 된다. 이러한 빛에 대해 산란점들의 평평한 하부면은 위로 향하는 빛을 반사시켜 다시 하부로 향하게 함으로써 외부로 탈출하는 것을 방해하게 된다.
전술한 문제점을 해결하기 위한 본 발명의 목적은 하부면에 불규칙한 요철부들이 형성되어 하부면이 평탄하지 않는 산란점들을 갖는 반도체막을 구비하는 발광 다이오드를 제공하는 것이다.
본 발명의 다른 목적은 발광 다이오드를 구성하는 반도체막내에 하부면에 불규칙한 요철부들이 형성되어 하부면이 평탄하지 않는 산란점들을 갖는 발광 다이오드의 제조 방법을 제공하는 것이다.
전술한 기술적 과제를 달성하기 위한 본 발명의 특징은 기판위에 형성된 다수 개의 반도체막들로 이루어지는 발광 다이오드에 관한 것으로서, 상기 발광 다이오드는 상기 반도체막의 내부 또는 반도체막들 사이에 형성되는 계면에 다수 개의 산란점들을 구비하되, 상기 산란점들은 하부면에 요철부가 불규칙하게 형성되어 하부면이 평탄하지 않은 것을 특징으로 한다.
전술한 특징을 갖는 발광 다이오드의 상기 산란점은 산화막 또는 질화막으로 이루어지는 산란점이거나, 내부가 중공인 공간 산란점인 것을 특징으로 한다.
본 발명의 다른 특징은 하부면이 평탄하지 않은 산란점을 갖는 발광 다이오드의 제조 방법에 관한 것으로서, 상기 제조 방법은
(a) 기판위에 제1 반도체막을 형성하고, 상기 제1 반도체막위에 적어도 하나 이상의 제1 마스크 입자들을 불규칙하게 형성하는 단계,
(b) 상기 제1 마스크 입자들을 마스크로 하여 상기 제1 반도체막을 부분 식 각한 후 상기 제1 마스크 입자들을 제거하여 상기 제1 반도체막의 표면에 요철부들을 불규칙하게 형성하는 단계,
(c) 상기 제1 반도체막위에 제1 물질을 증착하여 제1 물질막을 형성하고, 상기 제1 물질막위에 적어도 하나 이상의 제2 마스크 입자들을 불규칙하게 형성하는 단계,
(d) 상기 제2 마스크 입자들을 마스크로 하여 상기 제1 물질막을 부분 식각한 후 상기 제2 마스크 입자들을 제거하여 제1 물질로 이루어지는 산란점을 형성하는 단계,
(e) 상기 산란점이 형성된 제1 반도체막위에 제2 반도체막을 재성장시키는 단계를 구비하여, 하부면에 요철부가 불규칙하게 형성되어 하부면이 평탄하지 않은 산란점을 갖는다.
본 발명의 다른 특징에 따른 하부면이 평탄하지 않은 산란점을 갖는 발광 다이오드의 제조 방법에 관한 것으로서,
(a) 기판위에 제1 반도체막을 형성하고, 상기 제1 반도체막위에 적어도 하나 이상의 제1 마스크 입자들을 불규칙하게 형성하는 단계,
(b) 상기 제1 마스크 입자들을 마스크로 하여 상기 제1 반도체막을 부분 식각한 후 상기 제1 마스크 입자들을 제거하여, 상기 제1 반도체막의 표면에 요철부들을 불규칙하게 형성하는 단계,
(c) 상기 제1 반도체막위에 제1 물질을 증착하여 제1 물질막을 형성하고, 상기 제1 물질막위에 적어도 하나 이상의 제2 마스크 입자들을 불규칙하게 형성하는 단계,
(d) 상기 제2 마스크 입자들을 마스크로 하여 상기 제1 물질막을 부분 식각한 후 상기 제2 마스크 입자들을 제거하여 제1 물질로 이루어지는 산란점들을 형성하는 단계,
(e) 상기 산란점들을 마스크로 하여 상기 제1 반도체막을 깊게 부분 식각하는 단계,
(f) 상기 산란점을 제거하는 단계,
(g) 상기 산란점이 제거된 제1 반도체막의 전체 표면에 제2 반도체막을 재성장시키는 단계를 구비하여, 제1 반도체막의 깊게 부분 식각된 영역에는 제2 반도체막이 재성장되지 않게 되어, 하부면에 요철부가 불규칙하게 형성되어 하부면이 평탄하지 않으면서 내부가 중공인 공간 산란점을 갖는다.
본 발명의 또 다른 특징에 따른 하부면이 평탄하지 않은 산란점을 갖는 발광 다이오드의 제조 방법은,
(a) 기판위에 제1 반도체막을 형성하고, 상기 제1 반도체막위에 적어도 하나 이상의 제1 마스크 입자들을 불규칙하게 형성하는 단계,
(b) 상기 제1 마스크 입자들을 마스크로 하여 상기 제1 반도체막을 부분 식각한 후 상기 제1 마스크 입자들을 제거하여 상기 제1 반도체막의 표면에 요철부들을 불규칙하게 형성하는 단계,
(c) 상기 제1 반도체막위에 제1 물질을 증착하여 제1 물질막을 형성하고, 상기 제1 물질막위에 적어도 하나 이상의 제2 마스크 입자들을 불규칙하게 형성하는 단계,
(d) 상기 제2 마스크 입자들을 마스크로 하여 상기 제1 물질막을 식각하여 제1 물질로 이루어지는 산란점을 형성하는 단계,
(e) 상기 산란점이 노출될 수 있도록 상기 제1 반도체막위에 제2 반도체막을 재성장시키는 단계,
(f) 상기 산란점을 식각하여 제거한 후, 상기 제2 반도체막위에 제3 반도체막을 재성장시키는 단계를 구비하여, 하부면이 평탄하지 않으면서 내부가 중공인 공간 산란점을 갖는다.
본 발명의 또 다른 특징에 따른 하부면이 평탄하지 않은 산란점을 갖는 발광 다이오드의 제조 방법은,
(a) 기판위에 제1 반도체막을 형성하고, 상기 제1 반도체막위에 적어도 하나 이상의 제1 마스크 입자들을 불규칙하게 형성하는 단계,
(b) 상기 제1 마스크 입자들을 마스크로 하여 상기 제1 반도체막을 부분 식각하고 상기 제1 마스크 입자들을 제거하여, 제1 반도체막의 표면에 요철부들을 불규칙하게 형성하는 단계,
(c) 상기 제1 반도체막위에 제1 물질을 증착하여 제1 물질막을 형성하고, 상기 제1 물질막위에 적어도 하나 이상의 제2 마스크 입자들을 불규칙하게 형성하는 단계,
(d) 상기 제2 마스크 입자들을 마스크로 하여 상기 제1 물질막을 부분 식각하여 제1 물질로 이루어지는 제1 산란점을 형성하는 단계,
(e) 상기 제1 산란점을 마스크로 하여 상기 제1 반도체막을 깊게 부분 식각하는 단계,
(f) 상기 제1 반도체막의 전체 표면에 제2 반도체막을 재성장시켜, 공간 산란점을 형성하는 단계를 구비하여, 하부면이 평탄하지 않으면서 내부가 중공인 공간 산란점 및 하부면이 평탄하지 않은 제1 물질로 이루어지는 제1 산란점을 갖는다.
전술한 특징들을 갖는 본 발명에 따른 발광 다이오드들은 반도체막 내부에 또는 반도체막들사이의 계면에 하부면이 평탄하지 않은 산란점들을 구비함으로써, 발광 효율을 증가시킬 수 있게 된다.
제1 실시예
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 제1 실시예에 따른 하부면이 평탄하지 않는 산란점들을 갖는 발광 다이오드의 제조 방법에 대하여 구체적으로 설명한다. 본 발명에 따른 산란점들은 하부면에 불규칙한 요철부들이 형성되어 하부면이 평탄하지 않는 것을 특징으로 한다. 도 2는 본 발명에 따른 산란점들을 예시적으로 도시한 단면도들이다.
이하, 도 3 내지 도 5를 참조하여 본 발명의 바람직한 제1 실시예에 따른 산화막 산란점들을 갖는 발광 다이오드의 제조 방법에 대하여 구체적으로 설명한다. 도 3은 본 실시예에 따른 산화막 산란점들을 갖는 발광 다이오드의 제조 방법을 순차적으로 도시한 단면도들이다. 본 실시예에서는 사진식각공정(포토리소그래피 공정)없이 하부면에 요철부가 형성된 산화막 산란점을 갖는 발광 다이오드를 제조한 다.
도 3의 (a)를 참조하면, 먼저 단결정 반도체막 성장용 기판(300)위에 반도체막(310)을 소정 두께만큼 성장시킨다.
다음, 도 3의 (b)에 도시된 바와 같이, 성장된 반도체막(310)위에 소정의 금속 박막을 증착 형성한 후 소정의 조건에서 열처리함으로써, 금속 박막이 용융되고, 용융된 금속 입자들이 표면 장력에 의해 인접한 금속 입자들과 국부적으로 서로 뭉쳐지게 되어, 반도체막(310)위에 미세한 금속 입자 덩어리들이 불규칙하게 형성된다. 이러한 금속 입자 덩어리들을 마스크 입자(320)로 사용한다.
이때, 마스크 입자들을 형성하는 금속 박막으로 사용되는 물질은 Sn, In, Zn, Cu, Ag, Au 등을 사용할 수 있다. 금속 박막에 대한 열처리의 온도 및 시간은 금속의 종류에 따라 결정되는데, 금(Au)의 경우에는 섭씨 약 700°~ 900°정도에서 약 1분 정도 열처리하는 것이 바람직하다. 금(Au)의 녹는점은 섭씨 1064°정도이나, 얇은 박막은 실제로 이보다 낮은 온도인 약 700°~ 900°정도에서 금속 입자 덩어리들이 형성된다.
따라서, 반도체막위에 증착되는 금속 박막의 종류, 두께, 증착 혼합물의 조성, 열처리 및 후처리의 조건 등에 의해 마스크 입자의 크기나 조밀도등이 결정된다.
한편, 본 발명의 바람직한 실시예에 따른 마스크 입자 형성 공정에 대한 다른 실시 형태는, 사진 식각 공정을 이용하여 감광성 필름으로 수 ㎛ 크기의 패턴을 형성하고, 상기 패턴을 식각 마스크로 사용할 수도 있다. 하지만, 본 실시 형태는 미세한 크기(적어도 수㎛ 이하)의 입자 마스크를 얻기 위해서는 보다 정밀한 고가의 노광 장비를 필요로 하며, 그 결과 전체 제조 단가가 상승될 수는 있다.
다음, 도 3의 (c)에 도시된 바와 같이, 반도체막위에 형성된 불규칙하게 형성된 금속물질의 마스크 입자들을 마스크로 하여, 상기 반도체막(310)을 건식 식각함으로써, 반도체막의 표면에 불규칙한 요철부가 형성되어 반도체막의 표면이 평탄하지 않게 된다. 상기 요철부들이 불규칙하게 형성된 후, 반도체막위에 남아있는 마스크 입자들은 산이나 염기 용액 등을 이용하여 제거한다. 도 4는 본 실시예에 따라 불규칙한 요철부에 의해 표면이 평탄하지 않은 반도체막(310)을 예시적으로 도시한 SEM 사진으로서, 전체적으로 볼록한 형태의 요철부들이 불규칙하게 형성되어 있다.
다음, 도 3의 (d)에 도시된 바와 같이, 표면이 평탄하지 않은 반도체막(310)위에 산화막(330)을 일정 두께로 증착하고, 산화막(330)위에 금속 박막을 증착시킨 후 열처리함으로써 금속 물질로 이루어지는 마스크 입자들(340)을 다시 형성한다.
다음, 도 3의 (e)에 도시된 바와 같이, 불규칙하게 형성된 마스크 입자들(340)을 마스크로 하여 산화막(330)을 부분식각한 후, 도 3의 (f)에 도시된 바와 같이 상기 마스크 입자들(340)을 제거함으로써, 산화막 산란점들(332)이 반도체막(310)위에 불규칙하게 형성된다.
다음, 도 3의 (g)에 도시된 바와 같이 산란점이 형성된 반도체막위에 전체적으로 반도체막(350)을 재성장시킨다. 그 결과, 하부면에 요철부가 형성되어 하부면이 평탄하지 않은 산화막 산란점들을 반도체막의 내부 또는 계면에 형성할 수 있게 된다.
도 5는 요철부가 불규칙하게 형성된 반도체막 위에 도 3의 제조 방법에 따라 표면에 요철부가 형성되어 평탄하지 않은 반도체막위에 형성된 산란점들, 즉 하부면에 요철부가 형성되어 하부면이 평탄하지 않은 산란점들을 예시적으로 보여 주는 SEM 사진이다.
한편, 본 실시예에 따른 산란점들은 산화막을 증착시키고 이를 금속 마스크 입자들을 이용하여 부분 식각함으로써 형성되는 것이나, 다른 실시형태로서 산화막을 대신하여 질화막을 사용하여 산란점들을 형성할 수도 있다.
제2 실시예
이하, 도 6을 참조하여 본 발명의 제2 실시예에 따른 LED 제조 방법을 순차적으로 설명한다. 본 발명의 제2 실시예는 하부면이 평탄하지 않은 공간 산란점들이 형성된 반도체막으로 이루어지는 LED 제조 방법에 관한 것이다. 한편, 전술한 제1 실시예에서의 설명과 중복되는 설명은 생략한다.
제2 실시예는 제1 실시예의 제조 공정 중 도 3의 (f) 공정까지 동일하다. 도 6의 (a)는 제1 실시예에서의 제조 공정과 동일한 공정에 의해 단결정 반도체 기판(600)위에 표면이 평탄하지 않은 반도체막(610)이 형성되며, 그 위에 산화막 또는 질화막으로 이루어진 산란점들(632)들이 형성된다. 이때, 식각되는 너비에 대해 식각 깊이가 깊을수록, 공간 산란점의 형성이 용이하므로, 반도체막(610)은 두껍게 형성하는 것이 바람직하며, 본 실시예에 따른 반도체막(610)은 소정의 두께만큼(예컨대, 약 2 ㎛ 정도) 두껍게 형성하는 것이 바람직하다.
다음, 도 6의 (b)에 도시된 바와 같이, 산화막 등으로 이루어진 산란점들(632)을 마스크로 하여 반도체막(610)을 깊게 건식 식각한다. 이때, 반도체막에 대한 건식 식각 공정은 반도체막의 전체 표면에 균일하게 부분 식각됨으로써, 원래 반도체막의 표면에 형성되었던 요철부들이 하부 식각면에 그대로 나타나게 된다.
다음, 도 6의 (c)에 도시된 바와 같이, 마스크로 사용된 산화막 또는 질화막으로 이루어지는 산란점들(632)을 제거하고, 그 상부에 반도체막(640)을 재성장한다. 그 결과, 깊게 부분 식각된 반도체막의 평탄하지 않은 상부면이 수평 방향 및/또는 수직 방향으로 성장되어 서로 결합함으로써, 깊게 부분 식각된 부분에는 반도체막이 재성장되지 않게 되고 그 결과 공간 산란점들(650)이 형성된다.
본 실시예에 따른 공간 산란점들은 그 하부면이 불규칙한 요철부 모양으로 이루어져 하부면이 평탄하지 않으며, 그 상부면도 불규칙한 각도로 이루어진다.
제3 실시예
이하, 도 7을 참조하여 본 발명의 제3 실시예에 따른 LED 제조 공정을 순차적으로 설명한다. 제3 실시예는 하부면이 평탄하지 않는 요철부로 이루어지는 공간 산란점을 갖는 LED 제조 공정에 관한 것으로서, 도 7을 참조하여 제3 실시에에 따른 LED 제조 공정을 순차적으로 설명한다. 전술한 실시예들에 대한 설명들과 중복되는 설명은 그 기재를 생략한다.
도 7의 (a)에 도시된 바와 같이, 단결정 반도체 기판(700)위에 표면이 평탄하지 않은 반도체막(710)이 형성되며, 상기 반도체막(710)위에 산화막 또는 질화막으로 이루어진 산란점(720)들이 형성된다.
다음, 도 7의 (b)에 도시된 바와 같이, 표면이 평탄하지 않은 산란점들(720)이 형성된 반도체막(710)위에 반도체막(730)을 재성장시킨다. 이때, 재성장되는 반도체막(730)은 산란점들(720)의 표면이 노출되도록 재성장시키는 것이 바람직하다.
다음, 도 7의 (c)에 도시된 바와 같이, 반도체막(730)을 재성장시킨 후 산화막 또는 질화막으로 이루어지는 산란점들(720)을 식각한다.
다음, 도 7의 (d)에 도시된 바와 같이, 앞 공정에 의해 산란점들(720)이 식각됨으로써, 산란점들이 배치된 위치가 트렌치와 같이 부분적으로 깊게 식각된 반도체막(730)위에 반도체막(745)을 다시 재성장시킨다. 그 결과, 깊게 식각된 트렌치의 내부에는 반도체막이 재성장되지 않음으로써 공간 산란점들(750)이 형성된다.
제4 실시예
이하, 도 8을 참조하여 본 발명의 제4 실시에에 따른 LED 제조 방법을 순차적으로 설명한다. 전술한 제1 실시예의 설명과 중복되는 설명은 생략한다. 제4 실시예는 하부면이 평탄하지 않은 산화막 산란점 및 하부면이 평탄하지 않은 공간 산란점을 모두 구비하는 반도체막을 제공하는 LED 제조 공정에 관한 것이다.
제4 실시예는 제1 실시예의 제조 공정 중 도 3의 (f) 공정까지 동일하다. 도 8의 (a)에 도시된 바와 같이, 제1 실시예에서의 제조 공정과 동일한 공정에 의해 단결정 반도체 기판(800)위에 표면이 평탄하지 않은 반도체막(810)이 형성되며, 그 위에 산화막 또는 질화막으로 이루어진 산란점들(832)들이 형성된다. 이때, 식각되는 너비에 대해 식각 깊이가 깊을수록, 공간 산란점의 형성이 용이하므로, 반도체막(810)은 두껍게 형성하는 것이 바람직하며, 본 실시예에 따른 반도체막(810)은 소정의 두께만큼(예컨대, 약 2 ㎛ 정도) 두껍게 형성하는 것이 바람직하다.
다음, 도 8의 (b)에 도시된 바와 같이, 산화막 등으로 이루어진 산란점들(832)을 마스크로 하여 반도체막(810)을 깊게 건식 식각한다. 이때, 반도체막에 대한 건식 식각 공정은 반도체막의 전체 표면에 균일하게 식각됨으로써, 원래 반도체막의 표면에 형성되었던 불규칙한 요철부들이 하부 식각면에 그대로 나타나게 된다.
다음, 도 8의 (c)에 도시된 바와 같이, 마스크로 사용된 산화막 산란점들(832)을 제거하지 않고, 반도체막(810)위에 반도체막(830)을 재성장시킨다. 그 결과, 깊게 부분 식각된 반도체막의 일부 영역에는 반도체막이 재성장되지 않음으로써, 공간 산란점들(840)이 형성된다.
본 실시예에 의하여, 반도체막내에 하부면이 평탄하지 않은 산화막 산란점(832) 및 하부면이 평탄하지 않은 공간 산란점(840)을 형성하게 된다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에서 산란점의 구성 물질, 반도체막위에 요철부를 형성하는 방법 등은 제조 공정의 효율을 향상시키기 위하여 다양하게 변형하여 실시할 수 있는 것이다. 그리고, 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 의하여, 발광 다이오드에 하부면에 요철부들이 불규칙하게 형성되어 하부면이 평탄하지 않은 산란점을 구비함으로써, 산란점의 상부의 기울기에 의해 빛의 산란이 향상되고, 산란점을 통과한 후에 하부면의 요철부들에 의해 다시 반사되어 상부로 향하는 빛은 산란점의 평탄하지 않은 하부면에 의해 산란된다.
그 결과, 평탄한 하부면을 갖는 종래의 산란점들이 내부 전반사되어 흡수되는 것에 비해, 본 발명에 따른 발광 다이오드는 내부 전반사에 의한 빛의 흡수를 방지하여 외부 방출 효율을 증가시키고, 그 결과 빛의 산란 효과를 증가시켜 발광 성능을 향상시키고 휘도 성능을 향상시킬 수 있게 된다.

Claims (9)

  1. 기판위에 형성된 다수 개의 반도체막들로 이루어지는 발광 다이오드에 있어서,
    상기 반도체막의 내부 또는 반도체막들 사이에 형성되는 계면에 하부면에 요철부가 불규칙하게 형성되어 하부면이 평탄하지 않은 산란점들을 적어도 하나 이상 구비하는 것을 특징으로 하는 발광 성능이 향상된 발광 다이오드.
  2. 제1항에 있어서, 상기 산란점은 산화막 또는 질화막으로 이루어지는 산란점이거나, 내부가 중공인 공간 산란점인 것을 특징으로 하는 발광 성능이 향상된 발광 다이오드.
  3. (a) 기판위에 제1 반도체막을 형성하고, 상기 제1 반도체막위에 적어도 하나 이상의 제1 마스크 입자들을 불규칙하게 형성하는 단계;
    (b) 상기 제1 마스크 입자들을 마스크로 하여 상기 제1 반도체막을 부분 식각한 후 상기 제1 마스크 입자들을 제거하여 상기 제1 반도체막의 표면에 요철부들을 불규칙하게 형성하는 단계;
    (c) 상기 제1 반도체막위에 제1 물질을 증착하여 제1 물질막을 형성하고, 상기 제1 물질막위에 적어도 하나 이상의 제2 마스크 입자들을 불규칙하게 형성하는 단계;
    (d) 상기 제2 마스크 입자들을 마스크로 하여 상기 제1 물질막을 부분 식각한 후 상기 제2 마스크 입자들을 제거하여 제1 물질로 이루어지는 산란점을 형성하는 단계;
    (e) 상기 산란점이 형성된 제1 반도체막위에 제2 반도체막을 재성장시키는 단계
    를 구비하여, 하부면에 요철부가 불규칙하게 형성되어 하부면이 평탄하지 않은 산란점을 갖는 발광 다이오드의 제조 방법.
  4. (a) 기판위에 제1 반도체막을 형성하고, 상기 제1 반도체막위에 적어도 하나 이상의 제1 마스크 입자들을 불규칙하게 형성하는 단계;
    (b) 상기 제1 마스크 입자들을 마스크로 하여 상기 제1 반도체막을 부분 식각한 후 상기 제1 마스크 입자들을 제거하여, 상기 제1 반도체막의 표면에 요철부들을 불규칙하게 형성하는 단계;
    (c) 상기 제1 반도체막위에 제1 물질을 증착하여 제1 물질막을 형성하고, 상기 제1 물질막위에 적어도 하나 이상의 제2 마스크 입자들을 불규칙하게 형성하는 단계;
    (d) 상기 제2 마스크 입자들을 마스크로 하여 상기 제1 물질막을 부분 식각한 후 상기 제2 마스크 입자들을 제거하여 제1 물질로 이루어지는 산란점들을 형성하는 단계;
    (e) 상기 산란점들을 마스크로 하여 상기 제1 반도체막을 깊게 부분 식각하 는 단계;
    (f) 상기 산란점을 제거하는 단계;
    (g) 상기 산란점이 제거된 제1 반도체막의 전체 표면에 제2 반도체막을 재성장시키는 단계
    를 구비하여, 제1 반도체막의 깊게 부분 식각된 영역에는 제2 반도체막이 재성장되지 않게 되어, 하부면에 요철부가 불규칙하게 형성되어 하부면이 평탄하지 않으면서 내부가 중공인 공간 산란점을 갖는 발광 다이오드의 제조 방법.
  5. (a) 기판위에 제1 반도체막을 형성하고, 상기 제1 반도체막위에 적어도 하나 이상의 제1 마스크 입자들을 불규칙하게 형성하는 단계;
    (b) 상기 제1 마스크 입자들을 마스크로 하여 상기 제1 반도체막을 부분 식각한 후 상기 제1 마스크 입자들을 제거하여 상기 제1 반도체막의 표면에 요철부들을 불규칙하게 형성하는 단계;
    (c) 상기 제1 반도체막위에 제1 물질을 증착하여 제1 물질막을 형성하고, 상기 제1 물질막위에 적어도 하나 이상의 제2 마스크 입자들을 불규칙하게 형성하는 단계;
    (d) 상기 제2 마스크 입자들을 마스크로 하여 상기 제1 물질막을 식각하여 제1 물질로 이루어지는 산란점을 형성하는 단계;
    (e) 상기 산란점이 노출될 수 있도록 상기 제1 반도체막위에 제2 반도체막을 재성장시키는 단계;
    (f) 상기 산란점을 식각하여 제거한 후, 상기 제2 반도체막위에 제3 반도체막을 재성장시키는 단계;
    를 구비하여, 하부면이 평탄하지 않으면서 내부가 중공인 공간 산란점을 갖는 발광 다이오드의 제조 방법.
  6. (a) 기판위에 제1 반도체막을 형성하고, 상기 제1 반도체막위에 적어도 하나 이상의 제1 마스크 입자들을 불규칙하게 형성하는 단계;
    (b) 상기 제1 마스크 입자들을 마스크로 하여 상기 제1 반도체막을 부분 식각하고 상기 제1 마스크 입자들을 제거하여, 제1 반도체막의 표면에 요철부들을 불규칙하게 형성하는 단계;
    (c) 상기 제1 반도체막위에 제1 물질을 증착하여 제1 물질막을 형성하고, 상기 제1 물질막위에 적어도 하나 이상의 제2 마스크 입자들을 불규칙하게 형성하는 단계;
    (d) 상기 제2 마스크 입자들을 마스크로 하여 상기 제1 물질막을 부분 식각하여 제1 물질로 이루어지는 제1 산란점을 형성하는 단계;
    (e) 상기 제1 산란점을 마스크로 하여 상기 제1 반도체막을 깊게 부분 식각하는 단계;
    (f) 상기 제1 반도체막의 전체 표면에 제2 반도체막을 재성장시켜, 공간 산란점을 형성하는 단계
    를 구비하여, 하부면이 평탄하지 않으면서 내부가 중공인 공간 산란점 및 하 부면이 평탄하지 않은 제1 물질로 이루어지는 제1 산란점을 갖는 발광 다이오드의 제조 방법.
  7. 제3항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 반도체막과 제2 반도체막은 동일한 물질로 이루어지는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  8. 제3항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 물질막은 산화막 또는 질화막인 것을 특징으로 하는 발광 다이오드의 제조 방법.
  9. 제3항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 또는 제2 마스크 입자들을 형성하는 단계는, 먼저 소정의 금속 물질을 증착하여 금속 박막을 형성한 후 열처리함으로써, 미세한 금속 입자 덩어리들이 형성되도록 하여 마스크 입자를 형성하는 것을 특징으로 하는 발광 다이오드의 제조 방법.
KR20060053133A 2006-06-13 2006-06-13 개선된 발광 효율을 갖는 발광 다이오드 및 그 제조 방법 KR100808012B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20060053133A KR100808012B1 (ko) 2006-06-13 2006-06-13 개선된 발광 효율을 갖는 발광 다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060053133A KR100808012B1 (ko) 2006-06-13 2006-06-13 개선된 발광 효율을 갖는 발광 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070118876A true KR20070118876A (ko) 2007-12-18
KR100808012B1 KR100808012B1 (ko) 2008-02-28

Family

ID=39137402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060053133A KR100808012B1 (ko) 2006-06-13 2006-06-13 개선된 발광 효율을 갖는 발광 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100808012B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040012B1 (ko) * 2009-03-16 2011-06-08 엘지이노텍 주식회사 반도체 소자 제조방법
KR101039934B1 (ko) * 2008-11-20 2011-06-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20140065167A (ko) * 2012-11-21 2014-05-29 서울바이오시스 주식회사 기판 재생 방법 및 재생 기판
WO2014116496A1 (en) * 2013-01-23 2014-07-31 Intel Corporation Metal-insulator-metal capacitor formation techniques
KR101936048B1 (ko) * 2017-07-25 2019-04-04 주식회사 에이유이 측면 발광 반사형 led 모듈 및 이를 이용한 반사 발광 방법
CN112687776A (zh) * 2020-12-18 2021-04-20 华灿光电(苏州）有限公司 发光二极管外延片及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093682A (ja) * 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd ＧａＮ系半導体発光素子及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039934B1 (ko) * 2008-11-20 2011-06-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101040012B1 (ko) * 2009-03-16 2011-06-08 엘지이노텍 주식회사 반도체 소자 제조방법
US8519417B2 (en) 2009-03-16 2013-08-27 Lg Innotek Co., Ltd. Light emitting device
KR20140065167A (ko) * 2012-11-21 2014-05-29 서울바이오시스 주식회사 기판 재생 방법 및 재생 기판
GB2523956A (en) * 2013-01-23 2015-09-09 Intel Corp Metal-insulator-metal capacitor formation techniques
US8993404B2 (en) 2013-01-23 2015-03-31 Intel Corporation Metal-insulator-metal capacitor formation techniques
WO2014116496A1 (en) * 2013-01-23 2014-07-31 Intel Corporation Metal-insulator-metal capacitor formation techniques
KR20150109340A (ko) * 2013-01-23 2015-10-01 인텔 코포레이션 금속-절연체-금속 커패시터 형성 기술들
US9443922B2 (en) 2013-01-23 2016-09-13 Intel Corporation Metal-insulator-metal capacitor formation techniques
GB2523956B (en) * 2013-01-23 2018-07-18 Intel Corp Metal-insulator-metal capacitor formation techniques
KR101936048B1 (ko) * 2017-07-25 2019-04-04 주식회사 에이유이 측면 발광 반사형 led 모듈 및 이를 이용한 반사 발광 방법
CN112687776A (zh) * 2020-12-18 2021-04-20 华灿光电(苏州）有限公司 发光二极管外延片及其制备方法
CN112687776B (zh) * 2020-12-18 2022-04-12 华灿光电(苏州）有限公司 发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
KR100808012B1 (ko) 2008-02-28

Similar Documents

Publication Publication Date Title
JP5181371B2 (ja) 半導体発光装置
US7470938B2 (en) Nitride semiconductor light emitting device
KR100640497B1 (ko) 수직 구조 질화갈륨계 발광다이오드 소자
US8247822B2 (en) Semiconductor light-emitting device
US8716043B2 (en) Method for manufacturing semiconductor light emitting diode
TW201813135A (zh) 半導體發光元件
KR100808012B1 (ko) 개선된 발광 효율을 갖는 발광 다이오드 및 그 제조 방법
TWI473269B (zh) 具有不平整主動層之發光裝置及其形成方法
TW201944627A (zh) 用於直視型顯示器之子像素發光二極體及其製造方法
JP2007311784A (ja) 多重パターン構造を有する半導体発光素子
JP5306779B2 (ja) 発光素子及びその製造方法
JP2007036240A (ja) 垂直構造の窒化ガリウム系発光ダイオード素子、及びその製造方法
JP2007294885A (ja) 発光素子及び発光素子の製造方法
JP2007165908A (ja) 垂直型発光素子及びその製造方法
TW201007986A (en) Light-emitting diode device and manufacturing method thereof
JP2013247367A (ja) パターン化界面を有する発光素子及びその製造方法
JP4311173B2 (ja) 半導体発光素子
JP2013106020A (ja) 半導体発光装置および半導体発光装置の製造方法
KR100618086B1 (ko) 반도체 발광 소자 제조 방법 및 상기 방법을 이용한 발광 다이오드
KR20110111799A (ko) 비극성 기판을 채택한 발광 다이오드
JP4206874B2 (ja) 面状発光装置
JP2008053385A (ja) 窒化物半導体発光ダイオード素子
TWI484663B (zh) 半導體發光元件及其製作方法
KR20100063528A (ko) 반도체 발광소자 및 그 제조방법
JP2012124538A (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee