KR101039934B1

KR101039934B1 - 반도체 발광소자 및 그 제조방법

Info

Publication number: KR101039934B1
Application number: KR1020080115564A
Authority: KR
Inventors: 강동훈
Original assignee: 엘지이노텍 주식회사
Priority date: 2008-11-20
Filing date: 2008-11-20
Publication date: 2011-06-09
Also published as: KR20100056657A

Abstract

실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.

실시 예에 따른 반도체 발광소자는 활성층; 상기 활성층의 위 및 아래 중 어느 일측에 형성된 질화물 반도체층; 상기 질화물 반도체층 위 및 아래 중 어느 일측에 금속 소스를 이용한 광 산란제를 포함한다.

LED, 금속 소스, 외부양자효율

Description

반도체 발광소자 및 그 제조방법{Semiconductor light emitting device and fabrication method thereof}

실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.

발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.

이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.

실시 예는 금속 소스를 이용한 광 산란제를 반도체층의 표면에 분포시켜 줄 수 있도록 한 반도체 발광소자 및 그 제조방법을 제공한다.

실시 예는 금속 소스를 이용한 나노 크기의 광 산란제를 기판, 각 반도체층의 표면 또는 내층에 선택적으로 형성시켜 줄 수 있도록 한 반도체 발광소자 및 그 제조방법을 제공한다.

실시 예에 따른 반도체 발광소자 제조방법은, 제1도전형 반도체층을 형성하는 단계; 상기 제1도전형 반도체층 위에 활성층을 형성하는 단계; 상기 활성층 위에 제2도전형 반도체층을 형성하는 단계를 포함하며, 상기 제1 및 제2도전형 반도체층 중 적어도 한 층의 위, 내부 및 아래 중 어느 일측에 금속 소스를 이용한 광 산란제를 형성하는 단계를 포함한다.

실시 예는 외부 양자 효율이 개선될 수 있다.

실시 예는 전류를 전 영역으로 확산시켜 주어, 내부 양자 효율을 개선시켜 줄 수 있다.

실시 예는 반도체 제조 공정 상에서 금속 소스를 이용한 광 산란제를 형성해 줌으로써, 러프니스를 형성하는 공정을 수행하지 않을 수도 있다.

이하, 실시 예에 따른 반도체 발광소자 및 그 제조방법에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다. 이하, 실시 예를 설명함에 있어서, 각 층의 위 또는 아래에 대한 기준은 도면을 참조하여 설명하며, 도면의 각 층의 두께는 일 예이며, 도면의 층 두께로 한정하지는 않는다.

도 1은 제1실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.

도 1을 참조하면, 반도체 발광소자(100)는 기판(110), 제 1도전형 반도체층(120), 활성층(130), 및 제2도전형 반도체층(140) 및 광 산란제(150)을 포함한다.

상기 기판(110)은 사파이어 기판(Al₂0₃), GaN, SiC, ZnO, Si, GaP 그리고 GaAs, InP 등으로 이루어진 군에서 선택될 수 있으며, 또한 도전성 기판을 포함할 수 있으며, 이러한 재질에 대해 한정하지는 않는다. 상기 기판(110)에는 요철 패턴이 형성될 수 있다.

상기 기판(110) 위에는 질화물 반도체가 성장되는 데, 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.

상기 기판(110) 위에는 버퍼층(미도시)이 형성될 수 있으며, 상기 버퍼층은 상기 기판(110)과의 격자 상수 차이를 줄여주기 위한 층으로서, GaN, AlN, AlGaN, InGaN 등이 선택적으로 형성될 수 있다. 상기 버퍼층(미도시) 위에는 undoped GaN층(미도시)이 형성될 수 있다. 상기 버퍼층 및 상기 언도프드 반도체층 중 적어도 한 층만 형성되거나, 두 층 모두 형성하지 않을 수도 있으며, 이에 대해 한정하지는 않는다.

상기 기판(110) 위에는 제 1도전형 반도체층(120)이 형성되며, 상기 제 1도전형 반도체층(120)은 적어도 한 층으로 구현될 수 있으며, 제1전극 접촉층으로 기능할 수 있으며, 제1도전형 도펀트가 도핑된다. 상기 제1도전형 반도체층(120)은 N형 반도체층으로 구현될 수 있으며, 상기 N형 반도체층은 3족 원소와 5족 원소의 화합물로서, 예컨대 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 구현될 수 있다. 예컨대, 상기 N형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 제1도전형 도펀트는 N형 도펀트이며, 상기 N형 도펀트는 Si, Ge, Sn 등을 포함한다.

상기 제 1도전형 반도체층(120) 위에는 활성층(130)이 형성되며, 상기 활성층(130)은 단일 양자 우물 구조 또는 다중 양자 우물 구조를 갖는다. 상기 활성층(130)은 InGaN 우물층 및 AlGaN 장벽층의 주기 또는 InGaN 우물층과 GaN 장벽층의 주기로 형성될 수 있으며, 이러한 활성층(130)의 발광 재료는 발광 파장 예컨대, 청색 파장, 레드 파장, 녹색 파장 등에 따라 달라질 수 있다.

상기 활성층(130) 위 또는/및 아래에 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 AlGaN층으로 구현될 수 있다.

상기 활성층(130) 위에는 적어도 한 층의 제2도전형 반도체층(140)이 형성될 수 있다. 상기 제2도전형 반도체층(140)은 제2도전형 도펀트가 도핑되며, 제2전극 접촉층으로 기능할 수 있다. 상기 제2도전형 반도체층(140)은 P형 반도체층으로 형성될 수 있으며, 상기 P형 반도체층은 3족 원소와 5족 원소의 화합물로서, 예컨대, In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 구현될 수 있다. 상기 P형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등 중에서 선택될 수 있다. 상기 제2도전형 도펀트는 P형 도펀트이며, 상기 P형 도펀트는 Mg, Zn, Ca, Sr, Ba 등 또는 2족 원소를 포함할 수 있다.

상기 제1도전형 반도체층(120), 활성층(130) 및 제2도전형 반도체층(140)은 발광 구조물(145)로 정의할 수 있으며, 상기 발광 구조물(145)는 N-P 접합 구조뿐만 아니라, N-P-N 접합 구조, P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 형성될 수 있다. 즉, 상기 제2도전형이 P형이고, 상기 제2도전형이 N형일 수 있으며, 또 상기 제2도전형 반도체층(140) 위에 N형 또는 P형 반도체층이 적층될 수 있다.

상기 제2도전형 반도체층(140) 위에는 광 산란제(150)가 형성된다. 상기 광 산란제(150)는 금속 소스(metal source)를 이용하여 도트 형태로 형성된다. 또한 상기 광 산란제(150)는 나노 사이즈(예: 50 ~ 300nm)의 도트가 상기 제2도전형 반도체층(140)의 표면 전체에 고르게 분포되며, 고 밀도로 형성될 수 있다.

상기 광 산란제(150)는 In_xAl_yGa_zN (0≤x≤1, 0≤y≤1, 0≤z≤1, 0<x+y+z≤1)의 조성식으로 형성되는 것으로 예컨대, GaN 도트, InN 도트, AlN도트, AlGaN 도트, InGaN 도트, InAlGaN 도트 중 적어도 하나로 구현될 수 있다.

상기 광 산란제(150)는 상기 제2도전형 반도체층(140)의 표면을 통해 투과되거나 반사되는 광의 입사각을 변화시켜 줌으로써, 외부 발광 효율을 개선시켜 줄 수 있다. 즉, 상기 광 산란제(150)는 상기 제2도전형 반도체층(140)의 표면에서 러프니스로 기능함으로써, 러프니스 효과를 줄 수 있다.

상기 광 산란제(150) 위에는 투명전극층(미도시) 및/또는 전극층(미도시)이 형성될 수 있으며, 이에 대해 한정하지는 않는다.

도 2는 실시 예에 따른 광 산란제를 형성하는 과정을 나타낸 도면이다.

도 2(A)에 도시된 바와 같이, 성장 장비 내에서 질화물 반도체층(L1)을 형성하고, 상기 질화물 반도체층(L1) 위에 소정의 온도로 금속 소스(Metal source)를 흘려주어 드롭렛(150A)을 형성해 주게 된다.

상기 질화물 반도체층(L1)은 소정의 성장 온도에서, 분위기 가스 NH₃와 함께 TMGa(또는 TEGa), TMln, TMAl 중 적어도 하나를 선택적으로 공급하여 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 적어도 하나로 형성하게 된다.

또한 상기 질화물 반도체층(L1)은 도전형 도펀트를 도핑하지 않은 언도프드 반도체층으로 형성되거나, 제1도전형 도펀트 또는/및 제2도전형 도펀트를 도핑한 도전형 반도체층(예: 120,140)으로 형성될 수 있다. 또한 상기 L1이 질화물 반도체층이 아닌 기판일 수도 있다.

여기서, 상기 금속 소스는 고온(예: 700~850℃)의 조건에서 TMGa(또는 TEGa), TMln, TMAl 중 적어도 하나의 소스 가스를 공급하게 된다. 여기서, 상기 소스 가스는 생성하고자 하는 금속을 흘려주며, 상기 분위기 가스 NH₃는 공급을 중단하게 된다.

이때 상기 금속 소스(들)를 고온의 온도 조건에서 흘려주면, Ga, In, Al 등의 원자 등이 분리되고, 상기 분리된 Ga, In, Al 등의 원자가 상기 질화물 반도체층(L1)의 표면에서 이동하거나 서로 합쳐지면서 드롭렛(droplet)(150A) 형태로 형성된다. 즉, 상기 금속 소스(들)로부터 분리된 Ga, In, Al 등의 원자가 상기 고온에서 녹아 나노 크기의 드롭렛(droplet)(150A) 형태로 형성된다.

상기 드롭렛(150A)은 Ga, In, Al, InGa, GaAl, InAl, AlInGa 중 적어도 하나로 이루어질 수 있다. 이러한 드롭렛(150A)의 크기나 밀도는 최종 생성되는 도트의 크기나 밀도에 영향을 주기 때문에, 온도, 압력, 유량 등을 조절해서 원하는 크기 및 밀도의 도트로 만들어 줄 수 있다. 이때의 드롭렛 형성 시간은 5분 이하로 설정할 수 있으며, 이에 대해 한정하지는 않는다.

도 2(B)에 도시된 바와 같이, 상기 질화물 반도체층(L1) 위에 분위기 가스 NH₃를 공급하게 된다. 이때 상기 도 2(A)의 드롭렛(150A)은 질화처리 과정에 의해 광 산란제(150)인 도트로 형성된다.

상기 질화 처리(Nitridation) 과정은 분위기 가스 NH₃에서 N원자들이 분리되어 상기 Ga, In, Al 등의 드롭렛 안으로 퍼져 들어가게 결합됨으로써, 나노 크기의 도트로 형성될 수 있다. 상기 도트는 GaN 도트, InN 도트, AlN도트, AlGaN 도트, InGaN 도트, InAlGaN 도트 중 적어도 하나로 구현될 수 있다.

이때, 상기 질화처리가 되지 않는 드롭렛들은 고온에서 증발되기 때문에, 상기 NH₃량을 증가시켜 주어, 증발되는 드롭렛을 최소화시켜 줄 수 있다. 상기 질화 처리 온도는 예컨대 850℃ 이상으로 올릴 수 있으며, 이는 변경될 수 있다.

상기 광 산란제(150)의 형성 과정은 상기 질화물 반도체층(L1)의 성장 장비를 이용하여 1단계 성장을 통해서 원하는 층 위에 형성할 수 있는 효과가 있다. 또한 상기 광 산란제(150)를 상기 질화물 반도체층(L1)의 표면 전체에 고르게 분포시킬 수 있고, 크기도 조절할 수 있다.

도 3은 제2실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 상기 제2실시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며 중복 설명은 생략하기로 한다.

도 3을 참조하면, 반도체 발광소자(100A)는 기판(110) 위에 버퍼층(115)을 형성하고, 상기 버퍼층(115) 위에 제2광 산란제(152)를 형성하고, 상기 광 산란제(152) 위에 발광 구조물(145)의 제1도전형 반도체층(120), 활성층(130) 및 제2도전형 반도체층(140)을 적층하게 된다. 상기 제2도전형 반도체층(140) 위에 광 산란제(150)를 형성시켜 준다. 여기서, 이하, 설명의 편의를 위해 152는 제1광 산란 제, 152A는 제2광 산란제로 설명하기로 한다.

상기 버퍼층(115)은 GaN, AlN, AlGaN, InGaN 등이 선택적으로 형성될 수 있다.

상기 제1광 산란제(152)와 상기 제1광 산란제(152A)는 나노 크기이고 GaN 도트, InN 도트, AlN도트, AlGaN 도트, InGaN 도트, InAlGaN 도트 중 적어도 하나로 형성될 수 있으며, 서로 동일하거나 다른 물질로 이루어질 수 있다. 상기 제1 광 산란제(152) 및 상기 제2광 산란제(152A)의 제조 과정은 상기 도 2의 설명을 참조하기로 한다.

상기 제1광 산란제(152)는 상기 버퍼층(115) 위에 형성되어, 기판(110) 방향으로 진행하는 광의 입사각을 변화시켜 줌으로써, 반사되거나 투과되는 광의 외부 추출 효율을 개선시켜 줄 수 있다. 또한 상기 제2광 산란제(152A)는 상기 제2도전형 반도체층(140)으로 진행하는 광의 입사각을 변화시켜 줌으로써, 반사되거나 투과되는 광의 외부 추출 효율을 개선시켜 줄 수 있다.

상기 제2실시 예는 제1광 산란제(152)의 형성 위치를 상기 제1도전형 반도체층(120)의 아래 층 예컨대, 언도프드 반도체층(미도시), 상기 버퍼층, 또는 상기 기판 중에서 어느 한 층의 위에 형성될 수 있으며, 상기 버퍼층 위로 한정하지는 않는다.

도 4는 제3실시 예에 따른 반도체 발광소자의 측 단면도이다. 상기 제3실시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처 리하며 중복 설명은 생략하기로 한다.

도 4를 참조하면, 반도체 발광소자(100B)는 제1도전형 반도체층(120)과 활성층(130) 사이에 제3광 산란제(153)를 형성하게 된다. 상기 제1도전형 반도체층(120) 위에는 제1전극(125)이 형성되고, 상기 제2도전형 반도체층(140) 위에는 제2전극(143)이 형성된다.

상기 제3광 산란제(153)는 나노 크기이고 GaN 도트, InN 도트, AlN도트, AlGaN 도트, InGaN 도트, InAlGaN 도트 중 적어도 하나로 형성될 수 있다. 상기 제3광 산란제(153)의 형성 과정은 도 2를 참조하기로 한다.

상기 제3광 산란제(153)는 상기 활성층(130)에서 상기 제1도전형 반도체층(153)으로 진행하거나 반사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.

상기 제3광 산란제(153)는 상기 제1전극(125)를 통해 전류가 인가되면, 상기 인가되는 전류는 소자 측면에서 공급되므로, 전류가 어느 한쪽으로 집중될 수 있다. 이때 상기 제3광 산란제(153)는 상기 전류를 전 영역으로 확산시켜 주는 역할을 하여, 상기 활성층(130)의 내부 양자 효율을 개선시켜 줄 수 있다.

또한 제3실시 예는 제2도전형 반도체층(140)의 위 또는/및 아래에도 광 산란제를 분포시켜 줄 수 있으며, 이에 대해 한정하지는 않는다.

도 5는 제4실시 예에 따른 반도체 발광소자의 측 단면도이다. 상기 제4실시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처 리하며 중복 설명은 생략하기로 한다.

도 5를 참조하면, 반도체 발광소자(100C)는 제1도전형 반도체층(120) 내부에 제4광 산란제(154)를 포함할 수 있다.

상기 제1도전형 반도체층(120)은 하부 질화물 반도체층(121), 제4광 산란제(154), 상부 질화물 반도체층(122)을 포함하며, 상기 상부 질화물 반도체층(121)은 상기 기판(110) 위에 형성되고, 상기 제4광 산란제(154)는 상기 하부 질화물 반도체층(121) 위에 형성되고, 상기 상부 질화물 반도체층(122)은 상기 제4광 산란제(154) 위에 형성된다.

상기 제4광 산란제(154)는 나노 크기이고 GaN 도트, InN 도트, AlN도트, AlGaN 도트, InGaN 도트, InAlGaN 도트 중 적어도 하나로 형성될 수 있다. 상기 제4광 산란제(154)의 형성 과정은 도 2를 참조하기로 한다.

상기 제2도전형 반도체층(120)의 하부 질화물 반도체층(121)에는 제1전극(125)이 형성될 수 있으며, 상기 제1전극(125)의 형성 위치는 상기 제4광 산란제(154)의 형성 위치보다 낮은 위치에 형성될 수 있다.

상기 제4광 산란제(154)는 기판 방향으로 진행하는 광의 임계각을 변화(예:감소)시켜 줌으로써, 외부 양자 효율을 개선시켜 줄 수 있다. 또한 제4광 산란제(154)는 상기 제1전극(125)을 통해 공급되는 전류를 확산시켜 주어, 상부 질화물 반도체층(122)을 통해 활성층(130)으로 전달되도록 함으로써, 내부 양자 효율도 개선시켜 줄 수 있다.

또한 제4실시 예는 제2도전형 반도체층(140)의 위 또는/및 아래에도 광 산란 제를 분포시켜 줄 수 있으며, 이에 대해 한정하지는 않는다.

도 6은 제5실시 예에 따른 반도체 발광소자의 측 단면도이다. 상기 제6실시 예를 설명함에 있어서, 상기 제5실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며 중복 설명은 생략하기로 한다.

도 6을 참조하면, 반도체 발광소자(100D)는 제1도전형 반도체층(120) 내부에 제4광 산란제(154)를 형성하게 된다. 상기 제1도전형 반도체층(120)은 기판(110) 위에 하부 질화물 반도체층(121)이 형성되고, 상기 하부 질화물 반도체층(121) 위에 제4광 산란제(154)가 형성되고, 상기 제4광 산란제(154) 위에 상부 질화물 반도체층(122)이 형성된 구조이다.

상기 제2도전형 반도체층(140) 위에 전극층(146)이 형성되고, 상기 전극층(146) 위에 전도성 지지부재(147)가 형성된다. 상기 제2도전형 반도체층(140)과 상기 전극층(146) 사이에 광 산란제(미도시)가 분포되어, 광의 반사각을 변화시키고, 인가 전류를 골고루 확산시켜 줄 수 있다.

도 5에 개시된 상기 기판(110)은 레이저 리프트 오프(LLO : Laser Lift Off) 과정에 의해 제거될 수 있으며, 상기 기판이 제거된 상기 제1도전형 반도체층(120)의 하부 질화물 반도체층(121) 아래에는 제1전극(123)이 형성될 수 있다. 상기 제4광 산란제(154)는 하부 질화물 반도체층(121) 방향으로 진행하는 광의 임계각을 변 화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있으며, 또한 제1전극(123)을 통해 인가되는 전류를 전 영역으로 확산시켜 줄 수 있다.

상기 실시 예의 설명에 있어서, 각 실시 예의 구조적인 특징은 다른 실시 예에 적용될 수 있으며, 각 실시 예로 한정하지는 않는다.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 또한 도면에서의 각 층의 두께는 일 예이며, 이에 대해 한정하지는 않는다.

이상에서 본 발명에 대하여 그 바람직한 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

도 1은 제1실시 예에 따른 반도체 발광소자의 측 단면도이다.

도 2는 실시 예에 따른 광 산란제 형성 과정을 나타낸 도면이다.

도 3은 제2실시 예에 따른 반도체 발광소자의 측 단면도이다.

도 4는 제3실시 예에 따른 반도체 발광소자의 측 단면도이다.

도 5는 제4실시 예에 따른 반도체 발광소자의 측 단면도이다.

도 6은 제5실시 예에 따른 반도체 발광소자의 측 단면도이다.

Claims

활성층;

상기 활성층의 아래에 제1질화물 반도체층;

상기 활성층의 위에 제2질화물 반도체층; 및

상기 제1질화물 반도체층 및 상기 제2질화물 반도체층 중 적어도 한 층의 위 및 아래 중 적어도 하나에 금속과 질소의 화합물로 이루어진 복수의 도트를 갖는 광 산란제를 포함하며,

상기 제2질화물 반도체층은 제2도전형 반도체층을 포함하며,

상기 광 산란제는 상기 제2도전형 반도체층 위에 형성되며,

상기 제2도전형 반도체층 및 상기 광 산란제의 위에 투명 전극층 및 전극층 중 적어도 하나를 포함하는 반도체 발광소자.
제1항에 있어서,

상기 제1질화물 반도체층은 버퍼층, 언도프드 반도체층 및 제1도전형 반도체층 중 적어도 하나를 포함하며,

상기 광 산란제는 상기 버퍼층, 언도프드 반도체층 및 상기 제1도전형 반도체층 중 적어도 한 층의 위에 형성되는 반도체 발광소자.
삭제
삭제
제1항에 있어서,

상기 광 산란제는 GaN 도트, InN 도트, AlN도트, AlGaN 도트, InGaN 도트, InAlGaN 도트 중 적어도 하나를 포함하는 반도체 발광소자.
제5항에 있어서,

상기 광 산란제는 In_xAl_yGa_zN (0≤x≤1, 0≤y≤1, 0≤z≤1, 0<x+y+z≤1)의 조성식으로 형성되며, 나노 크기인 반도체 발광소자.
제1항에 있어서,

상기 제1질화물 반도체층은 제1도전형을 갖는 복수의 질화물 반도체층을 포함하며,

상기 광 산란제는 상기 제1도전형을 갖는 복수의 질화물 반도체층 사이에 형성되는 반도체 발광소자.
제7항에 있어서,

상기 제1질화물 반도체층에 연결된 제1전극을 포함하는 반도체 발광소자.
제1항에 있어서,

상기 제1질화물 반도체층의 아래에 기판을 포함하며,

상기 광 산란제는 상기 기판과 제1질화물 반도체층 사이에 형성되는 반도체 발광소자.
제1도전형 반도체층을 형성하는 단계;

상기 제1도전형 반도체층 위에 활성층을 형성하는 단계; 및

상기 활성층 위에 제2도전형 반도체층을 형성하는 단계를 포함하며,

상기 제1 및 제2도전형 반도체층 중 적어도 한 층의 위 및 아래 중 적어도 하나에 금속 소스를 이용한 드롭렛을 질화 처리시킨 복수의 도트를 갖는 광 산란제를 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
제10항에 있어서,

상기 광 산란제의 형성 단계는, 금속 소스를 공급하는 단계; 상기 금속 소스들이 상기 광 산란제가 형성된 반도체층의 표면 위에 드롭렛 형태로 형성되는 단계; 및 상기 드롭렛이 형성된 반도체층 위에 적어도 NH₃를 공급하여, 질화 처리된 복수의 도트로 형성시켜 주는 단계를 포함하는 반도체 발광소자 제조방법.
제11항에 있어서,

상기 드롭렛은 나노 크기인 반도체 발광소자 제조방법.
제11항에 있어서, 상기 금속 소스는 TMGa 또는 TEGa, TMAl, TMln 중 적어도 하나를 포함하는 반도체 발광소자 제조방법.
제10항 또는 제11항에 있어서, 상기 광 산란제는 나노 크기이며, GaN 도트, InN 도트, AlN도트, AlGaN 도트, InGaN 도트, InAlGaN 도트 중 적어도 하나인 반도체 발광소자 제조방법.
제10항 또는 제11항에 있어서, 상기 광 산란제는 상기 제2도전형 반도체층 위에 형성되며, 상기 제2도전형 반도체층 및 상기 광 산란제의 위에 전극층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.