KR20100095976A - 반도체 발광소자 및 그 제조방법 - Google Patents

Abstract

실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.

실시 예에 따른 반도체 발광소자는 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 형성된 활성층; 상기 활성층 위에 제2도전형 도펀트로 형성된 도펀트층을 포함하는 제2도전형 반도체층을 포함한다.

반도체, 발광소자

Description

반도체 발광소자 및 그 제조방법{Semiconductor light emitting device and fabrication method thereof}

실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.

Ⅲ-Ⅴ족 질화물 반도체는 통상 In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다. 이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.

실시 예는 활성층 위의 반도체층에 대한 캐리어 농도를 개선시켜 줄 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.

실시 예는 제2도전형 반도체층의 소정 위치에 제2도전형 도펀트로 형성된 적어도 하나의 도펀트층을 형성시켜 줌으로써, 제2도전형 반도체층의 캐리어 농도를 개선시켜 줄 수 있도록 한 반도체 발광소자 및 그 제조방법을 제공한다.

실시 예에 따른 반도체 발광소자는 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 형성된 활성층; 상기 활성층 위에 제2도전형 도펀트로 형성된 도펀트층을 포함하는 제2도전형 반도체층을 포함한다.

실시 예에 따른 반도체 발광소자 제조방법은, 제1도전형 반도체층을 형성하는 단계; 상기 제1도전형 반도체층 위에 활성층을 형성하는 단계; 상기 활성층 위에 제2도전형 반도체층을 형성하는 단계를 포함하며, 상기 제2도전형 반도체층은 상기 활성층 위에 제1질화물층을 형성하는 단계; 상기 제1질화물층 위에 제2도전형 도펀트를 이용한 제1도펀트층을 형성하는 단계; 상기 도펀트층 위에 제2질화물층을 형성하는 단계를 포함한다.

실시 예는 제2도전형 반도체층의 홀 농도를 개선시켜 줄 수 있다.

실시 예는 제2도전형 반도체층의 품질(quality)를 개선시켜 줄 수 있다.

이하, 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다. 이러한 실시 예를 설명함에 있어서, 각 층의 위 또는 아래에 대한 정의는 각 도면을 기준으 로 설명하기로 하며, 각 구성 요소의 두께는 일 예이며 도면을 기준으로 한정하지는 않는다.

도 1은 제1실시 예에 따른 반도체 발광소자의 측 단면도이다.

도 1을 참조하면, 반도체 발광소자(100)는 기판(110), 언도프드 반도체층(112), 제1도전형 반도체층(120), 활성층(130), 도펀트층(143)을 갖는 제2도전형 반도체층(140)을 포함한다.

상기 기판(110)은 사파이어 기판(Al₂0₃) 및 유리와 같은 투과성 기판을 포함할 수 있다. 또한 상기 기판(110)은 GaN, SiC, ZnO, Si, GaP 그리고 GaAs, 도전성 기판 등으로 이루어진 군에서 선택될 수 있으며, 그 상면은 요철 패턴이 형성될 수도 있다. 상기 기판(110)은 최종 소자에서 제거될 수 있다.

상기 기판(110) 위에는 언도프드 반도체층(112)이 형성되며, 상기 언도프드 반도체층(112)은 undoped GaN계층으로 구현될 수 있다. 상기 기판(11)과 상기 언도프드 반도체층(112) 사이에는 버퍼층(미도시)이 형성될 수 있으며, 상기 버퍼층은 GaN 재료와 기판 재료의 격자 부정합을 완화시켜 줄 수 있으며, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 및 상기 언도프드 반도체층(112)는 형성하지 않거나, 적어도 한 층을 형성하거나, 최종 소자에서 제거할 수 있다.

상기 언도프드 반도체층(112) 위에는 적어도 한 층의 제1도전형 반도체층(120)이 형성되며, 상기 제1도전형 반도체층(120)은 제1도전형 도펀트가 도핑되 며 제1전극 접촉층으로 구현될 수 있다. 상기 제1도전형 반도체층(120)은 3족-5족 화합물 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 제1도전형 반도체층(120)은 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트이며, 상기 N형형 도펀트는 Si, Ge, Sn , Se, Te를 포함한다.

상기 제1도전형 반도체층(120) 위에는 활성층(130)이 형성된다. 상기 활성층(130)은 단일 양자 우물 또는 다중 양자 우물(MQW) 구조로 형성되며, 3족-5족 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기를 형성하게 된다. 예컨대, InGaN/GaN 또는 AlGaN/GaN로 형성될 수 있다.

상기 활성층(130)은 발광시키는 빛의 파장에 따른 밴드 캡 에너지를 갖는 재료로 선택되며, 예를 들면, 파장이 460~470nm의 청색 발광의 경우, InGaN 우물층/GaN 장벽층을 한 주기로 하여, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(130)은 청색 파장의 광, 레드 파장의 광, 녹색 파장의 광 등의 유색 광을 발광하는 재료를 포함할 수 있다.

상기 활성층(130) 아래 또는/및 위에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 AlGaN층으로 구현될 수 있다.

상기 활성층(130) 위에는 적어도 한 층의 제2도전형 반도체층(140)이 형성될 수 있으며, 상기 제2도전형 반도체층(140)은 제2도전형 도펀트가 도핑되며, 제2전극 접촉층으로 구현될 수 있다. 상기 제2도전형 반도체층(140)은 3족-5족 화합물 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등 중에서 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(140)은 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등에서 적어도 하나를 첨가될 수 있다.

상기 제2도전형 반도체층(140)은 제1질화물층(141), 도펀트층(dopant layer)(143), 제2질화물층(145)을 포함한다.

상기 제1질화물층(141)은 상기 활성층(130) 위에 형성되며, 상기 도펀트층(143)은 상기 제1질화물층(141) 위 및 상기 제2질화물층(145) 아래에 형성된다.

상기 제1질화물층(141) 및 상기 제2질화물층(145)은 제2도전형 도펀트가 도핑된 3족-5족 화합물 반도체층으로 구현될 수 있다. 상기 제1질화물층(141) 및 상기 제2질화물층(145)은 서로 다른 반도체 재료 또는 동일한 반도체 재료로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

상기 도펀트층(143)은 제2도전형 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba 등을 선택적으로 이용하여 형성되며, 상기 제2도전형 도펀트가 예컨대 5×10¹⁹ ~ 5×10²¹정도로 도핑될 수 있다.

상기 도펀트층(143)은 제2도전형 도펀트가 미리 도핑된 층(pre-doping layer)으로서, 상기 제2질화물층(145) 아래에서 상기 제2도전형 도펀트를 보상하거나 조절해 주는 기능을 수행하여 상기 제2질화물층(145)의 캐리어 농도를 증가시켜 줄 수 있다. 이 경우, 상기 제2질화물층(145)은 상기 제1질화물층(141)에 도핑된 도펀트의 도핑 량보다 적은 양으로 도핑될 수 있다. 이에 따라 상기 제2도전형 반 도체층(140)의 캐리어 농도를 증가시켜 줄 수 있으며, 상기 제2질화물층(145)의 품질(quality) 저하를 방지할 수 있다.

상기 제2도전형 반도체층(140)의 제2질화물층(145) 위에는 제2전극(미도시) 또는/및 투명전극층(미도시)이 형성될 수 있다. 상기 투명 전극층은 ITO, ZnO, IrOx, RuOx, NiO의 물질 중에서 선택되어 형성될 수 있다. 상기 반도체 발광소자(100)는 상기 제1도전형 반도체층(120)이 N형 반도체층, 상기 제2도전형 반도체층(140)은 P형 반도체층으로 구현하거나, 이의 역 구조로 구현할 수 있다. 또한 상기 제2도전형 반도체층(140) 위에 N형 반도체층 또는 P형 반도체층을 형성할 수도 있어, 발광 소자는 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 하나로 형성될 수 있다.

도 2내지 도 4는 제1실시 예에 따른 반도체 발광소자 제조과정을 나타낸 도면이다.

도 2를 참조하면, 기판(110) 위에는 언도프드 반도체층(112)이 형성되며, 상기 언도프드 반도체층(112) 위에는 제1도전형 반도체층(120)이 형성되고, 상기 제1도전형 반도체층(120) 위에는 활성층(130)이 형성되고, 상기 활성층(130) 위에는 제2도전형 반도체층의 제1질화물층(141)이 형성된다.

상기 기판(110)은 사파이어 기판(Al₂0₃), 유리와 같은 투과성 기판, GaN, SiC, ZnO, Si, GaP 그리고 GaAs, 도전성 기판 등으로 이루어진 군에서 선택될 수 있으며, 그 상면은 요철 패턴이 형성될 수도 있다.

상기 기판(110) 위에는 복수의 3족-5족 화합물 반도체층이 형성될 수 있다. 여기서, 상기 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.

상기 언도프드 반도체층(112)은 undoped GaN계층으로 구현될 수 있다. 상기 기판(110) 위에는 버퍼층(미도시)이 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층 및 상기 언도프드 반도체층(112)은 형성하지 않거나, 적어도 한 층을 형성하거나, 최종 소자에서 제거할 수 있다.

상기 제1도전형 반도체층(120)은 제1도전형 도펀트가 도핑되며 제1전극 접촉층으로 구현될 수 있다. 상기 제1도전형 반도체층(120)은 3족-5족 화합물 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 제1도전형 반도체층(120)은 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트이며, 상기 N형형 도펀트는 Si, Ge, Sn , Se, Te를 포함한다.

상기 활성층(130)은 단일 양자 우물 또는 다중 양자 우물(MQW) 구조로 형성되며, 3족-5족 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기를 형성하게 된다. 예컨대, InGaN/GaN 또는 AlGaN/GaN로 형성될 수 있다. 상기 활성층(130) 아래 또는/및 위에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 AlGaN층으로 구현될 수 있다.

상기 제1질화물층(141)은 제2도전형 도펀트가 도핑되며, 제2전극 접촉층으로 구현될 수 있다. 상기 제1질화물층(141)은 3족-5족 화합물 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등 중에서 어느 하나로 이루어질 수 있다. 상기 제1질화물층(141)은 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등에서 적어도 하나를 첨가될 수 있다.

상기 제1질화물층(141)이 Mg가 도핑된 GaN인 경우, 예컨대, 소정의 성장 온도(예: 900℃ 이상)에서 캐리어 가스(H₂ 또는 N₂), NH₃, TMGa(또는 TEGa), 및 Mg와 같은 P형 도펀트를 포함한 가스를 공급하여 소정 두께의 P형 GaN층을 형성할 수 있다. 상기 Ga를 위한 소스 가스로는 트리메틸갈륨(TMGa) 또는 트리에틸갈륨(TEGa)을 사용할 수 있고, N을 위한 소스 가스로는 암모니아(NH₃)를 사용할 수 있고, Mg을 위한 소스 가스로는 CP₂Mg를 사용할 수 있다.

도 3을 참조하면, 상기 제1질화물층(141) 위에 도펀트층(143)을 형성하게 된다. 상기 도펀트층(143)은 예컨대, 상기 제1질화물층(141)의 성장 온도와 동일한 온도 또는 유사한 온도 범위(예: 제1질화물층 성장 온도 ± 50℃) 내에서 Mg를 위한 소스 가스와 캐리어 가스(H₂ 또는 N₂)를 공급하고, 상기 암모니아(NH₃) 가스의 공급을 중단하게 된다. 이때 상기 도펀트층(143)은 10Å~30Å의 두께로 형성될 수 있다.

여기서, 상기 암모니아(NH₃) 가스를 공급하지 않는 이유는 상기 암모니아 가스를 공급한 경우, Mg와 NH₃가 반응하여 MgN을 형성하는 것을 방지하기 위한 것이며, 상기 MgN층은 P형 반도체층의 품질을 저하시키는 요인이 될 수 있다.

이에 따라 상기 도펀트층(143)은 제2도전형 도펀트를 5×10¹⁹ ~ 5×10²¹정도로 도핑됨으로써, P형 반도체층의 캐리어 농도를 증가시켜 줄 수 있다.

도 4를 참조하면, 상기 도펀트층(143) 위에는 제2질화물층(145)이 형성된다. 여기서, 상기 제1질화물층(141), 상기 도펀트층(143) 및 제2질화물층(145)은 상기 활성층(130) 위에 배치된 제2도전형 반도체층(140)으로 정의될 수 있다.

상기 제2질화물층(141)은 Mg가 도핑된 GaN인 경우, 예컨대, 소정의 성장 온도(예: 900℃ 이상)에서 캐리어 가스(H₂ 또는 N₂), NH₃, TMGa(또는 TEGa), 및 Mg와 같은 P형 도펀트를 포함한 가스를 공급하여 소정 두께의 P형 GaN층을 형성할 수 있다.

여기서, 상기 제2질화물층(145)은 상기 도펀트층(143)의 제2도전형 도펀트를 이용할 수 있어, 상기 제2질화물층(145)에 도핑되는 제2도전형 도펀트의 양을 줄일 수 있다. 상기 제2질화물층(145)은 상기 제1질화물층(141)의 도전형 도펀트의 도핑 량에 비해 1/10 ~ 1/100 정도까지 줄일 수 있다.

상기 도펀트층(143)은 그 위에 성장되는 제2질화물층(145)의 도핑량을 조절하는 층으로 이용될 수 있다. 상기 제2질화물층(145) 내의 Mg atomc/cc는 줄이고, 상기 도펀트층(143)을 이용하여 홀 농도를 개선시켜 줄 수 있다. 또한 상기 도펀트 층(143)은 Mg+H 결합을 저지하고 Mg-H 복합체로 활성화시켜 주게 된다.

상기 제2도전형 반도체층(140)의 제2질화물층(145) 위에는 제2전극(미도시) 또는/및 투명전극층(미도시)이 형성될 수 있다. 상기 투명 전극층은 ITO, ZnO, IrOx, RuOx, NiO의 물질 중에서 선택되어 형성될 수 있다. 상기 반도체 발광소자(100)는 상기 제1도전형 반도체층(120)이 N형 반도체층, 상기 제2도전형 반도체층(130)은 P형 반도체층으로 구현하거나, 이의 역 구조로 구현할 수 있다. 또한 상기 제2도전형 반도체층(130) 위에 N형 반도체층 또는 P형 반도체층을 형성할 수도 있어, 발광 소자는 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 하나로 형성될 수 있다.

도 5는 제2실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 상기 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며 중복 설명은 생략하기로 한다.

도 5를 참조하면, 반도체 발광소자(100A)는 기판(110), 언도프드 반도체층(112), 제1도전형 반도체층(120), 활성층(130), 복수의 도펀트층(143A,143B)를 갖는 제2도전형 반도체층(140A)을 포함한다.

상기 제2도전형 반도체층(140A)은 제2도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 이루어진 복수개의 질화물층(141,144,145)과, 상기 각 질화물층(141,143,145) 사이에 제2도전형 도펀트의 도펀트층(143A,143B)이 형성된다.

상기 제2도전형 반도체층(140A)의 제1질화물층(141)은 상기 활성층(130) 위 에 형성되며, 상기 제1질화물층(141) 위에는 제1도펀트층(143A)이 형성되며, 상기 제1도펀트층(143A) 위에는 제2질화물층(144)이 형성되고, 상기 제2질화물층(144) 위에는 제2도펀트층(143B)이 형성되며, 상기 제2도펀트층(143B)에는 제3질화물층(145)이 형성된다.

상기 제1 및 제2도펀트층(143A,143B)은 제2도전형 도펀트가 5×10¹⁹ ~ 5×10²¹로 도핑될 수 있으며, 각 층의 두께는 10Å~30Å로 형성될 수 있다. 이러한 상기 제1 및 제2도펀트층(143A,143B)은 제2도전형 도펀트로 형성되어, 그 위의 제2 및 제3질화물층(144,145)의 도펀트 량을 보상해 줄 수 있다.

상기 제1도펀트층(143A)은 상기 제2질화물층(144)의 성장시 제2도전형 도펀트의 도핑 양을 보상해 주거나 조절할 수 있다. 이에 따라 상기 제2질화물층(144)에 도핑되는 제2도전형 도펀트의 도핑 양은 다른 반도체층(예:141)에 비해 적게 도핑될 수 있다.

상기 제2도펀트층(143B)은 상기 제3질화물층(145)의 성장시 제2도전형 도펀트의 도핑 양을 보상해 주거나 조절해 줄 수 있다. 이에 따라 상기 제3질화물층(145)에 도핑되는 제2도전형 도펀트의 도핑 양은 다른 반도체층(예: 141)에 비해 적게 도핑될 수 있다.

상기 제2도전형 반도체층(140A)의 성장 방법은 상기 제1실시 예를 참조하기로 하며, 그 기술적 범위 내에서 상기 복수의 도펀트층(143A,143B)를 형성할 수 있다. 또한 상기 질화물층(141,143,145)과 상기 도펀트층(143A,143B)은 주기적으로 교대로 형성될 수 있다.

도 6은 제3실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 상기 제3실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며 중복 설명은 생략하기로 한다.

도 6을 참조하면, 반도체 발광소자(100B)는 기판(110), 언도프드 반도체층(112), 제1도전형 반도체층(120), 활성층(130), 복수의 도펀트층(143A,143B,143C)을 갖는 제2도전형 반도체층(140B)을 포함한다.

상기 제2도전형 반도체층(140B)은 제2도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 이루어진 복수개의 질화물층(141,144,145)과, 상기 각 질화물층(141,143,145) 사이에 제2도전형 도펀트의 제1 및 제2도펀트층(143A,143B)이 형성되고, 최 상층에 제3도펀트층(143C)이 형성된다.

상기 제2도전형 반도체층(140A)의 제1질화물층(141)은 상기 활성층(130) 위에 형성되며, 상기 제1질화물층(141) 위에는 제1도펀트층(143A)이 형성되며, 상기 제1도펀트층(143A) 위에는 제2질화물층(144)이 형성되고, 상기 제2질화물층(144) 위에는 제2도펀트층(143B)이 형성되며, 상기 제2도펀트층(143B)에는 제3질화물층(145)이 형성되며, 상기 제3질화물층(145) 위에는 제3도펀트층(143C)이 형성된다.

상기 제1 내지 제3도펀트층(143A,143B,143C)은 제2도전형 도펀트가 5×10¹⁹ ~ 5×10²¹로 도핑될 수 있으며, 각 층의 두께는 10Å~30Å로 형성될 수 있다. 상기 제1 및 제2도펀트층(143A,143B)은 제2도전형 도펀트로 형성되어, 그 위의 제2 및 제3질화물층(144,145)의 도펀트 량을 조절하거나 보상해 줄 수 있다.

상기 제1도펀트층(143A)은 상기 제2질화물층(144)의 성장시 제2도전형 도펀트의 도핑 양을 보상해 주거나 조절할 수 있다. 이에 따라 상기 제2질화물층(144)에 도핑되는 제2도전형 도펀트의 도핑 양은 다른 반도체층(예:141)에 비해 적게 도핑될 수 있다.

상기 제2도펀트층(143B)은 상기 제3질화물층(145)의 성장시 제2도전형 도펀트의 도핑 양을 보상해 주거나 조절해 줄 수 있다. 이에 따라 상기 제3질화물층(145)에 도핑되는 제2도전형 도펀트의 도핑 양은 다른 반도체층(예: 141)에 비해 적게 도핑될 수 있다.

상기 제3도펀트층(143C)은 제2도전형 도펀트의 에프터 도핑층(after doping layer)으로서, 상기 제3질화물층(145)의 위에 형성되어, 상기 제3질화물층(145)의 상부에 도핑되는 제2도전형 도펀트의 도핑 양을 보상해 주거나, 조절해 줄 수 있다. 이는 제2도전형 반도체층(140B)의 최상부를 성장할 때 제2도전형 도펀트의 도핑량을 하부에 비해 상대적으로 많이 도핑하지 않아도 되는 효과가 있다.

상기 제3도펀트층(143C) 위에는 미도시된 제2전극 또는/및 투명전극층이 형성될 수 있으며, 상기 제2전극 또는/및 투명전극층은 공급되는 전원을 상기 제3도펀트층(143)을 통해 다른 층에 빠르게 전달하거나 확산시켜 줄 수 있다.

또한 상기의 실시 예뿐만 아니라, 상기 제2도전형 반도체층 내에는 4회 또는 그 이상의 도펀트층을 형성할 수 있다.

도 7은 도 1을 이용한 수평형 반도체 발광소자를 나타낸 도면이다. 상기 도7를 설명함에 있어서, 도 1과 동일 구성 요소에 대해서는 도 1을 참조하며, 중복 설명은 생략하기로 한다.

도 7를 참조하면, 반도체 발광소자(101)는 메사 에칭하여 제1도전형 반도체층(120) 위에 제1전극(171)이 형성되고, 제2도전형 반도체층(140)의 제2질화물층(145) 또는/및 투명전극층(미도시) 위에 제2전극(173)이 형성될 수 있다.

도 8은 도 1을 이용한 수직형 반도체 발광소자를 나타낸 도면이다. 상기 수직형 반도체 발광소자를 설명함에 있어서, 도 1과 동일 구성 요소에 대해서는 도 1을 참조하며, 중복 설명은 생략하기로 한다.

도 8를 참조하면, 반도체 발광소자(102)는 상기 제2도전형 반도체층(140)의 제2질화물층(145) 위에 전극층(160) 및 전도성 지지부재(165)를 형성하고, 도 1의 기판(110) 및 언도프드 반도체층(112)를 제거하게 된다.

상기 전극층(160)은 상기 제2질화물 위에 형성되며, 예컨대, Al, Ag, Pd, Rh, Pt 등 중에서 적어도 하나 또는 이들의 합금 등으로 형성될 수 있으며, 상기 재료로 한정하지는 않는다. 상기 전극층(160)은 씨드 금속, 오믹 금속, 반사 금속 중 적어도 한 특성을 갖는 재료로 형성될 수 있다.

상기 전극층(160) 위에는 전도성 지지부재(165)가 형성될 수 있으며, 상기 전도성 지지부재(165)는 구리, 금, 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO 등) 등과 같은 물질로 형성될 수 있다. 상기 전도성 지지부재(165)가 형성되면, 상기 기판(도 1의 110)을 제거한다.

상기 기판(도 1의 110)은 레이저를 이용하여 분리 방식(LLO : Laser Lift Off)을 이용하여 분리시킬 수 있으며, 상기 언도프드 반도체층(도 1의 112)을 습식 또는/및 건식 에칭 방식으로 제거할 수 있다. 또한 상기 언도프드 반도체층(도 1의 112)에 습식 액을 주입하여 상기 기판(도 1의 110) 및 버퍼층(도 1의 112)을 제거할 수 있으며, 이러한 방식에 대해 한정하지는 않는다.

그리고, 상기 제1도전형 반도체층(120) 아래에 소정 패턴의 제1전극(171)을 형성하게 된다.

상기의 실시 예는 상기 활성층(130) 위의 제2도전형 반도체층에 도펀트층을 형성시켜 줌으로써, 제2도전형 반도체층에 대한 캐리어 농도를 개선시켜 줄 수 있다. 또한 주기적으로 질화물층과 도펀트층을 형성시켜 줌으로써, 제2도전형 반도체층의 품질을 손상시키지 않고, 캐리어 농도를 개선시켜 줄 수 있다.

또한 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예 시일 뿐 본 발명의 실시 예를 한정하는 것이 아니며, 본 발명의 실시 예가 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

도 1은 제1실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.

도 2 내지 도 4는 제1실시 예에 따른 반도체 발광소자 제조과정을 나타낸 도면도이다.

도 5는 제2실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.

도 6은 제3실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.

도 7은 도 1을 이용한 수평형 반도체 발광소자를 나타낸 측 단면도이다.

도 8은 도 1을 이용한 수직형 반도체 발광소자를 나타낸 도면이다.

Claims (12)

1. 제1도전형 반도체층;

   상기 제1도전형 반도체층 위에 형성된 활성층;

   상기 활성층 위에 제2도전형 도펀트로 형성된 도펀트층을 포함하는 제2도전형 반도체층을 포함하는 반도체 발광소자.
2. 제1항에 있어서,

   상기 제2도전형 반도체층은 복수의 질화물층을 포함하며,

   상기 도펀트층은 복수의 질화물층 사이에 형성되는 반도체 발광소자.
3. 제1항에 있어서,

   상기 도펀트층은 상기 제2도전형 반도체층의 내부 및 상층에 형성되는 반도체 발광소자.
4. 제1항에 있어서,

   상기 제2도전형 반도체층은 제2도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 이루어진 질화물층과, 상기 질화물층 위에 형성된 상기 도펀트층이 적어도 2주기로 형성되며,

   상기 도펀트층은 상기 질화물층에 도핑된 제2도전형 도펀트를 보상해 주는 반도체 발광소자.
5. 제1항에 있어서,

   상기 도펀트층은 Mg, Zn, Ca, Sr, 및 Ba 중 적어도 하나를 포함하는 반도체 발광소자.
6. 제1항에 있어서,

   상기 도펀트층은 10Å~30Å의 두께로 형성되는 반도체 발광소자.
7. 제1항에 있어서, 상기 제2도전형 반도체층은 P형 반도체층 또는 N형 반도체층을 포함하는 반도체 발광소자.
8. 제1도전형 반도체층을 형성하는 단계;

   상기 제1도전형 반도체층 위에 활성층을 형성하는 단계;

   상기 활성층 위에 제2도전형 반도체층을 형성하는 단계를 포함하며,

   상기 제2도전형 반도체층은,

   상기 활성층 위에 제1질화물층을 형성하는 단계; 상기 제1질화물층 위에 제2도전형 도펀트를 이용한 제1도펀트층을 형성하는 단계; 상기 도펀트층 위에 제2질화물층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
9. 제8항에 있어서,

   상기 제1도펀트층의 형성시 NH₃ 가스의 공급은 중단하고, N₂ 또는 H₂ 캐리어 가스와 제2도전형 도펀트의 소스 가스를 공급하여 형성하는 반도체 발광소자 제조방법.
10. 제8항에 있어서,

    상기 제1도펀트층과 상기 제2질화물층은 적어도 2주기로 형성되는 반도체 발광소자 제조방법.
11. 제8항에 있어서,

    상기 제2질화물층 위에 제2도펀트층을 형성하는 반도체 발광소자 제조방법.
12. 제8항에 있어서,

    상기 제2질화물층은 제2도전형 도펀트의 도핑 량이 상기 제1질화물층의 도핑 량보다 1/10 ~ 1/100로 형성되는 반도체 발광소자 제조방법.

Images