KR20070114094A - 고출력 반도체 레이저소자 - Google Patents

Abstract

본 발명의 반도체 레이저 소자는, 제1 및 제2 도전형 클래드층, 그 사이에 형성된 활성층 및 상기 제1 및 제2 도전형 클래드층과 상기 활성층 사이에 형성된 제1 및 제2 광가이드층을 포함한다. 또한, 상기 제1 및 제2 도전형 클래드층의 적어도 하나는 레이저 빔의 분포와 중첩된 영역에 언도프된 광손실억제영역을 포함한다. 상기 광손실억제영역은 상기 활성층 및 상기 제1 및 제2 광가이드층과 함께 상기 레이저 빔 분포의 80% 이상을 점유하도록 10 ∼ 300 ㎚의 두께를 갖는다.

반도체 레이저(semiconductor laser), 고출력 레이저(high power laser), 빔모드(beam mode), SCH(separate confinement heterostructure)

Description

고출력 반도체 레이저소자{HIGH POWER SEMICONDUCTOR LASER DEVICE}

본 발명은 고출력 반도체 레이저 소자에 관한 것으로, 더욱 상세하게는 내부 광손실을 감소시킴으로써 우수한 광출력효율을 갖는 고출력 반도체 레이저 소자에 관한 것이다.

최근에, 고출력 반도체 레이저 소자는 광통신, 광기록장치, 용접 및 절단 등의 산업분야 및 의료분야 등의 다양한 응용분야에 사용되고 있으며, 디스플레이용 가시광선 레이저로서의 응용도 시도되고 있어 향후에 그 응용범위는 더욱 확대될 전망이다.

일반적으로, 반도체 레이저 소자는 고출력 특성을 갖기 위해서, 레이저 다이오드에서 빔이 방출되는 부분을 크게 설계하는 방안과, 레이저 다이오드를 바(bar)형태로 길게 배열하고나 이러한 레이저 바를 적층하는 방안이 있을 수 있다.

전자는 레이저 다이오드 자체의 출력을 향상시키는 방안으로서 빔이 방출되는 부분, 즉 에미터(emitter)의 폭(도1의 "W")을 넓게 설계하는 방법과 공진기 자체의 길이(도1의 "L")를 연장시키는 방법이 있다. 에미터의 폭을 넓히는 방법은 고 출력에는 유리하나, 빔의 형태가 왜곡될 수 있으므로, 공진기의 길이를 연장시키는 방식이 빔형태의 왜곡이 적고 공진기를 길게 함으로써 전류 밀도를 낮추어 소자의 온도상승을 억제하므로, 출력향상측면에서 유리하다. 그러나, 공진기의 길이(L)를 연장시킬 경우에, 공진기 내부 광손실[cm^-1]로 인해 광출력 효율이 저하되는 문제가 있다. 따라서 공진기 내부 광손실을 적게 하여 고출력을 위해 공진기의 길이가 길어지더라도 전류-광 특성의 효율의 저감을 최소화 시키는 것이 고출력 반도체 레이저를 설계의 핵심이라 할 수 있다.

이하, 이러한 공진기 내부손실문제를 도1에 도시된 종래의 고출력 반도체 레이저 소자 구조를 참조하여 설명한다.

도1을 참조하면, 고출력 반도체 레이저 소자(10)는 도전성 기판(11) 상에 제1 및 제2 도전형 클래드층(12,15)과, 그 사이에 위치한 활성층(14)을 포함한다. 제1 및 제2 도전형 클래드층(12,15)과 활성층(14) 사이에는 각각 제1 및 제2 광가이드층(13a,13b)이 형성된다. 상기 제2 도전형 클래드층(15) 상에는 제2 도전형 콘택층(16)이 형성되며, 상기 제2 도전형 콘택층(16) 상에는 전류주입영역을 제한하여 공진기(R)영역을 정의하는 절연성 물질로 전류차단층(17)이 형성된다. 또한, 상기 반도체 레이저 소자(10)는 상하면에 형성된 각각 제1 및 제2 전극(19a,19b)을 포함한다.

상기 제1 및 제2 광가이드층(13a,13b)은 상기 클래드층(12,15)보다 높은 굴 절률을 갖는 언도프층으로서, 전자와 정공의 움직임을 제한(confine)하는 상기 활성층(14)과 별도로, 레이저 빔의 형태를 제한하는 것을 특징으로 하기 때문에 SCH(separate confinement heterostructure) 층으로도 불린다. 이러한 광가이드 층(또는 SCH층)의 두께를 약 500㎚∼2㎛정도로 크게 형성하여(LOC구조: Large optical cavity 구조) 광모드와 제1 및 제2 도전형 클래드층(12,15)이 중첩되는 영역을 감소시켜 내부 광손실을 저감시킬 수 있다.

하지만, 내부 광손실을 저감시키기 위해 광가이드 층의 두께를 크게 설정하는 경우에는 오히려 빔의 고차모드가 발생될 우려가 있고 이 경우 빔의 형태가 심하게 왜곡되어 광학계와 정합이 되지 않아 실제 응용상 어려움이 존재한다.

따라서, 광가이드층의 두께를 크게하는데 한계가 있고 이럴 경우에 도2에 도시된 바와 같이, 빔모드가 여전히 제1 및 제2 도전형 클래드층(12,15)과 중첩된 영역이 존재하고, 이로 인해 내부손실을 충분히 감소시키는데 어려움이 있다.

결과적으로, 종래의 반도체 레이저 소자에서는, 이러한 내부손실문제로 인해 보다 출력향상을 위해서 공진기의 길이를 연장하는데 한계가 있어 왔다.

본 발명은 상술된 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적은 보다 긴 길이를 갖는 공진기 설계가 허용되도록 고차모드 발생을 억제하면서도 내부 광손실을 감소시킬 수 있는 고출력 반도체 레이저 소자를 제공하는데 있다.

상기한 기술적 과제를 해결하기 위해서, 본 발명은,

제1 및 제2 도전형 클래드층, 그 사이에 형성된 활성층 및 상기 제1 및 제2 도전형 클래드층과 상기 활성층 사이에 형성된 제1 및 제2 광가이드층을 포함한 반도체 레이저 소자에 있어서, 상기 제1 및 제2 도전형 클래드층의 적어도 하나는 레이저 빔의 분포와 중첩된 영역에 언도프된 광손실억제영역을 포함하며, 상기 광손실억제영역은 상기 활성층 및 상기 제1 및 제2 광가이드층과 함께 상기 레이저 빔 분포의 80% 이상을 점유하도록 10 ∼ 300 ㎚의 두께를 갖는 것을 특징으로 하는 반도체 레이저 소자를 제공한다.

바람직하게, 상기 광손실억제영역은 보다 빔모드분포가 많은 영역에 배치되도록 제1 또는 제2 광가이드와 접한 영역일 수 있다.

바람직하게는, 상기 광손실억제영역은 상기 제1 및 제2 도전형 클래드층 양측 모두에 형성할 수 있다.

본 발명에 채용된 광손실억제영역은 바람직하게는 상기 활성층 및 상기 제1 및 제2 광가이드층과 함께 레이저 빔 분포의 90%이상을 점유할 수 있는 두께로 형성할 수 있다.

통상적인 고출력 반도체 레이저 소자에서, 본 발명의 광손실억제영역의 바람직한 도핑농도는 5×10¹⁶/㎤이하일 수 있다.

본 발명에 따르면, 제1 및 제2 도전형 클래드층에 빔모드분포와 중첩된 적어도 일부 영역을 고의적으로 도프시키지 않은 광손실억제영역으로 형성함으로써, 구동전압의 큰 증가 없이도 광출력효율을 크게 개선시킬 수 있다. 또한, 다른 측면에서는, 광손실억제영역에 의해 내부손실이 감소되므로, 공진기 길이를 보다 길게 설계하는 것이 허용되며, 이로써, 전류밀도를 낮추어 온도상승을 효과적으로 억제하는 동시에 발광효율을 증가시킬 수 있다.

본 명세서에서 사용되는 "고의적으로 도프되지 않은 영역"이라 함은, 특정 불순물을 주입하는 공정 없이 형성된 언도프층을 의미하는 용어로서, 도핑농도가 실질적으로 0인 이상적인 경우뿐만 아니라, 증착장비 또는 인접한 층에 의해 불가피하게 갖게 되는 소량(예, 5×10¹⁶/㎤이하)의 도핑농도 조건도 포함하는 의미이다.

이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명한다.

도3은 본 발명의 일 실시형태에 따른 고출력 반도체 레이저 소자를 나타내는 개략 사시도이다.

도3을 참조하면, 고출력 반도체 레이저 소자(30)는 도전성 기판(31) 상에 제1 및 제2 도전형 클래드층(32,35)과, 그 사이에 위치한 활성층(34)을 포함한다. 제1 및 제2 도전형 클래드층(32,35)과 활성층(34) 사이에는 제1 및 제2 언도프드 클래드층(32a,35a)이 형성된다. 상기 제1 및 제2 광가이드층(33a,33b)은 상기 제1 및 제2 도전형 클래드층(32,35)과 제1 및 제2 언도프드 클래드층(32a,35a)보다 높은 굴절률을 갖는 언도프층으로서 SCH(separate confinement heterostructure)구조를 형성한다.

상기 제2 도전형 클래드층(35) 상에는 제2 도전형 콘택층(36)이 형성되며, 상기 제2 도전형 콘택층(36) 상에는 공진기(R)영역을 정의하는 절연성 물질로 이루어진 전류차단층(37)이 형성된다. 또한, 상기 반도체 레이저 소자(30)는 하면 및 상면에 형성된 각각 제1 및 제2 전극(39a,39b)을 포함한다.

본 발명에 채용된 제1 및 제2 도전형 클래드층(32,35)은 해당 불순물로 도핑된 다른 영역(32b,35b)과 달리 고의적으로 도프되지 않은 광손실 억제영 역(32a,35a)을 포함한다. 본 발명에 채용된 광손실 억제영역(32a,35a)은 각각 제1 도전형 및 제2 도전형 클래드층(32,35)과 동일한 기본 조성을 갖지만, 의도적으로 불순물을 주입하지 않은 영역을 말한다.

바람직하게는, 상기 광손실 억제영역(32a,35a)은 제1 및 제2 광가이드층(33a,33b)과 인접하게 형성되어 제1 및 제2 도전형 클래드층(32,35)과 중첩된 빔모드 분포영역에 배치된다. 이 경우에, 광손실 억제영역(32,35)은 고의적으로 도프되지 않아 극소량의 불순물만 존재하므로, 불순물에 의한 내부손실이 크게 감소될 수 있다.

상기 광손실억제영역(32a,35a)에 해당하는 클래드층 부분을 고의적으로 도프되지 않더라도, 실제 증착장비와 인접한 다른 클래드층영역(32b,35b)에 의한 불순물 확산 등으로 인해 미량의 도핑농도를 갖는다. 따라서, 상기 광손실억제영역(32a,35a)의 바람직한 도핑농도는 5×10¹⁶/㎤이하일 수 있다.

이와 같이, 본 발명에서는 내부손실이 감소되므로, 공진기(R)의 길이(L)를 보다 길게 설계하더라도 그로 인한 광출력 효율의 저하를 방지할 수 있다. 이는 아래의 식으로 설명될 수 있다.

즉, 광출력 효율인 슬로프 효율(slope efficiency: S)는 공진기 길이와 관련된 아래의 비례식으로 정의될 수 있다.

여기서, "L"은 레이저 다이오드의 공진기 길이이며, "R"은 레이저 다이오드 단면에서의 반사율, "α_i"는 공진기(R)를 지나면서 단위길이당 생기는 손실, 즉 내부손실률이다.

상기 식에서, 내부손실률(α_i)은 큰 값을 가질수록, L길이의 증가에 따른 슬로프 효율의 저하정도는 증가된다. 따라서, 긴 길이를 갖는 공진기는 상대적으로 전류밀도를 낮추어 온도상승을 억제하면서 발광효율을 향상시키는데 유리하지만, 이러한 슬로프 효율의 저하문제로 인해 실제 공진기 길이를 증가시키는데 한계가 있다.

하지만, 본 발명에서는 제1 및 제2 도전형 클래드층(32,35) 중 제1 및 제2 광가이드층(33a,33b)에 인접한 영역을 고의적으로 도프하지 않아 광손실억제영역(32a,35a)을 제공함으로써 내부손실률을 크게 감소시키고, 이로써 전류밀도 개선 및 발광효율 향상에 유리하도록 공진기 길이(L)를 보다 증가시킬 수 있다.

따라서, 본 발명에 따르면, 빔의 왜곡을 야기하는 공진기 폭(W)을 증가시키지 않는 대신에, 내부손실로 인한 광효율의 저하를 억제하면서 공진기 길이(L)를 증가시킴으로써 전류밀도를 낮춤으로써 온도상승을 저감시키는 동시에 광효율을 크게 개선할 수 있다.

도4에는 본 발명의 일 실시형태에 따른 고출력 반도체 레이저 소자의 밴드갭과 빔모드분포가 도시되어 있다.

도4를 참조하면, 우선 도2에 도시된 밴드다이어그램(전도대역(E_c))과 유사한 밴드갭이 도시되어 있다. 여기서, 제1 및 제2 도전형 클래드층(32,35)은 제1 및 제2 광가이드층(33a,33b)과 인접한 광손실억제영역(32a,35a)이 포함하므로, 광가이드층(33a,33b)과 연속되는 언도프영역이 제공된다. 따라서, 고차모드 발생을 억제할 수 있는 정도의 광가이드층(33a,33b)의 폭을 제한하더라도, 추가적으로 빔모드분포와 중첩된 영역(S)을 상당부분 언도포영역으로 포함시킬 수 있다.

그 결과, 광손실억제영역(32a,35a)에 해당하는 빔모드와 중첩된 부분에서 발생되는 광손실을 크게 감소시킬 수 있으므로, 전체 내부손실을 저감시킬 수 있다.

이러한 광손실억제영역(32a,35a)은 보다 빔모드분포가 많은 영역에 배치될 수 있도록 제1 또는 제2 광가이드(33a,33b)와 접하도록 위치시키는 것이 바람직하다. 또한, 상기 광손실억제영역(32a,35a)은 상기 활성층(34) 및 상기 제1 및 제2 광가이드층(33a,33b)과 함께 레이저 빔모드 분포의 80% 이상이 중첩될 수 있는 두께로 형성하며, 바람직하게는 90% 이상을 점유할 수 있는 두께로 형성할 수 있다. 이러한 빔모드 분포는 특정 레이저에서 활성층(34)의 구조 및 각 층의 굴절률, 두께를 통해 계산될 수 있으며, 적절한 두께로 설계될 수 있다.

통상적인 고출력 반도체 레이저 소자에서는, 상기 광손실억제영역(32a,35a)의 두께는 각각 약 10 ∼ 약 300 ㎚를 갖는다.. 10 ㎚미만일 경우에는 충분한 광손실 저감 효과를 기대하기 어려우며, 300 ㎚을 초과하는 경우에는 언도프영역의 증가로 인한 구동전압의 증가되는 문제가 야기될 수 있다.

본 실시형태에서는, 제1 및 제2 도전형 클래드층이 모두 광손실억제영역을 가지며 거의 대칭으로 구성된 구조로 예시되어 있으나, 필요에 따라 일 도전형 클래드층에만 선택적으로 제공되거나, 양측에 제공되더라도 비대칭구조로 제공될 수 있다. 이 경우에도, 불순물에 의한 광 손실을 감소시키기 위해서 기존의 제1 및 제2 도전형 클래드층에 도프되지 않은 영역을 제공하는 것을 특징으로 하는 본 발명의 범위에 해당된다고 할 수 있다.

본 발명의 효과를 확인하기 위해서, 종래와 같이, 각각 8×10¹⁷/㎤,7×10¹⁷/㎤의 도핑농도를 갖는 p형 및 n형 도전형 클래드층과, 언도프된 활성층이 개재된 제1 및 제2 광가이드층을 포함한 3개의 반도체 레이저 다이오드(A1,A2,A3)를 각각 다른 공진기 길이(1㎜, 2㎜, 3㎜)를 갖도록 하고 시뮬레이션을 수행하였다. 여기서, 활성층과 제1 및 제2 광가이드층의 두께는 각각 6nm, 250nm, 250nm로 설계하였다.

또한, 상기한 반도체 레이저 구조와 동일한 조건으로 3개의 반도체 레이저 다이오드(B1,B2,B3)를 계산하되, 본 발명에 따라 각각 제1 및 제2 광가이드층과 인접한 제1 및 제2 도전형 클래드층 영역은 약 100 ㎚두께로 고의적으로 도프하지 않은 광손실억제영역으로 형성하였다.

이와 같은 구조에서 반도체 레이저 다이오드에 대해서 각각 전류-전압 시뮬레이션 결과를 표시하였다.

우선, 도5a에 도시된 바와 같이, 본 발명에 따른 반도체 레이저 다이오드(B1,B2,B3)를 동일한 공진기 길이를 갖는 종래예(A1,A2,A3)와 대비하면, 전체적으로 입력전류에 대한 광출력이 10∼14%정도 향상되며, 종래예와 광출력의 차이는 공진기의 길이를 크게 설계할수록 보다 큰 차이를 증가된 것을 확인할 수 있다.

도5b에 도시된 바와 같이, 본 발명에 따른 반도체 레이저 다이오드(B1,B2,B3)의 경우 종래의 반도체 레이저 다이오드(A3: 3㎜)에 비해 0.1 내지 0.25 V 정도로 다소 구동전압은 매우 작은 수준으로 증가하였다. 이는 언도프된 광손실억제영역의 채용에 의해 다소 구동전압은 증가한 결과이지만, 광출력효율 개선효과를 볼 때에 크게 고려되지 않을 수준이다.

상술한 실시형태 및 첨부된 도면은 바람직한 실시형태의 예시에 불과하며, 본 발명은 첨부된 청구범위에 의해 한정하고자 한다. 또한, 본 발명은 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.

도1은 종래의 고출력 반도체 레이저 소자를 나타내는 개략 사시도이다.

도2는 종래의 고출력 반도체 레이저 소자의 밴드갭과 빔모드분포를 나타내는 그래프이다.

도3은 본 발명의 일 실시형태에 따른 고출력 반도체 레이저 소자를 나타내는 개략 사시도이다.

도4는 본 발명의 일 실시형태에 따른 고출력 반도체 레이저 소자의 밴드갭과 빔모드분포를 나타내는 그래프이다.

도5a는 본 발명의 실시예에 따라 제조된 고출력 반도체 레이저 소자의 출력특성을 나타내는 그래프이다.

도5b는 본 발명의 실시예에 따라 제조된 고출력 반도체 레이저 소자의 전압-전류특성을 나타내는 그래프이다.

<도면의 주요부분에 대한 부호설명>

31: 도전성 기판 32: 제1 도전형 클래드층

33a,33b: 제1 및 제2 광가이드층 34: 활성층

35: 제2 도전형 클래드층 32a,35a: 광손실억제영역

36: 제2 도전형 콘택층 37: 전류차단층

39a,39b: 제1 및 제2 전극

Claims (5)

1. 제1 및 제2 도전형 클래드층, 그 사이에 형성된 활성층 및 상기 제1 및 제2 도전형 클래드층과 상기 활성층 사이에 형성된 제1 및 제2 광가이드층을 포함한 반도체 레이저 소자에 있어서,

   상기 제1 및 제2 도전형 클래드층의 적어도 하나는 레이저 빔의 분포와 중첩된 영역에 언도프된 광손실억제영역을 포함하며,

   상기 광손실억제영역은 상기 활성층 및 상기 제1 및 제2 광가이드층과 함께 상기 레이저 빔 분포의 80% 이상을 점유하도록 10 ∼ 300 ㎚의 두께를 갖는 것을 특징으로 하는 반도체 레이저 소자.
2. 제1항에 있어서,

   상기 광손실억제영역은 제1 또는 제2 광가이드층과 접한 영역인 것을 특징으로 하는 반도체 레이저 소자.
3. 제1항에 있어서,

   상기 광손실억제영역은 상기 제1 및 제2 도전형 클래드층의 양측에 형성된 것을 특징으로 하는 반도체 레이저 소자.
4. 제1항에 있어서,

   상기 광손실억제영역은 상기 활성층 및 상기 제1 및 제2 광가이드층과 함께 레이저 빔 분포의 90% 이상을 점유하는 두께를 갖는 것을 특징으로 하는 반도체 레이저 소자.
5. 제1항에 있어서,

   상기 광손실억제영역의 도프농도는 5×10¹⁶/㎤ 이하인 것을 특징으로 하는 반도체 레이저 소자.

Images