KR100569040B1 - 반도체 레이저 장치 - Google Patents

반도체 레이저 장치 Download PDF

Info

Publication number
KR100569040B1
KR100569040B1 KR1020030029356A KR20030029356A KR100569040B1 KR 100569040 B1 KR100569040 B1 KR 100569040B1 KR 1020030029356 A KR1020030029356 A KR 1020030029356A KR 20030029356 A KR20030029356 A KR 20030029356A KR 100569040 B1 KR100569040 B1 KR 100569040B1
Authority
KR
South Korea
Prior art keywords
cladding layer
layer
semiconductor laser
inp
light
Prior art date
Application number
KR1020030029356A
Other languages
English (en)
Other versions
KR20040025533A (ko
Inventor
나까야마다께시
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040025533A publication Critical patent/KR20040025533A/ko
Application granted granted Critical
Publication of KR100569040B1 publication Critical patent/KR100569040B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/34373—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on InGa(Al)AsP

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

대전류 시의 광 출력의 저하가 적고, 또한 슬로프 효율이 높고, 종래의 반도체 레이저와 비교하여 근시야상이 크게 변동하지 않는 반도체 레이저를 구성한다. p-InP 기판(12) 상에 배치된 p-InP 클래드층(14)과, 이 p-InP 클래드층(14) 상에 배치된 활성 영역(16)과, 이 활성 영역(16) 상에 배치된 n-InP 클래드층(18a)과, 이 n-InP 클래드층(18a) 위에 배치된 n-InP 클래드층(18b), 및 n-InP 클래드층(18a)과 n-InP 클래드층(18b) 사이에 끼워지고, 활성 영역(16)으로부터 발광하는 레이저광의 근시야상의 광 강도가 실질적으로 0이 되는 위치보다 활성 영역(16) 측에 가깝게 적층되고, 0.05∼0.3㎛의 두께를 갖고, 광 강도 분포의 가중치 중심을 n측으로 이동시키는 n-InGaAsP 클래드층(20)을 구비한 것이다.
근시야상, 클래드층, 슬로프 효율

Description

반도체 레이저 장치{SEMICONDUCTOR LASER DEVICE}
도 1은 본 발명의 일 실시예에 따른 반도체 레이저의 단면도.
도 2는 본 발명의 일 실시예에 따른 반도체 레이저의 활성 영역의 모식도.
도 3은 본 발명의 일 실시예에 따른 반도체 레이저의 에너지 대역 구조를 나타내는 에너지 대역도.
도 4는 본 발명의 일 실시예에 따른 반도체 레이저의 굴절율을 나타내는 모식도.
도 5는 본 발명의 일 실시예에 따른 반도체 레이저의 근시야상을 나타내는 모식도.
도 6은 본 발명의 일 실시예에 따른 반도체 레이저의 광 출력 및 슬로프 효율을 나타내는 그래프.
도 7은 본 발명의 일 실시예에 따른 반도체 레이저의 변형예를 나타내는 단면도.
도 8은 본 발명의 일 실시예에 따른 반도체 레이저의 단면도.
도 9는 본 발명의 일 실시예에 따른 반도체 레이저의 굴절율을 나타내는 모식도.
도 10은 본 발명의 일 실시 형태에 따른 반도체 레이저의 변형예를 나타내는 단면도.
도 11은 본 발명의 일 실시예에 따른 반도체 레이저의 단면도.
도 12는 본 발명의 일 실시예에 따른 반도체 레이저의 변형예를 나타내는 단면도.
도 13은 본 발명의 일 실시예에 따른 반도체 레이저의 단면도.
도 14는 본 발명의 일 실시예에 따른 반도체 레이저의 변형예를 나타내는 단면도.
도 15는 종래의 반도체 레이저의 단면도.
도 16은 종래의 반도체 레이저의 근시야상을 나타내는 모식도.
〈도면의 주요 부분에 대한 부호의 설명〉
12 : p-InP 기판
52 : n-InP 기판
14 : p-InP 클래드층
18 : n-InP 클래드층
16b : 활성층
20 : n-InGaAsP 클래드층
42 : p-AlGaInAs 클래드층
16a, 16e : InGaAsP 광 가두기층
본 발명은 광 통신용 등에 사용하는 반도체 레이저 장치에 관한 것으로, 특히 광 강도 분포를 비대칭으로 한 반도체 레이저 장치에 관한 것이다.
광 파이버를 이용한 공중 통신망의 보급에 수반하여, 염가로 대량의 정보량을 전송하는 것이 점점 요구되고 있다. 이와 같은 요청에 따라 공중 통신망을 염가로 정비하고, 전송 정보량의 증대를 도모하기 위해서는 이미 정비된 광 파이버망과의 광학적인 정합성이 양호하고, 또한 광 출력 효율이 높은 반도체 레이저 장치의 개발이 필수적인 요건이다.
도 15는 종래의 반도체 레이저의 단면도이다.
도 15에서, 참조 부호 200은 반도체 레이저, 참조 부호 202는 p 도전형 InP 기판(이하, p 도전형을 "p-", n 도전형을 "n-"로 표기함), 참조 부호 204는 p-InP 클래드층, 참조 부호 206은 활성 영역으로, InGaAsP 웰층과 InGaAsP 배리어층으로 이루어지는 다중 양자 웰 구조의 활성층과 이 활성층을 끼워 상하로 형성된 InGaAsP 광 가두기층으로 구성되어 있다. 참조 부호 208은 n-InP 클래드층, 참조 부호 210은 InP 전류 저지층, 참조 부호 212는 n-InP 컨택트층, 참조 부호 214는 n형 전극, 참조 부호 216은 p형 전극이다.
이 반도체 레이저(200)에서, p형 전극(216)이 플러스 전위가 되도록 p형 전극(216)과 n형 전극(214)에 바이어스 전압을 인가하면, 전류는 유효하게 활성 영역(206)으로만 집중적으로 흘러, 저전류로 동작하고, 발광이 가능하게 된다. p-InP 클래드층(204) 및 n-InP 클래드층(208)의 굴절율은 활성 영역(206)에 비하여 작고, 광은 활성 영역(206)을 중심으로 분포한다.
도 16은 종래의 반도체 레이저의 근시야상을 도시하는 모식도이다.
도 16에서 종축은 광의 강도, 횡축은 활성 영역(206)을 중심으로 하는 거리이다. 횡축에 평행한 파선은 광 강도가 피크치의 10%가 되는 부분을 나타내고 있다.
도 16에서는 중앙의 활성 영역(206)을 중심으로 n측과 p측의 광의 강도 분포가 좌우대칭으로 되어 있다. 도 16의 예에서는 n측과 p측의 면적 비율이 각각 0.397이다. 광의 강도 분포 곡선이 횡축에 점근하여, 실질적으로 거의 0이 되는 위치는 중앙의 활성 영역(206)으로부터 대략 2.0㎛의 위치이다.
또, 대출력의 더블 헤테로 구조의 반도체 레이저에 있어서, 다중 양자 웰 구조의 활성층을 사이에 끼워 형성된 n-AlGaAs 광 가이드층과 p-AlGaAs 광 가이드층, 및 이 n-AlGaAs 광 가이드층과 p-AlGaAs 광 가이드층을 사이에 끼워 형성된 n-AlGaAs 클래드층과 p-AlGaAs 클래드층, 각각의 재료 조성비를 바꿈으로써, 전체적으로 굴절율의 분포를 활성층을 중심으로 하여 어느 하나의 측에 시프트시켜, 광 밀도 분포의 피크와 전류 분포의 피크가 일치하지 않도록 하여, 이에 따라 재료의 열화를 방지하고 신뢰성의 향상을 도모한 예가 있다(예를 들면, 특허 문헌 1(특개평11-243259호 공보(제6페이지∼제9페이지, 도 1∼도 3)) 참조).
또한, 광 파이버 증폭기용의 여기 광원 등에 이용되는 반도체 레이저에 있어서, 활성층을 끼워 형성된 상부 및 하부 가이드층, 이 상부 및 하부 가이드층을 끼워 형성된 상부 및 하부 클래드층을 구비하고, 또한 상부 가이드층과 상부 클래드 층 사이 및 하부 가이드층과 하부 클래드층 사이에 각각, 클래드층보다 저 굴절율의 반도체층을 배치하여, 이에 따라 20° 이하의 협 수직 방사각을 갖고 횡 모드가 안정된 반도체 레이저를 구성한 예가 있다(예를 들면, 특허 문헌 2(특개평8-195529호 공보(제3페이지∼제4페이지, 도 3)) 참조).
반도체 레이저(200)가 발광하고 있을 때, 활성 영역(206)은 얇은 층이므로 p-InP 클래드층(204) 및 n-InP 클래드층(208)으로의 광의 누설이 커진다. 일반적으로, 반도체 레이저에 있어서 높은 전류-광 출력 효율, 즉 슬로프 효율을 얻기 위해서는, 활성 영역(206) 외, 특히 p-InP 클래드층(204)에 있어서의 광 흡수량을 저감시킬 필요가 있다.
p형 반도체 영역에서의 광 흡수의 큰 요인은 p형의 첨가 불순물의 주입 영역에서 가전자대간 흡수가 현저한 데 있다. 이 현상은 반드시 InP계 재료 독특한 현상이 아니고, AlGaAs계 재료의 반도체 레이저에 있어서도 발생하는 것이기는 하지만, 특히 InP계 재료의 반도체 레이저에 있어서 현저하다.
이 현상에 대한 대책으로서, 종래의 방법은 P형 반도체 영역, 예를 들면 p-InP 클래드층(204)의 캐리어 농도를 저감시킴으로써 대처해 왔다. 그러나, n형 반도체 영역에 비하여 전기 저항이 높아지는 경향이 있는 P형 반도체 영역의 캐리어 농도를 저감시킴으로써, 또한 전기 저항이 증대하는 경향으로 되어, 대전류 시의 발열에 의한 광 출력의 저하, 즉 롤 오프가 문제가 된다.
또한, 이미 광 파이버망의 부설이 진행하고 있는 현상에서는, 반도체 레이저 는 단순히 높은 슬로프 효율을 가질 뿐만 아니라, 이미 부설되어 있는 광 파이버망에 대하여 충분한 광학적인 정합성을 갖게 할 필요가 있다. 이를 위해서는, 반도체 레이저의 근시야상이 종래의 반도체 레이저와 그다지 상이하지 않은 근시야상을 갖는 반도체 레이저인 것이 필요하게 된다.
본 발명은 상기한 문제점을 해소하기 위해서 이루어진 것으로, 제1 목적은 대전류 시의 광 출력의 저하가 적고, 또한 슬로프 효율이 높고, 종래의 반도체 레이저와 비교하여 근시야상이 크게 변동하지 않는 반도체 레이저를 구성하는 것이다.
본 발명에 따른 반도체 레이저 장치는 제1 도전형의 반도체 기판과, 이 반도체 기판 상에 배치된 제1 도전형의 제1 클래드층과, 이 제1 클래드층 상에 배치된 활성층과, 이 활성층 상에 배치된 제2 도전형의 제2 클래드층과, 활성층으로부터 발광하는 레이저광의 근시야상의 광 강도가 실질적으로 0이 되는 위치보다 활성층 측에 적층됨과 함께 0.05∼0.3㎛의 두께를 갖고 광 강도 분포의 가중치 중심을 n측으로 이동시키는 반도체층을 구비한 것으로, 근시야상을 크게는 변화시키지 않고, 광의 누설이 n 도전형의 클래드층 측으로 편의하고, p 도전형의 클래드층에서의 광 흡수가 저감되어, 슬로프 효율이 향상된다.
〈제1 실시예〉
이하의 실시예의 설명에서는, 예를 들면 광 통신에 이용되는 1.3㎛∼1.7㎛ 파장대의 InP계 매립형 반도체 레이저를 예로 들어 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 레이저의 단면도이다.
도 1에서, 참조 부호 10은 반도체 레이저로, 도 1의 반도체 레이저(10)의 단면에서는 지면에 수직 방향이 광의 도파 방향이다. 참조 부호 12는 반도체 기판으로서의 p-InP 기판, 참조 부호 14는 p-InP 기판(12) 상에 배치된 제1 클래드층으로서의 p-InP 클래드층으로, 이 p-InP 클래드층(14)은 대역 갭 에너지가 1.35eV, 층 두께가 1000㎚, 캐리어 농도는 1×1018㎝-1이다. 참조 부호 16은 p-InP 클래드층(14) 상에 배치된 활성 영역이다.
참조 부호 18은 활성 영역(16) 상에 배치된 제2 클래드층으로서의 n-InP 클래드층으로, n-InP 클래드층(18)은 제1 실시예에서는 2층으로 분리되어 활성 영역(16)에 인접하고 있는 n-InP 클래드층(18a)과 그 위에 배치된 n-InP 클래드층(18b)으로 구성되어 있다. n-InP 클래드층(18)은 대역 갭 에너지가 1.35eV, 캐리어 농도는 1×1018㎝-1이고, n-InP 클래드층(18a)의 층 두께는, 예를 들면 700㎚이다.
참조 부호 20은 n-InP 클래드층(18a)과 n-InP 클래드층(18b) 사이에 삽입된 반도체층으로서의 n-InGaAsP 클래드층으로, 재료는 In0.8Ga0.2As0.44P0.56 으로 대역 갭 에너지가 1.03eV, 층 두께는 100㎚, 캐리어 농도는 1×1018㎝-1이다.
p-InP 클래드층(14)의 일부(14a), 활성 영역(16), n-InP 클래드층(18a), n-InGaAsP 클래드층(20), 및 n-InP 클래드층(18b)은 릿지 형상으로 형성되고, 광 도 파로 릿지(22)를 형성하고 있다.
이 광 도파로 릿지(22)의 양측은 InP층(24)이 배치되고, 전류 저지층으로서 기능하고 있다. 참조 부호 26은 n-InP 클래드층(18b) 및 InP층(24) 위에 배치된 n-InP 컨택트층이다. 참조 부호 28은 n-InP 컨택트층(26) 상에 배치된 n형 전극이고, 참조 부호 30은 p-InP 기판(12)의 이면에 배치된 p형 전극이다.
도 2는 본 발명의 일 실시예에 따른 반도체 레이저의 활성 영역의 모식도이다. 도 2의 모식도는 활성 영역의 단면을 나타내고 있다.
도 2에서, 참조 부호 16a는 p-InP 클래드층(14)에 인접하는 제1 광 가두기층으로서의 InGaAsP 광 가두기층으로, 재료는 도핑되지 않은 In0.8Ga0.2As0.44P 0.56으로 대역 갭 에너지가 1.03eV, 층 두께는 40㎚이다.
참조 부호 16b는 InGaAsP 광 가두기층(16a) 위에 배치된 활성층으로, 이 활성층(16b)은 도핑되지 않은 In0.8Ga0.2As0.74P0.26으로 대역 갭 에너지가 0.77eV, 층 두께가 6.5㎚의 웰층(16c)과 도핑되지 않은 In0.71Ga0.29As0.48P0.52 로 대역 갭 에너지가 1.03eV, 층 두께가 9㎚의 배리어층(16d)이 교대로 배치된 다중 양자 웰 구조를 갖고 있다.
참조 부호 16e는 활성층(16b) 상에 배치된 제2 광 가두기층으로서의 InGaAsP 광 가두기층으로, 재료는 도핑되지 않은 In0.8Ga0.2As0.44P0.56으로 대역 갭 에너지가 1.03eV, 층 두께가 40㎚이다.
제1 실시예에서는 활성 영역(16)은 InGaAsP 광 가두기층(16a), 활성층(16b) 및 InGaAsP 광 가두기층(16e)으로 구성되어 있다.
또, p형 반도체층의 첨가 불순물은, 예를 들면 Zn이고, n형 반도체층의 첨가 불순물은, 예를 들면 S이다.
도 3은 본 발명의 일 실시 형태에 따른 반도체 레이저의 에너지 대역 구조를 나타내는 에너지 대역도이다.
제1 실시예에서는 n-InGaAsP 클래드층(20)의 대역 갭 에너지는 1.03eV로, InGaAsP 광 가두기층(16a), 배리어층(16d) 및 InGaAsP 광 가두기층(16e)과 동일한 대역 갭 에너지이지만, 반드시 동일한 대역 갭 에너지가 아니어도 된다.
도 4는 본 발명의 일 실시예에 따른 반도체 레이저의 굴절율을 나타내는 모식도이다.
도 4에서, n-InP 클래드층(18)과 p-InP 클래드층(14)이 가장 작은 굴절율을 갖고, In0.8Ga0.2As0.74P0.26의 웰층(16c)이 가장 큰 굴절율을 갖고 있다. 또한, 제1 실시예에서는 n-InGaAsP 클래드층(20)의 굴절율은 InGaAsP 광 가두기층(16a), 배리어층(16d) 및 InGaAsP 광 가두기층(16e)과 동일하지만, 반드시 동일하지 않아도 된다. n-InGaAsP 클래드층(20)의 굴절율은 n-InP 클래드층(18)보다 크고 웰층(16c)보다 작으면 된다.
또한, 활성 영역(16)과 n-InGaAsP 클래드층(20)과의 간격 L2는, 제1 실시예에서는 n-InP 클래드층(18a)의 층 두께 L2와 동일하고, 예를 들면 700㎚이고, n-InGaAsP 클래드층(20)의 층 두께 L1은 100㎚이다.
도 5는 본 발명의 일 실시예에 따른 반도체 레이저의 근시야상을 나타내는 모식도이다. 도 5에서 종축은 광의 강도, 횡축은 활성 영역(16)을 중심으로 하는 거리이다. 횡축에 평행한 파선은 광 강도가 피크치의 10%가 되는 부분을 나타내고 있다.
도 5에서 광 강도는 흑의 종선에 의해 나타낸 중앙의 활성 영역(16)의 근방에 분포하지만, 반도체 레이저(10)에 있어서는, n-InGaAsP 클래드층(20)이 n-InP 클래드층(18a)과 n-InP 클래드층(18b)에 끼워져 배치되어 있기 때문에, 광의 분포가 활성 영역(16)에 대하여 좌우대칭으로 되어 있지 않다. 중앙의 활성 영역(16)으로부터 단조롭게 감소해 온 광 강도의 분포가, n-InGaAsP 클래드층(20)의 부분(n측의 사선의 박층으로 도시함)에서 높아지고, 광 강도의 분포가 비대칭이 됨과 함께 n측의 면적 비율이 증가하고 있다.
도 5에서 광 강도가 감소하여 횡축에 점근하여, 실질적으로 거의 0이 되는 위치는 p측에서는 대략 1.5㎛∼2㎛ 정도의 부분이다. 또한, n측에서는 n-InGaAsP 클래드층(20)이 삽입되어 있기 때문에 광 강도의 분포 곡선이 단조롭게 감소하지 않지만, 대략 3㎛ 정도의 부분이다.
n-InGaAsP 클래드층(20)을 n-InP 클래드층(18)에 삽입하고, 광 강도의 분포의 가중치 중심이 n측에 유효하게 편의하기 위해서는 레이저광의 근시야상의 광 강도가 실질적으로 거의 0이 되는 위치보다도 활성층 측에, 보다 바람직하게는 광 강도가 10%로 저하되는 위치보다도 활성층 측에, n-InGaAsP 클래드층(20)이 위치하고 있으면 된다. 제1 실시예의 예에서는 근시야상의 광 강도가 실질적으로 거의 0이 되는 부분은 약 1.5㎛(1500㎚)∼2.0㎛이므로 L1과 L2와의 합이 1.5㎛ 이하이면 되지만, 바람직하게는 0.7∼0.9㎛이다.
또한, n-InGaAsP 클래드층(20)의 층 두께 L1은 0.05㎛∼0.3㎛이면 되고, 바람직하게는 0.05㎛∼0.2㎛, 보다 바람직하게는 0.1㎛ 근방이면 된다.
다음으로, 반도체 레이저(10)의 제조 방법의 개략에 대하여 설명한다.
p-InP 기판(12) 상에 MOCVD법을 이용하여, p-InP 클래드층(14), InGaAsP 광 가두기층(16a), In0.8Ga0.2As0.74P0.26의 웰층(16c)과 In0.71 Ga0.29As0.48P0.52의 배리어층(16d)이 교대로 배치된 다중 양자 웰 구조의 활성층(16b), n-InP 클래드층(18a), n-InGaAsP 클래드층(20), 및 n-InP 클래드층(18b)을 순차적으로 형성한다.
계속해서, 통상의 포토리소그래피법 및 화학 에칭법을 이용하여 폭 1∼2㎛ 정도로, 광의 도파 방향으로 연장한 광 도파로 릿지(22)를 형성한다.
이 후, 다시 MOCVD법 등에 의해, 광 도파로 릿지(22)의 주위를 매립하도록 InP층(24)을 성장시켜, 전류 저지 구조를 형성한다.
계속해서, 에칭에 의해, 광 도파로 릿지(22)와 InP층(24)과의 상면을 평탄하게 한 후, n-InP 컨택트층(26)을 결정 성장시킨다.
또한, n-InP 컨택트층(26)의 상면에 n형 전극(28)을 형성하고, 또한 p-InP 기판(12)의 이면 상에 p형 전극(30)을 형성하여, 반도체 레이저(10)를 완성시킨다.
다음으로, 동작에 대하여 설명한다.
이 반도체 레이저(10)에 있어서, p형 전극(30)이 플러스 전위가 되도록 p형 전극(30)과 n형 전극(28) 사이에 바이어스 전압을 인가하면, InP층(24)에 의한 전류 저지 구조에 의해, 전류는 광 도파로 릿지(22)에 흘러, 유효하게 활성 영역(16)으로 집중적으로 흘러, 저전류로 동작하고, 발광이 가능하게 된다. p-InP 클래드층(14) 및 n-InP 클래드층(18)의 굴절율은 활성 영역(16)에 비하여 작고, 광은 활성 영역(16) 근방에 분포한다.
반도체 레이저(10)의 n-InP 클래드층(18)에는 n-InGaAsP 클래드층(20)이 n-InP 클래드층(18a)과 n-InP 클래드층(18b)에 끼워져 배치되어 있기 때문에, 중앙의 활성 영역(16)으로부터 단조롭게 감소해 온 광 강도가 n-InGaAsP 클래드층(20)의 부분(n측의 사선의 박층으로 도시함)에서 높아지고, 광 강도의 분포가 n측과 p측에서 비대칭이 됨과 함께 n측의 면적 비율이 증가하고 있다.
도 16에서 도시한 종래의 반도체 레이저에 있어서의 n측 및 p측의 광 강도 분포의 면적 비율이 각각 0.397로 좌우대칭인데 대하여, 도 5에 도시된 반도체 레이저(10)에 있어서의 p측의 광의 분포의 면적 비율이 0.332로 감소하고, 이 차감 분만큼 반도체 레이저(10)의 n측의 광 강도 분포의 면적 비율이 증가하고 있다.
이것은 n-InP 클래드층(18a)과 n-InP 클래드층(18b) 사이에, InP보다 큰 굴절율을 갖고, 또한 웰층(16c)보다 작은 굴절율을 갖는 n-InGaAsP 클래드층(20)이 삽입되어 있기 때문에, n측의 클래드층의 굴절율의 평균값이 p측의 클래드층의 굴절율의 평균값보다 커진다. 이에 의해, 광 강도 분포의 가중치 중심이 n측의 클래드측으로 편의하고, 광의 누설도 n측으로 편의하게 되어, p측에서 광의 누설이 적 어져, 이에 대응하여 광의 흡수가 저감된다.
또한, 광의 누설이 n측으로 편의하게 되어, p측에서의 불순물 농도를 낮게 할 필요는 없기 때문에, 불순물 농도의 저하가 원인이 되는 전기 저항의 증대를 초래하지 않는다. 따라서, 발열에 의한 광 출력의 롤 오프를 일으키지 않고 광의 흡수를 작게 할 수 있어 광 출력이 커짐과 함께 슬로프 효율도 향상된다.
도 6은 본 발명의 일 실시예에 따른 반도체 레이저의 광 출력 및 슬로프 효율을 나타내는 그래프이다. 도 6에서는 비교를 위해 종래 구조의 반도체 레이저의 광 출력 및 슬로프 효율도 기재하고 있다.
도 6에서, A1 및 A2는 전류 If에 대한 슬로프 효율 η의 관계를 나타내는 곡선으로, 곡선 A1이 반도체 레이저(10)에 관한 것이고, A2가 종래의 반도체 레이저에 관한 것이다.
또한, B1 및 B2는 전류 If에 대한 레이저 출력 P0의 곡선으로, 곡선 B1이 반도체 레이저(10)에 관한 것이고, B2가 종래의 반도체 레이저에 관한 것이다.
도 6에 도시된 바와 같이 종래의 반도체 레이저에 비하여, 반도체 레이저(10)의 광 출력이 커짐과 함께 슬로프 효율도 높아지고 있다.
또한, 제1 실시예에서는 n-InGaAsP 클래드층(20)의 층 두께는 100㎚로 얇고, n-InGaAsP 클래드층(20)과 활성 영역(16)과의 간격도 700㎚이므로, 근시야상을 그만큼 크게는 변화시키지 않는다. 이 때문에, 광 파이버와 반도체 레이저와의 광학적인 정합성도 종래의 반도체 레이저와 마찬가지로 확보할 수 있어, 이미 부설되어 있는 광 파이버망과의 정합성도 양호하다.
도 7은 본 발명의 일 실시예에 따른 반도체 레이저의 변형예를 나타내는 단면도이다.
도 7에서, 참조 부호 36은 반도체 레이저이다. 또한, 도 1과 동일한 부호는 같거나 상당한 것이다. 이것은 이하의 도면에서도 마찬가지이다.
반도체 레이저(36)는 n-InP 클래드층(18)이 비교적 얇은 경우로, 이와 같은 경우에는 n-InP 컨택트층(26)을 둘로 나누어, n-InP 컨택트층(26a)과 n-InP 컨택트층(26b) 사이에 n-InGaAsP 클래드층(20)을 배치해도 된다.
단, 이 경우에도, 레이저광의 근시야상의 광 강도가 거의 0이 되는 위치보다도 활성층 측에, 보다 바람직하게는 광 강도가 10%로 저하되는 위치보다도 활성층 측에, n-InGaAsP 클래드층(20)이 위치할 필요가 있다.
제1 실시예의 예에서는 근시야상의 광 강도가 실질적으로 거의 0이 되는 부분은 약 1.5㎛(1500㎚)∼2.0㎛이므로, L1과 L2와의 합이 1.5㎛ 이하이면 되지만, 바람직하게는 0.7∼0.9㎛이다.
이와 같이 n-InGaAsP 클래드층(20)을 배치함으로써, 먼저 설명한 반도체 레이저(10)와 마찬가지의 효과를 발휘한다.
이상과 같이, 본 실시예에 따른 반도체 레이저에 있어서는, p-InP 기판을 이용하고, n-InP 클래드층 사이에 0.05㎛∼0.3㎛의 층 두께, 예를 들면 100㎚ 정도의 층 두께를 갖는 n-InGaAsP 클래드층을 삽입함으로써, n측의 클래드층의 굴절율의 평균값이 p측의 클래드층의 굴절율의 평균값보다 커지고, 이에 의해 광 강도 분포의 가중치 중심이 n측의 클래드측으로 편의한다. 이 때문에 광의 누설이 n측에 편 의한다. 이에 의해, p측에서의 광의 흡수가 저감된다.
또한, p측에서의 광의 누설이 감소되므로, p측의 불순물 농도를 낮게 할 필요가 없어지고, 불순물 농도의 저하가 원인이 되는 전기 저항의 증대를 초래하지 않는다.
따라서, 발열에 의한 광 출력의 롤 오프를 일으키지 않고 광의 흡수를 작게 할 수 있어, 광 출력이 증가함과 함께 슬로프 효율을 향상시킬 수 있다.
또한, n-InGaAsP 클래드층을 삽입함에 따른 근시야상의 변화는 그만큼 커지지 않기 때문에, 광 파이버와 반도체 레이저와의 광학적인 정합성도 종래의 반도체 레이저와 마찬가지로 확보할 수 있다. 이 때문에, 본 실시예에 따른 반도체 레이저는 이미 부설되어 있는 광 파이버망과의 정합성도 양호하다. 나아가서는, 광 출력 효율이 높고, 광 파이버와의 정합성도 양호한 통신용 반도체 레이저를 구성할 수 있다.
〈제2 실시예〉
도 8은 본 발명의 일 실시예에 따른 반도체 레이저의 단면도이다.
도 8에서, 참조 부호 40은 반도체 레이저로, 도 8의 반도체 레이저(40)의 단면에서는 지면에 수직 방향이 광의 도파 방향이다. 참조 부호 42는 반도체층으로서의 p-AlGaInAs 클래드층이다.
반도체 레이저(40)는 p-InP 기판(12)을 이용하기 때문에, 제1 실시예의 반도체 레이저(10)와 대략 동일한 구성이지만, 반도체 레이저(10)가 n-InP 클래드층(18)에 n-InP 클래드층(18)보다 굴절율이 높은 n-InGaAsP 클래드층(20)을 배치하고 있는데 대하여, 반도체 레이저(40)에서는 p-InP 클래드층(14)에, p-InP 클래드층(14)보다 굴절율이 낮은 p-AlGaInAs 클래드층을 삽입한 구성으로 되어 있다.
반도체 레이저(40)에서는 p-AlGaInAs 클래드층(42)은 p-InP 클래드층(14d)과 p-InP 클래드층(14c) 사이에 삽입되어 있다.
또한, n-InP 클래드층(18), 활성 영역(16), p-InP 클래드층(14d), p-AlGaInAs 클래드층(42), 및 p-InP 클래드층(14c)의 일부에 의해, 광 도파로 릿지(22)가 구성되어 있다.
p-AlGaInAs 클래드층(42)의 층 두께 L4는 100㎚, 첨가 불순물은 Zn이며, 캐리어 농도는 1×1018㎝-1이다.
도 9는 본 발명의 일 실시예에 따른 반도체 레이저의 굴절율을 나타내는 모식도이다.
도 9에서, p-AlGaInAs 클래드층(42)의 굴절율은 p-InP 클래드층(14)의 굴절율보다 작다. 그리고, InGaAsP 광 가두기층(16a)과 p-AlGaInAs 클래드층(42)과의 간격 L3은, 본 실시예에서는 p-InP 클래드층(14d)의 층 두께와 동일하여, 예를 들면 700㎚이다.
p-AlGaInAs 클래드층(42)은 레이저광의 근시야상의 광 강도가 거의 0이 되는 위치보다도 활성층 측에, 보다 바람직하게는 광 강도가 10%로 저하되는 위치보다도 활성층 측에, 위치하고 있으면 된다.
따라서, 제2 실시예의 예에서는 근시야상의 광 강도가 실질적으로 거의 0이 되는 부분은 약 1.5㎛(1500㎚)∼2.0㎛이므로, InGaAsP 광 가두기층(16a)과 p-AlGaInAs 클래드층(42)과의 간격 L3과 p-AlGaInAs 클래드층(42)의 층 두께 L4와의 합이 1.5㎛ 이하이면 되지만, 바람직하게는 0.7∼0.9㎛이다.
반도체 레이저(40)의 제조 방법도 제1 실시예의 반도체 레이저(10)의 제조 방법과 마찬가지이고, MOCVD법에 의해 적층 순서를 바꿔 형성됨과 함께, n-InGaAsP 클래드층(20) 대신에 p-AlGaInAs 클래드층(42)이 형성된 것이 상이하고 있다.
반도체 레이저(40)에서는 p-InP 클래드층(14)보다 굴절율이 작은 p-AlGaInAs 클래드층(42)을 p-InP 클래드층(14)에 삽입하고 있다. 이 때문에, p측의 클래드층의 굴절율의 평균값이 n 클래드측의 굴절율의 평균값보다 저하된다. 이에 의해, 광 강도 분포의 가중치 중심이 n측의 클래드측으로 편의하여, 광의 누설이 n측으로 편의하게 된다. 따라서, 제1 실시예와 마찬가지로 p측에서의 광 흡수가 저감되어, 슬로프 효율이 향상된다.
또한, p-AlGaInAs 클래드층(42)을 삽입함에 따른 근시야상의 변화는 커지지 않기 때문에, 광 파이버와 반도체 레이저와의 광학적인 정합성도 종래의 반도체 레이저와 마찬가지로 확보할 수 있다. 또한, 광 출력 효율이 높고, 광 파이버와의 정합성도 양호한 통신용 반도체 레이저를 구성할 수 있다.
도 10은 본 발명의 일 실시예에 따른 반도체 레이저의 변형예를 도시하는 단면도이다.
도 10에서, 참조 부호 46은 반도체 레이저이다. 반도체 레이저(46)에 있어 서는 광 도파로 릿지(22)가 n-InP 클래드층(18), 활성 영역(16), 및 p-InP 클래드층(14d)의 일부에 의해 구성된다.
이것은 광 도파로 릿지(22)의 p-InP 클래드층(14d)의 부분이 비교적 얇은 경우이고, 이와 같은 경우에는 광 도파로 릿지(22)의 내부가 아니고, 광 도파로 릿지(22)의 하부에서, p-InP 클래드층(14d)과 p-InP 클래드층(14c) 사이에 p-AlGaInAs 클래드층(42)을 삽입해도 된다.
단, 이 경우에도, 레이저광의 근시야상의 광 강도가 거의 0이 되는 위치보다도 활성층 측에, 보다 바람직하게는 광 강도가 10%로 저하되는 위치보다도 활성층 측에, p-AlGaInAs 클래드층(42)이 위치할 필요가 있다.
이 변형예에서는 근시야상의 광 강도가 실질적으로 거의 0이 되는 부분은 약 1.5㎛(1500㎚)∼2.0㎛이므로 활성 영역(16)과 p-AlGaInAs 클래드층(42)과의 간격과 p-AlGaInAs 클래드층(42)의 두께와의 합, 즉 L3과 L4와의 합이 1.5㎛ 이하이면 되지만, 바람직하게는 0.7∼0.9㎛인 것은 변하지 않는다.
이와 같이 p-AlGaInAs 클래드층(42)을 광 도파로 릿지(22)보다도 p-InP 기판(12) 측에 배치해도, 먼저 설명한 반도체 레이저(40)와 마찬가지의 효과를 발휘한다.
이상과 같이 본 실시예에 따른 반도체 레이저에 있어서는 p-InP 기판을 이용하여, 예를 들면 p-InP 클래드층에 p-InP 클래드층보다 굴절율이 낮은 p-AlGaInAs 클래드층을 삽입함으로써, p측의 클래드층의 굴절율의 평균값이 n 클래드측의 굴절율의 평균값보다 저하되고, 이 때문에 광 강도 분포의 가중치 중심이 n측의 클래드 측으로 편의하고, 광의 누설이 n측으로 편의하게 된다. 따라서, p측에서의 광 흡수가 저감되어, 슬로프 효율이 향상된다.
또한, 이 반도체 레이저는 광 파이버와의 광학적인 정합성도 종래의 반도체 레이저와 마찬가지로 확보할 수 있다.
나아가서는, 광 출력 효율이 높고, 광 파이버와의 정합성도 양호한 통신용 반도체 레이저를 구성할 수 있다.
또, 제1 실시예에서는 p-InP 기판(12)을 사용하여 활성 영역(16)의 n측에 n-InGaAsP 클래드층(20)을 배치한 것이고, 제2 실시예에서는 p-InP 기판(12)을 사용하여 활성 영역(16)의 p측에 p-AlGaInAs 클래드층(42)을 삽입한 것이다. 또한, p-InP 기판(12)을 사용하여 활성 영역(16)의 n측에 n-InGaAsP 클래드층을, 또한 활성 영역(16)의 p측에 p-AlGaInAs 클래드층을 각각 삽입한 구성으로 해도 된다.
〈제3 실시예〉
도 11은 본 발명의 일 실시예에 따른 반도체 레이저의 단면도이다.
도 11에서, 참조 부호 50은 반도체 레이저로, 도 11의 반도체 레이저(50)의 단면에서는 지면에 수직 방향이 광의 도파 방향이다.
참조 부호 52는 반도체 기판으로서의 n-InP 기판이고, 이 n-InP 기판(52) 상에 n-InP 클래드층(18b)이 배치되고, 이 n-InP 클래드층(18b) 위에 n-InGaAsP 클래드층(20)이 배치되고, 이 n-InGaAsP 클래드층(20) 위에 n-InP 클래드층(18a)이 배치되어 있다. n-InP 클래드층(18a)과 n-InP 클래드층(18b)이 제1 클래드층으로서의 n-InP 클래드층(18)을 구성하고 있다.
또한, n-InP 클래드층(18a) 위에 활성 영역(16)이 배치되고, 활성 영역(16) 위에 제2 클래드층으로서의 p-InP 클래드층(14)이 배치되어 있다.
p-InP 클래드층(14), 활성 영역(16), n-InP 클래드층(18a), n-InGaAsP 클래드층(20), 및 n-InP 클래드층(18b)의 일부는 릿지 형상으로 형성되고, 광 도파로 릿지(22)를 형성하고 있다.
이 광 도파로 릿지(22)의 양측은 InP층(24)이 배치되고, 전류 저지층으로서 기능하고 있다.
참조 부호 54는 광 도파로 릿지(22)와 InP층(24)과의 위에 배치된 p-InP 컨택트층이다. p-InP 컨택트층(54)의 위에는 p형 전극(30)이 배치되고, 또한 n-InP 기판(52)의 이면 상에 n형 전극(28)이 배치되어 있다.
이 반도체 레이저(50)도, 반도체 레이저(10)와 반도체 기판이나 층의 구성은 다르지만 제1 실시예와 마찬가지의 제조 방법으로 제조된다.
활성 영역(16)으로부터 n-InGaAsP 클래드층(20)까지의 거리 L2는, 제3 실시예에서도 n-InP 클래드층(18a)의 층 두께 L2와 동일하고, 예를 들면 700㎚로, n-InGaAsP 클래드층(20)의 층 두께 L1은 100㎚이다.
또한, n-InGaAsP 클래드층(20)은 레이저광의 근시야상의 광 강도가 실질적으로 거의 0이 되는 위치보다도 활성층 측에, 보다 바람직하게는 광 강도가 10%로 저하되는 위치보다도 활성층 측에, 위치하고 있으면 된다.
제3 실시예의 예에서는 근시야상의 광 강도가 실질적으로 거의 0이 되는 부분은 약 1.5㎛(1500㎚)∼2.0㎛이므로, L1과 L2와의 합이 1.5㎛ 이하이면 되지만, 바람직하게는 0.7∼0.9㎛이다.
또한, n-InGaAsP 클래드층(20)의 층 두께 L1은 0.05㎛∼0.3㎛이면 되고, 보다 바람직하게는 0.05㎛∼0.2㎛, 보다 바람직하게는 0.1㎛ 근방이면 된다.
이 반도체 레이저(50)에 있어서도, n-InP 클래드층(18)에, InP보다 큰 굴절율을 갖고, 또한 웰층(16c)보다 작은 굴절율을 갖는 n-InGaAsP 클래드층(20)을 삽입함으로써, n측의 클래드층의 굴절율의 평균값은 p측의 클래드층의 굴절율의 평균값보다 커진다. 이 때문에, 제1 실시예와 마찬가지로 광 강도 분포의 가중치 중심이 n측의 클래드측으로 편의하고, 광의 누설이 n측으로 편의하여, p측에서의 광의 흡수가 저감된다.
p측에서의 광의 흡수가 저감되면, p측에서의 불순물 농도를 낮게 할 필요가 없어지고, 불순물 농도의 저하가 원인이 되는 전기 저항의 증대를 초래하지 않는다. 따라서, 발열에 의한 광 출력의 롤 오프를 일으키지 않고 광의 흡수를 작게 할 수 있어, 슬로프 효율을 향상시킬 수 있다.
또한, n-InGaAsP 클래드층을 삽입함에 따른 근시야상의 변화는 커지지 않기 때문에, 광 파이버와 반도체 레이저와의 광학적인 정합성도 종래의 반도체 레이저와 마찬가지로 확보할 수 있어, 이미 부설되어 있는 광 파이버망과의 정합성도 양호하다. 나아가서는 광 출력 효율이 높고, 광 파이버와의 정합성도 양호한 통신용 반도체 레이저를 구성할 수 있다.
도 12는 본 발명의 일 실시예에 따른 반도체 레이저의 변형예를 나타내는 단면도이다.
도 12에서, 참조 부호 56은 반도체 레이저이다. 반도체 레이저(56)에 있어서는 광 도파로 릿지(22)가 p-InP 클래드층(14), 활성 영역(16), 및 n-InP 클래드층(18a)의 일부에 의해 구성된다. 이것은 광 도파로 릿지(22)의 n-InP 클래드층(18a)의 부분이 비교적 얇은 경우로, 이와 같은 경우에는 광 도파로 릿지(22)의 내부가 아니고, 광 도파로 릿지(22)의 하부에서 n-InP 클래드층(18a)과 n-InP 클래드층(18b) 사이에 n-InGaAsP 클래드층(20)을 삽입해도 된다.
단, 이 경우에도, 레이저광의 근시야상의 광 강도가 거의 0이 되는 위치보다 활성층 측에, 보다 바람직하게는 광 강도가 10%로 저하되는 위치보다 활성층 측에, n-InGaAsP 클래드층(20)이 위치할 필요가 있다. 이 변형예에서는 근시야상의 광 강도가 실질적으로 거의 0이 되는 부분은 약 1.5㎛(1500㎚)∼2.0㎛이므로, L1과 L2와의 합이 1.5㎛ 이하이면 되지만, 바람직하게는 0.7∼0.9㎛이다.
이와 같이 n-InGaAsP 클래드층(20)을 배치함으로써, 먼저 설명한 반도체 레이저(50)와 마찬가지의 효과를 발휘한다.
이상과 같이, 본 실시예에 따른 반도체 레이저는 n-InP 기판이 이용되고, n-InP 클래드층 사이에, 0.05㎛∼0.3㎛의 층 두께, 예를 들면 100㎚ 정도의 층 두께를 갖는 n-InGaAsP 클래드층을 삽입함으로써, n측의 클래드층의 굴절율의 평균값이 p측의 클래드층의 굴절율의 평균값보다 커지고, 이에 의해 광 강도 분포의 가중치 중심이 n측의 클래드측으로 편의하고, 광의 누설이 n측으로 편의하게 된다. 따라서, p측에서의 광 흡수가 저감되어, 슬로프 효율이 향상된다.
또한, 이 반도체 레이저는 광 파이버와의 광학적인 정합성도 종래의 반도체 레이저와 마찬가지로 확보할 수 있다.
나아가서는, 광 출력 효율이 높고, 광 파이버와의 정합성도 양호한 통신용 반도체 레이저를 구성할 수 있다.
〈제4 실시예〉
도 13은 본 발명의 일 실시예에 따른 반도체 레이저의 단면도이다.
도 13에서, 참조 부호 60은 반도체 레이저로, 도 13의 반도체 레이저(60)의 단면에서는 지면에 수직 방향이 광의 도파 방향이다.
반도체 레이저(60)는 n-InP 기판(52)을 이용하기 때문에, 제3 실시예의 반도체 레이저(50)와 대략 동일한 구성이지만, 반도체 레이저(50)가 n-InP 클래드층(18)에 n-InP 클래드층(18)보다 굴절율이 높은 n-InGaAsP 클래드층(20)을 배치하는데 대하여, 반도체 레이저(60)에 있어서는 p-InP 클래드층(14)에 p-InP 클래드층(14)보다 굴절율이 낮은 p-AlGaInAs 클래드층(42)을 삽입한 구성으로 되어 있다.
즉, n-InP 기판(52) 상에 n-InP 클래드층(18)이 배치되고, 이 n-InP 클래드층(18) 상에 배치된 활성 영역(16)이 배치되어 있다. 이 활성 영역(16) 위에 인접하여 배치된 p-InP 클래드층(14d)과 이 p-InP 클래드층(14d) 위에 배치된 p-InP 클래드층(14c) 사이에 p-AlGaInAs 클래드층(42)이 삽입되어 있다.
또한, n-InP 클래드층(18)의 일부, 활성 영역(16), p-InP 클래드층(14d), p-AlGaInAs 클래드층(42), 및 p-InP 클래드층(14c)에 의해, 광 도파로 릿지(22)가 구성되어 있다.
p-AlGaInAs 클래드층(42)은 레이저광의 근시야상의 광 강도가 거의 0이 되는 위치보다도 활성층 측에, 보다 바람직하게는 광 강도가 10%로 저하되는 위치보다도 활성층 측에, 위치하고 있으면 된다.
따라서, 제4 실시예의 예에서는, 근시야상의 광 강도가 실질적으로 거의 0이 되는 부분은 약 1.5㎛(1500㎚)∼2.0㎛이므로, InGaAsP 광 가두기층(16a)과 p-AlGaInAs 클래드층(42)과의 간격 L3과 p-AlGaInAs 클래드층(42)의 층 두께 L4와의 합이 1.5㎛ 이하이면 되지만, 바람직하게는 0.7∼0.9㎛이다.
반도체 레이저(60)에 있어서는 p-InP 클래드층(14)보다 굴절율이 작은 p-AlGaInAs 클래드층(42)을 p-InP 클래드층(14)에 삽입하고 있다. 이 때문에, p측의 클래드층의 굴절율의 평균값이 n클래드측의 굴절율의 평균값보다 저하된다. 이에 의해, 광 강도 분포의 가중치 중심이 n측의 클래드층에 편의하고, 광의 누설이 n측으로 편의하게 된다. 따라서, p측에서의 광 흡수가 저감되어, 광 출력이 증가하고, 슬로프 효율이 향상된다.
또한, p-AlGaInAs 클래드층(42)을 삽입함에 따른 근시야상의 변화는 커지지 않기 때문에, 광 파이버와 반도체 레이저와의 광학적인 정합성도 종래의 반도체 레이저와 마찬가지로 확보할 수 있다. 나아가서는 광 출력 효율이 높고, 광 파이버와의 정합성도 양호한 통신용 반도체 레이저를 구성할 수 있다.
도 14는 본 발명의 일 실시예에 따른 반도체 레이저의 변형예를 나타내는 단면도이다.
도 14에서, 참조 부호 62는 반도체 레이저이다.
반도체 레이저(62)는 p-InP 클래드층(14)이 비교적 얇은 경우로, 이와 같은 경우에는 p-InP 컨택트층(54)을 둘로 나누어, p-InP 컨택트층(54a)과 p-InP 컨택트층(54b) 사이에 p-AlGaInAs 클래드층(42)을 배치한 것이다.
단, 이 경우에도, p-AlGaInAs 클래드층(42)은 레이저광의 근시야상의 광 강도가 거의 0이 되는 위치보다도 활성층 측에, 보다 바람직하게는 광 강도가 10%로 저하되는 위치보다도 활성층 측에, 위치할 필요가 있다.
따라서, 변형예에서는 근시야상의 광 강도가 실질적으로 거의 0이 되는 부분은 약 1.5㎛(1500㎚)∼2.0㎛이므로, InGaAsP 광 가두기층(16a)과 p-AlGaInAs 클래드층(42)과의 간격 L3과 p-AlGaInAs 클래드층(42)의 층 두께 L4와의 합이 1.5㎛ 이하이면 되지만, 바람직하게는 0.7∼0.9㎛이다.
이와 같이 p-AlGaInAs 클래드층(42)을 배치함으로써, 반도체 레이저(62)는 먼저 설명한 반도체 레이저(60)와 마찬가지의 효과를 발휘한다.
이상과 같이 본 실시예에 따른 반도체 레이저에 있어서는 n-InP 기판을 이용하여, 예를 들면 p-InP 클래드층에 p-InP 클래드층보다 굴절율이 낮은 p-AlGaInAs 클래드층을 삽입함으로써, p측의 클래드층의 굴절율의 평균값이 n 클래드측의 굴절율의 평균값보다 저하되고, 이 때문에 광 강도 분포의 가중치 중심이 n측의 클래드측으로 편의하고, 광의 누설이 n측으로 편의하게 된다. 따라서, p측에서의 광 흡수가 저감되어, 슬로프 효율이 향상된다.
또한, 이 반도체 레이저는 광 파이버와의 광학적인 정합성도 종래의 반도체 레이저와 마찬가지로 확보할 수 있다.
나아가서는 광 출력 효율이 높고, 광 파이버와의 정합성도 양호한 통신용 반도체 레이저를 구성할 수 있다.
또, 제3 실시예에서는 n-InP 기판(52)을 사용하여 활성 영역(16)의 n측에 n-InGaAsP 클래드층(20)을 배치한 것이고, 제4 실시예에서는 n-InP 기판(52)을 사용하여 활성 영역(16)의 p측에 p-AlGaInAs 클래드층(42)을 삽입한 것이다. 그러나, n-InP 기판(52)을 사용하여 활성 영역(16)의 n측에 n-InGaAsP 클래드층을, 또한 활성 영역(16)의 p측에 p-AlGaInAs 클래드층을 각각 삽입한 구성으로 해도 된다.
또한, 제1 실시예 내지 제4 실시예에서는 다중 양자 웰 구조의 활성층을 갖는 반도체 레이저에 대하여 설명하였지만, 단일 양자 웰 구조의 활성층을 갖는 반도체 레이저나, 양자 웰 구조가 아닌 활성층을 갖는 더블 헤테로 구조의 반도체 레이저에 있어서도 마찬가지의 효과를 발휘할 수 있다.
본 발명에 따른 반도체 레이저 장치는, 이상에서 설명한 바와 같은 구성을 구비하고 있기 때문에, 다음과 같은 효과를 갖는다.
본 발명에 따른 반도체 레이저 장치에서는, 제1 도전형의 반도체 기판과, 이 반도체 기판 상에 배치된 제1 도전형의 제1 클래드층과, 이 제1 클래드층 상에 배치된 활성층과, 이 활성층 상에 배치된 제2 도전형의 제2 클래드층과, 활성층으로부터 발광하는 레이저광의 근시야상의 광 강도가 실질적으로 0이 되는 위치보다 활성층 측에 적층됨과 함께 0.05∼0.3㎛의 두께를 갖고 광 강도 분포의 가중치 중심을 n측으로 이동시키는 반도체층을 구비한 것으로, 근시야상을 크게는 변화시키지 않고, 광의 누설이 n 도전형의 클래드층 측으로 편의하여, p 도전형의 클래드층에서의 광 흡수가 저감되어, 광 출력이 증가하여 슬로프 효율이 향상된다. 나아가서는, 대전류 시의 광 출력의 저하가 적고, 광 출력 효율이 높고, 광 파이버와의 정합성이 그다지 변화하지 않는 반도체 레이저를 구성할 수 있다.

Claims (3)

  1. 제1 도전형의 반도체 기판과,
    상기 반도체 기판 상에 배치된 제1 도전형의 제1 클래드층과,
    상기 제1 클래드층 상에 배치된 활성층과,
    상기 활성층 상에 배치된 제2 도전형의 제2 클래드층과,
    상기 활성층으로부터 발광하는 레이저광의 근시야상의 광 강도가 실질적으로 0이 되는 위치보다도 상기 활성층 측에 적층됨과 함께, 0.05∼0.3㎛의 두께를 갖고, 광 강도 분포의 가중치 중심을 n측으로 이동시키는 반도체층
    을 포함한 반도체 레이저 장치.
  2. 제1항에 있어서,
    상기 활성층을 양자 웰 구조로 함과 함께, 또한 상기 활성층을 끼워 제1 광 가두기층과 제2 광 가두기층이 상기 반도체 기판 측으로부터 순차적으로 배치된 것을 특징으로 하는 반도체 레이저 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 반도체층이 상기 활성층의 경계면에서 상기 반도체층이 갖는 도전형과 동일한 도전측의 경계면으로부터 이 도전측의 영역의 1.5㎛ 이내에 적층된 것을 특징으로 하는 반도체 레이저 장치.
KR1020030029356A 2002-09-17 2003-05-09 반도체 레이저 장치 KR100569040B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00270174 2002-09-17
JP2002270174A JP2004111535A (ja) 2002-09-17 2002-09-17 半導体レーザ装置

Publications (2)

Publication Number Publication Date
KR20040025533A KR20040025533A (ko) 2004-03-24
KR100569040B1 true KR100569040B1 (ko) 2006-04-10

Family

ID=31986844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030029356A KR100569040B1 (ko) 2002-09-17 2003-05-09 반도체 레이저 장치

Country Status (6)

Country Link
US (1) US6947461B2 (ko)
JP (1) JP2004111535A (ko)
KR (1) KR100569040B1 (ko)
CN (1) CN1228895C (ko)
DE (1) DE10317568A1 (ko)
TW (1) TWI222254B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0306479D0 (en) * 2003-03-21 2003-04-23 Corning O T I Spa Lasers and methods of making them
KR100616510B1 (ko) * 2003-05-29 2006-08-29 삼성전기주식회사 고출력 반도체 레이저 소자
KR100495220B1 (ko) * 2003-06-25 2005-06-14 삼성전기주식회사 고차모드 흡수층을 갖는 반도체 레이저 다이오드
US7425726B2 (en) * 2004-05-19 2008-09-16 Avago Technologies Fiber Ip Pte Ltd. Electroabsorption modulators and methods of making the same
EP1792375B1 (en) * 2004-09-23 2015-05-20 Seminex Corporation High-power infrared semiconductor diode light emitting device
US8254423B2 (en) * 2008-05-30 2012-08-28 The Regents Of The University Of California (Al,Ga,In)N diode laser fabricated at reduced temperature
JP6077879B2 (ja) * 2013-02-15 2017-02-08 アンリツ株式会社 半導体レーザモジュール
US12015247B2 (en) * 2018-12-25 2024-06-18 Mitsubishi Electric Corporation Optical transmission apparatus
CN117117635B (zh) * 2023-08-24 2024-07-26 武汉敏芯半导体股份有限公司 一种半导体光放大器及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243669A (ja) * 1992-02-28 1993-09-21 Hitachi Ltd 半導体レーザ素子
JP3444610B2 (ja) * 1992-09-29 2003-09-08 三菱化学株式会社 半導体レーザ装置
JP3322512B2 (ja) * 1994-04-28 2002-09-09 三洋電機株式会社 半導体レーザ素子の設計方法
JPH08195529A (ja) 1995-01-17 1996-07-30 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザエピタキシャル結晶積層体および半導体レーザ
JP3493920B2 (ja) * 1996-11-13 2004-02-03 ソニー株式会社 半導体レーザー
JPH11243259A (ja) 1997-12-25 1999-09-07 Denso Corp 半導体レーザおよび半導体レーザの駆動方法
JP4443674B2 (ja) * 1998-06-30 2010-03-31 古河電気工業株式会社 ＩｎＰ系半導体レーザ素子及びその作製方法
JP3590277B2 (ja) * 1998-11-13 2004-11-17 日本電信電話株式会社 半導体レーザ
JP2000174394A (ja) * 1998-12-02 2000-06-23 Nec Corp 半導体レーザ
JP2001210910A (ja) * 1999-11-17 2001-08-03 Mitsubishi Electric Corp 半導体レーザ
JP3797151B2 (ja) * 2001-07-05 2006-07-12 ソニー株式会社 レーザダイオード、光学ピックアップ装置、光ディスク装置および光通信装置

Also Published As

Publication number Publication date
TW200405632A (en) 2004-04-01
JP2004111535A (ja) 2004-04-08
TWI222254B (en) 2004-10-11
CN1228895C (zh) 2005-11-23
CN1484350A (zh) 2004-03-24
US6947461B2 (en) 2005-09-20
US20040052282A1 (en) 2004-03-18
DE10317568A1 (de) 2004-05-27
KR20040025533A (ko) 2004-03-24

Similar Documents

Publication Publication Date Title
US6639241B2 (en) Optical device using semiconductor
US5818860A (en) High power semiconductor laser diode
US6522677B1 (en) High power laser diode
US7889773B2 (en) Semiconductor device
JP3558717B2 (ja) レーザダイオード、その製造方法、およびかかるレーザダイオードを使った光通信システム
JP2019054107A (ja) 半導体光素子
KR100569040B1 (ko) 반도체 레이저 장치
JP4547765B2 (ja) 光変調器及び光変調器付半導体レーザ装置、並びに光通信装置
US11462886B2 (en) Buried-type semiconductor optical device
CN112350148B (zh) 半导体光学元件和包括该元件的半导体光学装置
US6493132B1 (en) Monolithic optically pumped high power semiconductor lasers and amplifiers
US7218658B2 (en) Semiconductor laser device
US11189991B2 (en) Semiconductor optical element and semiconductor optical device comprising the same
JP2000244059A (ja) 半導体レーザ装置
JP7402014B2 (ja) 光半導体素子、光半導体装置
JP2001013472A (ja) 光半導体素子および光通信装置
JPH10228005A (ja) 電界吸収型光変調器と光変調器集積型半導体レーザダイオード
JP7552723B2 (ja) 半導体構造および半導体素子
JP4278985B2 (ja) 光電子放射源装置の効率を改善させる方法および装置
JP7561580B2 (ja) 半導体光素子
US6574027B2 (en) Optical modulator, and optical-modulator-intergrated laser diode
JPS6218782A (ja) 埋込み構造半導体レ−ザ
JP3752306B2 (ja) 半導体レ−ザ
JP2008034886A (ja) 半導体レーザ
JPH09232666A (ja) 半導体レーザ及び並列伝送用光送信モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100323

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee