KR20070113402A - 다결정 실리콘 박막 형성방법 - Google Patents

다결정 실리콘 박막 형성방법 Download PDF

Info

Publication number
KR20070113402A
KR20070113402A KR1020060046204A KR20060046204A KR20070113402A KR 20070113402 A KR20070113402 A KR 20070113402A KR 1020060046204 A KR1020060046204 A KR 1020060046204A KR 20060046204 A KR20060046204 A KR 20060046204A KR 20070113402 A KR20070113402 A KR 20070113402A
Authority
KR
South Korea
Prior art keywords
thin film
polycrystalline silicon
metal
silicon thin
film
Prior art date
Application number
KR1020060046204A
Other languages
English (en)
Other versions
KR100792406B1 (ko
Inventor
진 장
천준혁
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020060046204A priority Critical patent/KR100792406B1/ko
Publication of KR20070113402A publication Critical patent/KR20070113402A/ko
Application granted granted Critical
Publication of KR100792406B1 publication Critical patent/KR100792406B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 다결정 실리콘 박막 형성방법에 관한 것으로, 특히 덮개층을 이용하여 다결정 실리콘 박막에 남아있는 금속이 제거되는 다결정 실리콘 박막 형성방법에 관한 것이다.
본 발명의 다결정 실리콘 박막 형성방법을 이루는 구성수단은, 절연 기판 상에 비정질 실리콘층을 증착하는 단계, 상기 비정질 실리콘층 상에 제1 덮개층을 형성하는 단계, 상기 제1 덮개층 상에 금속을 형성하는 단계, 상기 비정질 실리콘층을 열처리에 의하여 결정화함으로써, 다결정 실리콘 박막을 형성하는 단계, 상기 제1 덮개층과 금속을 제거하고, 상기 다결정 실리콘 박막 상에 제2 덮개층을 형성시킨 후, 열처리를 수행함으로써 상기 다결정 실리콘 박막에 포함된 잔존하는 금속을 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
다결정, 박막

Description

다결정 실리콘 박막 형성방법{a method for manufacturing polycrystal silicon thin film}
도 1은 본 발명의 실시예에 따른 다결정 실리콘 박막 형성방법의 공정도이다.
도 2a 및 도 2b는 본 발명에 따라 제작된 다결정 실리콘 박막 트랜지스터 구조의 단면도이다.
도 3a 및 도 3b는 본 발명에 따라 결정화된 다결정 실리콘 박막의 광학 현미경 사진이다.
도 4a 및 도 4b는 본 발명에 따라 제작된 결정화된 다결정 실리콘 박막 트랜지스터의 전이 특성 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 절연기판 20 : 완충층
30 : 비정질 실리콘층 31 : 다결정 실리콘 박막
40 : 제1 덮개층 50 : 금속
60 : 제2 덮개층 70 : 오믹층
71 : 패시베이션층 72 : 소오스/드레인 금속층
78 : 게이트 절연층 89 : 게이트 금속층
본 발명은 다결정 실리콘 박막 형성방법에 관한 것으로, 특히 덮개층을 이용하여 다결정 실리콘 박막에 남아있는 금속이 제거되는 다결정 실리콘 박막 형성방법에 관한 것이다.
박막트랜지스터(thin film transistor 또는 TFT)는 다결정실리콘 박막을 활성층으로 사용하는 스위칭소자로서 일반적으로 능동행렬 액정디스플레이(active matrix liquid crystal display)의 능동소자와 전기발광소자의 스위칭 소자 및 주변회로에 사용된다.
이러한 박막트랜지스터는 통상 직접 증착, 고온 열처리 또는 레이저열처리방법을 이용하여 제작한다. 이 중에서 레이저열처리방법은 전자의 두 가지 방법에 비해 400℃ 이하의 저온에서도 결정화(또는 상변화, 이하에서는 상변화로 칭한다)가 가능하고 높은 전계효과 이동도(field effect mobility)를 구현할 수 있는 장점을 가지기 때문에 선호되고 있다. 그러나 상변화가 불균일한 문제점과 고가의 장비가 필요한 반면 낮은 생산성으로 인하여 대면적의 기판 위에 다결정실리콘을 제작하는 경우에 적합하지 않은 문제점이 있다.
비정질물질 특히 비정질실리콘을 결정화시키는 다른 방법으로 저가의 장비를 사용하여 균일하게 상변화 된 결정질을 얻을 수 있는 고상결정화(solid phase crystallization)방법이 있다. 그러나 이 방법은 결정화에 장시간이 필요하여 생산성이 낮다는 점과 높은 결정화온도 때문에 유리기판을 사용할 수 없다는 단점이 있다.
한편, 금속을 이용하여 비정질 물질을 상 변화시키는 방법은 상기 고상결정화방법에 비하여 보다 낮은 온도에서 빠른 시간 내에 상변화가 가능하다는 장점이 있어 많이 연구되고 있다. 금속유도결정화방법(metal induced crystallization)이 그 중 하나이다.
금속유도결정화방법은 비정질 물질 박막 위에 특정한 종류의 금속을 한 부분이상 직접 접촉시키고 접촉된 부분으로부터 측면 상변화 시키거나 또는 비정질 물질 박막 내에 금속을 도핑해서 주입된 금속으로부터 비정질 물질을 상변화 시키는 방법이다.
상기 종래의 방법에 의하면, 금속오염으로 인하여 소자특성이 저감된다. 따라서 오염된 부분은 따로 제거하는 공정이 추가되는 등 생산성이 현저히 저하되는 문제점이 있다.
또한, 박막트랜지스터에서 소스와 드레인 영역에 패터닝하여 박막을 구현하거나 또는 소스, 드레인 한쪽 부분에 패터닝한 후 박막을 구현하는 경우에는 비정질 물질이 완전하게 상변화 되지 못하고 비정질 물질 영역이 잔존하는 문제점도 있다.
즉, 종래 비정질 물질의 금속유도결정화방법을 사용하면 결정화 온도를 낮출 수 있는 장점이 있는 반면에, 상변화 된 박막 내에 침투하는 금속에 의한 오염으로 인하여 박막 본래의 특성이 저하되는 문제점이 있는 것이다.
결국 비정질 물질의 금속유도결정화방법을 이용하려면 금속으로부터 박막의 오염을 최소화하는 것이 바람직하며, 박막의 오염을 최소화하기 위해서는 사용되는 금속의 양을 줄이는 것이 가장 중요하다. 이를 위해 이온주입기를 통해서 금속의 이온농도를 1012 내지 1014cm-2로 증착해서 고온처리, 급속열처리 또는 레이저 조사하는 방법과, 종래 금속유도결정화방식에 있어서 점성이 있는 유기박막과 액상의 금속을 혼합하여 스핀코팅(spin coating)방법으로 박막을 증착한 다음 열처리 공정을 수행하여 비정질 물질을 상 변화시키는 방법이 제안되었다.
그러나 제안된 상기 방법에 의하는 경우에도 사용되는 금속에 의한 박막의 오염을 크게 개선시킬 수 없으며, 그레인 크기의 대형화 및 균일도 측면에서 여전히 문제점을 안고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 금속을 비정질 물질과 직접 접촉시키지 않고서도 비정질 물질의 상변화가 가능하여 박막의 금속오염 및 열처리 공정에서 생길 수 있는 불순물의 오염 문제를 현저히 개선시킬 수 있는 다결정 실리콘 박막 형성방법을 제공하는 것을 그 목적으로 한다.
본 발명의 다른 목적은 금속을 미량 사용하더라도 균일한 그레인 크기를 가지는 박막을 구현할 수 있도록 함으로서 금속 에칭 공정이 필요 없어 생산성을 제 고할 수 있는 다결정 실리콘 박막 형성방법을 제공하는 것을 그 목적으로 한다.
또한 비정질 물질과 덮개층 형성시 진공 분위기를 깨지 않고 형성시킬 수 있고, 제 2의 덮개층을 이용하여 열처리함으로써 비정질 물질 내에 잔여한 금속량을 감소시킬 수 있는 다결정 실리콘 박막 형성방법을 제공하는 것을 그 목적으로 한다.
본 발명의 또 다른 목적은 비정질 물질로 확산되는 금속의 양을 덮개층의 두께, 덮개층의 증착조건으로 조절할 수 있는 다결정 실리콘 박막 형성방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 다결정 실리콘 박막 형성방법을 이루는 구성수단은, 다결정 실리콘 박막 형성방법에 있어서, 절연 기판 상에 비정질 실리콘층을 증착하는 단계, 상기 비정질 실리콘층 상에 제1 덮개층을 형성하는 단계, 상기 제1 덮개층 상에 금속을 형성하는 단계, 상기 비정질 실리콘층을 열처리에 의하여 결정화함으로써, 다결정 실리콘 박막을 형성하는 단계, 상기 제1 덮개층과 금속을 제거하고, 상기 다결정 실리콘 박막 상에 제2 덮개층을 형성시킨 후, 열처리를 수행함으로써 상기 다결정 실리콘 박막에 포함된 잔존하는 금속을 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 절연 기판 상에 비정질 실리콘층을 증착하는 단계 이전에 상기 절연 기판 상에 완충층을 증착하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 완충층은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 적어도 하나가 적층되어 형성되는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
또한, 상기 절연 기판은 유리, 석영, 산화막이 덮여진 단결정 웨이퍼 및 절연막이 덮여진 유연성을 갖는 금속 기판 중 어느 하나인 것을 특징으로 한다.
또한, 상기 절연막은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 적어도 하나가 적층되어 형성되는 것을 특징으로 한다.
또한, 상기 비정질 실리콘층은 스퍼터링법, 화학기상증착법, 열분해법 중 어느 하나의 방법으로 증착되는 것을 특징으로 한다.
또한, 상기 제1 덮개층 및 제2 덮개층은 화학기상증착법, 열분해를 이용한 증착법, 프린터코팅법 및 스핀코팅 중 어느 하나의 방법에 의하여 형성되는 것을 특징으로 한다.
또한, 상기 제1 덮개층 및 제2 덮개층은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 적어도 하나가 적층되어 형성되는 것을 특징으로 한다.
또한, 상기 제1 및 제2 덮개층의 두께는 0.1㎚에서 1000㎚ 사이의 범위인 것을 특징으로 한다.
또한, 상기 금속은 이온주입, PECVD, 스퍼터, 스핀코팅, 프린팅, 담금 방법 중 어느 하나의 방법으로 형성되는 것을 특징으로 한다.
또한, 상기 금속은 니켈(Ni)인 것을 특징으로 한다.
또한, 상기 금속의 면밀도는 1012 ~ 1018㎝-2 사이의 범위인 것을 특징으로 한다.
또한, 상기 열처리는 200℃ ~ 800℃ 사이의 온도에서 이루어지는 것을 특징으로 한다.
또한, 상기 열처리는 할로겐램프, 자오선램프 및 퍼니스 중 어느 하나를 이용하여 이루어지는 것을 특징으로 한다.
또한, 상기 제1 덮개층과 금속의 제거는 에칭(etching) 공정에 의하여 이루어지는 것을 특징으로 한다.
또한, 상기 다결정 실리콘 박막에 포함된 금속의 평균 함유량은 1018 ~ 1021㎝-3 사이의 범위인 것을 특징으로 한다.
또한, 상기 다결정 실리콘 박막의 다결정 구조는 디스크 형상으로 성장되어, 다각형 구조의 그레인으로 이루어지는 것을 특징으로 한다.
또한, 상기 다결정 실리콘 박막의 두께는 15㎚ ~ 150㎚ 사이의 범위인 것을 특징으로 한다.
또한, 상기 다결정 실리콘 박막의 그레인 및 그레인 경계면에는 금속 덩어리가 잔존하지 않는 것을 특징으로 한다.
한편, 본 발명에 따른 실시예는 절연기판 상에 비정질 실리콘을 형성하고, 상기 비정질 실리콘 상부에 니켈을 형성하여 금속 유도 결정화를 수행함으로써, 다 결정 실리콘 박막을 형성하는 공정, 상기 결정화된 다결정 실리콘 박막의 그레인 경계면에 잔존하는 니켈을 제거하는 공정을 포함한다.
이하, 첨부된 도면을 참조하여 상기와 같은 구성수단으로 이루어져 있는 본 발명인 다결정 실리콘 박막 형성방법에 관한 바람직한 실시예를 상세하게 설명한다.
도 1은 본 발명에 적용되는 다결정 실리콘 박막 형성방법을 설명하기 위한 공정도이다.
먼저, 도 1의 (a)에 도시된 바와 같이, 절연기판(10), 완충층(20), 비정질 실리콘층(30), 제1 덮개층(40)을 순차적으로 증착한다. 그리고, 도 1의 (b)에 도시된 바와 같이, 상기 제1 덮개층(40) 상면에 금속(50)을 직접 증착한다.
상기 절연기판(10)은 특별하게 한정되는 것은 아니지만 비정질 물질의 결정화를 위해 가해지는 온도와 박막 균일도를 감안하여 유리, 석영, 산화막이 덮여진 단결정 웨이퍼 중의 하나를 사용하는 것이 바람직하며, 유연성을 갖는 금속기판에 절연막을 형성한 것을 이용할 수도 있다.
상기 완충층(20)은 공정에서 필수적인 요소가 아니어서 생략할 수도 있지만, 본 발명에서는 상기 완충층(20)을 포함하여 증착하는 것이 더 바람직하다.
상기 비정질 실리콘층(30)은 스퍼터링법, 화학기상증착법 및 열분해법 중 어느 하나를 이용하여 형성하는 것이 바람직하다. 상기 비정질 실리콘층(30)은 다양한 비정질 물질로 대체할 수 있지만, 하나의 비정질 물질로 한정되는 것이 아니라, 비정질 실리콘을 포함하는 것이 바람직하다.
상기 제1 덮개층(40)은 상기 금속(50)을 비정질 실리콘층(30)으로 균일하게 확산시키고 불필요한 유기물과 금속오염으로부터 박막을 보호하는 역할을 한다.
상기 완충층(20), 제1 덮개층(40) 및 금속기판상의 절연막은 모두, 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트(silicate)막, 유기막 등을 이용할 수 있는데, 단일막으로 형성할 수도 있고, 동종 또는 이종의 막을 2 이상 적층하여 다중막으로 형성할 수도 있다.
상기 실리콘질화막은 일반적으로 사일렌(SiH4), 암모니아 및 질소 가스를 이용하여 화학기상증착방법에 의해 형성하거나, 질화막 타겟을 이용하여 스퍼터링법으로 형성한다.
상기 질화막이 제1 덮개층으로 이용되는 경우에는 두께가 350 nm에서도 금속을 확산시킬 수 있으나, 내열성이 약해서 600도 이상의 열처리 혹은 레이저조사를 하게 되면 덮개층이 깨지는 경우가 종종 발생한다.
상기 실리콘산화막은 일반적으로 고온에서 산소를 불어넣어 형성하거나, 사일렌(SiH4)과 산소의 가스를 이용하여 화학기상증착 방법에 의해 형성하거나, 또는 산화막 타겟을 이용해서 스퍼터링 방법으로 형성한다. 덮개층으로 이용하는 경우 10 nm 이상의 두께에서는 금속이 확산되기 힘들기 때문에, 수 nm의 두께로 형성시켜야 하는 한계가 있다.
상기 실리콘산화질화막은 사일렌(SiH4)과, 질소 공급원인 암모니아 또는 질소와, 그리고 산소공급원인 산화 질소 또는 산소의 가스를 이용해서 화학기상증착 방법으로 형성한다. 또는 산화질화막의 타겟을 이용한 스퍼터링의 방법도 가능하다.
상기 산화질화막을 제1 덮개층 등에 사용하게 되면, 질화막과 마찬가지로 350 nm의 두께에서도 금속을 확산시킬 수 있으면서도, 고온에서 박막이 깨어지는 질화막의 문제점을 해결할 수 있는 장점이 있다. 이는 일반적인 질화막내에 산소의 결합에 의해서 박막이 강해지기 때문인데, 이에 따라 600도 이상의 열처리 또는 레이저 조사시에도 덮개층이 깨지는 현상을 막을 수 있다.
이와 같은 제1 덮개층(40)은 650℃ 이하의 온도에서 0.1 내지 1000 nm 범위 내의 두께로 형성되는 것이 바람직하며, 증착 방법으로는 PECVD(plasma enhanced chemical vapor deposition)법에 의하는 것이 가장 바람직하나, 이에 한정되는 것은 아니어서 일반적인 화학기상증착법이나, 열분해를 이용한 증착법, 프린터 또는 스핀코팅법 등에 의해 증착할 수도 있다.
한편, 제1 덮개층(40)의 상부에 증착되는 금속(50)은 비정질 물질의 결정화 매개물 또는 유도물질로 작용하는데, 0.001 nm 이상 1000 nm이하의 두께로 증착되는 것이 바람직하다.
상기 금속(50)을 상기 제1 덮개층(40) 상부에 증착하는 방법으로는, 이온주입기를 이용하는 방법, PECVD법, 스퍼터(sputter)법, 새도우 마스크를 이용하는 방법 등을 이용하거나, 산 용액에 용해된 액상의 금속을 이용하는 코팅법, 유기막과 액상의 금속을 혼합한 스핀코팅법, 금속을 함유하는 기체상태의 가스를 이용하는 방법 중에서 선택되는 어느 하나를 이용할 수 있으며, 특별히 이에 한정되는 것이 아니므로, 다른 방법에 의하여 증착할 수도 있다.
또한, 상기 제1 덮개층(40)의 상부에 증착되는 금속(50)은 면 밀도가 1012 내지 1018 cm- 2범위 내의 박막으로 증착되는 것이 바람직하며, 니켈(Ni), 코발트(Co), 팔라듐(Pd), 백금(Pt), 철(Fe), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As), 안티몬(Sb) 등의 단원소 금속을 이용하거나, 상기 각 원소를 하나 이상 포함하는 합금을 이용할 수 있으나, 니켈(Ni)인 것이 가장 바람직하다.
그리고 상기 금속(50)을 0.2 nm이하의 균일한 박막으로 증착하는 것이 용이하지 않으므로, 먼저 0.2 nm이상 1000 nm 이하의 범위에서 임의의 두께로 증착한 후 별도 에칭공정을 통해 0.2 nm이하의 원하는 두께로 에칭하는 방법을 이용할 수도 있다.
이와 같이 비정질 실리콘층(30), 제1 덮개층(40), 금속(50)이 순차적으로 증착된 후에는, 상기 비정질 실리콘층(30)의 결정화 단계를 거치게 되는데, 비정질 실리콘층(30)의 결정화는 외부에서 열에너지를 가하여 금속(50)을 비정질 실리콘층(30) 내부로 확산시키고, 상기 확산된 금속을 매개로 하여 비정질 실리콘층 내부에 그레인을 성장시키는 방식으로 이루어진다.
열에너지 인가방식으로는 열처리, 급속열처리, 레이저 또는 자외선 조사 등의 방법이 많이 이용된다. 본 발명에서는 상기 비정질 실리콘층(30)을 결정화하기 위해서 열처리를 수행한다.
상기 열처리는 200℃에서 1400℃ 사이의 온도 범위에서 이루어지는 것이 바 람직하고, 상기 열처리방법으로는 할로겐램프, 자외선램프, 퍼니스(furnace) 등을 사용할 수 있으나 이에 한정되는 것은 아니다.
또한, 비정질 실리콘층(30)의 결정화는 전기장, 자기장, 또는 전자기장이 인가된 상태에서 이루어질 수도 있다.
열처리방법을 선택하는 경우에는 200 내지 1400℃의 온도범위에서 결정화를 시키는 것이 바람직하며, 상기 온도범위 내에서 급속 열처리하거나 또는 장시간 열처리하는 방법 중에서 어느 하나를 사용하거나 또는 양자를 모두 사용하는 것도 가능하다.
상기 급속 열처리방법은 바람직하게는 500 내지 900℃ 온도범위 내에서 수십 초의 시간 내에서 수 회 이상 열처리하는 방법이고, 상기 장기간 열처리방법은 400 내지 500℃ 온도범위 내에서 1시간 이상 열처리하는 방법인데, 이러한 온도범위가 절대적인 것은 아니어서 필요에 따라 이와 다른 온도범위에서 급속 열처리나 장기 열처리를 수행할 수도 있다.
상기와 같은 방법에 의하여 비정질 실리콘층(30)을 결정화시키기 위하여 열처리를 수행하게 되면, 도 1의 (c)에 도시된 바와 같이, 상기 금속(50)이 제1 덮개층(40) 내부로 확산되고, 상기 비정질 실리콘층(30) 내부에 침전을 형성하게 되어 결정화가 이루어진다. 비정질 실리콘의 경우에는 금속 다이실리사이드 핵(MSi2, 침전)이 형성된다.
도 3a 및 도 3b에 도시된 바와 같이, 형성된 핵을 중심으로 측면 방향으로 그레인이 성장하게 되고 인접하는 그레인 사이에서 그레인 경계가 만들어져 다결정질 실리콘 박막(31)으로 된다. 그레인들이 인접 그레인과 접할 때까지 계속 성장하여 더 이상 성장할 수 없을 때가 되면, 비정질 실리콘층의 결정화가 완성된다.
그러나, 도 3b에 도시된 바와 같이, 그레인 경계에는 금속(Ni)이 잔존하게 되어, 이 잔존하는 금속을 제거할 필요가 있다.
상기와 같이 형성된 다결정 실리콘 박막의 두께는 15㎚에서 150㎚ 사이의 범위인 것이 바람직하고, 상기 다결정 실리콘 박막의 다결정 구조는 디스크 형상으로 성정되어, 다각형 구조의 그레인으로 이루어진다.
상기와 같은 과정에 의하여, 비정질 실리콘층(30)이 완전하게 결정화된 다음에, 상기 금속(50)과 제1 덮개층(40)은 에칭(etching) 공정에 의하여 제거된다. 그리고, 도 1의 (d)에 도시된 바와 같이, 상기 다결정 실리콘 박막(31) 상에 제2 덮개층(60)을 형성시킨 후, 열처리를 수행함으로써, 상기 다결정 실리콘 박막(31)에 포함된 금속을 제거한다.
상기와 같은 공정에 따라, 상기 다결정 실리콘 박막의 그레인 및 그레인 경계면에는 금속 덩어리가 잔존하지 않게 된다.
상기 제2 덮개층(60)은 상기 다결정 실리콘 박막(31)에 포함된 금속으로부터 오염을 최소화하고, 불순물로부터 상기 다결정 실리콘 박막(31)을 보호하는 역할을 수행한다.
상기 다결정 실리콘 박막(31)에는 잔존하는 금속을 포함하고 있다. 즉, 상기 다결정 실리콘 박막(31)에 포함된 금속의 평균 함유량은 1018에서 1021㎝-3 사이의 범위에 해당한다.
상기 제2 덮개층(60)은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트(silicate)막, 유기막 등을 이용할 수 있는데, 단일막으로 형성할 수도 있고, 동종 또는 이종의 막을 2 이상 적층하여 다중막으로 형성할 수도 있다.
상기 실리콘질화막은 일반적으로 사일렌(SiH4), 암모니아 및 질소 가스를 이용하여 화학기상증착방법에 의해 형성하거나, 질화막 타겟을 이용하여 스퍼터링법으로 형성한다.
이와 같은 제2 덮개층(60)은 650℃ 이하의 온도에서 0.1 내지 1000 nm 범위 내의 두께로 형성되는 것이 바람직하며, 증착 방법으로는 PECVD(plasma enhanced chemical vapor deposition)법에 의하는 것이 가장 바람직하나, 이에 한정되는 것은 아니어서 일반적인 화학기상증착법이나, 열분해를 이용한 증착법, 프린터 또는 스핀코팅법 등에 의해 증착할 수도 있다.
상기 제2 덮개층(60)을 상기 다결정 실리콘 박막(31) 상에 형성한 후에는 열처리를 수행한다.
상기 열처리는 200℃에서 1400℃ 사이의 온도 범위에서 이루어지는 것이 바람직하고, 열처리방법으로는 할로겐램프, 자외선램프, 퍼니스(furnace) 등을 사용할 수 있으나 이에 한정되는 것은 아니다.
도 2a는 본 발명의 실시예에 따른 다결정 실리콘 박막 형성 방법에 의하여 제작된 박막 트랜지스터의 단면도이다. 상기 박막 트랜지스터는 절연기판(10)상에 형성되는 다결정 실리콘 박막(31)상에 게이트 절연막(78)과 게이트 전극(79)과 p+오믹층(70)과 상기 게이트 전극상에 형성되는 패시베이션(passivation)층(71)과 상기 패시베이션(passivation)층(71)상에 형성되는 소스/드레인 전극(72)을 포함하여 이루어진다.
상기 다결정 실리콘 박막(31) 상부에 형성되어 있는 제2 덮개층(60)을 제거하지 않고 아일랜드 형성시에 BOE(buffered oxide echant)를 이용하여 아일랜드의 패터닝된 부분의 제2 덮개층을 에칭한다.
다음, 상기 다결정 실리콘 박막(31)상부에 게이트 절연막(78)을 화학 기상 증착 (Chemical Vapor Deposition) 방법으로 50nm - 1000nm 두께로 증착하여 형성한다. 상기 게이트 절연막(78)은 실리콘 산화막인 것이 바람직하다.
다음, 상기 게이트 절연막(78)상부에 박막 트랜지스터의 게이트 전극(79)을 형성한다. 이때, 상기 게이트 전극(79)은 게이트 절연막(78) 상부에 직류 전압 또는 라디오 주파수 스퍼터링 (DC, RF sputtering) 방식으로 100nm - 300nm 두께의 금속을 증착시키고 패터닝 한 후 식각함으로써 형성된다.
한편, 포토리소그라피 (Photolithography) 공정에 의해 상기 게이트 절연막(78)과 상기 게이트 전극(79)층은 동시에 패터닝된다.
다음, p+오믹층(70)을 ion doping방법을 이용하여 형성하고, 상기 게이트 전극(79)상에 패시베이션(passivation)층(71)을 화학 기상 증착 방법으로 300nm - 1000nm로 증착시키고 패터닝 한 후 식각하여 contact hole을 형성한다.
다음, 상기 패시베이션(passivation)층(71) 상부에 소스/드레인 전극(72)을 직류 전압 또는 라디오 주파수 스퍼터링 (DC, RF sputtering) 방식으로 100nm - 300nm 두께의 금속을 증착시키고 패터닝 한 후 식각함으로써 형성된다.
도 2b는 본 발명의 실시예에 따라 제작된 다결정 실리콘의 박막 트랜지스터의 또 다른 구조의 단면도이다. 이 구조에서는 제2 덮개층(60)이 제거된 상태의 구조이다.
절연기판(10)상에 형성되는 다결정 실리콘 박막(31)상에 게이트 절연막(78)과 게이트 전극(79)과 p+오믹층(70)과 상기 게이트 전극상에 형성되는 passivation 층(71)과 상기 passivation 층(71)상에 형성되는 소스/드레인 전극(72)을 포함하여 이루어진다.
상기 다결정 실리콘 박막(31)상부에 게이트 절연막(78)을 화학 기상 증착 (Chemical Vapor Deposition) 방법으로 50nm - 1000nm 두께로 증착하여 형성한다. 상기 게이트 절연막(78)은 실리콘 산화막인 것이 바람직하다.
다음, 상기 게이트 절연막(78)상부에 박막 트랜지스터의 게이트 전극(79)을 형성한다. 이때, 상기 게이트 전극(79)은 게이트 절연막(78) 상부에 직류 전압 또는 라디오 주파수 스퍼터링 (DC, RF sputtering) 방식으로 100nm - 300nm 두께의 금속을 증착시키고 패터닝 한 후 식각함으로써 형성된다.
한편, 포토리소그라피 (Photolithography) 공정에 의해 상기 게이트 절연막(78)과 상기 게이트 전극(79)층은 동시에 패터닝된다.
다음, p+오믹층(70)을 ion doping방법을 이용하여 형성하고, 상기 게이트 전극(79)상에 passivation층(71)을 화학 기상 증착 방법으로 300nm - 1000nm로 증착시키고 패터닝 한 후 식각하여 contact hole을 형성한다.
다음, 상기 passivation층(71) 상부에 소스/드레인 전극(72)을 직류 전압 또는 라디오 주파수 스퍼터링 (DC, RF sputtering) 방식으로 100nm - 300nm 두께의 금속을 증착시키고 패터닝 한 후 식각함으로써 형성된다.
도 4a는 본 발명의 실시예에 따른 다결정 실리콘 박막 형성 방법에 적용되어 제작된 박막 트랜지스터의 전이 특성 그래프이고, 4b는 일반적인 다결정 실리콘 박막 트랜지스터의 전이 특성 그래프이다. 본 발명에 의해 결정화된 박막 트랜지스터의 채널 폭은 8 um, 채널 길이는 8 um이고, 도 4a에 도시된 바와 같이, 트랜지스터의 이동도는 51.7 cm2/Vs, 문턱 전압은 -4.9V, subthreshold slope 은 1.1V/dec. 임을 알 수 있다. 따라서, 일반적인 다결정 실리콘 박막 트랜지스터보다 우수한 특성을 가지고 있다고 볼 수 있다.
한편, 이상에서 설명한 본 발명에 따른 실시예는 절연기판 상에 비정질 실리콘을 형성하고, 상기 비정질 실리콘 상부에 니켈을 형성하여 금속 유도 결정화를 수행함으로써, 다결정 실리콘 박막을 형성하는 공정, 상기 결정화된 다결정 실리콘 박막의 그레인 경계면에 잔존하는 니켈을 제거하는 공정을 포함하여 이루어진 어떠 한 다결정 실리콘 박막 형성방법에 적용될 수 있다.
상기와 같은 구성 및 작용 그리고 바람직한 실시예를 가지는 본 발명인 다결정 실리콘 박막 형성방법에 의하면, 비정질물질과 금속 사이에 덮개층을 개재하여 금속을 확산시키는 방식을 취함으로서 종래 금속이 비정질물질과 직접 접촉하는 문제에 의해 발생 가능한 금속오염문제를 현저히 감소시킬 수 있게 해준다.
또한, 덮개층을 비정질물질 상에 형성시킴으로서 비정질물질 박막표면의 오염이나 산화를 방지할 수 있는 장점을 가진다.
또한 본 발명에 의해 덮개층을 더 형성하더라도 종래의 비정질물질 증착과 금속 증착공정을 수행하면서 공정 챔버내의 진공분위기를 깨지 않고서도 덮개층을 형성시킬 수 있으므로 공정수행이 용이한 장점이 있다.
또한 본 발명에 의하면 덮개층으로 형성되는 질화막의 질소 농도를 조절함에 의하여 확산되는 금속의 양을 조절할 수 있으며, 나아가서는 결정화되는 정도를 조절할 수 있는 장점이 있다.
더욱이 본 발명에 의하면 덮개층으로 형성되는 질화막의 질소농도에 의해 비정질물질 박막 내에 형성되는 금속다이실리사이드 침전양의 제어가 가능하여 양질의 상 변화된 박막의 구현이 가능하다는 장점이 있다.

Claims (20)

  1. 다결정 실리콘 박막 형성방법에 있어서,
    절연 기판 상에 비정질 실리콘층을 증착하는 단계;
    상기 비정질 실리콘층 상에 제1 덮개층을 형성하는 단계;
    상기 제1 덮개층 상에 금속을 형성하는 단계;
    상기 비정질 실리콘층을 열처리에 의하여 결정화함으로써, 다결정 실리콘 박막을 형성하는 단계;
    상기 제1 덮개층과 금속을 제거하고, 상기 다결정 실리콘 박막 상에 제2 덮개층을 형성시킨 후, 열처리를 수행함으로써 상기 다결정 실리콘 박막에 포함된 잔존하는 금속을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  2. 청구항 1에 있어서,
    상기 절연 기판 상에 비정질 실리콘층을 증착하는 단계 이전에 상기 절연 기판 상에 완충층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  3. 청구항 2에 있어서,
    상기 완충층은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 적어도 하나가 적층되어 형성되는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 절연 기판은 유리, 석영, 산화막이 덮여진 단결정 웨이퍼 및 절연막이 덮여진 유연성을 갖는 금속 기판 중 어느 하나인 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  5. 청구항 4에 있어서,
    상기 절연막은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 적어도 하나가 적층되어 형성되는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 비정질 실리콘층은 스퍼터링법, 화학기상증착법, 열분해법 중 어느 하 나의 방법으로 증착되는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 덮개층 및 제2 덮개층은 화학기상증착법, 열분해를 이용한 증착법, 프린터코팅법 및 스핀코팅 중 어느 하나의 방법에 의하여 형성되는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  8. 청구항 7에 있어서,
    상기 제1 덮개층 및 제2 덮개층은 실리콘산화막, 실리콘질화막, 실리콘산화질화막, 실리케이트막 및 유기막 중 적어도 하나가 적층되어 형성되는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  9. 청구항 8에 있어서,
    상기 제1 및 제2 덮개층의 두께는 0.1㎚에서 1000㎚ 사이의 범위인 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  10. 청구항 1 또는 청구항 2에 있어서,
    상기 금속은 이온주입, PECVD, 스퍼터, 스핀코팅, 프린팅, 담금 방법 중 어느 하나의 방법으로 형성되는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  11. 청구항 10에 있어서,
    상기 금속은 니켈(Ni)인 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  12. 청구항 10에 있어서,
    상기 금속의 면밀도는 1012 ~ 1018㎝-2 사이의 범위인 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  13. 청구항 1 또는 청구항 2에 있어서,
    상기 열처리는 200℃ ~ 1400℃ 사이의 온도에서 이루어지는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  14. 청구항 13에 있어서,
    상기 열처리는 할로겐램프, 자오선램프 및 퍼니스 중 어느 하나를 이용하여 이루어지는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  15. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 덮개층과 금속의 제거는 에칭(etching) 공정에 의하여 이루어지는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  16. 청구항 1 또는 청구항 2에 있어서,
    상기 다결정 실리콘 박막에 포함된 금속의 평균 함유량은 1018 ~ 1021㎝-3 사이의 범위인 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  17. 청구항 1 또는 청구항 2에 있어서,
    상기 다결정 실리콘 박막의 다결정 구조는 디스크 형상으로 성장되어, 다각형 구조의 그레인으로 이루어지는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  18. 청구항 17에 있어서,
    상기 다결정 실리콘 박막의 두께는 15㎚ ~ 150㎚ 사이의 범위인 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  19. 청구항 17에 있어서,
    상기 다결정 실리콘 박막의 그레인 및 그레인 경계면에는 금속 덩어리가 잔존하지 않는 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
  20. 절연기판 상에 비정질 실리콘을 형성하고, 상기 비정질 실리콘 상부에 니켈을 형성하여 금속 유도 결정화를 수행함으로써, 다결정 실리콘 박막을 형성하는 공정, 상기 결정화된 다결정 실리콘 박막의 그레인 경계면에 잔존하는 니켈을 제거하는 공정을 포함하여 이루어진 것을 특징으로 하는 다결정 실리콘 박막 형성방법.
KR1020060046204A 2006-05-23 2006-05-23 다결정 실리콘 박막 형성방법 KR100792406B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060046204A KR100792406B1 (ko) 2006-05-23 2006-05-23 다결정 실리콘 박막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060046204A KR100792406B1 (ko) 2006-05-23 2006-05-23 다결정 실리콘 박막 형성방법

Publications (2)

Publication Number Publication Date
KR20070113402A true KR20070113402A (ko) 2007-11-29
KR100792406B1 KR100792406B1 (ko) 2008-01-09

Family

ID=39091219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060046204A KR100792406B1 (ko) 2006-05-23 2006-05-23 다결정 실리콘 박막 형성방법

Country Status (1)

Country Link
KR (1) KR100792406B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859761B1 (ko) * 2006-10-23 2008-09-24 실리콘 디스플레이 (주) 다결정 실리콘 박막 및 그 제조방법
KR101123373B1 (ko) * 2010-10-26 2012-03-23 노코드 주식회사 다결정 실리콘 박막의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190517B2 (ja) * 1994-05-13 2001-07-23 株式会社半導体エネルギー研究所 半導体の作製方法
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859761B1 (ko) * 2006-10-23 2008-09-24 실리콘 디스플레이 (주) 다결정 실리콘 박막 및 그 제조방법
KR101123373B1 (ko) * 2010-10-26 2012-03-23 노코드 주식회사 다결정 실리콘 박막의 제조방법

Also Published As

Publication number Publication date
KR100792406B1 (ko) 2008-01-09

Similar Documents

Publication Publication Date Title
KR101334181B1 (ko) 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100721555B1 (ko) 박막트랜지스터 및 그 제조 방법
US6410373B1 (en) Method of forming polysilicon thin film transistor structure
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
JP4384234B2 (ja) 薄膜トランジスタ
KR100470274B1 (ko) 덮개층을 이용한 비정질 물질의 상 변화 방법
KR101084233B1 (ko) 박막트랜지스터 및 그 제조 방법
WO2010002803A2 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
JP2006066860A (ja) 薄膜トランジスタ製造方法
EP1858068A2 (en) Method of fabricating a thin film transistor
US6531348B2 (en) Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
JP2009295996A (ja) 薄膜トランジスタ
KR100671824B1 (ko) 역 스태거드 박막 트랜지스터 제조 방법
JP3432187B2 (ja) 半導体装置の製造方法
KR100859761B1 (ko) 다결정 실리콘 박막 및 그 제조방법
JP4313299B2 (ja) 薄膜トランジスタ製造方法
KR100792406B1 (ko) 다결정 실리콘 박막 형성방법
KR20040070979A (ko) 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법
KR100721957B1 (ko) 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100753635B1 (ko) 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법
KR20070043393A (ko) 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법
KR100635068B1 (ko) 박막트랜지스터의 제조방법, 그를 사용하여 제조된박막트랜지스터 및 그를 포함하는 평판표시장치
US8716112B2 (en) Method for crystallizing amorphous silicon thin film and method for fabricating poly crystalline thin film transistor using the same
KR100504538B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
JPH0774366A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181224

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191211

Year of fee payment: 13