KR20070107752A - 배플 웨이퍼 및 그 배플 웨이퍼를 위해 이용되는 무작위배향된 다결정 실리콘 - Google Patents

배플 웨이퍼 및 그 배플 웨이퍼를 위해 이용되는 무작위배향된 다결정 실리콘 Download PDF

Info

Publication number
KR20070107752A
KR20070107752A KR1020077020369A KR20077020369A KR20070107752A KR 20070107752 A KR20070107752 A KR 20070107752A KR 1020077020369 A KR1020077020369 A KR 1020077020369A KR 20077020369 A KR20077020369 A KR 20077020369A KR 20070107752 A KR20070107752 A KR 20070107752A
Authority
KR
South Korea
Prior art keywords
silicon
wafer
polysilicon
baffle
wafers
Prior art date
Application number
KR1020077020369A
Other languages
English (en)
Inventor
제임스 이. 보일
리즈 레이놀즈
라안 와이. 제하비
로버트 미톤
톰 엘. 카드웰
Original Assignee
인티그레이티드 머티어리얼스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인티그레이티드 머티어리얼스, 인크. filed Critical 인티그레이티드 머티어리얼스, 인크.
Publication of KR20070107752A publication Critical patent/KR20070107752A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Silicon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

다결정 실리콘으로 이루어진 배플 웨이퍼(60)가 단결정 실리콘 웨이퍼를 열적 프로세싱하기 위한 지지 타워(20)의 비-제품 슬롯에 위치된다. 바람직하게, 다결정 실리콘은 무작위 배향된 폴리실리콘(ROPSi)이고, 바람직하게는 예를 들어 CVD 성장된 실리콘인 무작위 배향 시드를 이용하여 쵸크랄스키 방법으로 성장된 폴리실리콘이다. 열처리 로(10)의 모든 실리콘 고온 영역은 라이너내에 프로세싱 가스를 제공하는 실리콘 인젝터 튜브를 구비하며 실리콘 라이너(18)내에 위치되며 폴리실리콘 배플 웨이퍼를 지지하는 실리콘 지지 타워를 포함할 것이다. 무작위 배향된 다결정 실리콘은 견고한 부재를 필요로 하는 다른 부분에 대해서, 예를 들어 구조적 부재 및 실리콘 프로세싱 챔버내에서 이용될 수 있을 것이다.

Description

배플 웨이퍼 및 그 배플 웨이퍼를 위해 이용되는 무작위 배향된 다결정 실리콘{BAFFLE WAFERS AND RANDOMLY ORIENTED POLYCRYSTALLIN SILICON USED THEREFOR}
관련 출원
본 출원은 2005년 3월 3일자로 출원된 가명세서 출원 제 60/658,075 호 및 2005년 6월 27일자로 출원된 가명세서 출원 제 60/694,334 호를 기초로 우선권을 주장한다.
본 발명은 전체적으로 실리콘 웨이퍼의 열적 프로세싱에 관한 것이다. 특히, 본 발명은 제품 웨이퍼의 배치식(batch) 열처리에 이용되는 비-제품(non-production) 웨이퍼에 관한 것이다. 본 발명은 또한 그러한 비-제품 웨이퍼 및 기타 용도에 유용한 다결정 실리콘 폼(form)에 관한 것이다.
배치식(batch) 열 처리가 실리콘 집적 회로 제조 중의 여러 단계에서 이용되고 있다. 하나의 저온 열처리에서 화학기상증착에 의해 실리콘 질화물 층을 도포(deposit)하며, 이때 통상적으로 전구체(precursor) 가스로서 약 700℃ 온도의 암모니아 및 클로로실란이 이용된다. 고온에서 실시되는 다른 프로세스는 산화, 어닐링, 실리콘화합물화(silicidation) 및 예를 들어 1000℃ 이상 또는 1350℃의 높은 온도를 통상적으로 이용하는 기타 프로세스를 포함한다.
통상적으로, 대규모의 상업적 제조를 위해, 수직형 로(furnace) 및 수직으로 정렬되고 많은 수의 웨이퍼를 로내에서 지지하는 웨이퍼 타워를 이용하며, 그러한 구성의 일반적인 예가 도 1에 개략적으로 도시되어 있다. 로(10)는 도면에 도시되지 않은 전력 공급원에 의해 전력을 공급받는 저항식 히터 코일(14)을 지지하는 단열 히터 캐니스터(heater canister; 12)를 포함한다. 통상적으로 석영으로 구성되는 벨 자아(bell jar)(16)는 지붕을 포함하고 히팅 코일(14)에 끼워진다. 개방 단부형 라이너(liner; 18)가 벨 자아(16)내에 끼워진다. 지지 타워(20)가 받침대(22)상에 안착되고, 프로세싱 중에 받침대(22) 및 지지 타워는 라이너(18)에 의해 전체적으로 둘러싸인다. 타워(20)는 배치식 모드에서 수평으로 배치되고 열적으로 처리되는 다수의 웨이퍼들을 유지하기 위해 수직방향으로 정렬된 슬롯들을 포함한다. 원칙적으로 라이너(18) 사이에 배치된 가스 인젝터(24)는 라이너(18)내에서 프로세싱 가스를 분사하기 위한 배출구를 상단부에 구비한다. 도면에 도시되지 않은 진공 펌프가 벨 자아(16)의 바닥부를 통해 프로세싱 가스를 제거한다. 웨이퍼가 타워(20)의 내외로 이송될 수 있도록 히터 캐니스터(12), 벨 자아(16), 및 라이너(18)를 수직방향으로 상승시킬 수 있으나, 몇몇 구성에서 그 구성 요소들을 고정식으로 유지하고 엘리베이터가 받침대(22) 및 적재된 타워(20)를 로(10)의 바닥부 내외로 상승 및 하강시킬 수도 있다.
상단부가 폐쇄된 벨 자아(16)는 로(10)의 중간 및 상부 부분이 대체적으로 균일한 고온을 나타내도록 하는 경향을 부여한다. 이는 고온 영역으로 지칭되며, 그러한 고온 영역에서 최적 열적 프로세스를 위해 온도가 제어된다. 그러나, 받침대(22)의 기계적 지지부 및 벨 자아(16)의 개방된 바닥부로 인해 로의 하단부가 낮은 온도를 가지게 되며, 종종 화학기상증착과 같은 열적 프로세스가 유효하게 일어나지 않을 정도로 낮은 온도를 가지게 된다. 타워(20)의 하부 슬롯들 중 일부는 고온 영역에서 제외될 것이다.
통상적으로, 저온 용도에서, 타워, 라이너, 및 인젝터는 석영 또는 용융 실리카로 구성된다. 그러나, 석영 타워 및 인젝터는 실리콘 타워 및 인젝터로 대체되고 있다. 미국 캘리포니아 서니베일에 소재하는 Integrated Materials, Inc.로 부터 입수가 가능한 실리콘 타워의 하나의 구성이 도 2에 도시되어 있다. 그러한 실리콘 타워는 다수의 웨이퍼를 지지하기 위해 형성된 슬롯을 구비하는 3개 또는 4개의 실리콘 레그(leg; 34)가 접합된 실리콘 베이스(30, 32)를 포함한다. 슬롯들 사이의 핑거(finger)의 형상 및 길이는 용도 및 프로세스 온도에 따라 달라진다. 그러한 타워의 제조가 본 명세서에서 참조하는 Boyle 등의 미국 특허 제 6,455,395 호에 개시되어 있다. 또한, 2005년 7월 8일자로 출원된 Zehavi 등의 미국 특허 출원 제 11/177,808 호에 개시된 바와 같은 이용가능한 실리콘 인젝터들이 Integrated Materials에 의해 제공되고 있다. 실리콘 라이너는 Boyle 등에 의해 미국 특허 출원 제 09/860392 호로 2001년 5월 18일자로 출원되고 공고된 미국 특허 제 2002/170,486 호에 기재되어 있다.
타워의 높이는 로의 높이에 따라 달라질 수 있을 것이며, 100 개 이상의 웨이퍼를 위한 슬롯들을 포함할 수도 있다. 그러한 많은 수의 웨이퍼들을 이용하는 경우에, 제품 웨이퍼가 균일한 열적 환경에 놓이는지를 확인하기 위해 열적 버퍼 웨이퍼 및 더미(dummy) 웨이퍼를 이용하는 것이 바람직하다. 열적 프로세스 중에 타워내의 웨이퍼 적층물(stack)의 상단 및 하단 모두는 열적 단부 효과(thermal end effects)를 받는다. 특히, 하단 웨이퍼는 상당히 낮은 온도로 가열되고, 그 온도는 질화 CVD 프로세스 또는 기타 열적 프로세스를 활성화시킬 수 없을 정도로 낮을 수 있다. 따라서, 실질적 단결정 실리콘 제품 웨이퍼 대신에 열적 버퍼 웨이퍼가 최상단 및 최하단 슬롯에 위치되어 적층물의 단부들을 열적으로 버퍼링하고 그 사이에 위치된 제품 웨이퍼에 대한 보다 균일한 온도 분포를 제공한다. 또한, 열적 버퍼 웨이퍼는 로의 상부 및 하부에 보다 밀집되는 경향을 가지는 로내 분위기로부터의 불순물을 제거하는 역할을 한다. 각 단부에 6개 내지 12개의 열적 버퍼 웨이퍼를 이용하는 것이 일반적이다. 버퍼 웨이퍼는 다수의 사이클에 걸쳐 재사용될 수 있으나, 현재 배플 웨이퍼는 통상적으로 4회 또는 5회의 사이클 이하로 사용이 제한된다.
실리콘 제품 웨이퍼는 주로 약 25개 웨이퍼의 배치 상태로 프로세싱되며, 그 수는 제조 툴(tool)들 사이에서 그 웨이퍼들을 이송하는 이송 카세트의 용량에 대응될 것이다. 많은 수의 웨이퍼 슬롯은 많은 배치가 동시에 프로세싱될 수 있게 한다. 그러나, 최대 배치수 보다 적은 배치수를 열처리하여야 하는 상황이 있다. 그럼에도 불구하고, 그러한 상황에서, 빈 슬롯내에 더미 웨이퍼를 삽입함으로써 타워를 완전히 채우는 것이 일반적이다.
이하에서는, 열적 버퍼 웨이퍼 및 더미 웨이퍼를 배플 웨이퍼로 통칭한다.
과거에, 석영 타워와 조합되어, 통상적으로 배플 웨이퍼는 석영(용융 실리카)으로 이루어지며, 그러한 석영은 저렴하고 적외선에 대해 불투명하다는 추가적인 이점을 가짐으로써 타워를 가열(bathing)하는 4.5 ㎛(석영 윈도우) 보다 큰 복사선의 단부 효과를 감소시킬 수 있다. 그러나, 석영 타워의 경우와 같이, 석영 버퍼 및 더미 웨이퍼는 최신 소자 제조 요건을 충족시키지 못하는 정도까지 입자를 계속적으로 생성한다는 것이 발견되었다. 배플 웨이퍼로서 단결정 실리콘 웨이퍼 제품 타입을 이용하는 것은 완전히 성공적이지 못한데, 이는 반복 사용시에 쉽게 파괴되기 때문이다. 또한, 질화물 증착 프로세스 중에, 다수의 사용시에 실리콘 질화물이 배플 웨이퍼상에 두껍게 증착되고 박리되어 다시 입자 문제를 일으킨다는 것을 발견하였다. 결과적으로, 최신 제품에서, 단결정 실리콘 배플 웨이퍼는 몇 번의 사이클로 그 수명이 제한되며, 그 후에 폐기되거나 개장(refurbish)될 것이다.
또한, 특히 고온에서 실리콘 탄화물 배플 웨이퍼도 이용되고 있다. 그러나, 실리콘 탄화물 웨이퍼는 고가이고 또 실리콘 탄화물 웨이퍼와 실리콘 타워 사이의 열 팽창계수 편차에 기인한 영향을 받게 된다.
따라서, 질화물 및 기타 부착 물질이 박리현상 없이 두껍게 부착될 수 있는 특성 및 견고함(ruggedness)을 포함하는 우수한 기능을 제공하는 저렴한 배플 웨이퍼가 요구되고 있다.
본 발명의 하나의 특징은, 예를 들어 실리콘 용융체로부터 시드(seed)를 인발함으로써 쵸크랄스키(Czochralski; CZ) 방법에 의해 성장된 무작위 배향된 다결정 실리콘(randomly oriented polycrystalline silicon; ROPSi)을 포함한다. 상기 시드 자체가 무작위 배향된 다결정 실리콘일 수 있다. 그 시드는 실리콘-타입 물질의 전구체(precursor)로부터 화학기상증착(CVD)에 의해 성장되고 전자 등급 실리콘(electronic grade silicon)이라고도 지칭되는 버진(virgin) 폴리실리콘으로 이루어진 막대로부터 절단될 수 있다. 그 대신에, 시드는 CVD-트레이서블(traceable) 시드에 의해 성장된 잉곳(ingot)으로부터 절단된 시드를 이용하여 CZ-성장된 잉곳으로부터 절단될 수도 있다. 후자의 경우에, 적어도 긴 시드의 생성은 버진 폴리실리콘으로부터 또는 시드 트레이서블로부터 그러한 CVD-성장 시드까지 시작된다.
본 발명의 다른 특징은 배플 웨이퍼로 통칭되는 다결정 버퍼 및 더미 웨이퍼를 포함한다. 보다 바람직하게, 다결정 웨이퍼는 무작위 배향된 다결정 실리콘 시드, 예를 들어 CVD-트레이서블 시드로부터 성장된 잉곳으로부터 절단된다.
통상적인 사용 중에, 본 발명의 배플 웨이퍼는 단결정 실리콘 제품 웨이퍼와 함께 타워상에 배치되고 로내에서 또는 다른 열처리 장치내에서 동시에 처리된다.
배플 웨이퍼는 다-단계 프로세스를 통해 준비될 수 있다. 잉곳으로 부터 절단된 후에, 스트레인(strain)을 감소 또는 제거하기 위해 웨이퍼는 예를 들어 알카라인 용액내에서 에칭된다. 웨이퍼, 바람직하게 스트레인 에칭 후의 웨이퍼는 두 개의 주요 표면 및 둘레 엣지(edge)상에 서브-표면 손상(sub-surface damage)을 생성하는 표면 처리를 거치게 된다. 서브-표면 손상은 비드 브래스팅(bead blasting)에 의해서 또는 연마나 가공에 의해서 실시될 수 있다. 이어서, 표면-손상된 웨이퍼가 산세 단계를 거치고 초음파 세정된다.
또한, CZ 성장된 또는 무작위 배향된 폴리실리콘은 가공된 구조(machined structure)를 형성하는데 있어서 유용한데, 이는 순도, 미세 결정 구조, 및 견고함(ruggedness) 때문이다.
도 1은 통상적인 열처리 로의 단면도이다.
도 2는 본 발명에서 바람직하게 사용되는 실리콘 타워의 사시도이다.
도 3은 본 발명의 폴리실리콘 배플 웨이퍼의 평면도이다.
도 4는 버진 폴리실리콘 잉곳의 단면도이다.
도 5는 버진 폴리실리콘 시드로부터 성장된 쵸크랄스키 폴리실리콘 잉곳의 단면 및 그 잉곳으로부터 절단된 배플 웨이퍼의 평면을 도시한 도면이다.
도 6은 CVD-소오스 쵸크랄스키 폴리실리콘 잉곳의 단면 및 그 잉곳으로부터 절단된 배플 웨이퍼의 평면을 도시한 도면이다.
도 7은 다결정 실리콘 배플 웨이퍼를 처리하기 위한 프로세스 시퀀스(sequence)의 일 실시예를 도시한 도면이다.
도 8은 웨이퍼 링의 하나의 타입, 특히 RTP 엣지 링의 일부를 도시한 사시도이다.
도 9는 도 10의 엣지 링을 지지하고 회전시키기 위해 이용되는 실리콘 튜브의 사시도이다.
도 10은 실리콘 받침대 플래튼(platen)의 사시도이다.
도 11은 CZ 태양전지(solar cell)의 사시도이다.
상업적인 등급의 실리콘 제품 웨이퍼가 배플 웨이퍼로 통칭되는 버퍼 및 더미 웨이퍼로 이용하기에 부적절한 것으로 생각하며, 이는 그 웨이퍼들이 단결정이기 때문이다. 종종, 제품 웨이퍼들이 완전히 단결정이 아니고 전위 및 슬립을 포함하는 몇몇 결함을 가지는 것으로 이해된다. 그러나, 그러한 결함은 합리적인 제조 수율을 위해서 반드시 최소화되어야 하며, 일반적인 목표는 전위 밀도가 낮고 슬립이 없는 단결정 제품 웨이퍼를 획득하고 유지하는 것이다.
배플 웨이퍼로서 반복 사용함에 따라 단결정 웨이퍼의 엣지에 칩핑이 발생(chipped)된다면, 균열이 결정 벽계면(cleavage planes)을 따라 웨이퍼를 가로질러 전파될 수 있고 파단을 초래할 수 있을 것이다. 상업적 등급의 단결정 웨이퍼도 배플 웨이퍼로 이용하기에 부적절한데, 이는 고가이기 때문이다. 비록 이전(order) 웨이퍼들은 후방 표면이 표면처리되고 전방 표면이 폴리싱되었지만, 매우 진보된 제조에서는 제품 웨이퍼의 전방 및 후방 표면 모두를 표면처리할 것을 요구한다. 또한, 단결정 웨이퍼들은 버퍼 및 열적 웨이퍼로서 반복 사용하는데 있어서 불리한데, 이는 그들이 광범위한 고온 프로세싱 후에 감자칩 형태 또는 다른 굽혀진 형상으로 말리는 경향을 가지기 때문이다. 과거에, 반(semi)-단결정 실리콘 배플 웨이퍼가 이용되었으나, 그러한 웨이퍼는 단결정 배플 웨이퍼의 단점들 중에서 많은 단점들, 예를 들어 우선(favored) 결정면을 따른 파단과 같은 단점을 가 진다. 반-단결정 실리콘은 특정 우선 방향(preferred direction)의 배향 범위(range of orientation)를 가지는 다결정 실리콘으로서 특징지어질 수 있다.
단결정 제품 웨이퍼 대신에, 배플 웨이퍼를 다결정 실리콘으로 형성하는 것이 바람직하다. 도 3에 평면 도시된 폴리실리콘 배플 웨이퍼(40)는 단결정 실리콘 제품 웨이퍼의 형상과 거의 일치하는 형상을 가지나, 단결정 웨이퍼의 피쳐리스(featureless) 표면이 아니라 가시적인(visible) 무작위 결정립 조직을 가진다. 배플 웨이퍼의 직경은 제품 웨이퍼에 대한 산업 표준 범위내, 즉 최근의 웨이퍼 제품의 경우에 약 200 또는 300 mm 이어야 하나, 그러한 산업 표준 보다 더 두꺼울 수도 있고 베벨(bevels)과 같은 표준 웨이퍼 피쳐를 필요로 하지는 않는다. 제품 번호 및 일련 번호와 같은 가시적인 표식(42)이 주요 표면에 형성될 수도 있다. 또한, 다수의 사이클에 걸쳐 부착되는 두꺼운 층에 대한 보다 부착성이 좋은 베이스(adherent base)를 제공하도록 배플 웨이퍼의 양 측면을 처리하는 것이 바람직하다.
전자 등급 실리콘(electronic grade silicon; EGS)라고도 알려져 있는 버진 폴리실리콘은 제품 웨이퍼를 위해 이용되는 대부분의 쵸크랄스키(CZ) 성장 실리콘에 대한 소오스 재료(source material)이다. 상기 Boyle 등에게 허여된 두 특허 공보에 기재된 바와 같이, 최근에 웨이퍼 타워 및 기타 구조물을 제조하는데 있어서 버진 실리콘이 이용되고 있다. 약 600℃ 이상에서 그리고 수소의 존재하에서 고온의 실리콘 시드 로드(rod) 상에 실란 또는 할로실란을 화학기상증착함으로서 버진 폴리실리콘이 성장된다. 디실란과 같은 다른 실란들로 대체될 수도 있다. (Wolf et al., Silicon Processing for the VLSI Era: Volume 1 -Process Technology, 2d. ed., Lattice Press,, 2000, pp. 5-8 참조.) SiH4로부터 성장된 버진 폴리가 순도로 인한 이점을 가질 수도 있는나, SiCl3 또는 기타 할로실란으로부터 성장된 버진 폴리가 보다 경제적이다. 성장되었을 때, 버진 폴리실리콘 잉곳(50)은 도 4에 도시된 바와 같은 단면 조직을 갖는다. 덴드라이트 결정(52)이 시드 로드(54)로부터 외측으로 연장된다. 통상적으로 버진 폴리실리콘은 높은 내부 응력을 가지면서 성장되며, 이는 일반적으로 물질의 가공을 방해한다. 그러나, Boyle 등에 의해 설명된 바와 같이, 만약 버진 폴리실리콘이 어닐링된다면, 그러한 어닐링이 응력을 제거하기 때문에 그 폴리실리콘은 가공될 수 있을 것이다. 일반적으로, 순수 실란(SiH4)으로부터 성장된 버진 폴리는 트리클로로실란으로부터 성장된 것 보다 작은 결정을 가진다.
본 발명의 하나의 특징에 따라, 다결정 실리콘 잉곳이 또한 단결정 잉곳에 대한 Wolf 등의 ibid pp. 8-21에 기재된 쵸크랄스키(CZ) 방법에 의해 성장(실리콘 용융체로부터의 인발 또는 잡아 당김)될 수 있다. 큰 크기의 다결정 CZ 실리콘이 몇몇 적은 수의 회사로부터 공급되고 있다. 그러한 실리콘은 많은 결정자(crystallites)를 포함하나, 노출된 면은 표면 법선(normal)의 ±20°이내에서 <100> 로 배향된 결정질로 통상적으로 구성되며, 또한 <111> 또는 <110>과 같은 다른 우선 배향도 적절한 조건하에서 얻어질 수 있을 것이다. 그러한 반-단일 물질이 표면처리될 수 있다. 단결정 실리콘 보다 균열이 덜 전파되나, 그럼에도 불구 하고 바람직한 배향으로 인해 균열이 전파된다. 석영 몰드내의 다결정 실리콘 캐스트(cast)도 이용가능하나, 그 순도 레벨은 CZ-성장된 폴리실리콘에서 보다 떨어지게 된다.
일반적으로, 본 발명의 하나의 특징에 따라, 통상적인 단결정 시드 또는 종래에 종종 이용되었던 반-단일 실리콘으로부터 유도된 다결정 시드 대신에, 다결정 실리콘 시드, 바람직하게는 무작위 배향된 다결정 실리콘(ROPSi)을 이용함으로써 다결정 CZ 실리콘이 얻어질 수 있을 것이다. 표준 쵸크랄스키 결정 성장 로를 이용할 수 있을 것이나, 이 경우 용융 표면의 40 mm 이내에서 연장하는 원뿔형 열 차폐부를 포함하여야 할 것이다. 충진된(backfilled) 아르곤의 챔버 압력이 10 내지 50 Torr에서 유지될 것이다. 버진 폴리실리콘 장입물이 용융되고 온도가 안정화된 후에, 시드가 용용 표면내로 침지되고 시드/용융물 계면이 매끄러운 메니스커스(meniscus)를 형성할 때까지 유지된다. 이어서, 시드 직경 보다 작은 네크(neck)가 형성되지 않을 정도의 속도로 시드를 잡아 당긴다. 시드를 200 mm 또는 300 mm 잉곳에 결합시키는 단순한 원뿔형 확장 영역이 10 내지 20 cm에 걸쳐 연장될 것이다. 이어서 원하는 잉곳 직경을 유지하기 위해 잡아 당기는 속도를 조절한다. 폴리실리콘 CZ 잉곳은 단결정 CZ 잉곳 보다 더 빨리 잡아 당겨질 수 있을 것이다. 잡아 당김의 말기에, 최소의 말단부 테이퍼(tail end taper) 만이 요구된다. 잡아 당겨진 잉곳은 대기중에서 서냉되어야 한다.
SiH4 또는 SiCl3H 전구체 가스로부터 생성된 버진 폴리의 다결정 시드로부터 성장되고 도5에 단면도시된 다결정 CZ 잉곳(60)은 형상이 다소 불규칙적인 결정질의 외측 영역(62) 및 크기가 통상적으로 1cm 미만인 보다 대칭적인 형상의 다소 큰 결정질의 내측 영역(64)을 생성하는 것으로 관찰되었다. 도면은 결정질의 크기르 ㄹ정확하게 도시하는 것이 아니다. 몇몇 경우에, 3 내지 10 mm의 결정질이 웨이퍼에 걸쳐 무작위로 분포되었으며, 본 발명은 결정질 크기의 특정의 공간적 분포로 한정되지 않는다. 일반적으로, 1 내지 10 mm의 범위내에서 원하는 분포로 제어하기 위해, 성장 조건을 변화시킬 수 있을 것이다.
본 발명에 따른 CZ 다결정 성장은 잉곳(50)을 가공될 수 있도록 어닐링한 후에 그 잉곳(50)의 축선을 따라 버진 폴리 잉곳(50)의 외측 영역으로부터 절단한 도 4에 도시된 바와 같은 시드 로드(66)를 이용한다. CZ 성장에서 이용된 그러한 버진 폴리 시드는 도 5에 단면 도시된 잉곳(60)을 생성한다. 그러한 CZ 잉곳(60)의 물질은 CVD-소오스 실리콘으로서 특징지어질 수 있는데, 이는 그 결정 구조가 CVD-생성된 버진 폴리로 트레이스될 수 있기 때문이다.
잉곳(60)은 본원 발명자의 지시하에서 미국 뉴욕 로체스터에 소재하는 Kayex가 직경이 약 1cm이고 길이가 약 20cm인 실리콘 시드 로드를 이용하여 성장시킨 것이다. SiH4 및 SiHCl3 CVD 전구체 가스에 의해 형성된 버진 폴리실리콘 물질의 시드가 실질적으로 유사한 CZ 결과를 만들었다.
Laue X-선 실험을 이용하여, 그러한 물질의 웨이퍼 또는 슬라이스의 결정 그래프(crystallography)를 얻어냈다. 잉곳 축선 또는 기타 다른 축선에 대해 우선 수직 배향을 가지지 않는 결정질의 실질적으로 무작위 배향을 폴리실리콘이 나타내는 것으로 확인되었다.
예를 들어, 잉곳(70) 또는 두꺼운 슬라이스로부터 방사상 플러그(78)를 절단하고 그 플러그를 다결정 CVD-소오스 실리콘의 다른 생성을 위한 시드로 이용함으로써, 도 6에 단면 도시된 CZ 잉곳(70)(도 6의 잉곳(60)일 수도 있다)을 추가적인 시드의 소오스로서 이용할 수 있다. 특히, 잉곳의 외측 엣지에 보다 인접한 플러그(78)의 단부는 보다 작은 결정질 크기를 가질 것이고 실리콘 용융체와 접촉하는 시드의 바람직한 부분이 된다. 충분한 길이의 로드를 얻어야 한다면, 짧은 SOPSi 시드가 용접되거나 다른 방법으로 접합되어 보다 긴 실리콘 로드를 형성할 수 있을 것인데, 이는 대부분의 시드 로드 조립체가 용융체내로 결코 침지되지 않으며 보다 긴 로드를 재사용할 수 있기 때문이다. CVD-소오스 CZ 잉곳의 추가적인 세대(generation)는 이전 세대로부터 얻어진 시드를 이용하여 성장될 수 있을 것이다. CVD-소오스 시드는 예를 들어 SiH4 또는 SiClH3, SiCl2H2, SiCl3H, 및 SiCl4 를 포함하는 실란-함유 전구체 물질 그리고 기타 할로실란 및 다수-실란 중 임의 타입으로부터 성장된 서진 폴리의 최초 세대를 포함하고 그리고 버진 폴리 시드까지 연결되는(traceable) 시드를 가지는 CZ 다결정 실리콘으로부터 절단된 추가적인 시드 세대를 포함한다.
다결정 실리콘의 다른 타입, 특히 무작위 배향된 다결정 실리콘을 본 발명과 함께 이용할 수 있을 것이다.
다결정 잉곳으로부터의 버퍼 및 더미 웨이퍼 제조는 단결정 잉곳으로부터 단결정 제품 웨이퍼를 웨이퍼를 제조하는데 이용되는 프로세스를 부분적으로 따른다. 잉곳은 웨이퍼의 직경 보다 다소 큰 직경을 가질 필요가 있다. 표준 웨이퍼 크기가 여전지 75mm, 100mm, 125mm, 및 150mm로 계속되고 있지만, 상업적 제품이 점차적으로 200mm로부터 300mm로 이동되고 있다. 차세대 웨이퍼의 직경은 450mm가 될 것으로 기대되고 있다.
다결정 웨이퍼는 도 7의 흐름도에 대략적으로 도시된 프로세스(80)에서 형성될 수 있을 것이며, 그러한 프로세스는 Wolf 등의 ibid pp. 8-21에 기재된 표준 제품 웨이퍼 프로세싱 및 Boyle 등의 두 개의 인용기술에 설명된 버진 폴리 타워를 형성하기 위해 이용된 프로세스를 조합하고 적용한다. 성능 요건 및 제조 결과에 따라 단계들 중 일부가 생략될 수도 있다. CZ 폴리실리콘은 추가적인 어닐링 없이 용이하게 가공될 수 있는데, 이는 용융체로부터 CZ를 잡아당기는 것이 폴리실리콘을 효과적으로 어닐링하기 때문인 것으로 생각된다. 다결정 잉곳은 원하는 직경 즉, 제품 웨이퍼의 직경으로 둥글게 가공된다. 단계(82)에서, 와이어 소우(wire saw) 또는 원형 내부 또는 외부 소우를 이용하여 다결정 웨이퍼를 잉곳으로부터 절단한다. 바람직하게, 엣지들이 제품 웨이퍼와 유사하게 성형된다. 통상적으로, 제품 웨이퍼의 두께는 200mm 웨이퍼의 경우에 0.725mm 또는 300mm 웨이퍼의 경우에 0.775mm가 된다. 버퍼 및 더미 웨이퍼는 가능한 한 견고한 것이 바람직하며, 그에 따라 두꺼운 배플 웨이퍼가 유리하다. 따라서, 배플 웨이퍼의 초기 배치는 1.0 내지 1.5mm 두께로 준비된다. 대부분의 제조 설비는 이러한 약간 두꺼운 웨이퍼를 수용할 수 있다. 그러나, 제품 웨이퍼의 두께와 실질적으로 동일한 두께의 배플 웨이퍼가 상업적 용도에 보다 만족스러울 것으로 믿어진다.
단계(84)에서, 폴리실리콘의 양 측면은 랩핑(lapping)과 유사한 프로세스에서 다이아몬드 그릿을 이용하여 블랜차드 연마기(Blanchard grinder)로 평평하게 연마된다. 연마는 25 내지 50 ㎛ 깊이까지의 균열 및 크레바스(crevices)를 포함하는 서브-표면 작업 손상을 유발한다. 그러한 피쳐는 많은 제조 사이클 후에 배플 웨이퍼상에 부착된 두꺼운 필름에 대한 고정부(anchors)를 제공하며, 그에 따라 박리 및 결과적인 입자 생성을 감소시킨다. 다결정 웨이퍼를 희석된 포타슘 히드록사이드(KOH)에 침지시킴으로써, 부식성(caustic) 또는 알칼라인 스트레인-감소 에칭(86)을 실시한다. 스트레인 에칭(86)은 스트레인을 제거(relieves)하며 전체적으로 웨이퍼를 깨끗하게 한다. 그러나, 대안적인 프로세스가 단지 초음파적으로 탈이온수(deionized water; DI water)내의 웨이퍼를 세정할 수도 있다. 표면 처리 단계(88)가 웨이퍼의 양측 주요 표면상에서 실시되어 소우잉(sawing) 및 연마에 따른 가시적인 표면 피쳐들을 제거하고 균일한 그레이(gray) 표면을 남긴다. 표면 처리는 바람직한 서브-표면 작업 손상을 생성할 수 있는 블랜차드 연마 또는 가공을 포함할 수 있다. 만약 그러한 표면 작업이 요구되지 않는다면, 실리콘 탄화물 분말을 이용하는 비드 블래스팅을 이용하여 소우잉 및 연마에 따른 가시적인 표면 피쳐를 제거할 수도 있을 것이다. 제 1 산세 단계(90)는 다결정 웨이퍼를 희석된 수소산(HF)내에 침지시킴으로써 실시된다. 제 1 산세 단계(90)는 웨이퍼 표면상에서 실리콘 산화물을 제거하는데 있어서 효과적이다. 제 2 산세 단계(92)는 물, HF, 및 과산화수소(H2O2)의 혼합물내에 웨이퍼를 침지시킴으로써 실시된다. 제 2 산세 단계(92)는 웨이퍼의 표면에 인접한 중금속을 제거하는데 있어서 효과적이다. 다른 산성 에칭제 도는 다른 타입의 세정제로 대체될 수 있으며, 예를 들어 웨이퍼 및 장비의 화학적 분석에 이용되거나 상업용 실리콘 웨이퍼의 세정을 위해 개발된 것으로 대체될 수 있다. 초음파 세정 단계(94)는 탈이온수 배스내에 웨이퍼를 침지시키고 탈이온수를 초음파적으로 여기시켜 웨이퍼의 표면으로부터 입자를 세정함으로써 실시된다. 도시된 프로세스는 제품 웨이퍼에 대해 실시되는 폴리싱을 포함하지 않았다는 것을 주지하여야 한다. 필요한 경우에, 제품 번호 및 일련 번호 그리고 기타 식별 표시가 배플 웨이퍼의 주요 면에 에칭되어 재고정리 및 사용에 도움을 줄 수 있다. 또한, 배플 웨이퍼는 예를 들어 균열 및 크레바스에서 견고하게 고정되는 실리콘 질화물과 같이 배플 웨이퍼와 함께 이용되는 CVD-증착 물질의 층으로 양 측면이 미리-코팅될 수 있다. 이어서, 다결정 웨이퍼가 제조 라인에서 사용될 수 있게 준비된다. 실질적인 적용에 따라, 배플 웨이퍼를 사용 전에 미리-코팅할 수도 있을 것이다.
그러한 다결정 배플 웨이퍼는 단결정 배플 웨이퍼 보다 긴 수명을 가진다. 그들의 순도 레벨은 종래의 석영 배플 웨이퍼 보다 상당히 높고, 그 들의 입자 생성은 종래의 석영 배플 웨이퍼 보다 상당히 적다. 다결정 배플 웨이퍼상에 과다한 두께로 부착물이 축적된다면, 그러한 웨이퍼들은 예를 들어 축적된 두께의 일부 또는 전부를 제거함으로써 그리고 도 7의 웨이퍼 제조 단계의 일부를 다시 실시함으 로써 개장될 것이다.
열적 버퍼링을 위해, 특히 고연 영역 외부의 타워의 바닥 부분에서, 일부 석영 웨이퍼를 계속 이용하는 것이 바람직할 수 있다. 석영 버퍼 웨이퍼는 적외선에 대한 원하는 불투명성을 제공한다. 그러나, 증착이 일어나는 로의 고온 영역을 통해 다결정 웨이퍼를 이용하는 것이 바람직하다. 결과적으로, 전체 고온 영역은 타워, 라이너, 인젝터, 제품 웨이퍼, 그리고 버퍼 및 더미 웨이퍼를 포함한 실리콘으로 충진될 것이다. 오염이나 열팽창 문제를 일으키는 다른 물질이 고온 영역에 상당한 양으로 존재하지 않는다.
그러나, 특히 버퍼 웨이퍼의 원하는 적외성 불투명성을 제공하기 위해 다결정 웨이퍼를 개선할 수도 있을 것이다. 더미 웨이퍼를 형성하는 ROPSi 물질이 충분한 반도체 도핑과 함께 성장되어 저항을 1 오옴-cm 이하로, 바람직하게 0.1 오옴-cm 이하로 또는 실리콘 웨이퍼가 로내의 적외선 열 복사선에 대해 실질적으로 불투명하도록 낮은 값으로 감소시킨다. 도핑된 실리콘의 CZ 성장에 대해서 Wolf ibid를 참조할 수 있을 것이다. 보론이 바람직한 도펀드이고, 그러한 도핑을 이용하여 CZ 실리콘을 성장시키는 것이 통상적이다. 또한, 필수적인 적외선 흡수를 제공하는 실리콘 질화물(또는 기타 가능한 물질)을 충분한 두께로 더미 웨이퍼에 미리-코팅할 수도 있을 것이다.
다결정 CZ 실리콘, 특히 CVD-소오스 CZ 실리콘이 배플 웨이퍼 대신에 사용을 위해 도포될 수 있다. 유사한 결정 구조가 실리콘의 가공을 촉진한다. 다결정 CZ 물질은 바람직하게 작은 결정 크기를 갖는다. 다결정 CZ 실리콘에 대한 하나의 용 도는 타워의 두 베이스들을 형성하는 것이다.
다른 가능한 용도는 도 8에 도시된 바와 같이 급속 열처리(RTP)에서 웨이퍼의 둘레를 지지하기 위한 얇은 내측 연장 환형 립(102)을 가지는 엣지 링(100)과 같은 엣지 지지 링에 대한 것이다. 립(102)의 두께를 20 mils(0.5mm) 이하로 감소시키는 것이 바람직하며, 그러한 두께는 본 발명 이외의 다결정 실리콘에서는 달성하기가 곤란하다. 두 개의 하향 환형 림(104, 106)은 엣지 링(100) 및 지지된 웨이퍼를 지지하고 스피닝하는 도 9에 도시된 회전 튜브(110)를 캡쳐한다. 엣지 링에 대한 보다 덜 복잡한 구조가 공지되어 있다. 다른 유사한 링은 립 또는 유사한 돌출부가 중첩되어 놓이고 웨이퍼 둘레로부터 이격되어 증착으로부터 보호하는 엣지 배제 그리고 상부 웨이퍼 둘레에 접촉하여 프로세싱 중에 받침대에 클램핑하는 클램프 링을 포함한다. 지지 튜브(110)는 또한 본 발명의 다결정 CZ 실리콘으로부터 제조될 수 있다. 실리콘 제품 웨이퍼의 RTP를 위해 사용되는 실리콘으로 이루어진 엣지 링 및 지지 튜브는 높은 순도 레벨을 제공할 뿐만 아니라 이러한 구성요소들이 다른 물질로 제조되었을 때 발생하는 복사 및 열팽창 문제를 단순화시킨다.
본 발명의 CZ 실리콘의 다른 용도는 도 10에 도시된 플래튼(120)과 같은 받침대 플래튼을 포함하며, 그러한 플래튼은 웨이퍼 프로세싱 중에 웨이퍼를 지지하기 위해 바람직하게 무작위 배향된 CZ 다결정 실리콘으로 형성될 수 있다. 전체적으로 디스크-형상인 플래튼(120)은 열 전달 가스를 위한 공급 홀(126) 및 얕은 리세스(124)의 브랜치(branch) 구조 또는 리프트 핀에 대한 축방향 관통 홀(122)을 포함할 수 있다. 그러한 미세 피쳐의 가공은 본 발명의 CZ 다결정 실리콘에 의해 촉진된다. 그러한 타워 베이스들, 웨이퍼 링, 지지 튜브, 및 받침대뿐만 아니라 다른 챔버 부분들은 프로세싱되는 웨이퍼의 직경 보다 다소 큰 직경을 필요로 할 것이다. 그러나, 충분한 직경의 폴리 CZ 잉곳들이 제품 웨이퍼를 위해 이용되는 잉곳을 형성하기 위해 이용되는 동일한 CZ 풀러(puller)에서 잡아당겨질 수 있는데, 이는 단결정 웨이퍼에 대해 요구되는 극한의 균일성 요건으로 인해 단결정 CZ 잉곳의 직경이 잡아당겨지는 공정이 이루어지는 도가니의 직경 보다 상당히 작기 때문이다. 그러한 높은 정도의 균일성은 구조적 부재에 대해서는 요구되지 않으며, 그에 따라 보다 큰 폴리 CZ 잉곳이 예를 들어 폴리 시드를 이용하고 잡아당김 속도를 감소시킴으로써 보다 큰 직경을 위해 성장 조건을 조정하는 동일한 설비에서 성장될 수 있다.
CZ 다결정 실리콘, 특히 버진 폴리실리콘 또는 CVD-소오스 시드로부터 성장된 폴리의 하나의 용도는 도 11에 도시된 태양 전지(130)를 형성하는 것이며, 여기서 수직 p-n 접합이 실리콘 슬라이스내에 형성되고, 그 슬라이스는 그들의 둥근 잉곳 크기로 유지되거나 또는 사각형 형상으로 절단될 것이다. 전기 콘택(132, 134)이 태양 전지(130)의 전후측에 제조된다. CZ 결정질의 무작위 배향은 보다 강한 물질을 생성하고, 그에 따라 결정질 크기가 상대적으로 작으나 표면적은 큰 실리콘으로 이루어진 얇은 반도체 층으로 태양 전지가 형성될 수 있게 된다. 또한, 캐스트 실리콘 대 CZ 다결정 실리콘의 고순도는 보다 양호한 반도체 특성을 제공하는데, 이는 다결정 실리콘내의 불순물이 결정립계로 이동되고 계면을 따른 전기적 누설을 촉진하기 때문인 것으로 믿어진다.
바람직하게 폴리실리콘 배플 웨이퍼가 실리콘 타워와 조합되어 사용되었지만, 석영 및 실리콘 탄화물을 포함하는 다른 물질로 이루어진 타워 및 보트에서도 사용될 수 있을 것이다.
실리콘 웨이퍼 보트들은 실리콘 프로세싱에서 바람직하게 이용되는 다른 웨이퍼 지지 구조물이다. 웨이퍼 보트에서, 웨이퍼들은 보트내의 슬롯들에서 수평으로 연장하는 어레이로 정렬되고 주요 표면들이 수직방향으로부터 몇도 정도 경사진 상태로 배향된다. 결과적으로, 웨이퍼 엣지는 보트의 바닥부상에 지지되고, 슬롯의 치형부는 웨이퍼의 후면부와 접촉 및 지지한다. 본 발명의 배플 웨이퍼는 타워 및 보트와 함께 바람직하게 이용될 수 있다.
본 발명의 무작위 배향된 다결정 실리콘은 배플 웨이퍼 그리고 다른 견고한 부재 및 구조물에 대한 많은 이점을 제공하고, 그 물질은 상업적 단결정 웨이퍼에 대해 개발된 CZ 기술을 이용하여 성장될 수 있을 것이다.

Claims (28)

  1. 다수-웨이퍼 지지 구조물의 비-제품 슬롯을 충진하기 위해 사용되는 배플 웨이퍼로서,
    폴리실리콘을 포함하고 실리콘 제품 웨이퍼의 직경과 실질적으로 동일한 직경을 가지는 웨이퍼를 포함하는
    배플 웨이퍼.
  2. 제 1 항에 있어서,
    상기 폴리실리콘이 실질적으로 무작위로 배향된 결정조직을 가지는
    배플 웨이퍼.
  3. 제 2 항에 있어서,
    상기 직경이 200mm 및 300mm 중에서 선택되는
    배플 웨이퍼.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 폴리실리콘이 쵸크랄스키(CZ) 폴리실리콘인
    배플 웨이퍼.
  5. 제 4 항에 있어서,
    상기 폴리실리콘이 CVD-소오스 CZ 폴리실리콘인
    배플 웨이퍼.
  6. 실질적으로 무작위 배향된 폴리실리콘으로 필수적으로 구성된 기판.
  7. 제 6 항에 있어서,
    상기 기판이 원형인
    기판.
  8. 제 7 항에 있어서,
    직경이 200mm 및 300mm 중에서 선택되는
    기판.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 폴리실리콘이 쵸크랄스키(CZ) 폴리실리콘인
    기판.
  10. 제 9 항에 있어서,
    상기 폴리실리콘이 CVD-소오스 CZ 폴리실리콘인
    기판.
  11. 폴리실리콘 성장 방법으로서:
    실리콘 용융체의 일부가 시드상에서 응축되도록 실질적으로 무작위 배향된 다결정 실리콘 시드를 실리콘 용융체에 적용(apply)하는 단계; 및
    상기 시드 및 부착된 응축 실리콘 용융체를 상기 용융체로부터 먼 쪽으로 인발하는 단계를 포함하는
    폴리실리콘 성장 방법.
  12. 제 11 항에 있어서,
    상기 시드가 버진 폴리실리콘을 포함하는
    폴리실리콘 성장 방법.
  13. 제 11 항에 있어서,
    화학기상증착에 의해 상기 시드를 성장시키는 단계를 더 포함하는
    폴리실리콘 성장 방법.
  14. 제 11 항에 있어서,
    상기 무작위 배향된 다결정 실리콘 시드가 CVD-소오스 다결정 실리콘 시드를 포함하는
    폴리실리콘 성장 방법.
  15. 제 11 항에 있어서,
    상기 시드가 후속(successor) 시드이며,
    실리콘 용융체의 일부가 선행(predecessor) 시드상에서 응축되도록 실질적으로 무작위 배향된 다결정 실리콘 선행 시드를 실리콘 용융체에 적용하는 단계;
    상기 선행 시드 및 부착된 응축 실리콘 용융체를 상기 용융체로부터 먼 쪽으로 인발하여 잉곳을 형성하는 단계; 및
    상기 잉곳으로부터 상기 후속 시드를 절단하는 단계를 포함하는
    폴리실리콘 성장 방법.
  16. 주로(principally) 1mm 미만의 크기 분포를 가지는 무작위 배향된 다결정 실리콘을 포함하는 구조 부재로서 이용가능한 폴리실리콘 물질.
  17. 제 16 항에 있어서,
    상기 무작위 배향된 다결정 실리콘이 주로 10mm 미만의 크기 분포를 가지는 CVD-소오스 시드를 이용하여 성장된 쵸크랄스키(CZ) 폴리실리콘과 일치(conform)되는 결정질 크기 및 형상을 가지는 쵸크랄스키(CZ) 폴리실리콘을 포함하는
    폴리실리콘 물질.
  18. 실리콘 웨이퍼를 열적으로 프로세싱하는 방법으로서:
    제 1 사이클에서 실시되는 이하의 단계들, 즉:
    실질적으로 단결정 실리콘을 포함하는 하나 이상의 제품 웨이퍼를 지지 타워 의 제 1 슬롯내에 배치하는 단계;
    다결정 실리콘을 포함하는 하나 이상의 배플 웨이퍼를 상기 지지 타워의 제 2 슬롯내에 배치하는 단계; 및
    하나 이상의 제품 웨이퍼를 열적으로 프로세싱하기 위해 상기 지지 구조물 및 지지된 제품 그리고 배플 웨이퍼를 가열하는 단계를 포함하는
    실리콘 웨이퍼의 열적 프로세싱 방법.
  19. 제 18 항에 있어서,
    상기 하나 이상의 배플 웨이퍼가 실질적으로 도핑되지 않은 폴리실리콘을 포함하고,
    상기 지지 타워의 단부를 향해 제 2 슬롯에 의해 상기 제 1 슬롯으로부터 이격된 슬롯들내에 열적 버퍼 웨이퍼들을 배치하는 단계를 더 포함하며,
    상기 열적 버퍼 웨이퍼가 도핑된 폴리실리콘 이외의 물질을 포함하는
    실리콘 웨이퍼의 열적 프로세싱 방법.
  20. 제 19 항에 있어서,
    상기 열적 버퍼 웨이퍼의 물질이 석영 또는 SiC를 포함하는
    실리콘 웨이퍼의 열적 프로세싱 방법.
  21. 제 18 항에 있어서,
    상기 열적 버퍼 웨이퍼의 물질이 도핑된 폴리실리콘을 포함하는
    실리콘 웨이퍼의 열적 프로세싱 방법.
  22. 제 18 항에 있어서,
    상기 지지 타워가 실리콘 타워이며,
    상기 지지 타워의 측면들을 둘러싸는 실리콘 라이너를 포함하는 로내에, 실리콘 타워 및 상기 실리콘 타워상에 지지되는 제품 웨이퍼 및 배플 웨이퍼를 배치하는 단계;
    상기 타워상에서 지지되는 제품 웨이퍼 및 배플 웨이퍼를 고온으로 가열하는 단계; 및
    상기 타워와 상기 라이너 사이에 배치된 배출구를 구비하는 하나 이상의 실리콘 인젝터를 통해 프로세스 가스를 유동시켜 상기 라이너내의 로의 고온 영역에서 제품 웨이퍼와 반응시키는 프로세스 가스 유동 단계를 더 포함하는
    실리콘 웨이퍼의 열적 프로세싱 방법.
  23. 제 22 항에 있어서,
    상기 고온 영역내의 상기 타워, 라이너, 하나 이상의 인젝터, 및 배플 웨이퍼가 실리콘 이외의 물질을 실질적으로 포함하지 않는
    실리콘 웨이퍼의 열적 프로세싱 방법.
  24. 제 22 항에 있어서,
    상기 하나 이상의 배플 웨이퍼가 무작위 배향된 다결정 실리콘을 포함하는
    실리콘 웨이퍼의 열적 프로세싱 방법.
  25. 제 22 항에 있어서,
    후속하는 제 2 사이클에서 실시되는 이하의 단계들, 즉:
    실질적인 단결정 실리콘을 포함하는 하나 이상의 다른 제품 웨이퍼 및 하나 이상의 배플 웨이퍼를 상기 지지 타워의 제 1 슬롯에 배치하는 단계;
    상기 하나 이상의 다른 제품 웨이퍼를 열적으로 프로세싱하기 위해 상기 제 2 사이클에서 상기 지지 타워 및 상기 지지 타워에 지지된 웨이퍼를 가열하는 단계를 포함하는
    실리콘 웨이퍼의 열적 프로세싱 방법.
  26. 제 18 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 하나 이상의 배플 웨이퍼가 쵸크랄스키(CZ) 폴리실리콘을 포함하는
    실리콘 웨이퍼의 열적 프로세싱 방법.
  27. 제 26 항에 있어서,
    상기 하나 이상의 배플 웨이퍼가 CVD-소오스 CZ 폴리실리콘을 포함하는
    실리콘 웨이퍼의 열적 프로세싱 방법.
  28. 제 18 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 하나 이상의 배플 웨이퍼가 무작위 배향된 다결정 실리콘을 포함하는
    실리콘 웨이퍼의 열적 프로세싱 방법.
KR1020077020369A 2005-03-03 2006-02-17 배플 웨이퍼 및 그 배플 웨이퍼를 위해 이용되는 무작위배향된 다결정 실리콘 KR20070107752A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US65807505P 2005-03-03 2005-03-03
US60/658,075 2005-03-03
US69433405P 2005-06-27 2005-06-27
US60/694,334 2005-06-27
US11/328,438 2006-01-09
US11/328,438 US7972703B2 (en) 2005-03-03 2006-01-09 Baffle wafers and randomly oriented polycrystalline silicon used therefor

Publications (1)

Publication Number Publication Date
KR20070107752A true KR20070107752A (ko) 2007-11-07

Family

ID=37010926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077020369A KR20070107752A (ko) 2005-03-03 2006-02-17 배플 웨이퍼 및 그 배플 웨이퍼를 위해 이용되는 무작위배향된 다결정 실리콘

Country Status (6)

Country Link
US (3) US7972703B2 (ko)
JP (1) JP2008532315A (ko)
KR (1) KR20070107752A (ko)
CN (1) CN101167163B (ko)
TW (1) TWI391540B (ko)
WO (1) WO2006107425A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121771A (ko) * 2017-02-20 2019-10-28 가부시끼가이샤 도꾸야마 실리콘 석출용 심선, 당해 심선의 제조 방법, 및 다결정 실리콘의 제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797558B2 (en) * 2001-04-24 2004-09-28 Micron Technology, Inc. Methods of forming a capacitor with substantially selective deposite of polysilicon on a substantially crystalline capacitor dielectric layer
US7972703B2 (en) * 2005-03-03 2011-07-05 Ferrotec (Usa) Corporation Baffle wafers and randomly oriented polycrystalline silicon used therefor
US7789331B2 (en) * 2006-09-06 2010-09-07 Integrated Photovoltaics, Inc. Jet mill producing fine silicon powder
US20080220558A1 (en) * 2007-03-08 2008-09-11 Integrated Photovoltaics, Inc. Plasma spraying for semiconductor grade silicon
US20080318343A1 (en) * 2007-06-25 2008-12-25 Krishna Vepa Wafer reclaim method based on wafer type
US7727782B2 (en) * 2007-06-25 2010-06-01 Applied Materials, Inc. Apparatus for improving incoming and outgoing wafer inspection productivity in a wafer reclaim factory
JP2009038220A (ja) * 2007-08-02 2009-02-19 Shin Etsu Chem Co Ltd ダミーウェハ
US7775856B2 (en) * 2007-09-27 2010-08-17 Applied Materials, Inc. Method for removal of surface films from reclaim substrates
US8524000B2 (en) * 2008-12-30 2013-09-03 MEMC Singapore Ptd. Ltd. Pulling assemblies for pulling a multicrystalline silicon ingot from a silicon melt
US8253058B2 (en) * 2009-03-19 2012-08-28 Integrated Photovoltaics, Incorporated Hybrid nozzle for plasma spraying silicon
US20110232568A1 (en) * 2009-09-25 2011-09-29 Ferrotec (Usa) Corporation Hybrid gas injector
US20120260845A1 (en) * 2011-04-14 2012-10-18 Rec Silicon Inc Polysilicon system
CN103547713B (zh) * 2011-06-02 2016-01-20 信越化学工业株式会社 多晶硅棒的选择方法及单晶硅的制造方法
JP5828795B2 (ja) 2012-04-04 2015-12-09 信越化学工業株式会社 多結晶シリコンの結晶配向度評価方法、多結晶シリコン棒の選択方法、および単結晶シリコンの製造方法
JP5955246B2 (ja) 2013-02-26 2016-07-20 三菱電機株式会社 半導体装置の製造方法
US9209046B2 (en) * 2013-10-02 2015-12-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP7199888B2 (ja) * 2018-09-20 2023-01-06 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US20230212786A1 (en) * 2020-06-04 2023-07-06 Sumco Corporation Method of heat-treating silicon wafer using lateral heat treatment furnace

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3494745A (en) * 1967-04-06 1970-02-10 Corning Glass Works Method of growing single crystal in a horizontally disposed rod
US4040849A (en) * 1976-01-06 1977-08-09 General Electric Company Polycrystalline silicon articles by sintering
US4416913A (en) * 1982-09-28 1983-11-22 Motorola, Inc. Ascending differential silicon harvesting means and method
CN1004592B (zh) * 1987-06-23 1989-06-21 长沙半导体材料厂 一种半导体硅元件的芯片支承体
JPH06163438A (ja) * 1992-11-25 1994-06-10 Meidensha Corp 半導体素子の製造方法
US6084175A (en) * 1993-05-20 2000-07-04 Amoco/Enron Solar Front contact trenches for polycrystalline photovoltaic devices and semi-conductor devices with buried contacts
US5865896A (en) * 1993-08-27 1999-02-02 Applied Materials, Inc. High density plasma CVD reactor with combined inductive and capacitive coupling
US5786027A (en) * 1996-02-14 1998-07-28 Micron Technology, Inc. Method for depositing polysilicon with discontinuous grain boundaries
JPH10144580A (ja) 1996-11-11 1998-05-29 Toshiba Ceramics Co Ltd 半導体熱処理用ダミーウエハ及びその再生方法
US5931666A (en) * 1998-02-27 1999-08-03 Saint-Gobain Industrial Ceramics, Inc. Slip free vertical rack design having rounded horizontal arms
JP4232307B2 (ja) * 1999-03-23 2009-03-04 東京エレクトロン株式会社 バッチ式熱処理装置の運用方法
EP1171905A1 (en) * 1999-04-15 2002-01-16 Integrated Materials, Inc. Silicon fixtures for wafer processing and method of fabrication
US6693331B2 (en) * 1999-11-18 2004-02-17 Intel Corporation Method of fabricating dual threshold voltage n-channel and p-channel MOSFETS with a single extra masked implant operation
US6455395B1 (en) 2000-06-30 2002-09-24 Integrated Materials, Inc. Method of fabricating silicon structures including fixtures for supporting wafers
KR20020026670A (ko) * 2000-10-02 2002-04-12 윤종용 일괄 식각 장치에서 더미 웨이퍼를 사용한 금속배선 형성방법
JP2002217433A (ja) * 2001-01-18 2002-08-02 Sharp Corp 半導体装置
US7108746B2 (en) * 2001-05-18 2006-09-19 Integrated Materials, Inc. Silicon fixture with roughened surface supporting wafers in chemical vapor deposition
US20030045098A1 (en) 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
DE10392291B4 (de) 2002-02-14 2013-01-31 Rec Silicon Inc. Energie-effizientes Verfahren zum Züchten von polykristallinem Silicium
US6780787B2 (en) 2002-03-21 2004-08-24 Lam Research Corporation Low contamination components for semiconductor processing apparatus and methods for making components
JP4060106B2 (ja) * 2002-03-27 2008-03-12 三菱マテリアル株式会社 一方向凝固シリコンインゴット及びこの製造方法並びにシリコン板及び太陽電池用基板及びスパッタリング用ターゲット素材
JP2003347229A (ja) 2002-05-31 2003-12-05 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US7083694B2 (en) * 2003-04-23 2006-08-01 Integrated Materials, Inc. Adhesive of a silicon and silica composite particularly useful for joining silicon parts
US7074693B2 (en) * 2003-06-24 2006-07-11 Integrated Materials, Inc. Plasma spraying for joining silicon parts
US20060185589A1 (en) * 2005-02-23 2006-08-24 Raanan Zehavi Silicon gas injector and method of making
US7972703B2 (en) * 2005-03-03 2011-07-05 Ferrotec (Usa) Corporation Baffle wafers and randomly oriented polycrystalline silicon used therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121771A (ko) * 2017-02-20 2019-10-28 가부시끼가이샤 도꾸야마 실리콘 석출용 심선, 당해 심선의 제조 방법, 및 다결정 실리콘의 제조 방법

Also Published As

Publication number Publication date
US7972703B2 (en) 2011-07-05
US20080152805A1 (en) 2008-06-26
CN101167163B (zh) 2013-07-10
WO2006107425A2 (en) 2006-10-12
TWI391540B (zh) 2013-04-01
US8486835B2 (en) 2013-07-16
TW200632151A (en) 2006-09-16
JP2008532315A (ja) 2008-08-14
US20100009123A1 (en) 2010-01-14
WO2006107425A3 (en) 2008-01-03
CN101167163A (zh) 2008-04-23
US20060211218A1 (en) 2006-09-21
US7611989B2 (en) 2009-11-03

Similar Documents

Publication Publication Date Title
US7972703B2 (en) Baffle wafers and randomly oriented polycrystalline silicon used therefor
US7713355B2 (en) Silicon shelf towers
US20050016470A1 (en) Susceptor and deposition apparatus including the same
JP2010534179A (ja) 種結晶から鋳造シリコンを製造するための方法および装置
KR100637915B1 (ko) 실리콘 전극판
JP2003532612A (ja) オートドーピングおよび後面ハローがないエピタキシャルシリコンウエハ
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP2004503086A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
CN207362367U (zh) 外延涂覆的硅晶片
KR101810644B1 (ko) 에피텍셜웨이퍼 제조 방법
JP5590644B2 (ja) シリコンウェーハの熱処理方法
US20060191468A1 (en) Process for producing single crystal
US20100237470A1 (en) Epitaxial wafer
WO2008079221A1 (en) Polysilicon dummy wafers and process used therewith
EP1295324A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
CN112805810A (zh) 硅晶片的热处理方法
KR20140118905A (ko) 실리콘 부재 및 실리콘 부재의 제조 방법
JP4055340B2 (ja) エピタキシャルウェーハの製造方法
JP4122696B2 (ja) エピタキシャルウェーハを製造する方法
JP3205488B2 (ja) 熱処理用治具
KR20100024112A (ko) 웨이퍼 제조 방법 및 그를 이용하여 제조된 웨이퍼
KR100816198B1 (ko) 반도체 장치용 웨이퍼
JP2022050071A (ja) シリコンウェーハおよびシリコンウェーハの製造方法
JP5441261B2 (ja) シリコンウェーハの熱処理方法
JP2004363182A (ja) 貼り合わせ誘電体分離ウェーハおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E601 Decision to refuse application