KR20070102584A - 박층 구조물 제조 방법 - Google Patents

박층 구조물 제조 방법 Download PDF

Info

Publication number
KR20070102584A
KR20070102584A KR1020077019913A KR20077019913A KR20070102584A KR 20070102584 A KR20070102584 A KR 20070102584A KR 1020077019913 A KR1020077019913 A KR 1020077019913A KR 20077019913 A KR20077019913 A KR 20077019913A KR 20070102584 A KR20070102584 A KR 20070102584A
Authority
KR
South Korea
Prior art keywords
layer
support structure
thin
structure substrate
sacrificial layer
Prior art date
Application number
KR1020077019913A
Other languages
English (en)
Inventor
볼케르 레흐만
Original Assignee
키몬다 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키몬다 아게 filed Critical 키몬다 아게
Publication of KR20070102584A publication Critical patent/KR20070102584A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J5/00Details relating to vessels or to leading-in conductors common to two or more basic types of discharge tubes or lamps
    • H01J5/02Vessels; Containers; Shields associated therewith; Vacuum locks
    • H01J5/18Windows permeable to X-rays, gamma-rays, or particles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Confectionery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Micromachines (AREA)

Abstract

본 발명에 따른 박층 구조물 제조 방법에서는, 먼저 매크로포러스 지지 구조 기판에 희생 층을 도포한다. 이어서 예컨대 이 지지 구조 기판의 배면 상에 희생 층의 영역을 노출하도록 지지 구조 기판의 배면을 부분적으로 제거한다. 지지 구조 기판의 배면 표면과 희생 층의 노출 영역에 박층을 도포하고, 박층으로부터 기공 베이스가 형성되도록 기공 내의 물질 제거를 박층까지 수행한다.
Figure 112007063526889-PCT00001
박층, 박막, 희생 층, 지지 구조 기판, 기공, 도포

Description

박층 구조물 제조 방법{METHOD FOR PRODUCTION OF A THIN-LAYER STRUCTURE}
본 발명은 박층 구조물을 제조하는 방법에 관한 것이다.
박형 자유 지지 층들(free-supporting layers)(윈도우들)은 현재 많은 기술 분야에서 요구되고 있다. 이들 매우 얇은 자기 지지 층들(예를 들어, 서브미크론 범위에서)의 제조는 아주 작은 개구들(크기 단위: 10㎛) 이지만 높은 다공성을 갖는 지지 구조를 필요로 한다.
현재까지 X 선 윈도우들은 베릴륨(beryllium) 등의 로우 Z(원자의 원자 번호)을 갖는 물질로 제조되거나 예를 들어 지지 구조물(예를 들어 실리콘으로 구성) 상에 유기 막을 배치 즉, 도포함으로써 제조되어 왔다. 그러나 특히 베릴륨은 특수 폐기물(special waste)을 생성하므로 상당한 노력을 들여야만 그 처리가 가능하다는 심각한 단점을 갖고 있다.
X 선 윈도우들을 제조하는 다른 방법은 [1]에 기술되어 있다.
[1]에 기술된 방법은 제 1 영역(101)(도 1a 참조)에서 실리콘 웨이퍼(100) 내에, 실리콘 웨이퍼(100) 끝까지 완전히 연장되지는 않는 기공들(103)을 에칭하 고, 박막(104)으로 상기 기공들의 벽들을 코팅하는 것에 기반한다. 이어서 기공들(103)이 박막(104)이 유지되는 방식으로 에칭에 의해 실리콘 웨이퍼(100)의 배면으로부터 개방된다. 도 1에 도시한 바와 같이, 제 2 영역 내에 실리콘 웨이퍼(100) 내로 연장되지만 끝까지는 완전히 관통하지는 않는 기공들(103)이 제공되어 실리콘 웨이퍼(100)의 기판 물질은 제 2 영역(102)에서 기공들(103) 아래에 존재하고, 천공된 워크피스 즉, 가공된 실리콘 웨이퍼(100)의 안정성을 향상시킨다.
또한, 도 2a에 도시한 [2]는 반도체 웨이퍼(200)를 갖는 X 선 광학 부품을 도시하는데, 상기 반도체 웨이퍼(200) 내에 빔 방향 내에 있으며, 0.1 ㎛ 내지 100 ㎛, 바람직하게 0.5 ㎛ 내지 20 ㎛의 직경을 갖는 미세기공들(micropores; 201)이 나란히 에칭된다. 박층(202)이 미세기공들(201) 내에 도입되어 반도체 웨이퍼(200)의 기공 벽들 및 기공 바닥들을 안정화시킨다.
다음 단계에서, 미세기공들(201) 내로 도입된 박층(202)이 반도체 웨이퍼(200)의 배면 방향에서 노출되는 정도(도 2b 참조)로 반도체 웨이퍼(200)의 기판 물질이 기판 물질의 배면 상에서 연마된다.
전술한 방법들의 하나의 단점은 윈도우 물질이 아주 높은 종횡비로 기공들 내에 증착되어야 한다는 것이다. 따라서 스퍼터링되거나, 기상 증착되거나 또는 플라스마 CVD에 의해 제조된 박막들은 이 기술로는 제조될 수 없는데, 이는 위의 방법들이 캐비티들 내에 작은 침투 깊이만 갖기 때문이다. 현재까지는 SiO2 박막들 및 Si3N4 박막들만이 기공들 내에 성공적으로 증착될 수 있었으므로 윈도우들은 전 술한 방법들에 의해 상기 물질들로 제조될 수 있었다.
그러나, 전술한 층들(SiO2 박막들 및 Si3N4 박막들)은 특히 X 선 윈도우들의 경우에 불리한데, 이는 실리콘이 비교적 중원소(heavey element; 원자 번호 Z > 10)여서 X 선 광을 많이 흡수하기 때문이다.
이를 고려할 때 다이아몬드 윈도우들이 상당히 유리한데, 이는 다이아몬드가 원자 번호 Z = 6이기 때문이다. 그러나 특히 고체 윈도우들로서 다이아몬드 윈도우들은 너무 고가이다.
[3]은 또한 미세채널 판이라고 하는 글래스 기판을 개시하는데, 이 글래스 기판은 서로에 대해 선택적으로 에칭될 수 있는 두 가지 다른 타입의 글래스를 포함한다.
[4]는 박형 평형 부분들 또는 멤브레인들로 된 자기 지지 미세구조물들을 제조하기 위한 방법 및 미약한 가스 흐름들을 측정하기 위한 장치 내의 저항 그리드들로서 위의 방법에 따라 제조된 미세구조물들의 사용을 개시하고 있다. 상기 방법은 첫째로 캐리어 프레임을 제조하는 단계를 포함하는데, 상기 캐리어 프레임의 개구는 한 측면에서 같은 평면에서(in a flush manner) 보조 층에 의해 스핀된다. 보조 층과 캐리어 프레임의 공동 평면상에 소정 구조물들을 제조한 후, 보조 층은 예를 들어 에칭으로 제거된다.
본 발명은 높은 종횡비의 기공 구조이면서도 박층의 구조물을 제조하기 위한 비용 효율이 높고 간단하면서 신뢰성 있는 방법을 제공하는 문제에 기반하고 있다.
본 발명에 따른 박층 구조물을 제조하기 위한 방법에서는, 기판 층의 전체 두께를 통과하지 않는 복수의 기공들을 갖는 매크로포러스(macroporous) 지지 구조 기판에서, 희생 층이 상기 지지 구조 기판의 기공 벽들과 기공 바닥들의 표면상에 도포된다. 희생 층의 영역이 지지 구조 기판의 배면 상에서 노출되도록 상기 지지 구조 기판이 상기 배면 상에서 연속, 부분적으로 제거되고, 박층이 상기 지지 구조 기판의 배면 표면상에 그리고 상기 희생 층의 노출 영역 상에 도포되고, 상기 기공 바닥들이 상기 박층에 의해 형성되도록 상기 기공들 내의 희생 층이 상기 박층에 대해 선택적으로 제거된다.
이 방법은 스퍼터링, 기상 증착 또는 플라스마 법들에 의해 임의 소정의 물질들로 된 박막들이 도포될 수 있는 장점을 갖는데, 이 장점은 종래 기술에 따른 방법들에서는 작용하지 않는다. 이는 SiO2 및 Si3N4 물질을 제외하고 종래 기술에 따른 위의 방법들이 기공들 내에 박층의 완전한 도포를 위해 캐비티들 내에 너무 작은 침투 깊이들을 갖기 때문이다.
실례적으로 본 발명의 한 특징은 박층 구조물 제조 방법에 있어서, 희생 층이 기공들 내에 도입되거나 기공의 측벽들 및 기공 바닥들에 도포되고, 희생 층은 제조되는 박층 구조물과는 다른 물질로 제조될 수 있다는 것이다.
이와 관련하여 희생 층은 예를 들어 제조되는 박층 구조물 내에는 더 이상 존재하지 않는 층을 의미하는 것으로 이해되어야 한다. 즉, 희생 층은 특히 박층 구조물의 완성 이전에 완전하게 또는 부분적으로 제거된다. 희생 층은 명백히 박층 구조물을 형성하는 상기 희생 층이 기공들 내에 증착되어야 하는 박층 구조물 자체를 갖지 않고 간단한 방식으로 도포될 수 있는 임시 캐리어 오브젝트(temporary carrier object)로서 기능한다. 이는 희생 층이 캐리어 기판으로부터 적어도 부분적으로 돌출하기 때문이다. 따라서 기공들 내의 아주 작은 침투 깊이로 인하여 종래 기술에서는 사용될 수 없었던 물질도 이제는 박층 구조물을 형성하는데 사용될 수 있는데, 이는 이들 물질도 넓은 영역에 도포되기만 하면 되기 때문이다. 결론적으로 다이아몬드도 전술한 바와 같이 X 선 윈도우의 경우에 큰 장점들을 제공하는 이러한 박층 구조물에 사용될 수 있다.
실례적으로, 본 발명의 일 특징에 따르면 기공들 내에 도포되고, 종래 기술에 따라 설명된 박층들이 다음의 증착 프로세스에 있어 기판(희생 층)으로서 사용된다.
본 발명의 바람직한 구성들은 종속 특허 청구항들에 개시된다.
본 발명의 하나의 구성은 희생 층을 도포하기 위한 방법의 이용을 제공하는데, 상기 희생 층은 기공 벽들 및 기공 바닥들의 열적 산화에 의해 형성된다.
본 발명의 방법은 높은 종횡비의 기공을 갖는 경우에도 희생 층을 형성하기 위한 기판 물질로서 실리콘을 이용하는 경우 특히 적합하다.
본 발명의 다른 구성에 따르면, 희생 층은 화학 기상 증착법에 의해 지지 구조 기판의 기공 벽들 및 기공 바닥들에 도포된다.
이러한 식으로 기공 벽들 및 기공 바닥들을 피복하기 위한 다른 물질들을 사용할 수 있으므로 희생 층에 사용되는 물질의 선택에 있어서 큰 융통성을 가질 수 있다.
본 발명의 다른 실시예에 따르면, 희생 층이 원자층 성장법(atomic layer epitaxy method)에 의해 기지 구조 기판의 기공 벽들 및 기공 바닥들에 도포된다.
이 다른 실시예는 완전한 에지 피복의 장점을 가지며, 이 완전하게 정각의 증착이 임의의 소정의 종횡비를 갖는 기공들에 사용될 수 있다.
본 발명의 다른 실시예에 있어서, 지지 구조 기판은 실리콘 물질로 제조됨으로써 지지 구조물이 매우 비용 효율이 높은 방식으로 제조될 수 있다.
이산화 실리콘층이 희생 층으로서 도포될 수 있으며, 상기 이산화 실리콘 층은 특히 열적 산화에 의해 지지 구조 기판의 기공 벽들 및 기공 바닥들에 도포된다.
다른 예로서, 질화 실리콘층이 희생 층으로서 도포될 수 있으며, 상기 질화 실리콘층은 예를 들어 CVD 법에 의해 상기 지지 구조 기판의 기공 벽들 및 기공 바닥들에 도포된다.
본 발명의 또 다른 실시예에 있어서, 지지 구조 기판은 알루미늄 물질(Al)로 제조된다.
다른 예시의 실시예에 있어서, 희생 층은 ALD 법에 의해 지지 구조 기판의 기공 벽들 및 기공 바닥들에 도포된 산화 알루미늄층이다.
또 다른 바람직한 예시의 실시예에 있어서, 지지 구조 기판의 배면 상에서의 지지 구조 기판의 부분적 제거는 에칭 백(etching-back) 법을 이용하여 수행된다. 에칭되는 물질들에 수행되는 선택성에 따라 소정의 에칭법들, 예를 들어 드라이 에칭법, 웨트 에칭법 또는 기타 플라스마 에칭법을 사용할 수 있다.
본 발명의 다른 실시예에 있어서, 박층은 스퍼터링법 또는 기상 증착법에 의해 또는 플라스마 CVD법에 의해 도포된다.
다이아몬드 박층이 박층으로서 도포될 수 있고, 다른 예로서 금속 박층이 박층으로서 도포될 수 있다.
또 다른 구성에 있어서, 복수의 박층들을 갖는 층 시퀀스가 박층으로서 도포될 수 있다.
희생 층은 에칭에 의해 선택적으로 제거될 수 있다.
본 발명의 한 특징은 다음의 증착 프로세스들을 위해 기판을 다른 식으로 희생 층으로서 만들도록 기판으로서 [1](예를 들어 여기에 기술된 산화 또는 질화 윈도우들)에 따른 박층 윈도우들을 사용하는 것에서 볼 수 있다.
본 발명의 예시의 실시예들은 도면들에 도시되고, 이하에서 더욱 상세하게 설명된다.
도 1은 종래 기술에 따른 연속 기공들을 갖는 제 1 영역 및 비 연속 기공들을 갖는 제 2 영역을 구비한 매크로포러스 반도체 지지 구조 기판으로서, 각 기공 벽들은 박막을 구비한, 매크로포러스 반도체 지지 구조 기판을 도시한 도면.
도 2a 및 2b는 기판의 부분 제거 전(도 2a) 및 제거 후(도 2b)의 종래 기술에 따른 지지 구조 기판의 미세기공들의 내면 상의 안정화 층을 갖는 매크로포러스 반도체 지지 구조 기판을 도시한 도면.
도 3a 내지 도 3e는 본 발명의 일례의 실시예에 따른 지지 구조 기판상의 박층 구조물을 제조하기 위한 프로세스 개략도.
도 4a 내지 도 4f는 본 발명의 다른 일례의 실시예에 따른 미세채널(microchannel) 판 상의 박층 구조를 제조하기 위한 프로세스 개략도.
도 3a에 도시한 바와 같이 본 발명의 제 1 예시의 실시예에 따른 박층 구조를 제조하기 위한 방법에 있어서, 통상 10 ㎛ 정방형 기공들(301) 및 두께 d = 1 ㎛를 갖는 개재 벽들을 구비한 실리콘으로 구성된 지지 구조 기판(300)이 제조된다. 이는 기판 내의 기공들(301)이 1 ㎛(두 개의 인접 기공들(301)의 상호 직접 인접 측벽들로부터 계산된)의 각각의 간격으로 매트릭스 형으로 규칙적 패턴으로 배치되는 것을 의미한다.
지지 구조 기판(300)의 다른 물질들은 모든 소정의 적합한 반도체 물질들이고, 또한 예를 들어 갈륨 아세나이드, 인듐 포스파이드 등의 복합 반도체 물질들(예를 들어(Ⅲ - Ⅴ복합 반도체 물질들 또는 Ⅱ - Ⅵ 복합 반도체 물질들)이다.
본 발명의 위의 예시의 실시예에 따르면, 기공들(301)은 플루오르화 수소 산(HF)에서 지지 구조 기판(300)을 전기화학 에칭함으로써 제조된다.
도 3b에 도시한 바와 같이, 약 100 nm의 두께를 갖는 동종의 희생 층(303)(열적 산화의 경우에 SiO2 층 또는 CVD 플라스마법들의 경우에 Si3N4 층)이 지지 구조 기판(300)(예를 들어, 열적 산화에 의해 또는 CVD 플라스마 법에 의해)의 기공들(301)에서 제조된다. 또한 추가의 이산화 실리콘 층(304)이 지지 구조 기판(300)의 배면 상에 형성된다.
도 3c에 도시한 바와 같이, 추가의 이산화 실리콘 층(304)이 제거되고, 지지 구조 기판(300)의 배면 상의 추가의 이산화 실리콘 층(304)의 제거 후(HF에 의해), 희생 층(303)이 지지 구조 기판(300)의 배면 쪽으로 기공 바닥 영역(305)에서 노출될 때까지 지지 구조 기판(300)이 배면 상에서 에치 백된다(예를 들어, 수산화 칼륨(KOH)에 의해). 본 발명의 이 실시예에 따르면, 기본적으로 희생 층(303)의 반구형 부분이 희생 층(303)의 원통형 부분까지 노출된다.
도 3d에 도시한 바와 같이, 이어서 에치 백된 지지 구조 기판(300)의 배면 표면 및 노출된 기공 바닥 영역(305)의 표면상에 소정의 박막(306)이 소정의 두께(예를 들어, 스퍼터링, 기상 증착에 의해 또는 플라스마 CVD에 의해 예를 들어 150 nm의 두께)로 도포된다. 이 점에 있어서, 노출 기판 표면 즉, 에치 백된 지지 구조 기판(300)의 배면 표면과 박막 물질 사이에 양호한 접착이 일어나도록(예를 들어, 증착 바로 전에 짧은 HF 딥에 의해) 주의가 요망된다.
도 3e에 도시한 바와 같이, 희생 층(303)(예를 들어 산화 실리콘층)이 최종 적으로 제거되어(예를 들어, HF에서 예를 들어 에칭에 의해), 에치 백된 지지 구조 기판(300)만 지탱하고 그렇지 않으면 독립되어 있는 박막(306)이 제조된다.
본 발명의 다른 예시의 실시예에 있어서, 다공성 지지 구조 기판(300)은 알루미늄 물질로 만들어진다. 후에 산화 알루미늄층은 ALD 법을 이용하여 지지 구조 기판의 기공 벽들 및 기공 바닥들에 희생 층으로서 도포된다.
이어서 지지 구조 기판의 배면 상의 산화 알루미늄층의 제거 이후, 지지 구조 기판은 기공 바닥의 산화 알루미늄층이 배면 쪽으로 노출될 때까지 상기 배면 상에서 선택적으로 에치 백된다.
다음 단계에서 이어서 소정의 박막이 지지 구조 기판의 배면 상에서 소정의 두께(예를 들어, 스퍼터링, 기상 증착에 의해 또는 플라스마 CVD 법에 의해 예를 들어 150 nm)로 도포된다. 이 경우, 노출된 기판 표면과 박막 물질 사이에서 양호한 접착이 일어나는(예를 들어, 증착 바로 전에 짧은 HF 딥에 의해) 것을 보장하기 위해 주의가 요망된다.
본 발명의 다른 예시의 실시예에 있어서, 도 4a에 도시한 바와 같이, 지지 구조 기판은 [3]에서 기술한 바와 같은 미세채널 판이라고 하는 제 1 형태의 글라스를 포함하고, 다수의 연속 미세채널들(401)을 갖는 글라스 기판(400)이다.
도 4b에 도시한 바와 같이, 미세채널들(401)은 글라스 기판(400)의 제 1 형태의 글라스에 대해 선택적으로 에칭될 수 있는 제 2 형태의 글라스를 포함하는 글라스 층(402)을 도포함으로써 글라스 기판(400)의 배면 상에서 막혀진다.
이어서, 도 4c에 도시한 바와 같이, 박층(403)이 미세채널 벽들 및 미세채널 바닥들에 대해 희생층으로서 도포된다.
다음 단계에서, 도 4d에 도시한 바와 같이, 글라스 층(402)은 글라스 기판(400)의 배면 쪽으로 미세채널들(401)에서 희생 층(403)이 노출되도록 글라스 기판(400)의 배면 상에서 제거된다.
그 후, 도 4e에 도시한 바와 같이, 베릴륨, 질화 붕소 또는 다이아몬드로 이루어진 소정의 박막이 예를 들어 CVD법에 의해 글라스 기판(400)의 배면에 도포된다.
마지막으로, 도 4f에 도시한 바와 같이, 기공들 내의 희생 층(403)이 선택적 에칭에 의해 제거됨으로써 지지 구조 기판(400)의 배면 상에 자기 지지 박막 구조가 생성된다.
다이아몬드 층(404)은 예를 들어 수십 ㎛ 두께이지만, 낮은 원자 번호 때문에 질화 붕소층 또는 베릴륨층과 같은 방식으로 X 선 윈도우로서의 사용에 아주 적합하다. 그러나 질화 붕소층 또는 베릴륨층은 유독성을 갖는다.
또 다른 예시의 실시예에 있어서, 간섭 구조(다층)가 박막으로서 도포된다. 이 층의 시퀀스는 다른 물질들을 포함할 수 있는 복수의 부분 층들을 갖는다.
일반적으로 본 발명의 전술한 예시의 실시예들에 따른 프로세스 개요의 장점은 기공들 내에 희생 층을 사용함으로써 지지 구조 기판의 배면 상에 박막들을 도포하기 위한 임의의 소정의 방법들을 위한 출발 기준으로서 작용하는 기판이 제조된다는 것이다. 이 결과 종래 기술에 따른 지지 구조 기판들의 기공들 내에 박막들을 제조하기 위한 방법들과 대조적으로 본 발명의 방법은 캐비티들 내에 도포되 는 박막 물질들의 침투 깊이와 무관하게 되어 다이아몬드 또는 질화 붕소 등의 박막 물질들을 사용할 수 있게 되는데, 이 물질들은 예를 들어 탄소, 붕소 및 질소의 낮은 원자 번호 때문에 종래 기술에 따른 방법들에서 X 선 윈도우들에 사용된 산화 실리콘 또는 질화 실리콘 등의 물질보다 X 선 윈도우들로서의 사용에 훨씬 적합하다.
다음의 간행물들이 이 명세서에 인용된다.
[1] DE 198 20 756 C1;
[2] DE 198 52 955 A1;
[3] 미세채널 판, 동작 원리
2005.02.15.에 검색된 http://hea-www.Harvard.edu/HRC/mcp/mcp.html;
[4] WO 00/59824
참조 부호들의 목록
100 실리콘 웨이퍼
101 실리콘 웨이퍼의 제 1 영역
102 실리콘 웨이퍼의 제 2 영역
103 기공
200 반도체 웨이퍼
201 미세기공
202 박막
300 지지 구조 기판
301 장방형 기공
302 벽
303 희생 층
304 이산화 실리콘층
305 기공 바닥 영역
306 박막
400 글라스 기판
401 미세채널
402 글라스 층
403 박층
404 박막

Claims (15)

  1. 박층(thin-layer) 구조물 제조 방법으로서,
    기판 층의 전체 두께를 통과하지 않는 복수의 기공(pore)(301)을 갖는 매크로포러스(macroporous) 지지 구조 기판(300)에서 희생 층(303)을 상기 지지 구조 기판(300)의 기공 벽(302) 및 기공 바닥(305)의 표면상에 도포하는 단계와,
    상기 희생 층(303)의 영역이 지지 구조 기판(300)의 배면 상에서 노출되도록 상기 지지 구조 기판(300)을 상기 배면 상에서 부분적으로 제거하는 단계와,
    상기 지지 구조 기판(300)의 배면 표면 및 상기 희생 층(303)의 노출 영역 상에 박층(306)을 도포하는 단계와,
    상기 기공 바닥(305)이 상기 박층(306)에 의해 형성되도록 상기 기공 내의 희생 층(303)을 상기 박층(306)에 대해 선택적으로 제거하는 단계
    를 포함하는 박층 구조물 제조 방법.
  2. 제 1 항에 있어서,
    상기 희생 층(303)은 상기 기공 벽(302) 및 상기 기공 바닥(305)의 열적 산화에 의해 형성되는
    박층 구조물 제조 방법.
  3. 제 1 항에 있어서,
    상기 희생 층(303)은 화학 기상 증착법에 의해 상기 지지 구조 기판(300)의 기공 벽(302) 및 기공 바닥(305)에 도포되는
    박층 구조물 제조 방법.
  4. 제 3 항에 있어서,
    상기 희생 층(303)은 원자층 성장법(atomic layer epitaxy method)에 의해 상기 지지 구조 기판(300)의 기공 벽(302) 및 기공 바닥(305)에 도포되는
    박층 구조물 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 지지 구조 기판(300)은 실리콘 물질로 제조되는
    박층 구조물 제조 방법.
  6. 제 5 항에 있어서,
    이산화 실리콘층이 상기 희생 층(303)으로서 도포되고, 상기 이산화 실리콘 층은 특히 열적 산화에 의해 상기 지지 구조 기판(300)의 기공 벽(302) 및 기공 바닥(305)에 도포되는
    박층 구조물 제조 방법.
  7. 제 5 항에 있어서,
    질화 실리콘층이 상기 희생 층(303)으로서 도포되고, 상기 질화 실리콘층은 특히 열적 CVD법에 의해 상기 지지 구조 기판(300)의 기공 벽(302) 및 기공 바닥(305)에 도포되는
    박층 구조물 제조 방법.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 지지 구조 기판(300)은 Al 물질로 제조되는
    박층 구조물 제조 방법.
  9. 제 8 항에 있어서,
    상기 희생 층(303)은 ALD법에 의해 상기 지지 구조 기판(300)의 기공 벽(302) 및 기공 바닥(305)에 도포된 산화 알루미늄층인
    박층 구조물 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 배면 상의 지지 구조 기판(300)의 부분적인 제거는 에칭 백(etching-back)법을 이용하여 수행되는
    박층 구조물 제조 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 박층(306)은 스퍼터링법 또는 기상 증착법 또는 플라스마 CVD법에 의해 도포되는
    박층 구조물 제조 방법.
  12. 제 11 항에 있어서,
    다이아몬드 박층이 상기 박층(306)으로서 도포되는
    박층 구조물 제조 방법.
  13. 제 11 항에 있어서,
    금속 박층이 상기 박층(306)으로서 도포되는
    박층 구조물 제조 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    복수의 부분 박층을 갖는 층 시퀀스가 상기 박층(306)으로서 도포되는
    박층 구조물 제조 방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 희생 층(303)은 에칭에 의해 선택적으로 제거되는
    박층 구조물 제조 방법.
KR1020077019913A 2005-03-03 2006-02-13 박층 구조물 제조 방법 KR20070102584A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005010080.5 2005-03-03
DE102005010080A DE102005010080B4 (de) 2005-03-03 2005-03-03 Verfahren zum Herstellen einer Dünnschicht-Struktur

Publications (1)

Publication Number Publication Date
KR20070102584A true KR20070102584A (ko) 2007-10-18

Family

ID=36590200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077019913A KR20070102584A (ko) 2005-03-03 2006-02-13 박층 구조물 제조 방법

Country Status (7)

Country Link
US (1) US20080160787A1 (ko)
EP (1) EP1854104A1 (ko)
JP (1) JP2008538810A (ko)
KR (1) KR20070102584A (ko)
CN (1) CN101133461A (ko)
DE (1) DE102005010080B4 (ko)
WO (1) WO2006092114A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443959B2 (en) * 2006-10-10 2008-10-28 Oxford Instruments Analytical Oy Selective irradiation of small target area in X-ray fluorescent spectroscopy
JP2012037440A (ja) * 2010-08-10 2012-02-23 Tokyo Metropolitan Univ X線光学系
US20120110958A1 (en) * 2010-11-05 2012-05-10 Sherri Lee Athay Method for Encasing a Confectionery Product
JP5920796B2 (ja) * 2014-09-03 2016-05-18 公立大学法人首都大学東京 X線反射装置の製造方法
DE102014226138A1 (de) 2014-12-16 2016-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer Vorrichtung mit einer dreidimensionalen magnetischen Struktur
DE102016215617A1 (de) 2016-08-19 2018-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Hohlraums mit poröser Struktur
DE102016215616B4 (de) 2016-08-19 2020-02-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer magnetischen Struktur und Vorrichtung
CN111378934B (zh) * 2020-03-30 2021-03-30 中国科学院上海光学精密机械研究所 提升电子束蒸镀薄膜元件的光谱和应力时效稳定性的镀膜方法
JP2022139731A (ja) * 2021-03-12 2022-09-26 日本電子株式会社 X線検出器及び窓部製造方法
WO2023158816A1 (en) * 2022-02-18 2023-08-24 Transport Authority, Inc. Layered edible product for multi-stage dosing of multi-function active pharmaceutical ingredients
KR102546090B1 (ko) * 2023-03-15 2023-06-21 이운경 다층박막 기반의 전자소자 및 3차원 구조체를 이용한 그의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208601A (ja) * 1989-02-08 1990-08-20 Seiko Instr Inc 光学用窓材及びその製造方法
DE19729596A1 (de) * 1997-07-10 1999-01-14 Siemens Ag Streustrahlenraster
DE19820756C1 (de) * 1998-05-08 1999-11-11 Siemens Ag Perforiertes Werkstück und Verfahren zu dessen Herstellung
DE19852955C2 (de) * 1998-11-17 2000-08-31 Bruker Axs Analytical X Ray Sy Röntgenanalysegerät mit röntgenoptischem Halbleiterbauelement
WO2000059824A1 (de) * 1999-03-31 2000-10-12 Siemens Aktiengesellschaft Verfahren zur herstellung von freitragenden mikrostrukturen, von dünnen flachteilen oder von membranen und verwendung nach diesem verfahren hergestellter mikrostrukturen als widerstandsgitter in einer einrichtung zur messung schwacher gasströmungen
US6717254B2 (en) * 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
DE10314504B4 (de) * 2003-03-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer nitridhaltigen Isolationsschicht durch Kompensieren von Stickstoffungleichförmigkeiten
JP2005003564A (ja) * 2003-06-13 2005-01-06 Ushio Inc 電子ビーム管および電子ビーム取り出し用窓
US7078302B2 (en) * 2004-02-23 2006-07-18 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal

Also Published As

Publication number Publication date
EP1854104A1 (de) 2007-11-14
US20080160787A1 (en) 2008-07-03
JP2008538810A (ja) 2008-11-06
DE102005010080B4 (de) 2008-04-03
CN101133461A (zh) 2008-02-27
DE102005010080A1 (de) 2006-09-14
WO2006092114A1 (de) 2006-09-08

Similar Documents

Publication Publication Date Title
KR20070102584A (ko) 박층 구조물 제조 방법
US7604690B2 (en) Composite material for ultra thin membranes
CA2406214A1 (en) Deposited thin films and their use in separation and sarcrificial layer applications
CN1564780B (zh) 用于制造半导体构件的方法以及半导体构件
US9359195B2 (en) Method of forming a nano-structure
US10287697B2 (en) Nano-structure and method of making the same
TW201003782A (en) Method for manufacturing multistep substrate
KR102568046B1 (ko) 고해상 쉐도우 마스크
JP2005505128A (ja) 破損し易い物体を取扱うための吸引保持デバイス及びその方法、及びその製造方法
CN1561539A (zh) 在绝缘体上硅基底上形成腔结构的方法和形成在绝缘体上硅基底上的腔结构
KR101001666B1 (ko) 마이크로 수직 구조체의 제조 방법
Ahamed et al. Deep NLD plasma etching of fused silica and borosilicate glass
JP2007533467A (ja) ナノチャンネルを製造する方法およびこの方法で製造したナノチャンネル
KR102412947B1 (ko) 생물학적 응용들을 위한 독립 멤브레인을 생성하는 방법
Dowling et al. Multilayer etch masks for 3-dimensional fabrication of robust silicon carbide microstructures
US20150047784A1 (en) Method for applying a temporary bonding layer
US6506621B1 (en) Method for producing a diaphragm sensor array and diaphragm sensor array
JP2004202678A (ja) 2段形微細構造物を有する部品を射出成形するための工具挿入体の製造方法
CN113277466A (zh) 一种小角度斜坡结构及其制作方法
KR20010099655A (ko) Mems 장치의 기능 소자로서의 탄소 나노튜브를제조하기 위한 방법
KR102265047B1 (ko) 집적형 마이크로 전자기계 시스템을 가진 장치를 위한 구조
CN118116643A (zh) 原子束准直器及其制作方法
US9695515B2 (en) Substrate etch
US8043931B1 (en) Methods for forming multi-layer silicon structures
KR101980440B1 (ko) 나노 채널을 제작하는 방법 및 상기 방법으로 제작된 나노 필터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee