KR20070100926A - 공명 터널링 다이오드들을 갖는 비교기 - Google Patents
공명 터널링 다이오드들을 갖는 비교기 Download PDFInfo
- Publication number
- KR20070100926A KR20070100926A KR1020077020616A KR20077020616A KR20070100926A KR 20070100926 A KR20070100926 A KR 20070100926A KR 1020077020616 A KR1020077020616 A KR 1020077020616A KR 20077020616 A KR20077020616 A KR 20077020616A KR 20070100926 A KR20070100926 A KR 20070100926A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- terminal
- resistor
- comparator
- transistors
- Prior art date
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 45
- 230000001172 regenerating effect Effects 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 8
- 230000008929 regeneration Effects 0.000 abstract description 18
- 238000011069 regeneration method Methods 0.000 abstract description 18
- 230000005669 field effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000007704 transition Effects 0.000 description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/313—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductor devices with two electrodes, one or two potential barriers, and exhibiting a negative resistance characteristic
- H03K3/315—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductor devices with two electrodes, one or two potential barriers, and exhibiting a negative resistance characteristic the devices being tunnel diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
본 비교기는 비교기의 래치 요소 중 저항(R301, R302)과 직렬 연결되는 두개의 공명 터널링 다이오드(RTDs) (RTD301, RTD302)을 사용하는 비교기이다. 저항(R301, R302)과 직렬 연결되는 두개의 RTD 다이오드(RTD301, RTD302)를 삽입함으로써 제1 및 제2 RTD 다이오드들의 부 저항이 저항들 및 래치의 유효 RD 시정수를 감소시켜, 비교기가 래칭 모드일 때 대안 설계로 얻어지는 것보다 더 빠른 재생을 얻는다.
비교기, 공명 터널링 다이오드, 교차결합 래치, 부 저항
Description
본 출원은 비교기 회로들에 관한 것이다. 보다 구체적으로는, RC 시정수를 최소화하고 더 빠른 재생(regeneration)을 제공하기 위하여 공명 터널링 다이오드들을 갖는 고속 아날로그 전압 비교기에 관한 것이다.
클럭이 인가되는 래칭 비교기(clocked latching comparator)의 일반적인 종래 기술의 구현에서는, 클럭 신호가 샘플 모드(sample mode)와 래칭 모드(latching mode) 사이에서 비교기를 스위치 시킨다. 샘플 모드 에서, 비교기는 비교적 적은 이득을 갖고 출력은 입력 신호를 따른다. 비교기에 클럭이 인가되어 래칭 모드가 되었을 때, 임의의 소 신호가 래치를 재생하고 완전한 출력 스윙(swing)까지 구동하도록 정 귀환(positive feedback)이 가능해지고, 그 결과 구동된 신호는 뒤따르는 로직에 의해 정확하게 결정된다.
도 1 및 도 2는, 재생을 위해서 트랜지스터들과 저항들을 사용하여, Albert.E. Cosand에 의해 제안된 비교기 회로를 나타낸다(U.S Patent No. 6,597,303). 비록 보다 빠른 재생을 제공하는 것이 바람직하지만, 도 1 및 도 2의 비교기 회로에서의 재생 시간(regeneration time)은 저항(R,저항들 및 기생 저항을 포함함)과 트랜지스터의 기생 캐패시턴스(C)로 결정되는 RC 시정수에 의해 제한된다. 초단위의 RC 시정수 값은 옴(ohm) 단위의 회로저항 및 패럿(farad) 단위의 회로 캐패시턴스의 곱과 동일하고, 수학적으로는 t=RC로 표현된다.
아날로그 전압 비교기는, 교차결합된 재생 래치 회로(cross-coupled regenerative latch circuit)의 저항들과 직렬 연결되는 공명 터널링 다이오드들을 갖는다. 공명 터널링 다이오드들은 RC 회로 지연의 저항 성분 중 일부분을 효과적으로 무효화하는 부 저항(negative resistance)을 가진다.
일 실시예에서, 교차결합된 재생 래치 회로는 제1 및 제2 터널-다이오드/저항 쌍들을 포함한다. 교차결합된 재생 래치 회로는 제1 및 제2 바이폴라 트랜지스터들을 포함하며, 여기서 (a) 제1 바이폴라 트랜지스터의 콜렉터 및 제2 바이폴라 트랜지스터의 베이스는 제1 터널-다이오드/저항 쌍에 접속되고,(b) 제2 바이폴라 트랜지스터의 콜렉터 및 제1 바이폴라 트랜지스터의 베이스는 제2 터널-다이오드/저항 쌍에 접속되며 (c) 제1 바이폴라 트랜지스터의 에미터는 제2 바이폴라 트랜지스터의 에미터에 접속된다.
또 다른 실시예에서, 바이폴라 트랜지스터들은 n-채널 금속-산화막-반도체 전계-효과(NMOS-FET) 트랜지스터들로 대체된다.
도 1은 종래 기술의 비교기 회로를 도시한 것이다.
도 2는 또 다른 종래 기술의 비교기 회로를 도시한 것이다.
도 3은 실시예에 따른, 공명 터널링 다이오드들을 갖는 비교기의 간략화된 회로도이다.
도 4는 대안적 실시예에 따른, 공명 터널링 다이오드들을 갖는 비교기의 간략화된 회로도이다.
도 5는 또 다른 대안적 실시예에 따른, 공명 터널링 다이오드들을 사용한 비교기의 간략화된 회로도이다.
도 6은 공명 터널링 다이오드들의 부 저항을 도시한 전류-전압 도면이다.
도 7은 차동 전치 증폭기(differential pre-amplifier)를 갖는 실시예에 따른, 공명 터널링 다이오드들을 갖는 비교기의 간략화된 회로도이다.
도 8은 절연 게이트 전계 효과 트랜지스터들(insulated-gate field effect transistors)을 갖는 실시예에 따른, 공명 터널링 다이오드들을 갖는 비교기의 간략화된 회로도이다.
도 9는 접합 전계 효과 트랜지스터들(junction field-effect transistors)을 갖는 실시예에 따른, 공명 터널링 다이오드들을 갖는 비교기의 간략화된 회로도이다.
도 1 및 도 2는 미국 특허 6,597,303의 종래 기술의 비교기 회로들을 도시한 것이다.
도 1의 종래 기술 비교기에서, 기본적인 재생 루프(regenerative loop) 또는 래칭 회로는 교차결합된(cross-coupled) 트랜지스터들(Q101, Q102) 및 저항들(R101 및 R102)을 포함한다.
샘플 모드 동안, 입력 신호(IN 및 INX)는 트랜지스터들(Q103 및 Q104)의 베이스로 각각 입력된다. 출력 신호들(OUT 및 OUTX)은 각각 Q103 및 Q104의 콜렉터들로부터 취해진다. Q103 및 Q104 의 베이스들에서의 입력 전압의 차이가 저항들(R101 및 R102)에 연결되어, 샘플 모드에서 래칭 모드로의 전환시 래칭 회로의 초기 입력 전압이 된다. 샘플 모드 동안, 전류원(Is101)에 의한 전류가 스위칭 트랜지스터(Q105)를 통과하여 흐르고 입력에서 출력으로 전압 이득을 제공하기 위해서 저항들(R105 및 R106)을 축퇴시킨다(degenerate). 클럭 입력들(CLK 및 CLKX)이 스위치 되면 샘플 모드에서 래칭(재생) 모드로의 전환이 발생하여, 래치-인에이블(latch-enable) 트랜지스터(Q106)을 통과하는 전류가 교차결합된 트랜지스터들 (Q101, Q102)쪽으로 전환되고 그에 의해 정 귀환(positive feedback)을 가능하게 한다.(재생)
도 2의 종래 기술 비교기에서, 기본적인 재생 루프 또는 래칭 회로는 교차결합된 트랜지스터들(Q201, Q202) 및 저항들(R201, R202)을 포함한다.
샘플 모드 동안, 입력 신호들(IN 및 INX)은 각각 트랜지스터들(Q203 및 Q204)의 베이스로 입력된다. 출력 신호들(OUT 및 OUTX)은 각각 Q203 및 Q204 의 콜렉터로부터 취해진다. Q203 및 Q204 의 베이스들에서의 입력전압의 차가 저항들(R201 및 R202)에 연결되어, 샘플 모드에서 래칭 모드로의 전환시 래칭 회로의 초기 입력 전압이 된다. 샘플 모드 동안, 전류원(Is201)에 의한 전류가 스위칭 트랜지스터(Q205)를 통과하고, 입력에서 출력으로의 전압 이득을 제공하기 위해서 저 항들(R205 및 R206)을 축퇴시킨다(degenerate). 클럭 입력들(CLK 및 CLKX)이 스위치되면 샘플 모드로부터 래칭 모드로의 전환이 발생 하여, 래치-인에이블 트랜지스터(Q206)을 통과하는 전류가 교차결합된 트랜지스터들(Q201, Q202) 쪽으로 전환되고, 그로 인해 정 귀환(positive feedback)을 가능하게 한다.
도 1 및 도 2의 비교기 회로들에서, 정 귀환이 가능해졌을 때 재생 레이트(rate of regeneration)는 교차결합된 트랜지스터들(Q101 및 Q102, 또는 Q201 및 Q202)의 콜렉터 단자들 간의 전압 차이가 변화할 수 있는 레이트에 의해 결정된다. 이러한 레이트는 풀링 다운(pulling down)을 위한 전류원(Is101 또는 Is201)에의해 제한되는 바이어스 전류, 및 교차결합된 트랜지스터들(Q101 및 Q102, 또는 Q201 및 Q202)의 콜렉터 단자를 구동하기 위한 풀링 업(pulling up)용 저항(R101 및 R102 또는 R201 및 R202); 및 Q103 및 Q104 또는 Q203 및 Q204의 콜렉터 단자들에서의 전체 캐패시턴스를 포함하는 인자들에 의해 결정된다.
따라서, 재생 속도는 저항들(R101 및 R102, 또는 R201 및 R202) 및 교차결합된 트랜지스터(Q101 및 Q102, 또는 Q201 및 Q202)의 기생 캐패시턴스를 포함하는 유효 RC 시정수에 의해 효과적으로 제한된다.
도 3은 본 명세서의 실시예에 따른 공명 터널링 다이오드들을 갖는 비교기를 도시한다.
재생 루프 또는 교차결합된 재생 래치는 저항들(R301 및 R302)에 직렬로 삽입된 공명 터널링 다이오드들(RTD301 및 RTD302) 뿐 아니라 바이폴라 접합 트랜지스터들(BJT) (Q301 및 Q302)도 포함한다. 제1 공명 터널링 다이오드(RTD301)의 애 노드(anode)는 저항(R301)의 종단에 접속된다. 제2 공명 터널링 다이오드(RTD302)의 애노드(anode)는 저항(R302)의 종단에 접속된다.
입력 신호들(IN 및 INX)은 각각 트랜지스터들(Q303 및 Q304)의 베이스들로 입력된다. 출력 신호들(OUT 및 OUTX)은 각각 Q303 및 Q304의 콜렉터들로부터 취해진다. 바이어스 전압원(VS301)은 Q301의 베이스 및 제2 공명 터널링 다이오드(RTD302)의 캐소드(cathode)에 접속된다. 비슷하게, 바이어스 전압원(VS302)은 Q302의 베이스와 제1 공명 터널링 다이오드(RTD301)의 캐소드(cathode)에 접속된다. 전압원들(VS301 및 VS302)은 교차결합된 재생 래치 트랜지스터들(Q301 및 Q302)을 바이어스 하는 역할을 한다.
Q303 및 Q304의 베이스들에서의 입력 전압 차이가 저항들(R301 및 R302)에 연결되어 샘플 모드 동안, 교차결합된 재생 래치 트랜지스터들(Q301 및 Q302)의 초기 전압이 된다. 전류원(Is301)에 의한 전류는 적절한 수준에서 회로 전압들을 유지하기 위해서 스위칭 트랜지스터(Q305) 및 저항(R305 및 R306) 을 통해 흐른다. 클럭 입력들(CLK 및 CLKX)이 스위치될 때 샘플 모드로부터 래칭(재생) 모드로의 전환이 발생하여, 래치-인에이블 트랜지스터(Q306)로의 전류가 교차결합된 트랜지스터들(Q305, Q306)쪽으로 전환되고 그에 의해 정 귀환(positive feedback)을 가능하게 한다.
상기 기술된 바와 같이, 터널링 다이오드들(RTD301 및 RTD302)은 저항들(R301 및 R302)과 직렬 연결되어 있다. 터널링 다이오드들은 순 방향 바이어스 특성을 제공하기 위해서 공명 터널링을 이용한다. 작은 순 방향 바이어스 전압이 터널 다이오드 양단에 인가되었을 때, 다이오드는 전류를 도통하기 시작한다. 전압이 증가함에 따라서, 전류가 증가하고 최고치에 도달하며, 이것을 피크 전류(Ip)라고 칭한다. 만약 전압이 조금 더 증가한다면, 전류는 밸리 전류(valley current)(Iv)라고 하는 낮은 점에 도달할 때까지 실제로 감소한다. 만약 전압이 여전히 더 증가한다면, 전류는 다시 증가하기 시작하고, 이번에는 또 다른 "밸리"로 감소하지는 않는다. 터널 다이오드를 Ip 및 Iv 까지 구동하기 위해서는 각각 피크 전압(Vp) 및 밸리 전압(Vv) 이라 알려진 순 방향 전압들이 필요하다. 인가된 전압이(수평 스케일 상에서의 Vp와 Vv 사이에서) 증가하는 동안 전류가 감소하는 영역은 부 저항(negative resistance) 영역이라고 알려져 있다. RTD301 및 RTD302의 이러한 부 저항들은 저항들(R301 및 R302)의 (R)을 효과적으로 감소시켜서 재생 시정수 RC를 감소시키고 도 1 및 도 2의 비교기 회로 사용시 가능한 것보다 더 빠른 재생을 제공한다.
도 3의 비교기는 델타-시그마 아날로그-디지털 변환기(ADC)에 적용가능하다. 델타-시그마 ADC는 신호 대역폭 바깥의 양자화 잡음을 정형화하기 위해서 피드백 루프 내에 아날로그 루프 필터를 갖는 저 해상도 ADC(통상적으로 비교기)를 사용한다. 1 비트 ADC(비교기)의 우수한 선형 특성에 기인하여, 이러한 종류의 ADC는 신호 대역폭 내에서는 아주 높은 선형성과 해상도를 얻을 수 있다. 통상적으로, 델타-시그마 ADC 의 샘플링 레이트는 1 비트 ADC(비교기)의 속도에 의해 제한된다. InP HBT(Indium Phosphide Heterojunction Bipolar Transistor)기술로 구현된, 도 3의 RTD 비교기를 사용하여 40GHz의 샘플링 레이트를 얻을 수 있다.
본 비교기는 또한 연속 근사 및 플래쉬 변환기들 모두를 포함하는 다른 종류의 고속 ADC들에 적용가능하다.
도 4는 비교기의 각 측면에 개별 샘플-모드 스위칭 트랜지스터들(Q405 및 Q407)을 갖는 대안적 실시예에 따른 공명 터널링 다이오드들을 갖는 비교기를 도시한다.
재생 루프, 또는 교차결합된 재생 래치는 저항들(R401 및 R402)과 직렬로 삽입된 공명 터널링 다이오드들(RTD401 및 RTD402) 뿐 아니라 트랜지스터들(Q401 및 Q402)도 포함한다. 제1 공명 터널링 다이오드(RTD401)의 애노드는 저항(R401)의 종단에 접속된다. 제2 공명 터널링 다이오드(RTD402)의 애노드는 저항(R402)의 종단에 접속된다.
입력 신호들(IN 및 INX)은 각각 트랜지스터들(Q403 및 Q404)의 베이스들로 입력된다. 출력 신호들(OUT 및 OUTX)은 각각 Q403 및 Q404의 콜렉터들로부터 취해진다. 바이어스 전압원(VS401)은 Q401의 베이스 및 제2 공명 터널링 다이오드(RTD402)의 캐소드에 접속된다. 이와 유사하게, 바이어스 전압원(VS402)은 Q402의 베이스 및 제1 공명 터널링 다이오드(RTD401)의 캐소드에 접속된다. 전압원들(VS401 및 VS402)은 교차 결합된 재생 래치 트랜지스터들(Q401 및 Q402)을 바이어스 하는 역할을 한다.
Q403 및 Q404 의 베이스들에서의 입력전압의 차이가 저항들(R401 및 R402)에 연결되어 샘플 모드 동안, 교차결합된 재생 래치 트랜지스터들(Q401 및 Q402)의 초기 전압이 된다. 전류 원 Is401에 의한 전류는 스위칭 트랜지스터들(Q405 및 Q407)을 통과하여 Q403 및 Q404로 흘러 에미터 폴로워들로 동작한다. 클럭 입력들(CLK 및 CLKX)이 스위치될 때 샘플 모드로부터 래칭(재생) 모드로의 전환이 발생하여, 래치-인에이블 트랜지스터(Q406)로의 전류가 교차결합된 트랜지스터(Q401,Q402)쪽으로 전환되고, 그에 따라 정 귀환이 가능해진다.
도 4의 실시예는 래칭 트랜지스터들에서의 초기 전압 차이가 보다 클 때 도 3의 실시예에 대하여 이점을 제공한다. 이러한 이점은 이 비교기에 대해 더 빠른 재생 레이트 및 더 높은 민감도를 제공한다.
도 5는 아날로그 비교기 의 또 다른 실시예를 도시한다. 제1 공명 터널링 다이오드(RTD501)의 캐소드는 저항(R501)의 제1 종단에 접속된다. 제2 공명 터널링 다이오드(RTD502)의 캐소드는 저항(R502)의 제1 종단에 접속된다. 저항(R505)는 Q503의 에미터에 접속된다. 저항(R506)은 Q504의 에미터에 접속된다. 저항들(R505 및 R506)은 샘플 모드 스위치(Q505)와 Q503 및 Q504의 에미터들을 상호 접속시킨다.
샘플 모드에서, 전류원(Is501)에 의한 전류는 트랜지스터(Q505)를 거치고 저항들(R505 및 R506)에 의해 나누어져서 각각 Q503 및 Q504 의 에미터들로 인도된다. Q503 및 Q504의 베이스들에서의 입력 전압 차이는 래치 트랜지스터들(Q501 및 Q502)의 콜렉터들에 연결된다.
래칭 모드에서, 전류원(Is501)에 의한 전류는 트랜지스터(Q506)을 거쳐서 교차결합된 래치 트랜지스터들(Q501 및 Q502)쪽으로 인도되고, 이렇게 인도된 전류가 신호를 결정한다. 그 후, 래치 트랜지스터들(Q501 및 Q502)로부터의 정보는 Q503 및 Q504에 의해 증폭되어(여기서는 캐스코드 증폭기들로 동작함) 출력 부하들(R503 및 R504) 및 출력 단자들(OUT 및 OUTX)로 향한다.
도 6은 (도 3의 RTD302와 같은)RTD 다이오드의 전류-전압 곡선을 보인다. 곡선(I)는 이상적인 곡선이다. 곡선(II)는 측정된 곡선이다. RTD 다이오드는 0.3V에서 0.7V 사이에서 부 저항을 보인다. 도 3-5 및 7-9의 비교기들은 관련된 시정수를 줄이기 위해서 이 영역에서 부 저항을 사용한다.
도 7은 비교기의 또 다른 실시예를 도시한 것이다. 도 7에서, 샘플 모드 동안 차동 쌍(Q705 및 Q706)에 의해 입력 신호들(IN 및 INX)간의 차이가 증폭되고 트랜지스터들(Q703 및 Q704)을 거쳐서 래칭 트랜지스터들(Q701 및 Q702)에 연결된다.
래칭 회로는 Q701 및 Q702의 포화상태를 피하기 위해서 에미터 폴로워 바이어스 트랜지스터들(Q711 및 Q712)을 갖는, 교차연결된 래치 트랜지스터들(Q701-Q702)을 포함한다. 또한 샘플 모드 전류 조종 트랜지스터(Q707 및 Q713) 및 래치 모드 전류 조종 트랜지스터(Q708)를 포함한다.
CLK 및 CLKX 간의 전압 차이는 "클럭 전압"이다. 클럭 전압은 비교기가 입력들(INX 및 INX)에서의 전압 감지 여부를 제어하거나(샘플 모드) 또는 출력들에서 완전한 로직 스윙을 재생하도록 정 귀환을 가능하게 할 것인지를 제어한다(래칭 모드).
클럭 전압이 높을 때, 도 7의 비교기는 샘플 모드이다. 전류원(I2)로부터의 전류는 트랜지스터(Q709)를 거쳐서 입력 차동 쌍(Q705 및 Q706)으로 향한다. 전류원(I1)에 의한 전류는 샘플 모드 전류 조종 트랜지스터들(Q707 및 Q713)을 거쳐서 Q703 및 Q704의 에미터들로 향한다.
전류원(I3)은 에미터 폴로워(Q711)을 바이어스하는데 사용된다. 전류원(I4)는 에미터 폴로워(Q712)를 바이어스하는데 사용된다. 샘플 모드에서, IN 및 INX 간의 입력 전압은 차동 증폭기(Q705-Q706+R707-R708)에 의해 증폭되고 증폭된 신호는 Q703 및 Q704의 베이스들에 인가된다. Q703 및 Q704의 베이스들에서의 증폭된 신호 전압 차이는 이들 트랜지스터들의 에미터들에서 근사적으로 복사된다. 이 증폭된 신호는 다음에 래치 트랜지스터들(Q701 및 Q702)의 콜렉터들에서 나타난다.
클럭 전압이 로우로 스위칭되었을 때, 도 7의 비교기는 래칭 중이고(또는 재생 모드) 전류원(I2 및 I1)에 의한 전류들은 트랜지스터들(Q708 및 Q710)을 거쳐서 Q701 및 Q702의 에미터들에 공통인 노드로 향한다. 이것은, 트랜지스터들(Q701 또는 Q702)중 하나의 트랜지스터를 거쳐서 흐르는 전류의 거의 전부가 캐스코드 트랜지스터들(Q702 및 Q704) 및 OUT 및 OUTX의 출력 부하 쪽으로 흐르도록 하는 시점까지 Q701 및 Q702의 콜렉터들 간의 전압 차가 재생적으로 증폭되도록 하기 위해서 교차결합된 재생 래치 트랜지스터 Q701 및 Q702로 하여금 활성상태가 되도록 야기한다.
도 7의 비교기의 재생 레이트는 트랜지스터들(Q701, Q702 및 Q711, Q712)의 기생 캐패시턴스 및 저항들(R701 및 R702)의 저항으로부터 형성되는 유효 RC 시정수에 의해 제한된다. 그러나 RTD 다이오드들(RTD701 및 RTD702)이 R701 및 R702와 직렬 상태이므로, 그들의 부 저항은 R701 및 R702의 유효 RC 시정수를 감소시켜서 더 빠른 재생 시간을 만들어낸다.
도 7의 실시예에서, 클럭이 로우일 때 입력 신호는 Q703 및 Q704의 베이스들로부터 분리되어 있어서, 입력 전압의 변화는 래치의 상태를 저해하지 않는다. 각 VEE 는 교차결합된 재생 래치에게 음의 전원을 공급한다.
도 8은 본 명세서의 비교기의 대안적인 실시예를 보인다. 도 8의 회로는 바이폴라 트랜지스터들 대신 전계 효과 트랜지스터들을 사용했다는 점을 제외하면 도 3-5에 보인 회로들과 동일한 기능을 수행한다. 도 8에서 재생 루프 또는 교차결합된 재생 래치는 공명 터널링 다이오드들(RTD801, RTD802) 뿐 아니라 트랜지스터들(M1, M2)을 포함한다. 입력 신호들(IN 및 INX)은 트랜지스터들(M3 및 M4)의 게이트들로 각각 입력된다. 출력 신호들(OUT 및 OUTX)은 각각 M3 및 M4의 드레인들로부터 취해진다. 전압원(VS801)는 RTD802와 M1의 게이트에 접속된다. 전압원(VS802)은 RTD801 및 M2의 게이트에 접속된다. 전압원들(VS801 및 VS802)은 도 8의 교차결합된 재생 래치를 바이어스하는 기능을 한다. M3 및 M4의 게이트들에서의 입력 전압 차가 터널링 다이오드들(RTD801 및 RTD802)로 연결되어 래칭 모드 진입시 교차결합된 재생 래치의 초기 입력 전압이 된다. 래칭 모드로의 진입시, 터널링 다이오드들(RTD801 및 RTD802)은 트랜지스터 M3 및 M4의 기생 저항을 효과적으로 감소시켜 미약한 차동 신호들에 대한 빠른 결정을 허락한다. 트랜지스터들(M5 및 M7)은 전류를 M3 및 M4에 공급하도록 동작하고, 이는 샘플 모드에서 소스 폴로워들로서 동작한다. 트랜지스터 M5 및 M7이 차단되면; M6은 래칭 모드에서 M1 및 M2의 교차결합된 재생 래치를 인에이블하도록 동작한다.
각 트랜지스터(M1, M2, M3, M4, M5, M6, 및 M7)은 N-채널 전계효과 트랜지스 터이다(FET). VDD는 회로에 양의 전원을 제공한다.
도 9는 본 명세서의 비교기의 대안적 실시예를 도시한다. 도 9의 회로는 도 3-5의 접합 전계 효과 트랜지스터들을 사용한 회로들과 비슷한 기능을 수행한다. 도 9에서, 재생 루프 또는 교차결합된 재생 래치는 공명 터널링 다이오드들(RTD901 및 RTD902) 뿐 아니라 트랜지스터들(M901, M902)을 포함한다. 입력 신호들(IN 및 INX)은 각각 트랜지스터들(M903 및 M904)의 게이트들로 입력된다. 출력 신호들(OUT 및 OUTX)은 M903 및 M904의 드레인들로부터 각각 취해진다. 전압원(VS901)은 RTD902 및 M901의 게이트에 접속된다. 전압원(VS902)은 RTD901 및 M902의 게이트에 접속된다. 전압원들(VS901 및 VS902)은 도 9의 교차결합된 재생 래치를 바이어스 하는 역할을 한다. M903 및 M904의 게이트들에서의 입력 전압 차이가 다이오드들(RTD901 및 RTD902)에 연결되어 래칭 모드로 진입시 교차결합된 재생 래치의 초기 입력전압이 된다. 래칭 모드로 진입시, 터널링 다이오드들(RTD901 및 RTD902)은 트랜지스터들(M903 및 M904)의 기생 저항을 효과적으로 감소시켜서 미약한 차동 신호들에 대하여 빠른 결정을 하도록 한다. 트랜지스터들(M905 및 M907)은 전류를 M903 및 M904로 공급하도록 동작하며, 이는 샘플 모드에서 소스 폴로워들로서 동작한다. 트랜지스터들(M905 및 M907)이 차단되면; M906은 래칭 모드에서 M901 및 M902 의 교차결합된 재생 래치를 인에이블하도록 동작한다.
각 트랜지스터(M901, M902, M903, M904, M905, M906 및 M907)는 N-채널 접합 전계 효과 트랜지스터(JFET)이다. VDD는 양의 전원을 회로에 제공한다.
이 문서의 목적을 위해서, 트랜지스터의 "제어 단자"는 바이폴라 트랜지스터 의 베이스, 또는 전계 효과 트랜지스터의 게이트를 포함한다.
도 3-5, 7-9에 따른 실시예들은 바이폴라 접합 트랜지스터들, N-채널 금속 산화물 반도체(N-MOS) FET들, 및 N-채널 JFET들의 견지에서 도시되었다. 본 기술분야에 통상의 지식을 가진 자는 PNP 트랜지스터들, 실리콘, 실리콘-게르마늄 또는 갈륨 비소와 같은, 인듐 포스파이드(Indium Phosphide)이외의 다른 반도체 재료들로 제조된 공명 터널링 다이오드들 및 NPN 또는 PNP 바이폴라 또는 이종접합 바이폴라 트랜지스터들 또는 어느 한 극성의 JFETs 또는 FETs, 또는 이러한 종류의 소자들의 혼합을 이용하여 동등한 회로들이 구현될 수 있음을 이해할 것이다. 비슷하게 갈륨-비소-금속-반도체-전계-효과 트랜지스터(MESFET) 기술로 동등한 회로들이 구현될 수 있다.
본 기술분야에 통상적인 기술을 가진 자는 도 5에 도시한 바와 같이 저항과 터널링 다이오드들 간의 접속 없이 저항과 터널링 다이오드가 직렬상태인 구조에서 터널링 다이오드와 저항이 회로의 기능 손상 없이 교환될 수 있음을 이해할 것이다.
본원의 범주를 벗어나지 않고 상기 설명의 변경이 이루어질 수 있다. 따라서, 상기 설명된 또는 첨부 도면에 도시된 내용은 제한적이지 않고 예시적으로 해석되어야 한다. 다음의 청구항들은, 언어로서 해당된다고 말해질 수 있는 방법 및 시스템의 범주의 모든 구문들 뿐 아니라 본원에서 기술된 일반적 및 구체적 특징을 포함하도록 의도된다.
Claims (10)
- 아날로그 전압 비교기에 있어서,제1 트랜지스터(Q301) 및 제2 트랜지스터(Q302);제1 저항(R301)과 직렬로 연결되어 제1 저항-다이오드 쌍을 형성하는 제1 공명 터널링 다이오드들(RTD301); 및제2 저항(R302)과 직렬로 연결되어 제2 저항-다이오드 쌍을 형성하는 제2 공명 터널링 다이오드들(RTD302);를 포함하며,상기 제1 및 제2 트랜지스터는 래치로써 교차결합(cross-coupled)되어 있고, 상기 제1 저항-다이오드 쌍은 상기 제1 트랜지스터(Q301)에 대한 부하로서 연결되어 있고, 상기 제2 저항-다이오드 쌍은 상기 제2 트랜지스터(Q302)에 대한 부하로서 연결하는 아날로그 전압 비교기.
- 제1항에 있어서,제3 트랜지스터(Q303) 및 제4 트랜지스터(Q304)를 더 포함하고,상기 제3 트랜지스터(Q303)는 샘플 모드에서 폴로워(follower)로써 연결되어 신호를 상기 제1 트랜지스터(Q301)로 보내고, 래칭(latching) 모드에서 캐스코드(cascode) 증폭기로써 신호를 출력에 연결하고,상기 제4 트랜지스터(Q304)는 샘플 모드에서 폴로워로써 연결되어 제2 신호 를 상기 제3 트랜지스터(Q303)로 보내고, 래칭 모드에서 캐스코드 증폭기로써 신호를 출력에 연결하는 아날로그 전압 비교기.
- 샘플 모드 및 래칭 모드를 갖고, 제1 비교기 입력, 제2 비교기 입력, 제1 비교기 출력 및 제2 비교기 출력을 갖는 비교기로서,래칭 모드 동안, 상기 제1 비교기 입력과 상기 제2 비교기 입력 간의 차를 나타내는 차동 신호를 재생하는 교차결합된 재생 래치(cross-coupled regenerative latch)를 포함하며,상기 교차결합된 재생 래치는,제1 저항(R301, R401, R501) 및 제2 저항(R302, R402, R502),제1 공명 터널링 다이오드(RTD301, RTD401, RTD501) 및 제2 공명 터널링 다이오드(RTD302, RTD402, RTD502) - 상기 제1 터널링 다이오드는 상기 제1 저항과 직렬로 연결되어 제1 저항-다이오드 쌍을 형성하고, 상기 제2 터널링 다이오드는 상기 제2 저항과 직렬로 연결되어 제2 저항-다이오드 쌍을 형성함 - ; 및제1 트랜지스터(Q301, Q401, Q501) 및 제2 트랜지스터(Q302, Q402, Q502) - 상기 제1 트랜지스터의 콜렉터와 상기 제2 트랜지스터의 베이스는 상기 제1 저항-다이오드 쌍의 제1 단자에 접속되며, 상기 제2 트랜지스터의 콜렉터 및 상기 제1 트랜지스터의 베이스는 상기 제2 저항-다이오드 쌍의 제1 단자에 접속되고, 상기 제1 트랜지스터의 에미터는 상기 제2 트랜지스터의 에미터에 접속됨 - 를 포함하고,상기 비교기는,상기 제1 저항-다이오드 쌍의 상기 제2 단자에 연결되어 있는 제3 트랜지스터(Q303, Q403, Q503);상기 제2 저항-다이오드 쌍의 상기 제2 단자에 연결되어 있는 제4 트랜지스터(Q304, Q404, Q504); 및상기 비교기를 상기 샘플 모드와 상기 래칭 모드 사이에서 스위칭하기 위한 전류 스위치 회로(Q305, Q306)을 더 포함하고,상기 제3 트랜지스터 및 상기 제4 트랜지스터는 상기 샘플 모드 동안 상기 차동 신호를 상기 래치에 연결하고 상기 래칭 모드 동안 래치 상태를 상기 출력에 연결하는 캐스코드 증폭기로서 동작가능한 비교기.
- 제3항에 있어서,상기 제1 저항-다이오드 쌍의 단자는 상기 제3 트랜지스터(Q303, Q403, Q503)에 연결되고, 상기 제2 저항-다이오드 쌍의 단자는 상기 제4 트랜지스터에 연결되는 비교기.
- 제3항에 있어서,상기 전류 스위치 회로(Q305, Q306)에 접속된 제1 전류 발생기(Is301)를 더 포함하며, 상기 전류 스위치 회로는 상기 래칭 모드 동안 상기 제1 전류 발생기로 부터의 전류를 상기 재생 래치로 인도하는 비교기.
- 제5항에 있어서,상기 전류 스위치 회로는 샘플 모드 동안 상기 제1 전류 발생기로부터의 전류를 상기 제3 및 제4 바이폴라 트랜지스터들로 인도하여 상기 제3 및 제4 트랜지스터를 바이어스하는 비교기.
- 제5항에 있어서,상기 제3 및 제4 트랜지스터에 접속된 입력 버퍼 회로를 더 포함하고, 상기 입력 버퍼 회로는 상기 제1 및 제2 입력 신호를 수신하고 상기 래칭 모드 동안 상기 재생 래치로부터 상기 제1 및 제2 입력 신호를 분리시키는 비교기.
- 비교기로서,제1 트랜지스터(Q401), 제2 트랜지스터(Q402), 제3 트랜지스터(Q403), 제4 트랜지스터(Q404), 제5 트랜지스터(Q405), 제6 트랜지스터(Q406) 및 제7 트랜지스터(Q407) - 각 트랜지스터는 제1 단자, 제2 단자 및 제어 단자를 가짐 - ;전류원(Is401); 및각각이, 터널링 다이오드와 직렬로 연결된 저항을 포함하는 제1 및 제2 저항-다이오드 쌍을 포함하고,상기 제1 트랜지스터의 상기 제1 단자는 상기 제2 트랜지스터의 상기 제어 단자에 연결되고, 상기 제2 트랜지스터의 상기 제1 단자는 상기 제1 트랜지스터의 상기 제어 단자에 연결되며, 상기 제2 트랜지스터의 상기 제2 단자는 상기 제1 트랜지스터의 상기 제2 단자에 연결되며,상기 제1 저항-다이오드 쌍의 제1 단자는 상기 제1 저항의 상기 제1 단자에 연결되고, 상기 제2 저항-다이오드 쌍의 제1 단자는 상기 제2 트랜지스터의 상기 제1 단자에 연결되고,상기 제1 저항-다이오드 쌍의 제2 단자는 상기 제5 트랜지스터의 상기 제2 단자에 연결되고, 상기 제2 저항-다이오드 쌍의 제2 단자는 상기 제6 트랜지스터의 상기 제2 단자에 연결되며,상기 전류원은 상기 제3 트랜지스터의 상기 제2 단자에 연결되고, 상기 제3 트랜지스터의 상기 제1 단자는 상기 제1 및 제2 트랜지스터들의 상기 제2 단자에 연결되고, 상기 전류원은 상기 제4 트랜지스터의 상기 제2 단자와 상기 제7 트랜지스터의 상기 제2 단자에 연결되고,상기 제4 트랜지스터의 상기 제1 단자는 샘플 모드 동안 상기 제5 트랜지스터의 상기 제2 단자에 바이어스 전류를 제공하도록 연결되는 비교기.
- 제8항에 있어서,상기 제7 트랜지스터의 상기 제1 단자는 샘플 모드 동안 상기 제6 트랜지스터의 상기 제2 단자에 바이어스 전류를 제공하도록 연결되는 비교기.
- 제8항에 있어서,제7 트랜지스터의 제1 단자는 상기 제6 트랜지스터의 상기 제2 단자에 바이어스 전류를 제공하도록 연결되고, 상기 제7 트랜지스터의 상기 제2 단자는 상기 제4 트랜지스터의 상기 제2 단자에 연결되고 상기 제7 트랜지스터의 상기 제어 단자는 상기 제4 트랜지스터의 상기 제어 단자에 연결되는 비교기.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/076,621 US7202708B2 (en) | 2005-03-10 | 2005-03-10 | Comparator with resonant tunneling diodes |
| US11/076,621 | 2005-03-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070100926A true KR20070100926A (ko) | 2007-10-12 |
Family
ID=36637623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020077020616A KR20070100926A (ko) | 2005-03-10 | 2006-02-17 | 공명 터널링 다이오드들을 갖는 비교기 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US7202708B2 (ko) |
| EP (1) | EP1941613B1 (ko) |
| JP (1) | JP4741672B2 (ko) |
| KR (1) | KR20070100926A (ko) |
| CA (1) | CA2600411C (ko) |
| DE (1) | DE602006015501D1 (ko) |
| DK (1) | DK1941613T3 (ko) |
| NO (1) | NO340332B1 (ko) |
| TW (1) | TWI318054B (ko) |
| WO (1) | WO2007030134A1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719310B1 (ko) * | 2005-09-23 | 2007-05-17 | 한국과학기술원 | 셋/리셋 래치 회로, 시미트 트리거 회로 및 셋/리셋 래치회로를 이용한 모바일 기반의 ｄ형 플립 플롭 회로와주파수 분배기 회로 |
| US7688125B2 (en) * | 2006-12-19 | 2010-03-30 | Texas Instruments Incorporated | Latched comparator and methods for using such |
| WO2010031243A1 (en) * | 2008-09-16 | 2010-03-25 | The University Of Hong Kong | Hybrid organic/nanoparticle devices |
| US9652899B2 (en) * | 2009-04-09 | 2017-05-16 | Honeywell International Inc. | Methods, apparatus and systems for accessing vehicle operational data using an intelligent network router |
| US7969246B1 (en) * | 2010-03-12 | 2011-06-28 | Samsung Electro-Mechanics Company | Systems and methods for positive and negative feedback of cascode transistors for a power amplifier |
| US20160079945A1 (en) * | 2014-09-16 | 2016-03-17 | Texas Instruments Incorporated | Programmable impedance network in an amplifier |
| WO2018004527A1 (en) * | 2016-06-28 | 2018-01-04 | Intel Corporation | Cell for n-negative differential resistance (ndr) latch |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4147943A (en) * | 1978-02-14 | 1979-04-03 | Trw Inc. | Sensitive high speed clocked comparator |
| US4629911A (en) * | 1985-03-15 | 1986-12-16 | Tektronix, Inc. | Latching comparator |
| US5140188A (en) * | 1991-03-19 | 1992-08-18 | Hughes Aircraft Company | High speed latching comparator using devices with negative impedance |
| US5721503A (en) | 1994-10-26 | 1998-02-24 | Hughes Aircraft Company | Flash analog-to-digital converter with latching exclusive or gates |
| US6157220A (en) * | 1998-01-06 | 2000-12-05 | Texas Instruments Incorporated | High-speed differential comparator |
| US6252430B1 (en) * | 1999-08-13 | 2001-06-26 | Raytheon Company | Latching comparator utilizing resonant tunneling diodes and associated method |
| JP3506986B2 (ja) * | 2000-01-05 | 2004-03-15 | 日本電信電話株式会社 | 電圧比較回路 |
| US6597303B2 (en) * | 2001-08-16 | 2003-07-22 | Hrl Laboratories, Llc | Comparator with very fast regeneration time constant |
-
2005
- 2005-03-10 US US11/076,621 patent/US7202708B2/en active Active
-
2006
- 2006-02-17 KR KR1020077020616A patent/KR20070100926A/ko active Search and Examination
- 2006-02-17 DK DK06735426.6T patent/DK1941613T3/da active
- 2006-02-17 WO PCT/US2006/005764 patent/WO2007030134A1/en active Application Filing
- 2006-02-17 DE DE602006015501T patent/DE602006015501D1/de active Active
- 2006-02-17 EP EP06735426A patent/EP1941613B1/en not_active Expired - Fee Related
- 2006-02-17 CA CA2600411A patent/CA2600411C/en active Active
- 2006-02-17 JP JP2008529001A patent/JP4741672B2/ja active Active
- 2006-03-10 TW TW095108363A patent/TWI318054B/zh not_active IP Right Cessation
-
2007
- 2007-10-08 NO NO20075081A patent/NO340332B1/no not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| NO20075081L (no) | 2007-10-08 |
| JP2008537457A (ja) | 2008-09-11 |
| CA2600411A1 (en) | 2007-03-15 |
| JP4741672B2 (ja) | 2011-08-03 |
| NO340332B1 (no) | 2017-04-03 |
| WO2007030134A1 (en) | 2007-03-15 |
| DE602006015501D1 (de) | 2010-08-26 |
| US20060202720A1 (en) | 2006-09-14 |
| TW200703907A (en) | 2007-01-16 |
| EP1941613B1 (en) | 2010-07-14 |
| CA2600411C (en) | 2012-01-03 |
| DK1941613T3 (da) | 2010-10-04 |
| US7202708B2 (en) | 2007-04-10 |
| EP1941613A1 (en) | 2008-07-09 |
| TWI318054B (en) | 2009-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1941613B1 (en) | Comparator with resonant tunneling diodes | |
| US6597303B2 (en) | Comparator with very fast regeneration time constant | |
| US4121120A (en) | Clock driven voltage comparator employing master-slave configuration | |
| US4835420A (en) | Method and apparatus for signal level conversion with clamped capacitive bootstrap | |
| JPH0257733B2 (ko) | ||
| US3694668A (en) | Track and hold system | |
| JPS58502176A (ja) | ラツチ可能高速設定ｄ−ａ変換器ビツトスイツチ | |
| US20060132168A1 (en) | Tunneling diode logic IC using CML-type input driving circuit configuration and monostable bistable transition logic element (MOBILE) | |
| JP2858270B2 (ja) | Ｅｃｌ／ｃｍｌ擬似レール回路、カットオフドライバ回路及びラッチ回路 | |
| JP2852972B2 (ja) | 差動出力端を有するｔｔｌからｅｃｌ／ｃｍｌへの変換回路 | |
| US6252430B1 (en) | Latching comparator utilizing resonant tunneling diodes and associated method | |
| US8378727B2 (en) | Bistable CML circuit | |
| US3003069A (en) | Signal translating apparatus | |
| US3789241A (en) | Electronic pulse amplifier circuits | |
| JPS5915210B2 (ja) | ラツチ回路 | |
| US5828237A (en) | Emitter coupled logic (ECL) gate and method of forming same | |
| US6208277B1 (en) | High speed analog to digital conversion circuitry using quantum mechanical tunneling structures | |
| JP3137680B2 (ja) | ラッチ回路 | |
| JPS6151447B2 (ko) | ||
| US6870389B2 (en) | Differential circuit with current overshoot suppression | |
| KR102656901B1 (ko) | 음 전압 기반 게이트 구동회로 | |
| JP3806051B2 (ja) | フリップフロップ回路 | |
| KR930000482B1 (ko) | 고속 저전력 전류-제어 논리 시스템 | |
| CA1252522A (en) | Switching circuit having low speed/power product | |
| JPH042009B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J801 | Dismissal of trial |
Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100218 Effective date: 20100514 |