JP4741672B2 - 共鳴トンネルダイオードを有するコンパレータ - Google Patents
共鳴トンネルダイオードを有するコンパレータ Download PDFInfo
- Publication number
- JP4741672B2 JP4741672B2 JP2008529001A JP2008529001A JP4741672B2 JP 4741672 B2 JP4741672 B2 JP 4741672B2 JP 2008529001 A JP2008529001 A JP 2008529001A JP 2008529001 A JP2008529001 A JP 2008529001A JP 4741672 B2 JP4741672 B2 JP 4741672B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- comparator
- resistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005641 tunneling Effects 0.000 title claims description 31
- 230000008929 regeneration Effects 0.000 claims description 17
- 238000011069 regeneration method Methods 0.000 claims description 17
- 230000005669 field effect Effects 0.000 claims description 13
- 230000001172 regenerating effect Effects 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 5
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/313—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductor devices with two electrodes, one or two potential barriers, and exhibiting a negative resistance characteristic
- H03K3/315—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductor devices with two electrodes, one or two potential barriers, and exhibiting a negative resistance characteristic the devices being tunnel diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【技術分野】
【０００１】
本発明は、コンパレータ回路に関する。より詳しくは、本発明は、ＲＣ時定数を最小とするとともに高速に再生を行なうための共鳴トンネルダイオードを有する高速アナログ電圧コンパレータに関する。
【背景技術】
【０００２】
クロックトラッチコンパレータを実現する一般的な先行技術においては、クロック信号によって、コンパレータをサンプルモードとラッチモードとの間で切り替えることである。サンプルモードでは、コンパレータは、比較的低い増幅率を有し、出力は信号入力に追従する。このコンパレータがラッチモードへと切り替えられるとき、正のフィードバックが有効とされて、任意の小さな信号が再生され、ラッチが最大の出力振幅へと駆動される。これにより、信号が後段の論理によって正確に決定される。
【０００３】
図１および図２は、Albert E. Cosand (米国特許第6,597,303号明細書)によって提案された、再生のためにトランジスタと抵抗を用いるコンパレータ回路を示している。より高速に再生を行なうことが望ましいのだが、図１および図２のコンパレータ回路の再生時間は、抵抗（抵抗および寄生抵抗を含むＲ）とトランジスタの寄生容量（Ｃ）とによって決定されるＲＣ時定数によって制限される。単位が秒のＲＣ時定数の値は、単位がオームの回路抵抗と単位がファラドの回路容量によって、数学的にｔ＝ＲＣによって表現されるものと等しい。
【先行技術文献】
【特許文献】
【特許文献１】
米国特許第6,100,723号明細書
【特許文献２】
米国特許第6,597,303号明細書
【０００４】
アナログ電圧コンパレータは、クロス接続された再生ラッチ回路の抵抗と直列な共鳴トンネルダイオードを有する。共鳴トンネルダイオードは、負の抵抗を有し、この負の抵抗は、事実上、ＲＣ回路遅延の抵抗成分を、幾らか打ち消す。
【０００５】
一実施形態では、クロス接続された再生ラッチ回路は、第１、第２トンネルダイオード／抵抗ペアを含んでいる。このクロス接続された再生ラッチ回路は、第１、第２バイポーラトランジスタを含んでいる。（ａ）この第１バイポーラトランジスタのコレクタおよび第２バイポーラトランジスタのベースは、第１トンネルダイオード／抵抗ペアと接続されている。（ｂ）第２バイポーラトランジスタのコレクタおよび第１バイポーラトランジスタのベースは、第２トンネルダイオード／抵抗ペアのベースと接続されている。（ｃ）第１バイポーラトランジスタのエミッタは、第２バイポーラトランジスタのエミッタと接続されている。
【０００６】
別の実施形態では、バイポーラトランジスタは、ｎチャネル金属酸化物電界効果型（ＮＭＯＳ−ＦＥＴ）トランジスタによって置換されている。
【発明を実施するための最良の形態】
【０００７】
図１および図２は、米国特許第6,597,303号明細書の従来技術のコンパレータ回路を示している。
【０００８】
図１の従来技術のコンパレータにおいて、基本再生ループ、すなわちラッチ回路は、クロス接続されたトランジスタＱ１０１、Ｑ１０２、および抵抗Ｒ１０１、Ｒ１０２を含んでいる。
【０００９】
サンプルモードの間、入力信号ＩＮ、ＩＮＸは、トランジスタＱ１０３、Ｑ１０４のベースにそれぞれ入力される。出力信号ＯＵＴ、ＯＵＴＸは、コレクタＱ１０３、Ｑ１０４からそれぞれ取り出される。Ｑ１０３、Ｑ１０４のベースでの入力電圧の差は、抵抗Ｒ１０１、Ｒ１０２へと繋がってサンプルモードからラッチモードへの移行の際のラッチ回路の初期入力電圧となる。サンプルモードの間、電流源Ｉｓ１０１からの電流はスイッチトランジスタＱ１０５および縮退（degenerate）抵抗Ｒ１０５、Ｒ１０６を通り、入力から出力への電圧増幅が得られる。サンプルモードからラッチ（再生）モードへの移行は、クロック入力ＣＬＫ、ＣＬＫＸが切り替えられたときに起こり、電流の流れをラッチイネーブルトランジスタＱ１０６を通ってクロス接続されたトランジスタＱ１０１、Ｑ１０２へと変えて、これにより正のフィードバック（再生）が可能となる。
【００１０】
従来技術の図２のコンパレータでは、基本再生ループ、すなわちラッチ回路は、クロス接続されたトランジスタＱ２０１、Ｑ２０２、抵抗Ｒ２０１、Ｒ２０２を含んでいる。
【００１１】
サンプルモードの間、入力信号ＩＮ、ＩＮＸは、トランジスタＱ２０３、Ｑ２０４のベースにそれぞれ入力される。出力信号ＯＵＴ、ＯＵＴＸは、コレクタＱ２０３、Ｑ２０４からそれぞれ取り出される。Ｑ２０３、Ｑ２０４のベースでの入力電圧の差は、抵抗Ｒ２０１、Ｒ２０２へと繋がってサンプルモードからラッチモードへの移行の際のラッチ回路の初期入力電圧となる。サンプルモードの間、電流源Ｉｓ２０１からの電流はスイッチトランジスタＱ２０５および縮退抵抗Ｒ２０５、Ｒ２０６を通り、入力から出力への電圧増幅が得られる。サンプルモードからラッチ（再生）モードへの移行は、クロック入力ＣＬＫ、ＣＬＫＸが切り替えられたときに起こり、電流の流れをラッチイネーブルトランジスタＱ２０６を通ってクロス接続されたトランジスタＱ２０１、Ｑ２０２へと変えて、これにより正のフィードバック（再生）が可能となる。
【００１２】
図１および図２のコンパレータ回路において、正のフィードバックが有効になっているときの再生レートは、クロス接続されたトランジスタ（Ｑ１０１とＱ１０２、またはＱ２０１とＱ２０２）のコレクタ端子間の電圧差の比率により決定される。この比率は、引き下げ用電流源（Ｉｓ１０１またはＩｓ２０１）およびクロス接続されたトランジスタ（Ｑ１０１とＱ１０２、またはＱ２０１とＱ２０２）を駆動するための引き上げ用抵抗（Ｒ１０１とＲ１０２、またはＲ２０１とＲ２０２）により制限されるバイアス電流と、Ｑ１０３およびＱ１０４またはＱ２０３およびＱ２０４のコレクタ端子での総容量と、を含む要素によって決定される。
【００１３】
したがって、再生速度は、事実上、抵抗Ｒ１０１およびＲ１０２、またはＲ２０１およびＲ２０２と、クロス接続されたトランジスタ（Ｑ１０１とＱ１０２、またはＱ２０１とＱ２０２）の寄生容量と、による実効的なＲＣ時定数によって制限される。
【００１４】
図３は、本明細書の一実施形態に係る、共鳴トンネルダイオードを有するコンパレータを示している。
【００１５】
再生ループ、すなわちクロス接続された再生ラッチは、バイポーラ接合トランジスタ（ＢＪＴ）Ｑ３０１、Ｑ３０２と、抵抗Ｒ３０１、Ｒ３０２に直列に挿入された共鳴トンネルダイオードＲＴＤ３０１、ＲＴＤ３０２と、を含んでいる。第１共鳴トンネルダイオードＲＴＤ３０１のアノードは、抵抗Ｒ３０１の一端と接続されている。第２共鳴トンネルダイオードＲＴＤ３０２のアノードは、抵抗Ｒ３０２の一端と接続されている。
【００１６】
入力信号ＩＮ、ＩＮＸは、トランジスタＱ３０３、Ｑ３０４のベースにそれぞれ入力されている。出力信号ＯＵＴ、ＯＵＴＸは、Ｑ３０３、Ｑ３０４のコレクタからそれぞれ取り出される。バイアス電圧源ＶＳ３０１は、Ｑ３０１のベースおよび第２共鳴トンネルダイオードＲＴＤ３０２のカソードと接続されている。同様に、バイアス電圧源ＶＳ３０２は、Ｑ３０２のベースおよび第１共鳴トンネルダイオードＲＴＤ３０１のカソードと接続されている。電圧源ＶＳ３０１、ＶＳ３０２は、クロス接続された再生ラッチトランジスタＱ３０１、Ｑ３０２にバイアスを与える。
【００１７】
サンプルモードの間、Ｑ３０３、Ｑ３０４のベースの入力電圧の差は、抵抗Ｒ３０１、Ｒ３０２へと繋がってクロス接続されたラッチトランジスタＱ３０１、Ｑ３０２の初期電圧となる。電流源Ｉｓ３０１からの電流はスイッチトランジスタＱ３０５と、抵抗Ｒ３０５、Ｒ３０６とを、通って回路電圧を適切なレベルに維持する。サンプルモードからラッチ（再生）モードへの移行は、クロックＣＬＫ、ＣＬＫＸが切り替わったときに起こり、電流の流れをラッチイネーブルトランジスタＱ３０６へ、クロス接続されたトランジスタＱ３０５、Ｑ３０６へと変えて、これにより正のフィードバックが可能となる。
【００１８】
上記したように、トンネルダイオードＲＴＤ３０１、ＲＴＤ３０２は、抵抗Ｒ３０１、Ｒ３０２と直列になっている。トンネルダイオードは、共鳴トンネリングを利用して、フォワードバイアス特性を提供する。小さなフォワードバイアス電圧が、トンネルダイオードの両端に印加されると、トンネルダイオードは電流を流し始める。フォワードバイアス電圧が増加すると、電流は、増加して、ピーク電流（Ｉｐ）と呼ばれるピーク値に達する。フォワードバイアス電圧がもう少し増加すると、電流は、バレー（谷）電流（Ｉｖ）と呼ばれる低い点に達するまで減少する。フォワードバイアス電圧がさらに増加すると、電流は再び増加を始めて、このときは別の「バレー」へと減少しない。トンネルダイオードをＩｐ、Ｉｖへと駆動するのに必要なフォワード電圧は、ピーク電圧（Ｖｐ）、バレー電圧（Ｖｖ）として、それぞれ知られている。印加電圧が増加している間に電流が減少する領域（水平軸においてＶｐとＶｖとの間）は、負抵抗領域として知られている。ＲＴＤ３０１、ＲＴＤ３０２の負抵抗は、抵抗Ｒ３０１、Ｒ３０２のＲを事実上減少させることによって再生時定数ＲＣを減少させ、これによって図１および図２中のコンパレータよりも高速に再生を行なえる。
【００１９】
図３のコンパレータは、デルタシグマアナログデジタルコンバータ（ＡＤＣ）に適用することができる。デルタシグマＡＤＣは、フィードバックループ内に設けられて信号帯域外の量子化雑音を除去するためのアナログループフィルタを伴った低解像度ＡＤＣ（通常はコンパレータ）を用いている。１ビットＡＤＣ（コンパレータ）は超線形特性を有するので、このタイプのＡＤＣは、信号帯域において非常に高い線形性および解像度を達成できる。通常、デルタシグマＡＤＣのサンプリングレートは１ビットＡＤＣ（コンパレータ）の速度によって制限される。インジウムリンへテロ接合バイポーラトランジスタ（ＩｎＰ ＨＢＴ）技術を用いて実現された図３のＲＴＤコンパレータを用いると、４０ＧＨｚのサンプリングレートを実現できる。
【００２０】
このコンパレータは、連続近似およびフラッシュコンバータを含む他のタイプの高速ＡＤＣにも適用できる。
【００２１】
図４は、他の実施形態に係る、共鳴トンネルダイオードを有し、コンパレータの各側用の分離サンプルモードスイッチトランジスタＱ４０５、Ｑ４０７を有するコンパレータを示している。
【００２２】
再生ループ、すなわちクロス接続された再生ラッチは、トランジスタＱ４０１、Ｑ４０２、および抵抗４０１、４０２に直列に挿入された共鳴トンネルダイオードＲＴＤ４０１、ＲＴＤ４０２を含んでいる。第１共鳴トンネルダイオードＲＴＤ４０１のアノードは、抵抗Ｒ４０１の一端と接続されている。第２共鳴トンネルダイオードＲＴＤ４０２のアノードは、抵抗Ｒ４０２の一端と接続されている。
【００２３】
入力信号ＩＮ、ＩＮＸは、トランジスタＱ４０３、Ｑ４０４のベースに、それぞれ入力されている。出力信号ＯＵＴ、ＯＵＴＸは、Ｑ４０３、Ｑ４０４のコレクタから、それぞれ取り出される。バイアス電圧源ＶＳ４０１は、Ｑ４０１のベースおよび第２共鳴トンネルダイオードＲＴＤ４０２のカソードと接続されている。同様に、バイアス電圧源ＶＳ４０２は、Ｑ４０２のベースおよび第１共鳴トンネルダイオードＲＴＤ４０１のカソードと接続されている。電圧源ＶＳ４０１、ＶＳ４０２は、クロス接続された再生ラッチトランジスタＱ４０１、Ｑ４０２をバイアスする。
【００２４】
サンプルモードの間、Ｑ４０３、Ｑ４０４のベースでの入力電圧の差は、抵抗Ｒ４０１、Ｒ４０２と繋がって、クロス接続された再生ラッチトランジスタＱ４０１、４０２の初期電圧となる。電流源Ｉｓ４０１からの電流は、スイッチトランジスタＱ４０５、Ｑ４０７を通ってＱ４０３、Ｑ４０４に至り、エミッタフォロワとして振舞う。サンプルモードからラッチ（再生）モードへの移行は、クロック入力ＣＬＫ、ＣＬＫＸが切り替わったときに起こり、電流の流れラッチイネーブルトランジスタＱ４０６を通ってクロス接続されたトランジスタＱ４０１、Ｑ４０２へと変えて、これにより正のフィードバックが可能となる。
【００２５】
図４の実施形態は、ラッチトランジスタでの初期電圧の差がより大きいという点で、図３の実施形態よりも有利である。図４の実施形態によって、このコンパレータは、より高速の再生レートを有し、より高速な反応を行なう。
【００２６】
図５は、アナログコンパレータの別の実施形態を示している。第１共鳴トンネルダイオードＲＴＤ５０１のカソードは、抵抗Ｒ５０１の一端と接続されている。第２共鳴トンネルダイオードＲＴＤ５０２のカソードは、抵抗Ｒ５０２の第１端と接続されている。抵抗Ｒ５０５は、Ｑ５０３のエミッタと接続されている。抵抗Ｒ５０６は、Ｑ５０４のエミッタと接続されている。抵抗Ｒ５０５、Ｒ５０６は、Ｑ５０３、Ｑ５０４のエミッタをサンプルモードスイッチＱ５０５と接続する。
【００２７】
サンプルモードにおいて、電流源Ｉｓ５０１からの電流は、トランジスタＱ５０５を通るように誘導され、抵抗Ｒ５０５、Ｒ５０６によって、それぞれＱ５０３、Ｑ５０４のエミッタに向けて分流される。Ｑ５０３、Ｑ５０４のベースでの入力電圧の差は、ラッチトランジスタＱ５０１、Ｑ５０２のコレクタへと接続される。
【００２８】
ラッチモードにおいて、電流源Ｉｓ５０１からの電流は、トランジスタＱ５０６を通って、クロス接続されたラッチトランジスタＱ５０１、Ｑ５０２へと誘導される。ラッチトランジスタＱ５０１、Ｑ５０２は、信号を決定する。そして、ラッチトランジスタＱ５０１、Ｑ５０２からの情報は、ここではカスコードアンプとして動作するＱ５０３、Ｑ５０４によって増幅され、出力負荷Ｒ５０３、Ｒ５０４、および出力端子ＯＵＴ、ＯＵＴＸへと流れる。
【００２９】
図６は、（図３のＲＴＤ３０２のような）ＲＴＤダイオードのＩＶ曲線を示している。曲線（Ｉ）は、理想の曲線である。曲線（ＩＩ）は、測定された曲線である。ＲＴＤダイオードは、０．３Ｖ乃至０．７Ｖの間で負の抵抗を示す。図３乃至図５、図７、図９のコンパレータは、この領域における負の抵抗を用いて、関連する時定数を減少させる。
【００３０】
図７は、コンパレータの別の実施形態を示している。図７において、入力信号ＩＮ、ＩＮＸの間の差は、サンプルモードの間、差動ペアＱ７０５、Ｑ７０６によって増幅され、トランジスタＱ７０３、Ｑ７０４を介してラッチトランジスタＱ７０１、Ｑ７０２と接続されている。
【００３１】
ラッチ回路は、クロス接続されたラッチトランジスタＱ７０１、Ｑ７０２を含み、Ｑ７０１、Ｑ７０２が飽和することを回避するためのエミッタフォロワバイアストランジスタＱ７１１、Ｑ７１２を有している。また、サンプルモード電流誘導トランジスタＱ７０７、Ｑ７１３およびラッチモード電流誘導トランジスタＱ７０８も含まれている。
【００３２】
ＣＬＫ、ＣＬＫＸ間の電圧の差は、「クロック電圧」である。クロック電圧は、コンパレータが入力ＩＮ、ＩＮＸでの電圧差をセンスするのか（サンプルモード）、正のフィードバックを有効にしてコンパレータが出力において最大の論理値の振幅を再生するのか（ラッチモード）、を制御する。
【００３３】
クロック電圧がハイのとき、図７のコンパレータは、サンプルモードにある。電流源Ｉ２からの電流は、トランジスタＱ７０９を通って入力差動ペアＱ７０５、Ｑ７０６へと誘導される。電流源Ｉ１からの電流は、サンプルモード電流誘導トランジスタＱ７０７、Ｑ７１３を通ってＱ７０３、Ｑ７０４へと誘導される。
【００３４】
電流源Ｉ３は、エミッタフォロワＱ７１１をバイアスするために用いられる。電流源Ｉ４は、エミッタフォロワＱ７１２をバイアスするために用いられる。サンプルモードでは、ＩＮ、ＩＮＸ間の入力電圧は、差動増幅器Ｑ７０５−Ｑ７０６＋Ｒ７０７−Ｒ７０８によって増幅され、増幅された信号は、Ｑ７０３、Ｑ７４０のベースに印加される。増幅された、Ｑ７０３、Ｑ７０４のベースでの信号電圧の差は、これらのトランジスタのエミッタで近い形で複製される。この増幅された信号は、そして、ラッチトランジスタＱ７０１、Ｑ７０２のコレクタに現れる。
【００３５】
クロック電圧がローに切り替えられると、図７のコンパレータは、ラッチ状態（すなわち再生モード）にあり、電流源Ｉ２、Ｉ１からの電流は、トランジスタＱ７０８、Ｑ７１０を通ってＱ７０１、Ｑ７０２のエミッタに共通のノードへと誘導される。これによって、クロス接続された再生ラッチトランジスタＱ７０１、Ｑ７０２が動作してＱ７０１、Ｑ７０２のコレクタ間の電圧差が、ほぼ全ての電流がトランジスタＱ７０１、Ｑ７０２の一方を介してカスコードトランジスタＱ７０３、Ｑ７０４へ、そしてＯＵＴ、ＯＵＴＸでの出力負荷へと流れる状態になるまで、再生を伴って増幅される。
【００３６】
図７のコンパレータの再生レートは、トランジスタＱ７０１、Ｑ７０２、Ｑ７１１、Ｑ７１２の寄生容量からなる実効的なＲＣ時定数と、抵抗Ｒ７０１、Ｒ７０２の抵抗によって制限される。しかしながら、ＲＴＤダイオードＲＴＤ７０１、ＲＴＤ７０２が、抵抗Ｒ７０１、Ｒ７０２と直列になっているので、これらの負抵抗がＲ７０１、Ｒ７０２の実効的ＲＣ時定数を減少させ、より速い再生時間へとつながる。
【００３７】
図７の実施形態においては、入力信号は、クロック信号がローのときＱ７０３、Ｑ７０４のベースから分離されるので、入力電圧の変化は、ラッチの状態を邪魔しない。各ＶＥＥは、クロス接続された再生ラッチに対して負の電源を供給する。
【００３８】
図８は、本明細書のコンパレータの別の実施形態を示している。図８の回路は、図３乃至図５の回路と、バイポーラトランジスタに代えて電界効果型トランジスタを用いていることを除いて同じ機能を実行する。図８において、再生ループ、すなわちクロス接続された再生ラッチは、トランジスタＭ１、Ｍ２、および共鳴トンネルダイオードＲＴＤ８０１、ＲＴＤ８０２を具備する。入力信号ＩＮ、ＩＮＸは、トランジスタＭ３、Ｍ４のゲートにそれぞれ入力される。出力信号ＯＵＴ、ＯＵＴＸは、Ｍ３、Ｍ４のドレインから、それぞれ取り出される。電圧源ＶＳ８０１はＭ１のゲートおよびＲＴＤ８０２と接続される。電圧源ＶＳ８０２はＭ２のゲートおよびＲＴＤ８０１と接続される。電圧源ＶＳ８０１、ＶＳ８０２は、図８のクロス接続された再生ラッチをバイアスする。Ｍ３、Ｍ４のゲートでの入力電圧の差は、トンネルダイオードＲＴＤ８０１、ＲＴＤ８０２に繋がって、ラッチモードへの移行の際のクロス接続された再生ラッチの初期入力電圧となる。ラッチモードへの移行の際、トンネルダイオードＲＴＤ８０１、ＲＴＤ８０２は、トランジスタＭ３、Ｍ４の寄生抵抗を、事実上、減少させて、弱い差動信号を高速に決定することが可能となる。トランジスタＭ５、Ｍ７は、Ｍ３、Ｍ４に電流を供給するために動作する。Ｍ３、Ｍ４は、サンプルモードでソースフォロワとして動作する。トランジスタＭ５、Ｍ７がオフすると、Ｍ６は、ラッチモード中、Ｍ１、Ｍ２のクロス接続されたラッチを有効にする。
【００３９】
各トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７は、ｎチャネル電界効果型トランジスタ（ＦＥＴ）である。ＶＤＤは、回路に対して正の電源を供給する。
【００４０】
図９は、本明細書のコンパレータの別の実施形態を示している。図９の回路は、接合電界効果型トランジスタを用いて、図３乃至図５の回路と同様の機能を実行する。図９において、再生ループ、すなわちクロス接続された再生ラッチは、トランジスタＭ９０１、Ｍ９０２、および共鳴トンネルダイオードＲＴＤ９０１、９０２を具備する。入力信号ＩＮ、ＩＮＸは、トランジスタＭ９０３、Ｍ９０４のゲートへと、それぞれ入力される。出力信号ＯＵＴ、ＯＵＴＸは、Ｍ９０３、Ｍ９０４のドレインから、それぞれ取り出される。電圧源ＶＳ９０１は、Ｍ９０１のゲートおよびＲＴＤ９０２と接続される。電圧源ＶＳ９０２は、Ｍ９０２のゲートおよびＲＴＤ９０１と接続される。電圧源ＶＳ９０１、ＶＳ９０２は、図９のクロス接続された再生ラッチをバイアスする。Ｍ９０３、Ｍ９０４のゲートでの入力電圧の差は、ダイオードＲＴＤ９０１、ＲＴＤ９０２へと繋がって、ラッチモードへの移行の際のクロス接続された再生ラッチの初期入力電圧となる。ラッチモードへの移行の際、トンネルダイオードＲＴＤ９０１、ＲＴＤ９０２は、トランジスタＭ９０３、Ｍ９０４の寄生抵抗を、事実上、減少させて、弱い差動信号を高速に決定することが可能となる。トランジスタＭ９０５、Ｍ９０７は、電流をＭ９０３、Ｍ９０４に供給する。Ｍ９０３、Ｍ９０４は、サンプルモードにおいてソースフォロワとして動作する。トランジスタＭ９０５、Ｍ９０７がオフすると、Ｍ９０６は、ラッチモードにおいてＭ９０１、Ｍ９０２のクロス接続された再生ラッチを有効にする。
【００４１】
各トランジスタＭ９０１、Ｍ９０２、Ｍ９０３、Ｍ９０４、Ｍ９０５、Ｍ９０６、Ｍ９０７は、ｎチャネル接合電界効果型トランジスタ（ＪＦＥＴ）である。ＶＤＤは、回路に正の電源を供給する。
【００４２】
本書類の目的のために、トランジスタの「制御端子」は、バイポーラトランジスタのベース、または電界効果型トランジスタのゲートを含んでいる
図３乃至図５、図７乃至図９に係る実施形態は、バイポーラ接合トランジスタ、ｎチャネル金属酸化物半導体（ＮＭＯＳ）ＦＥＴ、ｎチャネルＪＦＥＴの観点から説明された。当業者は、同等の回路が、ＰＮＰトランジスタで、インジウムリンを除くシリコン、シリコンゲルマニウム、ガリウム砒素などの半導体材料内に作製された共鳴トンネルダイオードおよびＮＰＮまたはＰＮＰバイポーラトランジスタまたはヘテロ接合バイポーラトランジスタで、何れかの極性のＦＥＴまたはＪＦＥＴで、またはこれらの装置のタイプの組み合わせで、実現し得ることを理解するであろう。同様に、同等な回路がガリウム砒素金属半導体電界効果型トランジスタ（ＭＥＳＦＥＴ）技術で実現されてもよい。
【００４３】
当業者は、間に何も接続することなく直列になっている抵抗およびトンネルダイオードを有する、図５に示すようなトポロジーにおいて、トンネルダイオードおよび抵抗は、回路機能を損なうことなく交換されてもよいことを理解するであろう。
【００４４】
上記の記載において、これらの記載の範疇から逸脱することなく、変更が行なわれてもよい。よって、上記の記載に含まれているまたは添付の図面に示されている事項は、例示的なものであって限定的な観点から解釈されるべきでないことに留意されたい。特許請求の範囲は、本明細書に記載されている包括的および具体的な特徴を全て網羅することが意図されており、文言によっては方法およびシステムの範囲の中間に位置すると言える、方法およびシステムの範囲の言及も、全て含まれることが意図されている。
【図面の簡単な説明】
【００４５】
【図１】コンパレータ回路の先行技術を示している。
【図２】コンパレータ回路の別の先行技術を示している。
【図３】一実施形態に係る、共鳴トンネルダイオードを有するコンパレータの省略された回路図を示している。
【図４】別の実施形態に係る、共鳴トンネルダイオードを有するコンパレータの省略された回路図を示している。
【図５】さらに別の実施形態に係る、共鳴トンネルダイオードを有するコンパレータの省略された回路図を示している。
【図６】共鳴トンネルダイオードの負抵抗を示す、電流対電圧のプロットである。
【図７】差動プリアンプを有する一実施形態に係る、共鳴トンネルダイオードを有するコンパレータの省略された回路図を示している。
【図８】絶縁ゲート電界効果型トランジスタを有する一実施形態に係る、共鳴トンネルダイオードを有するコンパレータの省略された回路図を示している。
【図９】接合電界効果型トランジスタを有する一実施形態に係る、共鳴トンネルダイオードを有するコンパレータの省略された回路図を示している。
【０００１】
本発明は、コンパレータ回路に関する。より詳しくは、本発明は、ＲＣ時定数を最小とするとともに高速に再生を行なうための共鳴トンネルダイオードを有する高速アナログ電圧コンパレータに関する。
【背景技術】
【０００２】
クロックトラッチコンパレータを実現する一般的な先行技術においては、クロック信号によって、コンパレータをサンプルモードとラッチモードとの間で切り替えることである。サンプルモードでは、コンパレータは、比較的低い増幅率を有し、出力は信号入力に追従する。このコンパレータがラッチモードへと切り替えられるとき、正のフィードバックが有効とされて、任意の小さな信号が再生され、ラッチが最大の出力振幅へと駆動される。これにより、信号が後段の論理によって正確に決定される。
【０００３】
図１および図２は、Albert E. Cosand (米国特許第6,597,303号明細書)によって提案された、再生のためにトランジスタと抵抗を用いるコンパレータ回路を示している。より高速に再生を行なうことが望ましいのだが、図１および図２のコンパレータ回路の再生時間は、抵抗（抵抗および寄生抵抗を含むＲ）とトランジスタの寄生容量（Ｃ）とによって決定されるＲＣ時定数によって制限される。単位が秒のＲＣ時定数の値は、単位がオームの回路抵抗と単位がファラドの回路容量によって、数学的にｔ＝ＲＣによって表現されるものと等しい。
【先行技術文献】
【特許文献】
【特許文献１】
米国特許第6,100,723号明細書
【特許文献２】
米国特許第6,597,303号明細書
【０００４】
アナログ電圧コンパレータは、クロス接続された再生ラッチ回路の抵抗と直列な共鳴トンネルダイオードを有する。共鳴トンネルダイオードは、負の抵抗を有し、この負の抵抗は、事実上、ＲＣ回路遅延の抵抗成分を、幾らか打ち消す。
【０００５】
一実施形態では、クロス接続された再生ラッチ回路は、第１、第２トンネルダイオード／抵抗ペアを含んでいる。このクロス接続された再生ラッチ回路は、第１、第２バイポーラトランジスタを含んでいる。（ａ）この第１バイポーラトランジスタのコレクタおよび第２バイポーラトランジスタのベースは、第１トンネルダイオード／抵抗ペアと接続されている。（ｂ）第２バイポーラトランジスタのコレクタおよび第１バイポーラトランジスタのベースは、第２トンネルダイオード／抵抗ペアのベースと接続されている。（ｃ）第１バイポーラトランジスタのエミッタは、第２バイポーラトランジスタのエミッタと接続されている。
【０００６】
別の実施形態では、バイポーラトランジスタは、ｎチャネル金属酸化物電界効果型（ＮＭＯＳ−ＦＥＴ）トランジスタによって置換されている。
【発明を実施するための最良の形態】
【０００７】
図１および図２は、米国特許第6,597,303号明細書の従来技術のコンパレータ回路を示している。
【０００８】
図１の従来技術のコンパレータにおいて、基本再生ループ、すなわちラッチ回路は、クロス接続されたトランジスタＱ１０１、Ｑ１０２、および抵抗Ｒ１０１、Ｒ１０２を含んでいる。
【０００９】
サンプルモードの間、入力信号ＩＮ、ＩＮＸは、トランジスタＱ１０３、Ｑ１０４のベースにそれぞれ入力される。出力信号ＯＵＴ、ＯＵＴＸは、コレクタＱ１０３、Ｑ１０４からそれぞれ取り出される。Ｑ１０３、Ｑ１０４のベースでの入力電圧の差は、抵抗Ｒ１０１、Ｒ１０２へと繋がってサンプルモードからラッチモードへの移行の際のラッチ回路の初期入力電圧となる。サンプルモードの間、電流源Ｉｓ１０１からの電流はスイッチトランジスタＱ１０５および縮退（degenerate）抵抗Ｒ１０５、Ｒ１０６を通り、入力から出力への電圧増幅が得られる。サンプルモードからラッチ（再生）モードへの移行は、クロック入力ＣＬＫ、ＣＬＫＸが切り替えられたときに起こり、電流の流れをラッチイネーブルトランジスタＱ１０６を通ってクロス接続されたトランジスタＱ１０１、Ｑ１０２へと変えて、これにより正のフィードバック（再生）が可能となる。
【００１０】
従来技術の図２のコンパレータでは、基本再生ループ、すなわちラッチ回路は、クロス接続されたトランジスタＱ２０１、Ｑ２０２、抵抗Ｒ２０１、Ｒ２０２を含んでいる。
【００１１】
サンプルモードの間、入力信号ＩＮ、ＩＮＸは、トランジスタＱ２０３、Ｑ２０４のベースにそれぞれ入力される。出力信号ＯＵＴ、ＯＵＴＸは、コレクタＱ２０３、Ｑ２０４からそれぞれ取り出される。Ｑ２０３、Ｑ２０４のベースでの入力電圧の差は、抵抗Ｒ２０１、Ｒ２０２へと繋がってサンプルモードからラッチモードへの移行の際のラッチ回路の初期入力電圧となる。サンプルモードの間、電流源Ｉｓ２０１からの電流はスイッチトランジスタＱ２０５および縮退抵抗Ｒ２０５、Ｒ２０６を通り、入力から出力への電圧増幅が得られる。サンプルモードからラッチ（再生）モードへの移行は、クロック入力ＣＬＫ、ＣＬＫＸが切り替えられたときに起こり、電流の流れをラッチイネーブルトランジスタＱ２０６を通ってクロス接続されたトランジスタＱ２０１、Ｑ２０２へと変えて、これにより正のフィードバック（再生）が可能となる。
【００１２】
図１および図２のコンパレータ回路において、正のフィードバックが有効になっているときの再生レートは、クロス接続されたトランジスタ（Ｑ１０１とＱ１０２、またはＱ２０１とＱ２０２）のコレクタ端子間の電圧差の比率により決定される。この比率は、引き下げ用電流源（Ｉｓ１０１またはＩｓ２０１）およびクロス接続されたトランジスタ（Ｑ１０１とＱ１０２、またはＱ２０１とＱ２０２）を駆動するための引き上げ用抵抗（Ｒ１０１とＲ１０２、またはＲ２０１とＲ２０２）により制限されるバイアス電流と、Ｑ１０３およびＱ１０４またはＱ２０３およびＱ２０４のコレクタ端子での総容量と、を含む要素によって決定される。
【００１３】
したがって、再生速度は、事実上、抵抗Ｒ１０１およびＲ１０２、またはＲ２０１およびＲ２０２と、クロス接続されたトランジスタ（Ｑ１０１とＱ１０２、またはＱ２０１とＱ２０２）の寄生容量と、による実効的なＲＣ時定数によって制限される。
【００１４】
図３は、本明細書の一実施形態に係る、共鳴トンネルダイオードを有するコンパレータを示している。
【００１５】
再生ループ、すなわちクロス接続された再生ラッチは、バイポーラ接合トランジスタ（ＢＪＴ）Ｑ３０１、Ｑ３０２と、抵抗Ｒ３０１、Ｒ３０２に直列に挿入された共鳴トンネルダイオードＲＴＤ３０１、ＲＴＤ３０２と、を含んでいる。第１共鳴トンネルダイオードＲＴＤ３０１のアノードは、抵抗Ｒ３０１の一端と接続されている。第２共鳴トンネルダイオードＲＴＤ３０２のアノードは、抵抗Ｒ３０２の一端と接続されている。
【００１６】
入力信号ＩＮ、ＩＮＸは、トランジスタＱ３０３、Ｑ３０４のベースにそれぞれ入力されている。出力信号ＯＵＴ、ＯＵＴＸは、Ｑ３０３、Ｑ３０４のコレクタからそれぞれ取り出される。バイアス電圧源ＶＳ３０１は、Ｑ３０１のベースおよび第２共鳴トンネルダイオードＲＴＤ３０２のカソードと接続されている。同様に、バイアス電圧源ＶＳ３０２は、Ｑ３０２のベースおよび第１共鳴トンネルダイオードＲＴＤ３０１のカソードと接続されている。電圧源ＶＳ３０１、ＶＳ３０２は、クロス接続された再生ラッチトランジスタＱ３０１、Ｑ３０２にバイアスを与える。
【００１７】
サンプルモードの間、Ｑ３０３、Ｑ３０４のベースの入力電圧の差は、抵抗Ｒ３０１、Ｒ３０２へと繋がってクロス接続されたラッチトランジスタＱ３０１、Ｑ３０２の初期電圧となる。電流源Ｉｓ３０１からの電流はスイッチトランジスタＱ３０５と、抵抗Ｒ３０５、Ｒ３０６とを、通って回路電圧を適切なレベルに維持する。サンプルモードからラッチ（再生）モードへの移行は、クロックＣＬＫ、ＣＬＫＸが切り替わったときに起こり、電流の流れをラッチイネーブルトランジスタＱ３０６へ、クロス接続されたトランジスタＱ３０５、Ｑ３０６へと変えて、これにより正のフィードバックが可能となる。
【００１８】
上記したように、トンネルダイオードＲＴＤ３０１、ＲＴＤ３０２は、抵抗Ｒ３０１、Ｒ３０２と直列になっている。トンネルダイオードは、共鳴トンネリングを利用して、フォワードバイアス特性を提供する。小さなフォワードバイアス電圧が、トンネルダイオードの両端に印加されると、トンネルダイオードは電流を流し始める。フォワードバイアス電圧が増加すると、電流は、増加して、ピーク電流（Ｉｐ）と呼ばれるピーク値に達する。フォワードバイアス電圧がもう少し増加すると、電流は、バレー（谷）電流（Ｉｖ）と呼ばれる低い点に達するまで減少する。フォワードバイアス電圧がさらに増加すると、電流は再び増加を始めて、このときは別の「バレー」へと減少しない。トンネルダイオードをＩｐ、Ｉｖへと駆動するのに必要なフォワード電圧は、ピーク電圧（Ｖｐ）、バレー電圧（Ｖｖ）として、それぞれ知られている。印加電圧が増加している間に電流が減少する領域（水平軸においてＶｐとＶｖとの間）は、負抵抗領域として知られている。ＲＴＤ３０１、ＲＴＤ３０２の負抵抗は、抵抗Ｒ３０１、Ｒ３０２のＲを事実上減少させることによって再生時定数ＲＣを減少させ、これによって図１および図２中のコンパレータよりも高速に再生を行なえる。
【００１９】
図３のコンパレータは、デルタシグマアナログデジタルコンバータ（ＡＤＣ）に適用することができる。デルタシグマＡＤＣは、フィードバックループ内に設けられて信号帯域外の量子化雑音を除去するためのアナログループフィルタを伴った低解像度ＡＤＣ（通常はコンパレータ）を用いている。１ビットＡＤＣ（コンパレータ）は超線形特性を有するので、このタイプのＡＤＣは、信号帯域において非常に高い線形性および解像度を達成できる。通常、デルタシグマＡＤＣのサンプリングレートは１ビットＡＤＣ（コンパレータ）の速度によって制限される。インジウムリンへテロ接合バイポーラトランジスタ（ＩｎＰ ＨＢＴ）技術を用いて実現された図３のＲＴＤコンパレータを用いると、４０ＧＨｚのサンプリングレートを実現できる。
【００２０】
このコンパレータは、連続近似およびフラッシュコンバータを含む他のタイプの高速ＡＤＣにも適用できる。
【００２１】
図４は、他の実施形態に係る、共鳴トンネルダイオードを有し、コンパレータの各側用の分離サンプルモードスイッチトランジスタＱ４０５、Ｑ４０７を有するコンパレータを示している。
【００２２】
再生ループ、すなわちクロス接続された再生ラッチは、トランジスタＱ４０１、Ｑ４０２、および抵抗４０１、４０２に直列に挿入された共鳴トンネルダイオードＲＴＤ４０１、ＲＴＤ４０２を含んでいる。第１共鳴トンネルダイオードＲＴＤ４０１のアノードは、抵抗Ｒ４０１の一端と接続されている。第２共鳴トンネルダイオードＲＴＤ４０２のアノードは、抵抗Ｒ４０２の一端と接続されている。
【００２３】
入力信号ＩＮ、ＩＮＸは、トランジスタＱ４０３、Ｑ４０４のベースに、それぞれ入力されている。出力信号ＯＵＴ、ＯＵＴＸは、Ｑ４０３、Ｑ４０４のコレクタから、それぞれ取り出される。バイアス電圧源ＶＳ４０１は、Ｑ４０１のベースおよび第２共鳴トンネルダイオードＲＴＤ４０２のカソードと接続されている。同様に、バイアス電圧源ＶＳ４０２は、Ｑ４０２のベースおよび第１共鳴トンネルダイオードＲＴＤ４０１のカソードと接続されている。電圧源ＶＳ４０１、ＶＳ４０２は、クロス接続された再生ラッチトランジスタＱ４０１、Ｑ４０２をバイアスする。
【００２４】
サンプルモードの間、Ｑ４０３、Ｑ４０４のベースでの入力電圧の差は、抵抗Ｒ４０１、Ｒ４０２と繋がって、クロス接続された再生ラッチトランジスタＱ４０１、４０２の初期電圧となる。電流源Ｉｓ４０１からの電流は、スイッチトランジスタＱ４０５、Ｑ４０７を通ってＱ４０３、Ｑ４０４に至り、エミッタフォロワとして振舞う。サンプルモードからラッチ（再生）モードへの移行は、クロック入力ＣＬＫ、ＣＬＫＸが切り替わったときに起こり、電流の流れラッチイネーブルトランジスタＱ４０６を通ってクロス接続されたトランジスタＱ４０１、Ｑ４０２へと変えて、これにより正のフィードバックが可能となる。
【００２５】
図４の実施形態は、ラッチトランジスタでの初期電圧の差がより大きいという点で、図３の実施形態よりも有利である。図４の実施形態によって、このコンパレータは、より高速の再生レートを有し、より高速な反応を行なう。
【００２６】
図５は、アナログコンパレータの別の実施形態を示している。第１共鳴トンネルダイオードＲＴＤ５０１のカソードは、抵抗Ｒ５０１の一端と接続されている。第２共鳴トンネルダイオードＲＴＤ５０２のカソードは、抵抗Ｒ５０２の第１端と接続されている。抵抗Ｒ５０５は、Ｑ５０３のエミッタと接続されている。抵抗Ｒ５０６は、Ｑ５０４のエミッタと接続されている。抵抗Ｒ５０５、Ｒ５０６は、Ｑ５０３、Ｑ５０４のエミッタをサンプルモードスイッチＱ５０５と接続する。
【００２７】
サンプルモードにおいて、電流源Ｉｓ５０１からの電流は、トランジスタＱ５０５を通るように誘導され、抵抗Ｒ５０５、Ｒ５０６によって、それぞれＱ５０３、Ｑ５０４のエミッタに向けて分流される。Ｑ５０３、Ｑ５０４のベースでの入力電圧の差は、ラッチトランジスタＱ５０１、Ｑ５０２のコレクタへと接続される。
【００２８】
ラッチモードにおいて、電流源Ｉｓ５０１からの電流は、トランジスタＱ５０６を通って、クロス接続されたラッチトランジスタＱ５０１、Ｑ５０２へと誘導される。ラッチトランジスタＱ５０１、Ｑ５０２は、信号を決定する。そして、ラッチトランジスタＱ５０１、Ｑ５０２からの情報は、ここではカスコードアンプとして動作するＱ５０３、Ｑ５０４によって増幅され、出力負荷Ｒ５０３、Ｒ５０４、および出力端子ＯＵＴ、ＯＵＴＸへと流れる。
【００２９】
図６は、（図３のＲＴＤ３０２のような）ＲＴＤダイオードのＩＶ曲線を示している。曲線（Ｉ）は、理想の曲線である。曲線（ＩＩ）は、測定された曲線である。ＲＴＤダイオードは、０．３Ｖ乃至０．７Ｖの間で負の抵抗を示す。図３乃至図５、図７、図９のコンパレータは、この領域における負の抵抗を用いて、関連する時定数を減少させる。
【００３０】
図７は、コンパレータの別の実施形態を示している。図７において、入力信号ＩＮ、ＩＮＸの間の差は、サンプルモードの間、差動ペアＱ７０５、Ｑ７０６によって増幅され、トランジスタＱ７０３、Ｑ７０４を介してラッチトランジスタＱ７０１、Ｑ７０２と接続されている。
【００３１】
ラッチ回路は、クロス接続されたラッチトランジスタＱ７０１、Ｑ７０２を含み、Ｑ７０１、Ｑ７０２が飽和することを回避するためのエミッタフォロワバイアストランジスタＱ７１１、Ｑ７１２を有している。また、サンプルモード電流誘導トランジスタＱ７０７、Ｑ７１３およびラッチモード電流誘導トランジスタＱ７０８も含まれている。
【００３２】
ＣＬＫ、ＣＬＫＸ間の電圧の差は、「クロック電圧」である。クロック電圧は、コンパレータが入力ＩＮ、ＩＮＸでの電圧差をセンスするのか（サンプルモード）、正のフィードバックを有効にしてコンパレータが出力において最大の論理値の振幅を再生するのか（ラッチモード）、を制御する。
【００３３】
クロック電圧がハイのとき、図７のコンパレータは、サンプルモードにある。電流源Ｉ２からの電流は、トランジスタＱ７０９を通って入力差動ペアＱ７０５、Ｑ７０６へと誘導される。電流源Ｉ１からの電流は、サンプルモード電流誘導トランジスタＱ７０７、Ｑ７１３を通ってＱ７０３、Ｑ７０４へと誘導される。
【００３４】
電流源Ｉ３は、エミッタフォロワＱ７１１をバイアスするために用いられる。電流源Ｉ４は、エミッタフォロワＱ７１２をバイアスするために用いられる。サンプルモードでは、ＩＮ、ＩＮＸ間の入力電圧は、差動増幅器Ｑ７０５−Ｑ７０６＋Ｒ７０７−Ｒ７０８によって増幅され、増幅された信号は、Ｑ７０３、Ｑ７４０のベースに印加される。増幅された、Ｑ７０３、Ｑ７０４のベースでの信号電圧の差は、これらのトランジスタのエミッタで近い形で複製される。この増幅された信号は、そして、ラッチトランジスタＱ７０１、Ｑ７０２のコレクタに現れる。
【００３５】
クロック電圧がローに切り替えられると、図７のコンパレータは、ラッチ状態（すなわち再生モード）にあり、電流源Ｉ２、Ｉ１からの電流は、トランジスタＱ７０８、Ｑ７１０を通ってＱ７０１、Ｑ７０２のエミッタに共通のノードへと誘導される。これによって、クロス接続された再生ラッチトランジスタＱ７０１、Ｑ７０２が動作してＱ７０１、Ｑ７０２のコレクタ間の電圧差が、ほぼ全ての電流がトランジスタＱ７０１、Ｑ７０２の一方を介してカスコードトランジスタＱ７０３、Ｑ７０４へ、そしてＯＵＴ、ＯＵＴＸでの出力負荷へと流れる状態になるまで、再生を伴って増幅される。
【００３６】
図７のコンパレータの再生レートは、トランジスタＱ７０１、Ｑ７０２、Ｑ７１１、Ｑ７１２の寄生容量からなる実効的なＲＣ時定数と、抵抗Ｒ７０１、Ｒ７０２の抵抗によって制限される。しかしながら、ＲＴＤダイオードＲＴＤ７０１、ＲＴＤ７０２が、抵抗Ｒ７０１、Ｒ７０２と直列になっているので、これらの負抵抗がＲ７０１、Ｒ７０２の実効的ＲＣ時定数を減少させ、より速い再生時間へとつながる。
【００３７】
図７の実施形態においては、入力信号は、クロック信号がローのときＱ７０３、Ｑ７０４のベースから分離されるので、入力電圧の変化は、ラッチの状態を邪魔しない。各ＶＥＥは、クロス接続された再生ラッチに対して負の電源を供給する。
【００３８】
図８は、本明細書のコンパレータの別の実施形態を示している。図８の回路は、図３乃至図５の回路と、バイポーラトランジスタに代えて電界効果型トランジスタを用いていることを除いて同じ機能を実行する。図８において、再生ループ、すなわちクロス接続された再生ラッチは、トランジスタＭ１、Ｍ２、および共鳴トンネルダイオードＲＴＤ８０１、ＲＴＤ８０２を具備する。入力信号ＩＮ、ＩＮＸは、トランジスタＭ３、Ｍ４のゲートにそれぞれ入力される。出力信号ＯＵＴ、ＯＵＴＸは、Ｍ３、Ｍ４のドレインから、それぞれ取り出される。電圧源ＶＳ８０１はＭ１のゲートおよびＲＴＤ８０２と接続される。電圧源ＶＳ８０２はＭ２のゲートおよびＲＴＤ８０１と接続される。電圧源ＶＳ８０１、ＶＳ８０２は、図８のクロス接続された再生ラッチをバイアスする。Ｍ３、Ｍ４のゲートでの入力電圧の差は、トンネルダイオードＲＴＤ８０１、ＲＴＤ８０２に繋がって、ラッチモードへの移行の際のクロス接続された再生ラッチの初期入力電圧となる。ラッチモードへの移行の際、トンネルダイオードＲＴＤ８０１、ＲＴＤ８０２は、トランジスタＭ３、Ｍ４の寄生抵抗を、事実上、減少させて、弱い差動信号を高速に決定することが可能となる。トランジスタＭ５、Ｍ７は、Ｍ３、Ｍ４に電流を供給するために動作する。Ｍ３、Ｍ４は、サンプルモードでソースフォロワとして動作する。トランジスタＭ５、Ｍ７がオフすると、Ｍ６は、ラッチモード中、Ｍ１、Ｍ２のクロス接続されたラッチを有効にする。
【００３９】
各トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７は、ｎチャネル電界効果型トランジスタ（ＦＥＴ）である。ＶＤＤは、回路に対して正の電源を供給する。
【００４０】
図９は、本明細書のコンパレータの別の実施形態を示している。図９の回路は、接合電界効果型トランジスタを用いて、図３乃至図５の回路と同様の機能を実行する。図９において、再生ループ、すなわちクロス接続された再生ラッチは、トランジスタＭ９０１、Ｍ９０２、および共鳴トンネルダイオードＲＴＤ９０１、９０２を具備する。入力信号ＩＮ、ＩＮＸは、トランジスタＭ９０３、Ｍ９０４のゲートへと、それぞれ入力される。出力信号ＯＵＴ、ＯＵＴＸは、Ｍ９０３、Ｍ９０４のドレインから、それぞれ取り出される。電圧源ＶＳ９０１は、Ｍ９０１のゲートおよびＲＴＤ９０２と接続される。電圧源ＶＳ９０２は、Ｍ９０２のゲートおよびＲＴＤ９０１と接続される。電圧源ＶＳ９０１、ＶＳ９０２は、図９のクロス接続された再生ラッチをバイアスする。Ｍ９０３、Ｍ９０４のゲートでの入力電圧の差は、ダイオードＲＴＤ９０１、ＲＴＤ９０２へと繋がって、ラッチモードへの移行の際のクロス接続された再生ラッチの初期入力電圧となる。ラッチモードへの移行の際、トンネルダイオードＲＴＤ９０１、ＲＴＤ９０２は、トランジスタＭ９０３、Ｍ９０４の寄生抵抗を、事実上、減少させて、弱い差動信号を高速に決定することが可能となる。トランジスタＭ９０５、Ｍ９０７は、電流をＭ９０３、Ｍ９０４に供給する。Ｍ９０３、Ｍ９０４は、サンプルモードにおいてソースフォロワとして動作する。トランジスタＭ９０５、Ｍ９０７がオフすると、Ｍ９０６は、ラッチモードにおいてＭ９０１、Ｍ９０２のクロス接続された再生ラッチを有効にする。
【００４１】
各トランジスタＭ９０１、Ｍ９０２、Ｍ９０３、Ｍ９０４、Ｍ９０５、Ｍ９０６、Ｍ９０７は、ｎチャネル接合電界効果型トランジスタ（ＪＦＥＴ）である。ＶＤＤは、回路に正の電源を供給する。
【００４２】
本書類の目的のために、トランジスタの「制御端子」は、バイポーラトランジスタのベース、または電界効果型トランジスタのゲートを含んでいる
図３乃至図５、図７乃至図９に係る実施形態は、バイポーラ接合トランジスタ、ｎチャネル金属酸化物半導体（ＮＭＯＳ）ＦＥＴ、ｎチャネルＪＦＥＴの観点から説明された。当業者は、同等の回路が、ＰＮＰトランジスタで、インジウムリンを除くシリコン、シリコンゲルマニウム、ガリウム砒素などの半導体材料内に作製された共鳴トンネルダイオードおよびＮＰＮまたはＰＮＰバイポーラトランジスタまたはヘテロ接合バイポーラトランジスタで、何れかの極性のＦＥＴまたはＪＦＥＴで、またはこれらの装置のタイプの組み合わせで、実現し得ることを理解するであろう。同様に、同等な回路がガリウム砒素金属半導体電界効果型トランジスタ（ＭＥＳＦＥＴ）技術で実現されてもよい。
【００４３】
当業者は、間に何も接続することなく直列になっている抵抗およびトンネルダイオードを有する、図５に示すようなトポロジーにおいて、トンネルダイオードおよび抵抗は、回路機能を損なうことなく交換されてもよいことを理解するであろう。
【００４４】
上記の記載において、これらの記載の範疇から逸脱することなく、変更が行なわれてもよい。よって、上記の記載に含まれているまたは添付の図面に示されている事項は、例示的なものであって限定的な観点から解釈されるべきでないことに留意されたい。特許請求の範囲は、本明細書に記載されている包括的および具体的な特徴を全て網羅することが意図されており、文言によっては方法およびシステムの範囲の中間に位置すると言える、方法およびシステムの範囲の言及も、全て含まれることが意図されている。
【図面の簡単な説明】
【００４５】
【図１】コンパレータ回路の先行技術を示している。
【図２】コンパレータ回路の別の先行技術を示している。
【図３】一実施形態に係る、共鳴トンネルダイオードを有するコンパレータの省略された回路図を示している。
【図４】別の実施形態に係る、共鳴トンネルダイオードを有するコンパレータの省略された回路図を示している。
【図５】さらに別の実施形態に係る、共鳴トンネルダイオードを有するコンパレータの省略された回路図を示している。
【図６】共鳴トンネルダイオードの負抵抗を示す、電流対電圧のプロットである。
【図７】差動プリアンプを有する一実施形態に係る、共鳴トンネルダイオードを有するコンパレータの省略された回路図を示している。
【図８】絶縁ゲート電界効果型トランジスタを有する一実施形態に係る、共鳴トンネルダイオードを有するコンパレータの省略された回路図を示している。
【図９】接合電界効果型トランジスタを有する一実施形態に係る、共鳴トンネルダイオードを有するコンパレータの省略された回路図を示している。
Claims (19)
- サンプルモードとラッチモードとを有し、第１コンパレータ入力と、第２コンパレータ入力と、出力とを有するコンパレータであって、
ラッチモードの間、前記第１コンパレータ入力と前記第２コンパレータ入力との間の差を示す差動信号を再生するためのクロス接続された再生ラッチを具備し、
前記クロス接続された再生ラッチは、
第１、第２抵抗と、
前記第１抵抗と直列に接続されて第１抵抗ダイオードペアを形成する第１共鳴トンネルダイオード、および前記第２抵抗と直列に接続されて第２抵抗ダイオードペアを形成する第２共鳴トンネルダイオードと、
第１、第２トランジスタであって、前記第１トランジスタのコレクタおよび前記第２トランジスタのベースは前記第１抵抗ダイオードペアの第１端子と接続され、前記第２トランジスタのコレクタおよび前記第１トランジスタのベースは前記第２抵抗ダイオードペアの第１端子と接続され、前記第１トランジスタのエミッタは前記第２トランジスタのエミッタと接続される、第１、第２トランジスタと、
前記第１抵抗ダイオードペアの第２端子と接続された第３トランジスタと、
前記第２抵抗ダイオードペアの第２端子と接続された第４トランジスタと、
前記コンパレータを前記サンプルモードと前記ラッチモードとの間で切り替えるための電流切り替え回路と、
を具備し、前記第３、第４トランジスタは、前記サンプルモードの間、前記差動信号を前記ラッチへと接続し、前記ラッチモードの間、ラッチ状態を前記出力に接続するためのカスコード増幅器として動作可能である、
コンパレータ。 - 前記電流切り替え回路と接続された第１電流生成器をさらに具備し、前記電流切り替え回路は、前記ラッチモードの間、電流を前記第１電流生成器から前記再生ラッチへと誘導する、請求項１のコンパレータ。
- 前記電流切り替え回路は、サンプルモードの間電流を前記第１電流生成器から前記第３、第４バイポーラトランジスタへと誘導してサンプルモードの間前記第３、第４トランジスタをバイアスする、請求項２のコンパレータ。
- 前記第３、第４トランジスタと接続され、前記ラッチモードの間第１、第２入力信号を受け取るとともに前記第１、第２入力信号を前記再生ラッチから分離する入力バッファをさらに具備する、請求項２のコンパレータ。
- 前記電流切り替え回路と接続された第２電流生成器をさらに具備し、前記電流切り替え回路は、前記ラッチモードの間、電流を前記第２電流生成器から前記再生ラッチへと誘導する、請求項２のコンパレータ。
- 前記第１、第２コンパレータ入力の差を増幅して入力差信号を形成し、サンプルモードの間前記入力差信号を前記再生ラッチに供給するように接続された差動増幅器をさらに具備する、請求項１のコンパレータ。
- 前記第１、第２トランジスタは、ヘテロ接合バイポーラトランジスタ、バイポーラトランジスタ、電界効果型トランジスタからなる群から選択される、請求項６のコンパレータ。
- 前記第１、第２トランジスタは、金属酸化物半導体電界効果型トランジスタ、接合電界効果型トランジスタ、金属半導体電界効果型トランジスタからなる群から選択される、請求項７のコンパレータ。
- それぞれが第１端子、第２端子、制御端子を有する第１、第２、第３、第４、第５、第６、第７トランジスタと、
電流源と、
直列接続されたトンネルダイオードおよび抵抗を各々が具備する第１、第２抵抗ダイオードペアと、
を具備し、
前記第１トランジスタの前記第１端子は前記第２トランジスタの前記制御端子と接続され、前記第２トランジスタの前記第１端子は前記第１トランジスタの前記制御端子と接続され、前記第２トランジスタの前記第２端子は前記第１トランジスタの前記第２端子と接続され、
前記第１抵抗ダイオードペアの第１端子は前記第１トランジスタの前記第１端子と接続され、前記第２抵抗ダイオードペアの第１端子は前記第２トランジスタの前記第１端子と接続され、
前記第１抵抗ダイオードペアの第２端子は前記第５トランジスタの前記第２端子と接続され、前記第２抵抗ダイオードペアの第２端子は前記第６トランジスタの前記第２端子と接続され、
前記電流源は前記第３トランジスタの前記第２端子と接続され、前記第３トランジスタの前記第１端子は前記第１、第２トランジスタの前記第２端子と接続され、前記電流源は前記第４トランジスタの前記第２端子および前記第７トランジスタの前記第２端子と接続され、
前記第４トランジスタの前記第１端子は、サンプルモードの間、前記第５トランジスタの前記第２端子にバイアス電流を供給するように接続される、
コンパレータ。 - 前記第７トランジスタの前記第１端子は、サンプルモードの間、前記第６トランジスタの前記第２端子にバイアス電流を供給するように接続される、請求項９のコンパレータ。
- 前記第７トランジスタの前記第１端子は前記第６トランジスタの前記第２端子にバイアス電流を供給するように接続され、前記第７トランジスタの前記第２端子は前記第４トランジスタの前記第２端子と接続され、前記第７トランジスタの前記制御端子は前記第４トランジスタの前記制御端子と接続される、請求項９のコンパレータ。
- それぞれが第１端子、第２端子、制御端子を有する第１、第２、第３、第４、第５、第６、第７トランジスタと、
電流源と、
直列なトンネルダイオードおよび抵抗を各々が具備する第１、第２抵抗ダイオードペアと、
を具備し、
前記第１トランジスタの前記第１端子は前記第２トランジスタの前記制御端子と接続され、前記第２トランジスタの前記第１端子は前記第１トランジスタの前記制御端子と接続され、前記第２トランジスタの前記第２端子は前記第１トランジスタの前記第２端子と接続され、
前記第１抵抗ダイオードペアの第１端子は前記第１トランジスタの前記第１端子と接続され、前記第２抵抗ダイオードペアの第１端子は前記第２トランジスタの前記第１端子と接続され、
前記第１抵抗ダイオードペアの第２端子は前記第５トランジスタの前記第２端子と接続され、前記第２抵抗ダイオードペアの第２端子は前記第６トランジスタの前記第２端子と接続され、
前記電流源は前記第３トランジスタの前記第２端子と接続され、前記第３トランジスタの前記第１端子は前記第１、第２トランジスタの前記第２端子と接続され、前記電流源は前記第４トランジスタの前記第２端子および前記第７トランジスタの前記第２端子と接続され、
前記第４トランジスタの前記第１端子は、前記第５トランジスタの前記第２端子にバイアス電流を供給するように接続され、
前記第７トランジスタの前記第１端子は、前記第６トランジスタの前記第２端子にバイアス電流を供給するように接続される、
コンパレータ。 - それぞれが第１端子、第２端子、制御端子を有する第１、第２、第３、第４、第５、第６トランジスタと、
電流源と、
第１、第２トンネルダイオードと、
を具備し、
前記第１トランジスタの前記第１端子は前記第２トランジスタの前記制御端子と接続され、前記第２トランジスタの前記第１端子は前記第１トランジスタの前記制御端子と接続され、前記第２トランジスタの前記第２端子は前記第１トランジスタの前記第２端子と接続され、
前記第１トンネルダイオードの第１端子は前記第１トランジスタの前記第１端子と接続され、前記第２トンネルダイオードの第１端子は前記第２トランジスタの前記第１端子と接続され、
前記第１トンネルダイオードの第２端子は前記第５トランジスタの前記第２端子と接続され、前記第２トンネルダイオードの第２端子は前記第６トランジスタの前記第２端子と接続され、
前記電流源は前記第３トランジスタの前記第２端子と接続され、前記第３トランジスタの前記第１端子は前記第１、第２トランジスタの前記第２端子と接続され、前記電流源は前記第４トランジスタの前記第２端子と接続され、
前記第４トランジスタの前記第１端子は、前記第５トランジスタの前記第２端子にバイアス電流を供給するために接続される、
コンパレータ。 - 第７トランジスタをさらに具備し、
前記第７トランジスタの第１端子は、前記第６トランジスタの前記第２端子にバイアス電流を供給するように接続され
前記第７トランジスタの第２端子は、前記電流源に接続される、
請求項１３のコンパレータ。 - 前記第４トランジスタの前記第１端子は、前記第５トランジスタの前記第２端子に抵抗を介してバイアス電流を供給するために接続され、
前記第４トランジスタの前記第１端子は、前記第６トランジスタの前記第２端子に抵抗を介してバイアス電流を供給するために接続される、
請求項１３のコンパレータ。 - 前記第１トンネルダイオードの前記第１端子は、前記第１トランジスタの前記第１端子に抵抗を介して接続され、
前記第２トンネルダイオードの前記第１端子は、前記第２トランジスタの前記第１端子に抵抗を介して接続される、
請求項１３のコンパレータ。 - 前記第１トンネルダイオードの前記第２端子は、前記第５トランジスタの前記第２端子に抵抗を介して接続され、
前記第２トンネルダイオードの前記第２端子は、前記第６トランジスタの前記第２端子に抵抗を介して接続される、
請求項１３のコンパレータ。 - 前記コンパレータは、インジウムリンへテロ接合バイポーラトランジスタを用いて作製される、請求項１３のコンパレータ。
- 前記コンパレータは、シリコンバイポーラトランジスタを用いて作製される、請求項１３のコンパレータ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/076,621 | 2005-03-10 | ||
| US11/076,621 US7202708B2 (en) | 2005-03-10 | 2005-03-10 | Comparator with resonant tunneling diodes |
| PCT/US2006/005764 WO2007030134A1 (en) | 2005-03-10 | 2006-02-17 | Comparator with resonant tunneling diodes |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008537457A JP2008537457A (ja) | 2008-09-11 |
| JP2008537457A5 JP2008537457A5 (ja) | 2010-06-03 |
| JP4741672B2 true JP4741672B2 (ja) | 2011-08-03 |
Family
ID=36637623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008529001A Active JP4741672B2 (ja) | 2005-03-10 | 2006-02-17 | 共鳴トンネルダイオードを有するコンパレータ |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US7202708B2 (ja) |
| EP (1) | EP1941613B1 (ja) |
| JP (1) | JP4741672B2 (ja) |
| KR (1) | KR20070100926A (ja) |
| CA (1) | CA2600411C (ja) |
| DE (1) | DE602006015501D1 (ja) |
| DK (1) | DK1941613T3 (ja) |
| NO (1) | NO340332B1 (ja) |
| TW (1) | TWI318054B (ja) |
| WO (1) | WO2007030134A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719310B1 (ko) * | 2005-09-23 | 2007-05-17 | 한국과학기술원 | 셋/리셋 래치 회로, 시미트 트리거 회로 및 셋/리셋 래치회로를 이용한 모바일 기반의 ｄ형 플립 플롭 회로와주파수 분배기 회로 |
| US7688125B2 (en) * | 2006-12-19 | 2010-03-30 | Texas Instruments Incorporated | Latched comparator and methods for using such |
| WO2010031243A1 (en) * | 2008-09-16 | 2010-03-25 | The University Of Hong Kong | Hybrid organic/nanoparticle devices |
| US9652899B2 (en) * | 2009-04-09 | 2017-05-16 | Honeywell International Inc. | Methods, apparatus and systems for accessing vehicle operational data using an intelligent network router |
| US7969246B1 (en) * | 2010-03-12 | 2011-06-28 | Samsung Electro-Mechanics Company | Systems and methods for positive and negative feedback of cascode transistors for a power amplifier |
| US20160079945A1 (en) * | 2014-09-16 | 2016-03-17 | Texas Instruments Incorporated | Programmable impedance network in an amplifier |
| WO2018004527A1 (en) * | 2016-06-28 | 2018-01-04 | Intel Corporation | Cell for n-negative differential resistance (ndr) latch |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61269513A (ja) * | 1985-03-15 | 1986-11-28 | トライクイント セミコンダクタ インコ−ポレイテツド | ラツチング比較器 |
| US5140188A (en) * | 1991-03-19 | 1992-08-18 | Hughes Aircraft Company | High speed latching comparator using devices with negative impedance |
| US5889487A (en) * | 1994-10-26 | 1999-03-30 | Hughes Electronics Corporation | Flash analog-to-digital converter with latching exclusive or gates |
| US6252430B1 (en) * | 1999-08-13 | 2001-06-26 | Raytheon Company | Latching comparator utilizing resonant tunneling diodes and associated method |
| JP2001196901A (ja) * | 2000-01-05 | 2001-07-19 | Nippon Telegr & Teleph Corp <Ntt> | 電圧比較回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4147943A (en) * | 1978-02-14 | 1979-04-03 | Trw Inc. | Sensitive high speed clocked comparator |
| US6157220A (en) * | 1998-01-06 | 2000-12-05 | Texas Instruments Incorporated | High-speed differential comparator |
| US6597303B2 (en) * | 2001-08-16 | 2003-07-22 | Hrl Laboratories, Llc | Comparator with very fast regeneration time constant |
-
2005
- 2005-03-10 US US11/076,621 patent/US7202708B2/en active Active
-
2006
- 2006-02-17 WO PCT/US2006/005764 patent/WO2007030134A1/en active Application Filing
- 2006-02-17 EP EP06735426A patent/EP1941613B1/en not_active Not-in-force
- 2006-02-17 DK DK06735426.6T patent/DK1941613T3/da active
- 2006-02-17 CA CA2600411A patent/CA2600411C/en active Active
- 2006-02-17 JP JP2008529001A patent/JP4741672B2/ja active Active
- 2006-02-17 DE DE602006015501T patent/DE602006015501D1/de active Active
- 2006-02-17 KR KR1020077020616A patent/KR20070100926A/ko active Search and Examination
- 2006-03-10 TW TW095108363A patent/TWI318054B/zh not_active IP Right Cessation
-
2007
- 2007-10-08 NO NO20075081A patent/NO340332B1/no not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61269513A (ja) * | 1985-03-15 | 1986-11-28 | トライクイント セミコンダクタ インコ−ポレイテツド | ラツチング比較器 |
| US5140188A (en) * | 1991-03-19 | 1992-08-18 | Hughes Aircraft Company | High speed latching comparator using devices with negative impedance |
| US5889487A (en) * | 1994-10-26 | 1999-03-30 | Hughes Electronics Corporation | Flash analog-to-digital converter with latching exclusive or gates |
| US6252430B1 (en) * | 1999-08-13 | 2001-06-26 | Raytheon Company | Latching comparator utilizing resonant tunneling diodes and associated method |
| JP2001196901A (ja) * | 2000-01-05 | 2001-07-19 | Nippon Telegr & Teleph Corp <Ntt> | 電圧比較回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070100926A (ko) | 2007-10-12 |
| US20060202720A1 (en) | 2006-09-14 |
| US7202708B2 (en) | 2007-04-10 |
| TW200703907A (en) | 2007-01-16 |
| WO2007030134A1 (en) | 2007-03-15 |
| DK1941613T3 (da) | 2010-10-04 |
| DE602006015501D1 (de) | 2010-08-26 |
| NO20075081L (no) | 2007-10-08 |
| EP1941613A1 (en) | 2008-07-09 |
| JP2008537457A (ja) | 2008-09-11 |
| CA2600411A1 (en) | 2007-03-15 |
| NO340332B1 (no) | 2017-04-03 |
| CA2600411C (en) | 2012-01-03 |
| EP1941613B1 (en) | 2010-07-14 |
| TWI318054B (en) | 2009-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4741672B2 (ja) | 共鳴トンネルダイオードを有するコンパレータ | |
| US7408414B2 (en) | Distributed class G type amplifier switching method | |
| US4904953A (en) | Differential amplifier with common-mode bias feedback | |
| US5304869A (en) | BiCMOS digital amplifier | |
| US6597303B2 (en) | Comparator with very fast regeneration time constant | |
| US4814642A (en) | Switched impedance comparator | |
| GB2139838A (en) | Improvements in or relating to latching circuits | |
| JPH0257733B2 (ja) | ||
| JP2008537457A5 (ja) | ||
| US4990799A (en) | Low-hysteresis regenerative comparator | |
| US6252430B1 (en) | Latching comparator utilizing resonant tunneling diodes and associated method | |
| US7804337B2 (en) | Method and apparatus of SFDR enhancement | |
| US8378727B2 (en) | Bistable CML circuit | |
| US6208277B1 (en) | High speed analog to digital conversion circuitry using quantum mechanical tunneling structures | |
| US8305114B2 (en) | Track-and-hold circuit with low distortion | |
| US5828237A (en) | Emitter coupled logic (ECL) gate and method of forming same | |
| KR20170039067A (ko) | 저-레이턴시 고-이득 슬라이서 | |
| CN107835000A (zh) | 一种用于脉冲码型发生器的输出电路 | |
| JPS6151447B2 (ja) | ||
| US6870389B2 (en) | Differential circuit with current overshoot suppression | |
| JPH0563573A (ja) | 多重選択可能前置増幅段付電子式コンパレータと該コンパレータの動作方法 | |
| Chibashi et al. | A fully-differential resonant-tunneling circuit | |
| CN115549684A (zh) | 模拟域控制多工作模式的电流舵数模转换器及其设计方法 | |
| JP3551760B2 (ja) | ディジタル信号発生装置 | |
| KR20060012690A (ko) | 정전류달링톤회로를 사용한 증폭회로 및 이 회로가 내장된반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081216 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081216 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110506 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4741672 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |