JP2008537457A - 共鳴トンネルダイオードを有するコンパレータ - Google Patents
共鳴トンネルダイオードを有するコンパレータ Download PDFInfo
- Publication number
- JP2008537457A JP2008537457A JP2008529001A JP2008529001A JP2008537457A JP 2008537457 A JP2008537457 A JP 2008537457A JP 2008529001 A JP2008529001 A JP 2008529001A JP 2008529001 A JP2008529001 A JP 2008529001A JP 2008537457 A JP2008537457 A JP 2008537457A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- comparator
- latch
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/313—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductor devices with two electrodes, one or two potential-jump barriers, and exhibiting a negative resistance characteristic
- H03K3/315—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductor devices with two electrodes, one or two potential-jump barriers, and exhibiting a negative resistance characteristic the devices being tunnel diodes
Abstract
【選択図】 図3
Description
図3乃至図5、図7乃至図9に係る実施形態は、バイポーラ接合トランジスタ、nチャネル金属酸化物半導体(NMOS)FET、nチャネルJFETの観点から説明された。当業者は、同等の回路が、PNPトランジスタで、インジウムリンを除くシリコン、シリコンゲルマニウム、ガリウム砒素などの半導体材料内に作製された共鳴トンネルダイオードおよびNPNまたはPNPバイポーラトランジスタまたはヘテロ接合バイポーラトランジスタで、何れかの極性のFETまたはJFETで、またはこれらの装置のタイプの組み合わせで、実現し得ることを理解するであろう。同様に、同等な回路がガリウム砒素金属半導体電界効果型トランジスタ(MESFET)技術で実現されてもよい。
Claims (10)
- 第1トランジスタ(Q301)および第2トランジスタ(Q302)と、
第1抵抗(R301)と直列で、第1抵抗ダイオードペアを形成する第1共鳴トンネルダイオード(RTD301)と、
第2抵抗(R302)と直列で、第2抵抗ダイオードペアを形成する第2共鳴トンネルダイオード(RTD302)と、
を具備し、
前記第1、第2トランジスタは、ラッチとしてクロス接続されており、
前記第1抵抗ダイオードペアは、前記第1トランジスタ(Q301)に対する負荷として接続されており、
前記第2抵抗ダイオードペアは、前記第2トランジスタ(Q302)に対する負荷として接続されている、
アナログ電圧コンパレータ。 - 第3(Q303)、第4(Q304)トランジスタをさらに具備し、
前記第3トランジスタ(R303)は、フォロワとして接続されて、サンプリングモード中、信号を前記第1トランジスタ(Q301)へと通し、ラッチモード中、カスコード増幅器として信号を出力に接続し、
前記第4トランジスタ(Q304)は、フォロワとして接続されて、サンプリングモード中、第2信号を前記第3トランジスタ(Q303)へと通し、ラッチモード中、カスコード増幅器として信号を出力に接続する、
請求項1のコンパレータ。 - サンプルモードとラッチモードとを有し、第1コンパレータ入力と、第2コンパレータ入力と、第1コンパレータ出力と、第2コンパレータ出力とを有するコンパレータであって、
ラッチモードの間、前記第1コンパレータ入力と前記第2コンパレータ入力との間の差を示す差動信号を再生するためのクロス接続された再生ラッチを具備し、
前記クロス接続された再生ラッチは、
第1(R301.R401、R501)、第2(R302、R402、R502)抵抗と、
前記第1抵抗と直列に接続されて第1抵抗ダイオードペアを形成する第1共鳴トンネルダイオード(RTD301、RTD401、RTD501)、および前記第2抵抗と直列に接続されて第2抵抗ダイオードペアを形成する第2共鳴トンネルダイオード(RTD302、RTD402、RTD502)と、
第1(Q301、Q401、Q501)、第2(Q302、Q402、Q502)トランジスタであって、前記第1トランジスタのコレクタおよび前記第2トランジスタのベースは前記第1抵抗ダイオードペアの第1端子と接続され、前記第2トランジスタのコレクタおよび前記第1トランジスタのベースは前記第2抵抗ダイオードペアの第1端子と接続され、前記第1トランジスタのエミッタは前記第2トランジスタのエミッタと接続される、第1、第2トランジスタと、
前記第1抵抗ダイオードペアの第2端子と接続された第3トランジスタ(Q303、Q403、Q503)と、
前記第2抵抗ダイオードペアの第2端子と接続された第4トランジスタ(Q304、Q404、Q504)と、
前記コンパレータを前記サンプルモードと前記ラッチモードとの間で切り替えるための電流切り替え回路(Q305、Q306)と、
を具備し、前記第3、第4トランジスタは、前記サンプルモードの間、前記差動信号を前記ラッチへと接続し、前記ラッチモードの間、ラッチ状態を前記出力に接続するためのカスコード増幅器として動作可能である、
コンパレータ。 - 前記第1抵抗ダイオードペアの端子は前記第3トランジスタ(Q303、Q403、Q503)と接続され、前記第2抵抗ダイオードペアの端子は前記第4トランジスタと接続されている、請求項3のコンパレータ。
- 前記電流切り替え回路(Q305、Q306)と接続された第1電流生成器(Is301)をさらに具備し、前記電流切り替え回路は、前記ラッチモードの間、電流を前記第1電流生成器から前記再生ラッチへと誘導する、請求項3のコンパレータ。
- 前記電流切り替え回路は、サンプルモードの間、電流を前記第1電流生成器から前記第3、第4バイポーラトランジスタへと誘導して前記第3、第4トランジスタをバイアスする、請求項5のコンパレータ。
- 前記第3、第4トランジスタと接続され、前記ラッチモードの間に前記第1、第2入力信号を受け取るとともに前記第1、第2入力信号を前記再生ラッチから分離する入力バッファをさらに具備する、請求項5のコンパレータ。
- それぞれが第1端子、第2端子、制御端子を有する第1(Q401)、第2(Q402)、第3(Q403)、第4(Q404)、第5(Q405)、第6(Q406)、第7トランジスタ(Q407)と、
電流源(Is401)と、
直列なトンネルダイオードおよび抵抗を各々が具備する第1、第2抵抗ダイオードペアと、
を具備し、
前記第1トランジスタの前記第1端子は前記第2トランジスタの前記制御端子と接続され、前記第2トランジスタの前記第1端子は前記第1トランジスタの前記制御端子と接続され、前記第2トランジスタの前記第2端子は前記第1トランジスタの前記第2端子と接続され、
前記第1抵抗ダイオードペアの第1端子は前記第1トランジスタの前記第1端子と接続され、前記第2抵抗ダイオードペアの第1端子は前記第2トランジスタの前記第1端子と接続され、
前記第1抵抗ダイオードペアの第2端子は前記第5トランジスタの前記第2端子と接続され、前記第2抵抗ダイオードペアの第2端子は前記第6トランジスタの前記第2端子と接続され、
前記電流源は前記第3トランジスタの前記第2端子と接続され、前記第3トランジスタの前記第1端子は前記第1、第2トランジスタの前記第2端子と接続され、前記電流源は前記第4トランジスタの前記第2端子および前記第7トランジスタの前記第2端子と接続され、
前記第4トランジスタの前記第1端子は、サンプルモードの間、前記第5トランジスタの前記第2端子にバイアス電流を供給するために接続される、
コンパレータ。 - 前記第7トランジスタの前記第1端子は、サンプルモードの間、前記第6トランジスタの前記第2端子にバイアス電流を供給するために接続されて、請求項8のコンパレータ。
- 前記第7トランジスタの前記第1端子は前記第6トランジスタの前記第2端子にバイアス電流を供給するために接続され、前記第7トランジスタの前記第2端子は前記第4トランジスタの前記第2端子と接続され、前記第7トランジスタの前記制御端子は前記第4トランジスタの前記制御端子と接続される、請求項8のコンパレータ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/076,621 | 2005-03-10 | ||
US11/076,621 US7202708B2 (en) | 2005-03-10 | 2005-03-10 | Comparator with resonant tunneling diodes |
PCT/US2006/005764 WO2007030134A1 (en) | 2005-03-10 | 2006-02-17 | Comparator with resonant tunneling diodes |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008537457A true JP2008537457A (ja) | 2008-09-11 |
JP2008537457A5 JP2008537457A5 (ja) | 2010-06-03 |
JP4741672B2 JP4741672B2 (ja) | 2011-08-03 |
Family
ID=36637623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008529001A Active JP4741672B2 (ja) | 2005-03-10 | 2006-02-17 | 共鳴トンネルダイオードを有するコンパレータ |
Country Status (10)
Country | Link |
---|---|
US (1) | US7202708B2 (ja) |
EP (1) | EP1941613B1 (ja) |
JP (1) | JP4741672B2 (ja) |
KR (1) | KR20070100926A (ja) |
CA (1) | CA2600411C (ja) |
DE (1) | DE602006015501D1 (ja) |
DK (1) | DK1941613T3 (ja) |
NO (1) | NO340332B1 (ja) |
TW (1) | TWI318054B (ja) |
WO (1) | WO2007030134A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100719310B1 (ko) * | 2005-09-23 | 2007-05-17 | 한국과학기술원 | 셋/리셋 래치 회로, 시미트 트리거 회로 및 셋/리셋 래치회로를 이용한 모바일 기반의 d형 플립 플롭 회로와주파수 분배기 회로 |
US7688125B2 (en) * | 2006-12-19 | 2010-03-30 | Texas Instruments Incorporated | Latched comparator and methods for using such |
US8384067B2 (en) * | 2008-09-16 | 2013-02-26 | The University Of Hong Kong | Hybrid organic/nanoparticle devices |
US9652899B2 (en) * | 2009-04-09 | 2017-05-16 | Honeywell International Inc. | Methods, apparatus and systems for accessing vehicle operational data using an intelligent network router |
US7969246B1 (en) * | 2010-03-12 | 2011-06-28 | Samsung Electro-Mechanics Company | Systems and methods for positive and negative feedback of cascode transistors for a power amplifier |
US20160079945A1 (en) * | 2014-09-16 | 2016-03-17 | Texas Instruments Incorporated | Programmable impedance network in an amplifier |
WO2018004527A1 (en) * | 2016-06-28 | 2018-01-04 | Intel Corporation | Cell for n-negative differential resistance (ndr) latch |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61269513A (ja) * | 1985-03-15 | 1986-11-28 | トライクイント セミコンダクタ インコ−ポレイテツド | ラツチング比較器 |
US5140188A (en) * | 1991-03-19 | 1992-08-18 | Hughes Aircraft Company | High speed latching comparator using devices with negative impedance |
US5889487A (en) * | 1994-10-26 | 1999-03-30 | Hughes Electronics Corporation | Flash analog-to-digital converter with latching exclusive or gates |
US6252430B1 (en) * | 1999-08-13 | 2001-06-26 | Raytheon Company | Latching comparator utilizing resonant tunneling diodes and associated method |
JP2001196901A (ja) * | 2000-01-05 | 2001-07-19 | Nippon Telegr & Teleph Corp <Ntt> | 電圧比較回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4147943A (en) * | 1978-02-14 | 1979-04-03 | Trw Inc. | Sensitive high speed clocked comparator |
US6157220A (en) * | 1998-01-06 | 2000-12-05 | Texas Instruments Incorporated | High-speed differential comparator |
US6597303B2 (en) * | 2001-08-16 | 2003-07-22 | Hrl Laboratories, Llc | Comparator with very fast regeneration time constant |
-
2005
- 2005-03-10 US US11/076,621 patent/US7202708B2/en active Active
-
2006
- 2006-02-17 JP JP2008529001A patent/JP4741672B2/ja active Active
- 2006-02-17 WO PCT/US2006/005764 patent/WO2007030134A1/en active Application Filing
- 2006-02-17 KR KR1020077020616A patent/KR20070100926A/ko active Search and Examination
- 2006-02-17 EP EP06735426A patent/EP1941613B1/en not_active Expired - Fee Related
- 2006-02-17 DK DK06735426.6T patent/DK1941613T3/da active
- 2006-02-17 DE DE602006015501T patent/DE602006015501D1/de active Active
- 2006-02-17 CA CA2600411A patent/CA2600411C/en active Active
- 2006-03-10 TW TW095108363A patent/TWI318054B/zh not_active IP Right Cessation
-
2007
- 2007-10-08 NO NO20075081A patent/NO340332B1/no not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61269513A (ja) * | 1985-03-15 | 1986-11-28 | トライクイント セミコンダクタ インコ−ポレイテツド | ラツチング比較器 |
US5140188A (en) * | 1991-03-19 | 1992-08-18 | Hughes Aircraft Company | High speed latching comparator using devices with negative impedance |
US5889487A (en) * | 1994-10-26 | 1999-03-30 | Hughes Electronics Corporation | Flash analog-to-digital converter with latching exclusive or gates |
US6252430B1 (en) * | 1999-08-13 | 2001-06-26 | Raytheon Company | Latching comparator utilizing resonant tunneling diodes and associated method |
JP2001196901A (ja) * | 2000-01-05 | 2001-07-19 | Nippon Telegr & Teleph Corp <Ntt> | 電圧比較回路 |
Also Published As
Publication number | Publication date |
---|---|
NO340332B1 (no) | 2017-04-03 |
DK1941613T3 (da) | 2010-10-04 |
US7202708B2 (en) | 2007-04-10 |
TW200703907A (en) | 2007-01-16 |
DE602006015501D1 (de) | 2010-08-26 |
JP4741672B2 (ja) | 2011-08-03 |
US20060202720A1 (en) | 2006-09-14 |
EP1941613A1 (en) | 2008-07-09 |
TWI318054B (en) | 2009-12-01 |
EP1941613B1 (en) | 2010-07-14 |
CA2600411C (en) | 2012-01-03 |
CA2600411A1 (en) | 2007-03-15 |
NO20075081L (no) | 2007-10-08 |
WO2007030134A1 (en) | 2007-03-15 |
KR20070100926A (ko) | 2007-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4741672B2 (ja) | 共鳴トンネルダイオードを有するコンパレータ | |
US7408414B2 (en) | Distributed class G type amplifier switching method | |
US6486733B2 (en) | Method and apparatus for high efficiency power amplification | |
US5304869A (en) | BiCMOS digital amplifier | |
US6597303B2 (en) | Comparator with very fast regeneration time constant | |
US4835420A (en) | Method and apparatus for signal level conversion with clamped capacitive bootstrap | |
US20090039923A1 (en) | Track-and-hold circuit with low distortion | |
US4599526A (en) | Clocked latching circuit | |
US4814642A (en) | Switched impedance comparator | |
JPH0257733B2 (ja) | ||
US4990799A (en) | Low-hysteresis regenerative comparator | |
JPS58502176A (ja) | ラツチ可能高速設定d−a変換器ビツトスイツチ | |
US7804337B2 (en) | Method and apparatus of SFDR enhancement | |
US6252430B1 (en) | Latching comparator utilizing resonant tunneling diodes and associated method | |
US8378727B2 (en) | Bistable CML circuit | |
US5903175A (en) | D-type latch circuit and device using the same | |
US5828237A (en) | Emitter coupled logic (ECL) gate and method of forming same | |
US3789241A (en) | Electronic pulse amplifier circuits | |
US8305114B2 (en) | Track-and-hold circuit with low distortion | |
JPS5915210B2 (ja) | ラツチ回路 | |
US6208277B1 (en) | High speed analog to digital conversion circuitry using quantum mechanical tunneling structures | |
KR20170039067A (ko) | 저-레이턴시 고-이득 슬라이서 | |
US5751169A (en) | Emitter coupled logic (ECL) gate which generates intermediate signals of four different voltages | |
US6870389B2 (en) | Differential circuit with current overshoot suppression | |
JPH0563573A (ja) | 多重選択可能前置増幅段付電子式コンパレータと該コンパレータの動作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110506 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4741672 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |