CN115549684A - 模拟域控制多工作模式的电流舵数模转换器及其设计方法 - Google Patents

模拟域控制多工作模式的电流舵数模转换器及其设计方法 Download PDF

Info

Publication number
CN115549684A
CN115549684A CN202211269289.8A CN202211269289A CN115549684A CN 115549684 A CN115549684 A CN 115549684A CN 202211269289 A CN202211269289 A CN 202211269289A CN 115549684 A CN115549684 A CN 115549684A
Authority
CN
China
Prior art keywords
current
differential
npn transistor
return
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211269289.8A
Other languages
English (en)
Inventor
杨卫东
臧剑栋
张世莉
刘军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Jixin Technology Co ltd
CETC 24 Research Institute
Original Assignee
Chongqing Jixin Technology Co ltd
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Jixin Technology Co ltd, CETC 24 Research Institute filed Critical Chongqing Jixin Technology Co ltd
Priority to CN202211269289.8A priority Critical patent/CN115549684A/zh
Publication of CN115549684A publication Critical patent/CN115549684A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种模拟域控制多工作模式的电流舵数模转换器及其设计方法，在电流开关模块与电流电压转换模块之间增设归零控制开关模块和混频控制开关模块两个层级的开关，通过归零控制开关模块和混频控制开关模块的调节控制，使得电流舵数模转换器具有常规模式、归零模式和混频模式这三种工作模式，并基于这三种工作模式的自由切换选择，扩展了电流舵数模转换器的的输出带宽；同时，相比于常规的对电流开关模块中每个电流开关单元的结构改进，其不需要增加每个电流开关单元中的开关管数量，只是整体增加两个控制开关模块，能有效减少开关管的数量，并减少了对应开关控制信号的数量，精简了电流舵数模转换器的结构并降低了能耗。

Description

模拟域控制多工作模式的电流舵数模转换器及其设计方法
技术领域
本发明涉及数模转换器技术领域，特别是涉及一种模拟域控制多工作模式的电流舵数模转换器及其设计方法。
背景技术
数模转换器的模拟输出信号功率受限于采样时钟频率，理论上，数模转换器的输出频谱包络为多重叶片的sin(x)/x曲线，因此，数模转换器的输出频谱在时钟频率附近具有很高的衰减。
因此，针对常规模式下，数模转换器在采样时钟频率附近范围内，很难获得足够强度的输出基波信号功率的问题，业界之前的设计(见美国专利20080224908)，是把传统电流舵数模转换器的双管差分对开关改进成了四管开关，每个开关管由一个控制信号控制，共四个控制信号。这四个控制信号来源于输入数据逻辑值与时钟信号逻辑值的某种逻辑运算，其运算的结果和目的是，无论数据变化与否，电流开关上的信号始终不停地互补变化且变化模式不随数据模式变化。根据数模转换器工作模式控制信号的不同，输入数据逻辑值与时钟信号逻辑值的逻辑运算不同，从而数模转换器可根据工作模式控制信号的不同，选择工作在常规、混频和归零三种工作模式，这样，用户可根据所需的基波频率范围，选择数模转换器不同的工作模式。
但是，四管开关的设计，带来了数模转换器开关管数量的翻倍，开关的控制信号的翻倍，数模转换器模拟输出端寄生电容的增加，芯片版图面积的增大等等，导致开关控制信号的时序设计比较紧张，从而影响数模转换器的动态性能指标。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种数模转换器的多工作模式设计技术方案，在电流舵数模转换器的电流开关模块的差分输出端上增设归零控制开关模块和混频控制开关模块，通过归零控制开关模块和混频控制开关模块的调节控制，使得电流舵数模转换器具有常规模式、归零模式和混频模式这三种工作模式，并扩展电流舵数模转换器的输出带宽。
为实现上述目的及其他相关目的，本发明提供的技术方案如下。
一种模拟域控制多工作模式的电流舵数模转换器，包括：
电流开关模块，包括多个电流开关单元，多个所述电流开关单元的差分输出端并联；
归零控制开关模块，包括电流传输支路和电流归零支路，所述电流传输支路的输入端和所述电流归零支路的输入端分别接所述电流开关模块的输出端；
混频控制开关模块，包括第一混频差分支路及第二混频差分支路，所述第一混频差分支路的输入端接所述电流传输支路的差分输出负端，所述第二混频差分支路的输入端接所述电流传输支路的差分输出正端；
电流电压转换模块，包括第一转换差分支路及第二转换差分支路，所述第一转换差分支路的输入端分别接所述第一混频差分支路的第一输出端及所述第二混频差分支路的第一输出端，所述第二转换差分支路的输入端分别接所述第一混频差分支路的第二输出端及所述第二混频差分支路的第二输出端，将传输过来的电流转换为电压并进行差分输出；
数据同步锁存模块，依次对输入数码进行锁存接收、译码、同步锁存及缓冲输出处理，得到并向各个所述电流开关单元输出电流控制信号，通过所述电流控制信号控制所述电流开关单元中的电流流向；
模式控制模块，产生并向所述数据同步锁存模块输出时钟信号，产生并向所述归零控制开关模块输出归零控制信号，产生并向所述混频控制开关模块输出混频控制信号，通过所述归零控制信号控制所述归零控制开关模块中的电流流向，通过所述混频控制信号控制所述混频控制开关模块中的电流流向；
其中，基于所述归零控制信号与所述混频控制信号的调节控制，使得所述电流舵数模转换器的工作模式包括常规模式、归零模式和混频模式。
可选地，所述电流开关单元包括第一NPN三极管、第二NPN三极管和尾电流源，所述第一NPN三极管的发射极经串接的所述尾电流源后接地，所述第一NPN三极管的基极接一个所述电流控制信号，所述第二NPN三极管的发射极接所述第一NPN三极管的发射极，所述第二NPN三极管的基极接另一个所述电流控制信号，其中，所述第一NPN三极管的集电极为所述电流开关单元的差分输出正端，所述第二NPN三极管的集电极为所述电流开关单元的差分输出负端。
可选地，所述归零控制开关模块包括第三NPN三极管、第四NPN三极管、第五NPN三极管、第六NPN三极管、第一电流源、第二电流源、第一电阻、第二电阻、第三电阻及第四电阻，所述归零控制信号包括第一归零控制信号和第二归零控制信号，所述第三NPN三极管的发射极经串接的所述第一电流源后接地，所述第三NPN三极管的发射极还接所述第一NPN三极管的集电极，所述第三NPN三极管的基极接所述第一归零控制信号，所述第三NPN三极管的集电极经串接的所述第一电阻后对外输出，所述第四NPN三极管的发射极接所述第三NPN三极管的发射极，所述第四NPN三极管的基极接所述第二归零控制信号，所述第四NPN三极管的集电极经串接的所述第二电阻后接工作电压，所述第五NPN三极管的发射极经串接的所述第二电流源后接地，所述第五NPN三极管的发射极还接所述第二NPN三极管的集电极，所述第五NPN三极管的基极接所述第二归零控制信号，所述第五NPN三极管的集电极经串接的所述第三电阻后接所述工作电压，所述第六NPN三极管的发射极接所述第五NPN三极管的发射极，所述第六NPN三极管的基极接所述第一归零控制信号，所述第六NPN三极管的集电极经串接的所述第四电阻后对外输出，其中，所述第三NPN三极管、所述第一电阻、所述第六NPN三极管及所述第四电阻构成差分结构的所述电流传输支路，所述第四NPN三极管、所述第二电阻、所述第五NPN三极管及所述第三电阻构成差分结构的所述电流归零支路，所述第三NPN三极管的发射极为所述电流传输支路的差分输入正端，所述第六NPN三极管的发射极为所述电流传输支路的差分输入负端，所述第一电阻远离所述第三NPN三极管的一端为所述电流传输支路的差分输出负端，所述第四电阻远离所述第六NPN三极管的一端为所述电流传输支路的差分输出正端，所述第四NPN三极管的发射极为所述电流归零支路的差分输入正端，所述第五NPN三极管的发射极为所述电流归零支路的差分输入负端。
可选地，所述混频控制开关模块包括第七NPN三极管、第八NPN三极管、第九NPN三极管及第十NPN三极管，所述混频控制信号包括第一混频控制信号和第二混频控制信号，所述第七NPN三极管的发射极接所述第一电阻远离所述第三NPN三极管的一端，所述第七NPN三极管的基极接所述第一混频控制信号，所述第八NPN三极管的发射极接所述第七NPN三极管的发射极，所述第八NPN三极管的基极接所述第二混频控制信号，所述第九NPN三极管的发射极接所述第四电阻远离所述第六NPN三极管的一端，所述第九NPN三极管的基极接所述第二混频控制信号，所述第十NPN三极管的发射极接所述第九NPN三极管的发射极，所述第十NPN三极管的基极接所述第一混频控制信号，其中，所述第七NPN三极管及所述第八NPN三极管构成所述第一混频差分支路，所述第七NPN三极管的发射极为所述第一混频差分支路的输入端，所述第七NPN三极管的集电极为所述第一混频差分支路的第一输出端，所述第八NPN三极管的集电极为所述第一混频差分支路的第二输出端，所述第九NPN三极管及所述第十NPN三极管构成所述第二混频差分支路，所述第九NPN三极管的发射极为所述第二混频差分支路的输入端，所述第九NPN三极管的集电极为所述第二混频差分支路的第一输出端，所述第十NPN三极管的集电极为所述第二混频差分支路的第二输出端。
可选地，所述电流电压转换模块包括第一负载电阻和第二负载电阻，所述第一负载电阻的一端分别接所述第七NPN三极管的集电极及所述第九NPN三极管的集电极，所述第一负载电阻的另一端接所述工作电压，所述第二负载电阻的一端分别接所述第八NPN三极管的集电极及所述第十NPN三极管的集电极，所述第二负载电阻的另一端接所述工作电压，其中，所述第一负载电阻构成所述第一转换差分支路，所述第一负载电阻接所述第七NPN三极管的集电极的一端为所述第一转换差分支路的输入端，所述第一负载电阻接所述第七NPN三极管的集电极的一端为所述第一转换差分支路的输出端，所述第二负载电阻构成所述第二转换差分支路，所述第二负载电阻接所述第八NPN三极管的集电极的一端为所述第二转换差分支路的输入端，所述第二负载电阻接所述第八NPN三极管的集电极的一端为所述第二转换差分支路的输出端。
可选地，所述第一NPN三极管、所述第二NPN三极管、所述第三NPN三极管、所述第四NPN三极管、所述第五NPN三极管、所述第六NPN三极管、所述第七NPN三极管、所述第八NPN三极管、所述第九NPN三极管及所述第十NPN三极管分别为异质结型NPN三极管。
可选地，所述数据同步锁存模块包括译码前数据锁存单元、译码单元、译码后同步锁存单元及数据缓冲输出单元，所述译码前数据锁存单元的数据输入端接所述输入数码，所述译码前数据锁存单元的时钟输入端接第一路所述时钟信号，所述译码前数据锁存单元对所述输入数码进行锁存接收处理，所述译码前数据锁存单元的数据输出端接所述译码单元的数据输入端，所述译码单元对所述输入数码进行译码处理，所述译码单元的数据输出端接所述译码后同步锁存单元的数据输入端，所述译码后同步锁存单元的时钟输入端分别接第二路所述时钟信号及第三路所述时钟信号，所述译码后同步锁存单元的数据输出端接所述数据缓冲输出单元的数据输入端，所述数据缓冲输出单元的数据输出端输出所述电流控制信号。
可选地，所述译码后同步锁存单元包括主从锁存器结构。
可选地，所述模式控制模块包括第一缓冲器、第二缓冲器、第三缓冲器、第四缓冲器、第五缓冲器、第一双刀双掷开关及第二双刀双掷开关，所述第一缓冲器的差分输入端接外部差分时钟信号，所述第一缓冲器的差分输出端输出第一路所述时钟信号，所述第二缓冲器的差分输入端接所述第一缓冲器的差分输出端，所述第三缓冲器的差分输入端接所述第一缓冲器的差分输出端，且所述第二缓冲器的差分输入端与所述第三缓冲器的差分输入端互为反相连接，所述第二缓冲器的差分输出端输出第二路所述时钟信号，所述第三缓冲器的差分输出端输出第三路所述时钟信号，所述第四缓冲器的差分输入端接所述第二缓冲器的差分输出端，所述第四缓冲器的差分输出端接所述第一双刀双掷开关的第二差分输入端，所述第一双刀双掷开关的第一差分输入端接第一直流差分电平信号，所述第一双刀双掷开关的差分输出端输出所述归零控制信号，所述第五缓冲器的差分输出端接所述第二双刀双掷开关的第二差分输入端，所述第二双刀双掷开关的第一差分输入端接第二直流差分电平信号，所述第二双刀双掷开关的差分输出端输出所述混频控制信号。
一种模拟域控制多工作模式的电流舵数模转换器的设计方法，在所述电流舵数模转换器的电流开关模块的差分输出端上增设归零控制开关模块和混频控制开关模块，通过所述归零控制开关模块和所述混频控制开关模块的调节控制，使得所述电流舵数模转换器具有常规模式、归零模式和混频模式这三种工作模式，并扩展所述电流舵数模转换器的输出带宽。
如上所述，本发明提供的模拟域控制多工作模式的电流舵数模转换器及其设计方法，至少具有以下有益效果：
在电流开关模块与电流电压转换模块之间增设归零控制开关模块和混频控制开关模块两个层级的开关，通过归零控制开关模块和混频控制开关模块的调节控制，使得电流舵数模转换器具有常规模式、归零模式和混频模式这三种工作模式，并基于这三种工作模式的自由切换选择，扩展了电流舵数模转换器的的输出带宽；同时，相比于常规的对电流开关模块中每个电流开关单元的结构改进，其不需要增加每个电流开关单元中的开关管数量，只是整体增加两个控制开关模块，能有效减少开关管的数量，并减少了对应开关控制信号的数量，精简了电流舵数模转换器的结构并降低了能耗。
附图说明
图1显示为现有技术中电流舵数模转换器在三种工作模式下的输出频谱包络图。
图2显示为本发明中电流舵数模转换器的电路图。
图3显示为图2中模式控制模块的电路图。
图4显示为图2中数据同步锁存模块的电路图。
图5显示为本发明中电流舵数模转换器在三种工作模式下的模拟输出时域波形图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
如前述在背景技术中所述的，发明人研究发现，数模转换器的模拟输出信号功率受限于采样时钟频率的限制，理论上，数模转换器的输出频谱包络为多重叶片的sin(x)/x曲线，如图1所示，因此，数模转换器的输出频谱在时钟频率附近具有很高的衰减。
因此，在常规模式下，数模转换器在采样时钟频率附近范围内，很难获得足够强度的输出基波信号功率的问题，业界之前的设计(见美国专利20080224908)，是把传统电流舵数模转换器的双管差分对开关改进成了四管开关，每个开关管由一个控制信号控制，共四个控制信号。这四个控制信号来源于输入数据逻辑值与时钟信号逻辑值的某种逻辑运算，其运算的结果和目的是，无论数据变化与否，电流开关上的信号始终不停地互补变化且变化模式不随数据模式变化。根据数模转换器工作模式控制信号的不同，输入数据逻辑值与时钟信号逻辑值的逻辑运算不同，从而数模转换器可根据工作模式控制信号的不同，选择工作在常规、混频和归零三种工作模式，三种模式下数模转换器的输出频谱sin(x)/x包络曲线见图1所示，这样，用户可根据所需的基波频率范围，选择数模转换器不同的工作模式。
但是，四管开关的设计，带来了数模转换器开关管数量的翻倍，开关的控制信号的翻倍，数模转换器模拟输出端寄生电容的增加，芯片版图面积的增大等等，导致开关控制信号的时序设计比较紧张，从而影响数模转换器的动态性能指标。
因此，本发明提出一种数模转换器的多工作模式设计方案：在电流舵数模转换器的电流开关模块的差分输出端上增设归零控制开关模块和混频控制开关模块，通过归零控制开关模块和混频控制开关模块的调节控制，使得电流舵数模转换器具有常规模式、归零模式和混频模式这三种工作模式，以拓展电流舵数模转转器的工作模式，并扩展电流舵数模转换器的输出带宽。
首先，如图2所示，本发明提供一种模拟域控制多工作模式的电流舵数模转换器，其包括：
电流开关模块，包括多个电流开关单元，多个电流开关单元的差分输出端并联；
归零控制开关模块，包括电流传输支路和电流归零支路，电流传输支路的输入端和电流归零支路的输入端分别接电流开关模块的输出端；
混频控制开关模块，包括第一混频差分支路及第二混频差分支路，第一混频差分支路的输入端接电流传输支路的差分输出负端，第二混频差分支路的输入端接电流传输支路的差分输出正端；
电流电压转换模块，包括第一转换差分支路及第二转换差分支路，第一转换差分支路的输入端分别接第一混频差分支路的第一输出端及第二混频差分支路的第一输出端，第二转换差分支路的输入端分别接第一混频差分支路的第二输出端及第二混频差分支路的第二输出端，将传输过来的电流转换为电压并进行差分输出；
数据同步锁存模块，依次对输入数码进行锁存接收、译码、同步锁存及缓冲输出处理，得到并向各个电流开关单元输出电流控制信号，通过电流控制信号控制电流开关单元中的电流流向；
模式控制模块，产生并向数据同步锁存模块输出时钟信号CLKN_1、CLKP_1、CLKN_2、CLKP_2、CLKN_3、CLKP_3，产生并向归零控制开关模块输出归零控制信号S1、S1N，产生并向混频控制开关模块输出混频控制信号S2、S2N，通过归零控制信号S1、S1N控制归零控制开关模块中的电流流向，通过混频控制信号S2、S2N控制混频控制开关模块中的电流流向；
其中，基于归零控制信号S1、S1N与混频控制信号S2、S2N的调节控制，使得电流舵数模转换器的工作模式包括常规模式、归零模式和混频模式。
详细地，如图2所示，电流开关模块包括n个电流开关单元，整个电流开关模块模块包括2n个输入端和2个输出端，所有电流开关单元的模拟差分输出端分别并联在节点AP和AN处，同时与归零控制开关模块的两个模拟输入端连接在一起，每个电流开关单元有2个数字信号输入端和2个模拟输出端。具体的电流开关单元的个数根据电流舵数模转换器的输入数据位数和电流舵数模转换器的分段译码具体情况来确定。其中，n为正整数。
更详细地，如图2所示，电流开关单元包括第一NPN三极管Q1、第二NPN三极管Q2和尾电流源I0，第一NPN三极管Q1的发射极经串接的尾电流源I0后接地，第一NPN三极管Q1的基极接一个电流控制信号D1P，第二NPN三极管Q2的发射极接第一NPN三极管Q1的发射极，第二NPN三极管Q2的基极接另一个电流控制信号D1N，其中，第一NPN三极管Q1的基极为一个数字信号输入端，第二NPN三极管Q2的基极为另一个数字信号输入端，二者分别连接差分互补的电流控制信号D1P/D1N，第一NPN三极管Q1的集电极为电流开关单元的差分输出正端，第二NPN三极管Q2的集电极为电流开关单元的差分输出负端。
其中，第一个电流开关单元的两个数字信号输入端接差分互补的电流控制信号D1P/D1N，以此类推，…，第n个电流开关单元的两个数字信号输入端接差分互补的电流控制信号DnP/DnN。
详细地，如图2所示，归零控制开关模块包括第三NPN三极管Q3、第四NPN三极管Q4、第五NPN三极管Q5、第六NPN三极管Q6、第一电流源I1、第二电流源I2、第一电阻R1、第二电阻R2、第三电阻R3及第四电阻R4，归零控制信号包括第一归零控制信号S1和第二归零控制信号S1N，第三NPN三极管Q3的发射极经串接的第一电流源I1后接地，第三NPN三极管Q3的发射极还接第一NPN三极管Q1的集电极，第三NPN三极管Q3的基极接第一归零控制信号S1，第三NPN三极管Q3的集电极经串接的第一电阻R1后对外输出，第四NPN三极管Q4的发射极接第三NPN三极管Q3的发射极，第四NPN三极管Q4的基极接第二归零控制信号S1N，第四NPN三极管Q4的集电极经串接的第二电阻R2后接工作电压VCC，第五NPN三极管Q5的发射极经串接的第二电流源I2后接地，第五NPN三极管Q5的发射极还接第二NPN三极管Q2的集电极，第五NPN三极管Q5的基极接第二归零控制信号S1N，第五NPN三极管Q5的集电极经串接的第三电阻R3后接工作电压VCC，第六NPN三极管Q6的发射极接第五NPN三极管Q5的发射极，第六NPN三极管Q6的基极接第一归零控制信号S1，第六NPN三极管Q6的集电极经串接的第四电阻R4后对外输。
其中，第三NPN三极管Q3、第一电阻R1、第六NPN三极管Q6及第四电阻R4构成差分结构的电流传输支路，第四NPN三极管Q4、第二电阻R2、第五NPN三极管Q5及第三电阻R3构成差分结构的电流归零支路，第三NPN三极管Q3的发射极为电流传输支路的差分输入正端，第六NPN三极管Q6的发射极为电流传输支路的差分输入负端，第一电阻R1远离第三NPN三极管Q3的一端为电流传输支路的差分输出负端，第四电阻R4远离第六NPN三极管Q6的一端为电流传输支路的差分输出正端，第四NPN三极管Q4的发射极为电流归零支路的差分输入正端，第五NPN三极管Q5的发射极为电流归零支路的差分输入负端。
详细地，如图2所示，混频控制开关模块包括第七NPN三极管Q7、第八NPN三极管Q8、第九NPN三极管Q9及第十NPN三极管Q10，混频控制信号包括第一混频控制信号S2和第二混频控制信号S2N，第七NPN三极管Q7的发射极接第一电阻R1远离第三NPN三极管Q3的一端，第七NPN三极管Q7的基极接第一混频控制信号S2，第八NPN三极管Q8的发射极接第七NPN三极管Q7的发射极，第八NPN三极管Q8的基极接第二混频控制信号S2N，第九NPN三极管Q9的发射极接第四电阻R4远离第六NPN三极管Q6的一端，第九NPN三极管Q9的基极接第二混频控制信号S2N，第十NPN三极管Q10的发射极接第九NPN三极管Q9的发射极，第十NPN三极管Q10的基极接第一混频控制信号S2，其中，第七NPN三极管Q7及第八NPN三极管Q8构成第一混频差分支路，第七NPN三极管Q7的发射极(即节点BN处)为第一混频差分支路的输入端，第七NPN三极管Q7的集电极为第一混频差分支路的第一输出端，第八NPN三极管Q8的集电极为第一混频差分支路的第二输出端，第九NPN三极管Q9及第十NPN三极管Q10构成第二混频差分支路，第九NPN三极管Q9的发射极为第二混频差分支路的输入端(即节点BP处)，第九NPN三极管Q9的集电极为第二混频差分支路的第一输出端，第十NPN三极管Q10的集电极为第二混频差分支路的第二输出端。
详细地，如图2所示，电流电压转换模块包括第一负载电阻RL1和第二负载电阻RL2，第一负载电阻RL1的一端分别接第七NPN三极管Q7的集电极及第九NPN三极管Q9的集电极，第一负载电阻RL1的另一端接工作电压VCC，第二负载电阻RL2的一端分别接第八NPN三极管Q8的集电极及第十NPN三极管Q10的集电极，第二负载电阻RL2的另一端接工作电压VCC，其中，第一负载电阻RL1构成第一转换差分支路，第一负载电阻RL1接第七NPN三极管Q7的集电极的一端为第一转换差分支路的输入端(电流输入端)，第一负载电阻RL1接第七NPN三极管Q7的集电极的一端为第一转换差分支路的输出端(电压输出端)，第二负载电阻RL2构成第二转换差分支路，第二负载电阻RL2接第八NPN三极管Q8的集电极的一端为第二转换差分支路的输入端(电流输入端)，第二负载电阻RL2接第八NPN三极管Q8的集电极的一端为第二转换差分支路的输出端(电压输出端)。
更详细地，如图2所示，第一负载电阻RL1和第二负载电阻RL2充当电流舵数模转转器的模拟输出电流到电压的转换功能，第一负载电阻RL1接第七NPN三极管Q7的集电极的一端为电流舵数模转换器的差分模拟输出负端OUTn，第二负载电阻RL2接第八NPN三极管Q8的集电极的一端为电流舵数模转换器的差分模拟输出正端OUTp，电流电压转换模块产生正比于支路电流之和的电压，其中支路具有同样的正向或负向。则电流舵数模转换器的差分输出为电流舵数模转换器的差分模拟输出负端OUTn和差分模拟输出正端OUTp之间的电压差。
其中，第一NPN三极管Q1、第二NPN三极管Q2、第三NPN三极管Q3、第四NPN三极管Q4、第五NPN三极管Q5、第六NPN三极管Q6、第七NPN三极管Q7、第八NPN三极管Q8、第九NPN三极管Q9及第十NPN三极管Q10分别为异质结型NPN三极管(或者异质结NPN型双极性晶体管)，如锗硅异质结型NPN三极管。异质结双极性晶体管(HBT)是双极性晶体管的一种，它的发射区和基区使用了不同的半导体材料，这样，发射结(即发射区和基区之间的PN结)就形成了一个异质结。异质结双极性晶体管比一般的双极性晶体管具有更好的高频信号特性和基区发射效率，可以在高达数百GHz的信号下工作。
详细地，如图3所示，在本发明的一可选实施例中，模式控制模块包括第一缓冲器BUF1、第二缓冲器BUF2、第三缓冲器BUF3、第四缓冲器BUF4、第五缓冲器BUF5、第一双刀双掷开关SW1及第二双刀双掷开关SW2，第一缓冲器BUF1的差分输入端接外部差分时钟信号CLKP/CLKN，第一缓冲器BUF1的差分输出端输出第一路时钟信号CLKP_1/CLKN_1，第二缓冲器BUF2的差分输入端接第一缓冲器BUF1的差分输出端，第三缓冲器BUF3的差分输入端接第一缓冲器BUF1的差分输出端，且第二缓冲器BUF2的差分输入端与第三缓冲器BUF3的差分输入端互为反相连接，第二缓冲器BUF2的差分输出端输出第二路时钟信号CLKP_2/CLKN_2，第三缓冲器BUF3的差分输出端输出第三路时钟信号CLKP_3/CLKN_3，第四缓冲器BUF4的差分输入端接第二缓冲器BUF2的差分输出端，第四缓冲器BUF4的差分输出端(对应差分信号CLKP_4/CLKN_4)接第一双刀双掷开关SW1的第二差分输入端，第一双刀双掷开关SW1的第一差分输入端接第一直流差分电平信号V1N/V1P，第一双刀双掷开关SW1的差分输出端输出归零控制信号S1/S1N，第五缓冲器BUF5的差分输出端(对应差分信号CLKP_5/CLKN_5)接第二双刀双掷开关SW2的第二差分输入端，第二双刀双掷开关SW2的第一差分输入端接第二直流差分电平信号V2N/V2P，第二双刀双掷开关SW2的差分输出端输出混频控制信号S2/S2N。
其中，第一双刀双掷开关SW1的控制端接控制信号MODE1，第二双刀双掷开关SW2的控制端接控制信号MODE2。
详细地，如图4所示，在本发明的一可选实施例中，数据同步锁存模块包括译码前数据锁存单元、译码单元、译码后同步锁存单元及数据缓冲输出单元，译码前数据锁存单元的数据输入端接输入数码DATA，译码前数据锁存单元的时钟输入端接第一路时钟信号CLKP_1/CLKN_1，译码前数据锁存单元对输入数码DATA进行锁存接收处理，译码前数据锁存单元的数据输出端接译码单元的数据输入端，译码单元对输入数码DATA进行译码处理，译码单元的数据输出端接译码后同步锁存单元的数据输入端，译码后同步锁存单元的时钟输入端分别接第二路时钟信号CLKP_2/CLKN_2及第三路时钟信号CLKP_3/CLKN_3，译码后同步锁存单元的数据输出端接数据缓冲输出单元的数据输入端，数据缓冲输出单元的数据输出端输出电流控制信号D1N/D1P～DnN/DnP。
更详细地，如图4所示，译码前数据锁存单元、译码后同步锁存单元及数据缓冲输出单元均包括多个并行设置的单元结构，且译码后同步锁存单元包括主从锁存器结构，主锁存器的时钟输入端接第二路时钟信号CLKP_2/CLKN_2，从锁存器的时钟输入端接第三路时钟信号CLKP_3/CLKN_3。
详细地，在本发明的一可选实施例中，制造工艺为标准的0.13μm SiGe BiCMOS工艺，工作电压VCC为5V，第一层级的电流开关模块的电流控制信号D1N/D1P～DnN/的逻辑高为2.15V～2.05V，逻辑低为1.85V～1.75V；第二层级的归零控制开关模块的归零控制信号S1/S1N的逻辑高为3.95V～4.05V，逻辑低为3.65V～3.75V；第三层级的混频控制开关模块的混频控制信号S2/S2N的逻辑高为4.85V～4.95V，逻辑低为4.55V～4.65V；三层模块中的开关均采用HBT晶体管，其中，电流开关模块中的开关管Q1和Q2选用的HBT管的发射区面积为0.10μm2～0.15μm2；归零控制开关模块中的开关管Q3、Q4、Q5和Q6选用的HBT管的发射区面积为0.80μm2～0.90μm2；混频控制开关模块中的开关管Q7、Q8、Q9和Q10选用的HBT管的发射区面积为0.80μm2～0.90μm2；第二层级的归零控制开关模块中电阻R1、R2、R3和R4均为正温系数的Salicided多晶电阻，电阻方块值7ohm/square，电阻R1、R2、R3和R4取值为50Ω；负载电阻RL1和RL2均为负温系数unsalicided多晶电阻，电阻方块值250ohm/square，负载电阻RL1和RL取值为50Ω；译码前数据锁存单元、译码单元、译码后同步锁存单元及数据缓冲输出单元均为CML逻辑设计，信号通道均采用HBT晶体管；双刀双掷开关SW1和SW2均为常规的CMOS开关。
更详细地，如图2-图5所示，本发明中模拟域控制多工作模式的电流舵数模转换器的工作原理如下：
为了实现可以工作在多种模式下，本发明采用图2所示的架构设计，包含电流开关模块、归零控制开关模块、混频控制开关模块三层级联叠加的开关单元和电流电压转换模块；
第一层级的电流开关模块的控制信号来自数据同步锁存模块的输出数字信号，数据同步锁存模块的作用是把输入数据DATA经译码前锁存接收，译码(把分段电流舵数模转换器的高位段数据，从二进制码译码成温度计码，低位段数据则经过相应的缓冲延迟)，具体根据分段电流舵数模转换器的分段情况来确定。然后，把译码后的数据通过主从式同步锁存，最后经缓冲输出提供给电流开关模块的控制信号，控制电流开关管的电流流向。其中，数据同步锁存模块的三对差分时钟信号都来自模式控制模块的三对差分输出时钟信号，这样其相位关系可确保接收的输入数据DATA能够正确锁存、译码、再锁存、从而控制电流开关模块中的电流流向。
第二层级的归零控制开关模块使电流从差分开关支路最终流向电流电压转换模块，或相反地转移此电流至工作电压Vcc。电流流动的使能操作和电流的转移由模式控制模块输出的归零控制信号S1/S1N控制，第一归零控制信号S1和第二归零控制信号S1N差分互补，第一归零控制信号S1控制归零控制开关模块的晶体管Q3和Q6，第二归零控制信号S1N控制归零控制开关模块的晶体管Q4和Q5，电流的流动由高电平的第一归零控制信号S1使能，使得晶体管Q3和Q6导通，同时，低电平的第二归零控制信号S1N关断晶体管Q4和Q5，转移电流则由高电平的第二归零控制信号S1N控制，低电平的第一归零控制信号S1关断晶体管Q3和Q6，高电平的第二归零控制信号S1N使得晶体管Q4和Q5导通。
针对第三层级的混频控制开关模块，当通过归零控制开关模块的电流没有被第二层级的归零控制开关模块转移到工作电压Vcc时，电流通过混频控制开关模块时，第三层级的混频控制开关模块用以时钟周期交替地切换晶体管Q3支路的电流，在时钟上半周期内，使其直接流向差分模拟输出负端OUTn，而在时钟下半周期内，使其交叉流向差分模拟输出正端OUTp，同时，以时钟周期交替地切换晶体管Q6支路的电流，在时钟上半周期内，使其交叉流向差分模拟输出负端OUTn，而在时钟下半周期内，使其直接流向差分模拟输出负端OUTp。通过电流电压转换模块中的两个负载电阻RL1/RL2，实现两个负载电阻之间的电压差OUT为时钟频率调制的电压信号，此调制是对称的，因为，由于交叉连接，此输出提供的模拟电压的电平交替地表示二进制字及其补码。
因此，本发明提供的电流舵数模转换器一共具有三种工作模式，三种模式的工作原理具体如下：
1)、当控制信号MODE1＝0，MODE2＝0时，图3中模式控制模块的第一双刀双掷开关SW1的输出连接第一直流差分电平信号V1P/V1N，第二双刀双掷开关SW2的输出连接第二直流差分电平信号V2P/V2N，此时，图2中第二层级的归零控制开关模块输入的第一归零控制信号S1＝1，第二归零控制信号S1N＝0，晶体管Q3和Q6导通，晶体管Q4和Q5关断，因此，归零控制开关模块始终使能电流的流动。同样，图2中的第三层级的混频控制开关模块输入的第一混频控制信号S2＝1，第二混频控制信号S2N＝0，晶体管Q7和Q10导通，晶体管Q8和Q9关断，因此，混频控制开关模块同样始终使能电流的流动。在此工作模式下，第二层级的归零控制开关模块和第三层级的混频控制开关模块都处于始终使能电流的流动，不改变电流流动方向，其作用为两级级联的电流共基放大级，由于共基放大器具有输入阻抗低、输出阻抗高、电流放大的优势，从而使得电流舵数模转换器的模拟输出信号带宽更宽，此种模式称为常规模式。
2)、当控制信号MODE1＝1，MODE2＝0时，图3中模式控制模块中的第一双刀双掷开关SW1的输出连接差分时钟信号CLKP_4/CLKN_4，第二双刀双掷开关SW2的输出连接第二直流差分电平信号V2P/V2N，此时，图2中第二层级的归零控制开关模块的输入控制信号为模式控制模块提供两个互补的差分控制信号CLKP_4/CLKN_4，电流的流动由高电平的CLKP_4使能，使得晶体管Q3和Q6导通，同时，低电平CLKN_4关断晶体管Q4和Q5。转移电流则由高电平的CLKN_4控制，低电平CLKP_4关断晶体管Q3和Q6，高电平的CLKN_4使得晶体管Q4和Q5导通，控制信号CLKP_4/CLKN_4是周期性的，其以电流舵数模转换器的时钟频率为周期，图3中模式控制模块确保了在数据同步锁存电路输出数据的逻辑电平稳定时，控制信号CLKP_4/CLKN_4才使能输送到电流电压转换模块的电流。而此时第三层级的混频控制开关模块输入的第一混频控制信号S2＝1，第二混频控制信号S2N＝0，晶体管Q7和Q10导通，晶体管Q8和Q9关断，因此，混频控制开关模块同样始终使能电流的流动，其作用为一级电流共基放大级，同样由于共基放大器具有输入阻抗低、输出阻抗高、电流放大的优势，仍然从而使得电流舵数模转换器的模拟输出信号带宽更宽，在此模式下，由于归零开关受CLKP_4/CLKN_4控制信号的作用，使得电流舵数模转换器的模拟输出电流在上半个周期内被转移至工作电压Vcc处，而下半个周期内被切换送至电流电压转换模块，如此周期性循环，此种模式称为归零模式。当电流舵数模转换器工作在归零模式下时，电流舵数模转换器可以工作在第二奈奎斯特区，同时可以通过消除过渡边缘的噪声来扩展动态和线性度。
3)、当控制信号MODE1＝0，MODE2＝1时，图3中模式控制模块中的第一双刀双掷开关SW1的输出连接第一直流差分电平信号V1P/V1N，第二双刀双掷开关SW2的输出连接差分时钟信号CLKP_5/CLKN_5，此时，图2中第二层级的归零控制开关模块输入的第一归零控制信号S1＝1，第二归零控制信号S1N＝0，晶体管Q3和Q6导通，晶体管Q4和Q5关断，因此，归零控制开关模块始终使能电流的流动。同时，以电流舵数模转换器的时钟频率为周期的，两个互补的差分信号CLKP_5/CLKN_5控制第三层级的归零控制开关模块中的混频开关交替地切换晶体管Q3和晶体管Q6两条差分支路的电流，在CLKP_5高电平的半个周期内，晶体管Q3的电流被直接流向差分模拟输出负端OUTn，在CLKP_5低电平的半个周期内，晶体管Q3的电流被切换交叉流向差分模拟输出正端OUTp，最终送至电流电压转换模块；同样，在CLKN_5高电平的半个周期内，晶体管Q6的电流被直接流向差分模拟输出正端OUTp，在CLKN_5低电平的半个周期内，晶体管Q6的电流被切换交叉流向差分模拟输出负端OUTn，最终送至电流电压转换模块，如此周期性循环，此种模式称为混频模式。当电流舵数模转换器工作在混频模式下，由于其sin(x)/x滚降随着频率的衰减发生在比归零模式更高的频率上，因此，可针对工作在第二奈奎斯特区下半区域或第三奈奎斯特区的性能进行优化，还能够工作在第四奈奎斯特区的前半部区域，混频模式最适合在高输出频率下工作。
因此，针对不同系统对电流舵数模转换器的工作频带和基波功率的要求，本发明在常规第一层级的电流开关模块之上，级联叠加归零控制开关模块及混频控制开关模块一共两层控制开关，第二层的归零控制信号S1/S1N控制电流舵数模转换器的归零模式，第三层的混频控制信号S2/S2N控制电流舵数模转换器的混频模式，这样，归零模式和混频模式扩展了电流舵数模转换器的输出频谱sin(x)/x包络滚降，从而扩展了电流舵数模转换器的模拟输出带宽，图5显示了本发明在三种工作模式下的模拟输出时域波形图。
其次，基于上述模拟域控制多工作模式的电流舵数模转换器的设计思路，本发明还提供一种模拟域控制多工作模式的电流舵数模转换器的设计方法，在电流舵数模转换器的电流开关模块的差分输出端上增设归零控制开关模块和混频控制开关模块，通过归零控制开关模块和混频控制开关模块的调节控制，使得电流舵数模转换器具有常规模式、归零模式和混频模式这三种工作模式，并扩展电流舵数模转换器的输出带宽。
综上所述，在本发明提供的模拟域控制多工作模式的电流舵数模转换器及电流舵数模转换器的设计方法中，在电流开关模块与电流电压转换模块之间增设归零控制开关模块和混频控制开关模块两个层级的开关，通过归零控制开关模块和混频控制开关模块的调节控制，使得电流舵数模转换器具有常规模式、归零模式和混频模式这三种工作模式，并基于这三种工作模式的自由切换选择，扩展了电流舵数模转换器的的输出带宽；同时，相比于常规的对电流开关模块中每个电流开关单元的结构改进，其不需要增加每个电流开关单元中的开关管数量，只是整体增加两个控制开关模块，能有效减少开关管的数量，并减少了对应开关控制信号的数量，精简了电流舵数模转换器的结构并降低了能耗。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种模拟域控制多工作模式的电流舵数模转换器，其特征在于，包括：
电流开关模块，包括多个电流开关单元，多个所述电流开关单元的差分输出端并联；
归零控制开关模块，包括电流传输支路和电流归零支路，所述电流传输支路的输入端和所述电流归零支路的输入端分别接所述电流开关模块的输出端；
混频控制开关模块，包括第一混频差分支路及第二混频差分支路，所述第一混频差分支路的输入端接所述电流传输支路的差分输出负端，所述第二混频差分支路的输入端接所述电流传输支路的差分输出正端；
电流电压转换模块，包括第一转换差分支路及第二转换差分支路，所述第一转换差分支路的输入端分别接所述第一混频差分支路的第一输出端及所述第二混频差分支路的第一输出端，所述第二转换差分支路的输入端分别接所述第一混频差分支路的第二输出端及所述第二混频差分支路的第二输出端，将传输过来的电流转换为电压并进行差分输出；
数据同步锁存模块，依次对输入数码进行锁存接收、译码、同步锁存及缓冲输出处理，得到并向各个所述电流开关单元输出电流控制信号，通过所述电流控制信号控制所述电流开关单元中的电流流向；
模式控制模块，产生并向所述数据同步锁存模块输出时钟信号，产生并向所述归零控制开关模块输出归零控制信号，产生并向所述混频控制开关模块输出混频控制信号，通过所述归零控制信号控制所述归零控制开关模块中的电流流向，通过所述混频控制信号控制所述混频控制开关模块中的电流流向；
其中，基于所述归零控制信号与所述混频控制信号的调节控制，使得所述电流舵数模转换器的工作模式包括常规模式、归零模式和混频模式。
2.根据权利要求1所述的模拟域控制多工作模式的电流舵数模转换器，其特征在于，所述电流开关单元包括第一NPN三极管、第二NPN三极管和尾电流源，所述第一NPN三极管的发射极经串接的所述尾电流源后接地，所述第一NPN三极管的基极接一个所述电流控制信号，所述第二NPN三极管的发射极接所述第一NPN三极管的发射极，所述第二NPN三极管的基极接另一个所述电流控制信号，其中，所述第一NPN三极管的集电极为所述电流开关单元的差分输出正端，所述第二NPN三极管的集电极为所述电流开关单元的差分输出负端。
3.根据权利要求2所述的模拟域控制多工作模式的电流舵数模转换器，其特征在于，所述归零控制开关模块包括第三NPN三极管、第四NPN三极管、第五NPN三极管、第六NPN三极管、第一电流源、第二电流源、第一电阻、第二电阻、第三电阻及第四电阻，所述归零控制信号包括第一归零控制信号和第二归零控制信号，所述第三NPN三极管的发射极经串接的所述第一电流源后接地，所述第三NPN三极管的发射极还接所述第一NPN三极管的集电极，所述第三NPN三极管的基极接所述第一归零控制信号，所述第三NPN三极管的集电极经串接的所述第一电阻后对外输出，所述第四NPN三极管的发射极接所述第三NPN三极管的发射极，所述第四NPN三极管的基极接所述第二归零控制信号，所述第四NPN三极管的集电极经串接的所述第二电阻后接工作电压，所述第五NPN三极管的发射极经串接的所述第二电流源后接地，所述第五NPN三极管的发射极还接所述第二NPN三极管的集电极，所述第五NPN三极管的基极接所述第二归零控制信号，所述第五NPN三极管的集电极经串接的所述第三电阻后接所述工作电压，所述第六NPN三极管的发射极接所述第五NPN三极管的发射极，所述第六NPN三极管的基极接所述第一归零控制信号，所述第六NPN三极管的集电极经串接的所述第四电阻后对外输出，其中，所述第三NPN三极管、所述第一电阻、所述第六NPN三极管及所述第四电阻构成差分结构的所述电流传输支路，所述第四NPN三极管、所述第二电阻、所述第五NPN三极管及所述第三电阻构成差分结构的所述电流归零支路，所述第三NPN三极管的发射极为所述电流传输支路的差分输入正端，所述第六NPN三极管的发射极为所述电流传输支路的差分输入负端，所述第一电阻远离所述第三NPN三极管的一端为所述电流传输支路的差分输出负端，所述第四电阻远离所述第六NPN三极管的一端为所述电流传输支路的差分输出正端，所述第四NPN三极管的发射极为所述电流归零支路的差分输入正端，所述第五NPN三极管的发射极为所述电流归零支路的差分输入负端。
4.根据权利要求3所述的模拟域控制多工作模式的电流舵数模转换器，其特征在于，所述混频控制开关模块包括第七NPN三极管、第八NPN三极管、第九NPN三极管及第十NPN三极管，所述混频控制信号包括第一混频控制信号和第二混频控制信号，所述第七NPN三极管的发射极接所述第一电阻远离所述第三NPN三极管的一端，所述第七NPN三极管的基极接所述第一混频控制信号，所述第八NPN三极管的发射极接所述第七NPN三极管的发射极，所述第八NPN三极管的基极接所述第二混频控制信号，所述第九NPN三极管的发射极接所述第四电阻远离所述第六NPN三极管的一端，所述第九NPN三极管的基极接所述第二混频控制信号，所述第十NPN三极管的发射极接所述第九NPN三极管的发射极，所述第十NPN三极管的基极接所述第一混频控制信号，其中，所述第七NPN三极管及所述第八NPN三极管构成所述第一混频差分支路，所述第七NPN三极管的发射极为所述第一混频差分支路的输入端，所述第七NPN三极管的集电极为所述第一混频差分支路的第一输出端，所述第八NPN三极管的集电极为所述第一混频差分支路的第二输出端，所述第九NPN三极管及所述第十NPN三极管构成所述第二混频差分支路，所述第九NPN三极管的发射极为所述第二混频差分支路的输入端，所述第九NPN三极管的集电极为所述第二混频差分支路的第一输出端，所述第十NPN三极管的集电极为所述第二混频差分支路的第二输出端。
5.根据权利要求4所述的模拟域控制多工作模式的电流舵数模转换器，其特征在于，所述电流电压转换模块包括第一负载电阻和第二负载电阻，所述第一负载电阻的一端分别接所述第七NPN三极管的集电极及所述第九NPN三极管的集电极，所述第一负载电阻的另一端接所述工作电压，所述第二负载电阻的一端分别接所述第八NPN三极管的集电极及所述第十NPN三极管的集电极，所述第二负载电阻的另一端接所述工作电压，其中，所述第一负载电阻构成所述第一转换差分支路，所述第一负载电阻接所述第七NPN三极管的集电极的一端为所述第一转换差分支路的输入端，所述第一负载电阻接所述第七NPN三极管的集电极的一端为所述第一转换差分支路的输出端，所述第二负载电阻构成所述第二转换差分支路，所述第二负载电阻接所述第八NPN三极管的集电极的一端为所述第二转换差分支路的输入端，所述第二负载电阻接所述第八NPN三极管的集电极的一端为所述第二转换差分支路的输出端。
6.根据权利要求5所述的模拟域控制多工作模式的电流舵数模转换器，其特征在于，所述第一NPN三极管、所述第二NPN三极管、所述第三NPN三极管、所述第四NPN三极管、所述第五NPN三极管、所述第六NPN三极管、所述第七NPN三极管、所述第八NPN三极管、所述第九NPN三极管及所述第十NPN三极管分别为异质结型NPN三极管。
7.根据权利要求1或5所述的模拟域控制多工作模式的电流舵数模转换器，其特征在于，所述数据同步锁存模块包括译码前数据锁存单元、译码单元、译码后同步锁存单元及数据缓冲输出单元，所述译码前数据锁存单元的数据输入端接所述输入数码，所述译码前数据锁存单元的时钟输入端接第一路所述时钟信号，所述译码前数据锁存单元对所述输入数码进行锁存接收处理，所述译码前数据锁存单元的数据输出端接所述译码单元的数据输入端，所述译码单元对所述输入数码进行译码处理，所述译码单元的数据输出端接所述译码后同步锁存单元的数据输入端，所述译码后同步锁存单元的时钟输入端分别接第二路所述时钟信号及第三路所述时钟信号，所述译码后同步锁存单元的数据输出端接所述数据缓冲输出单元的数据输入端，所述数据缓冲输出单元的数据输出端输出所述电流控制信号。
8.根据权利要求7所述的模拟域控制多工作模式的电流舵数模转换器，其特征在于，所述译码后同步锁存单元包括主从锁存器结构。
9.根据权利要求8所述的模拟域控制多工作模式的电流舵数模转换器，其特征在于，所述模式控制模块包括第一缓冲器、第二缓冲器、第三缓冲器、第四缓冲器、第五缓冲器、第一双刀双掷开关及第二双刀双掷开关，所述第一缓冲器的差分输入端接外部差分时钟信号，所述第一缓冲器的差分输出端输出第一路所述时钟信号，所述第二缓冲器的差分输入端接所述第一缓冲器的差分输出端，所述第三缓冲器的差分输入端接所述第一缓冲器的差分输出端，且所述第二缓冲器的差分输入端与所述第三缓冲器的差分输入端互为反相连接，所述第二缓冲器的差分输出端输出第二路所述时钟信号，所述第三缓冲器的差分输出端输出第三路所述时钟信号，所述第四缓冲器的差分输入端接所述第二缓冲器的差分输出端，所述第四缓冲器的差分输出端接所述第一双刀双掷开关的第二差分输入端，所述第一双刀双掷开关的第一差分输入端接第一直流差分电平信号，所述第一双刀双掷开关的差分输出端输出所述归零控制信号，所述第五缓冲器的差分输出端接所述第二双刀双掷开关的第二差分输入端，所述第二双刀双掷开关的第一差分输入端接第二直流差分电平信号，所述第二双刀双掷开关的差分输出端输出所述混频控制信号。
10.一种模拟域控制多工作模式的电流舵数模转换器的设计方法，其特征在于，在所述电流舵数模转换器的电流开关模块的差分输出端上增设归零控制开关模块和混频控制开关模块，通过所述归零控制开关模块和所述混频控制开关模块的调节控制，使得所述电流舵数模转换器具有常规模式、归零模式和混频模式这三种工作模式，并扩展所述电流舵数模转换器的输出带宽。
CN202211269289.8A 2022-10-17 2022-10-17 模拟域控制多工作模式的电流舵数模转换器及其设计方法 Pending CN115549684A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211269289.8A CN115549684A (zh) 2022-10-17 2022-10-17 模拟域控制多工作模式的电流舵数模转换器及其设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211269289.8A CN115549684A (zh) 2022-10-17 2022-10-17 模拟域控制多工作模式的电流舵数模转换器及其设计方法

Publications (1)

Publication Number Publication Date
CN115549684A true CN115549684A (zh) 2022-12-30

Family

ID=84736406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211269289.8A Pending CN115549684A (zh) 2022-10-17 2022-10-17 模拟域控制多工作模式的电流舵数模转换器及其设计方法

Country Status (1)

Country Link
CN (1) CN115549684A (zh)

Similar Documents

Publication Publication Date Title
US6977602B1 (en) Wide band digital to analog converters and methods, including converters with selectable impulse response
US20110273317A1 (en) Current-switching cell and digital-to-analog converter
US9178528B1 (en) Current impulse (CI) digital-to-analog converter (DAC)
CN107863949B (zh) 基于有源和无源相结合的x波段5位移相器
US7782096B2 (en) Track-and-hold circuit with low distortion
CN213602634U (zh) 一种带稳定电平转换器的串并转换电路
JPWO2009133658A1 (ja) 多信号スイッチ回路、電流スイッチセル回路、ラッチ回路、電流加算型ｄａｃ、及び半導体集積回路、映像機器、通信機器
CN114337644A (zh) 缓冲电路和延时电路
Reyhani et al. A 5 V, 6-b, 80 Ms/s BiCMOS flash ADC
CN115549684A (zh) 模拟域控制多工作模式的电流舵数模转换器及其设计方法
JP6830079B2 (ja) トラック・アンド・ホールド回路
CN112737545B (zh) 一种由adc控制的数控衰减器
RU2384936C1 (ru) Управляемый двухкаскадный дифференциальный усилитель с отрицательной обратной связью по синфазному сигналу
US7804336B2 (en) Track-and-hold circuit with low distortion
CN111697962B (zh) 一种超宽带信号的模拟采样电路及其控制方法
US20020135410A1 (en) Trans-admittance trans-impedance logic for integrated circuits
US6208277B1 (en) High speed analog to digital conversion circuitry using quantum mechanical tunneling structures
CN1271788C (zh) 采用改进型折叠电路的模数转换器
Chander et al. 65nm low power digital to analog converter for CUWB
JP7375916B2 (ja) スイッチト・エミッタ・フォロワ回路
Zhao et al. A 14-bit 1-GS/s DAC with a programmable interpolation filter in 65 nm CMOS
CN111900989B (zh) 一种四路交织高速宽带采样保持电路
CN117118402B (zh) 一种适用于ook调制的低功耗压控振荡器
CN112104354B (zh) 基于单极型晶体管的电压频率转换器电路、方法及芯片
CN113452345B (zh) 一种基于iii-v族化合物半导体工艺的宽带有源移相器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination