KR20070082019A - 왜곡 보상 장치 및 왜곡 보상 방법 - Google Patents

Abstract

왜곡 보상 장치의 이퀄라이저 필터나 지연 회로(디지털 필터) 등에서의 왜곡 보상 계수의 갱신 요인인 차분 검출에 관한 파라미터의 설정을 정확히 행할 수 있도록 한다. 왜곡 보상 계수를 증폭기(18)의 입출력 신호의 차분에 기초하여 적응적으로 갱신하는 왜곡 보상 장치에 있어서, 증폭기(18)의 출력 신호의 왜곡량을 검출하는 왜곡량 검출 수단(291)과, 설정되는 파라미터에 따라 상기 차분에 변동을 줄 수 있는 피파라미터 설정 수단(14, 23)과, 왜곡량 검출 수단(291)에 의해 검출된 상기 왜곡량이 개선되는 방향으로 피파라미터 설정 수단(14, 23)의 상기 파라미터를 보정하는 파라미터 보정 수단(292)과, 왜곡량 검출 수단(291)에 의해 검출된 왜곡량을 그 검출 오차에 따른 오프셋량만큼 작게 하는 방향으로 보정하는 왜곡량 보정 수단(295)을 구비하도록 구성한다.

왜곡, 보상, 오프셋, 검출 오차, 왜곡량, 파라미터, 어드레스 생성, LMS 연산, 이퀄라이저 필터, 방향성 결합, FFT

Description

왜곡 보상 장치 및 왜곡 보상 방법{DISTORTION COMPENSATING APPARATUS AND METHOD}

도 1은 본 발명의 일 실시 형태에 따른 디지털 프리 디스토션(DPD)형 증폭기(왜곡 보상 장치)의 주요부 구성을 도시하는 블록도.

도 2는 도 1에 도시하는 CPU의 동작(왜곡 보정 실시 판정)을 설명하기 위한 플로우차트.

도 3은 도 1에 도시하는 CPU의 동작(ACLR형 왜곡 보정)을 설명하기 위한 플로우차트.

도 4는 도 1에 도시하는 CPU의 동작(왜곡 오프셋 보정)을 설명하기 위한 플로우차트.

도 5는 도 4에 도시하는 왜곡 오프셋 보정에 의한 효과를 설명하기 위한 모식도.

도 6은 도 1에 도시하는 CPU의 동작(왜곡 보정 실시 판정의 변형예)을 설명하기 위한 플로우차트.

도 7은 종래의 디지털 프리 디스토션(DPD)형 증폭기의 주요부 구성을 도시하는 블록도.

도 8은 도 7에 도시하는 이퀄라이저 필터의 기능을 설명하기 위한 모식도.

도 9는 도 7에 도시하는 지연 회로의 기능을 설명하기 위한 도면.

도 10은 도 7에 도시하는 CPU에 의한 왜곡 데이터의 취득을 설명하기 위한 모식도.

도 11은 도 7에 도시하는 FFT 연산부의 연산 결과(FFT 결과 데이터)의 일례를 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

10: 왜곡 보상 테이블(룩업 테이블: LUT)

11: 어드레스 생성부

12: LMS 연산부(왜곡 보상 연산부)

13: 승산기(왜곡 보상부)

14: 이퀄라이저 필터(복소 필터; 피파라미터 설정 수단)

15: 디지털/아날로그(D/A) 변환기

16: 직교 변조부(QMOD)

17: 로컬 발진기

18: 증폭기(앰프)

19: 방향성 결합기(Directional Coupler)

20: 믹서(승산기)

21: 로컬 발진기

22: 아날로그/디지털(A/D) 변환기

23: 1/M 클럭(CLK) 단위 지연 회로(디지털 필터 회로; 피파라미터 설정 수 단)

24: 클럭(CLK) 단위 지연 회로

25: 감산기(차분 검출부)

26: FFT 연산부

27: 적분기(전력 감시부)

28: 버스

29: CPU(왜곡량 검출 수단, 파라미터 보정 수단)

291: 왜곡 검출 수단

292: 파라미터 보정 수단

293: 판정 기능

294: 파라미터 보정 제어 기능

295: 왜곡 데이터(왜곡량) 보정 기능

100: 측정 포인트(감시 범위)

200: 전력값 취득 포인트

[특허 문헌 1] 국제공개 제WO 03/103166호 팜플렛

[특허 문헌 2] 일본공개특허 평10-327209호 공보

본 발명은, 왜곡 보상 장치 및 왜곡 보상 방법에 관한 것으로, 예를 들면, 증폭기에의 입력 신호에 대한 왜곡 보상 계수를 그 증폭기의 입출력 신호의 차분에 기초하여 적응적으로 갱신하여, 증폭기의 비선형성을 보상하는, 프리 디스토션형 증폭기에 이용하기 적합한 기술에 관한 것이다.

도 7은 종래의 디지털 프리 디스토션(DPD)형 증폭기의 주요부 구성을 도시하는 블럭도로서, 이 도 7에 도시하는 DPD형 증폭기는, 예를 들면, 룩업 테이블(LUT: 왜곡 보상 테이블)(110), 어드레스 생성부(111), LMS 연산부(왜곡 보상 연산부)(112), 승산기(113), 이퀄라이저 필터(복소 필터)(114), 디지털/아날로그(D/A) 변환기(115), 직교 변조부(QMOD)(116), 로컬 발진기(117), 증폭기(앰프)(118), 방향성 결합기(Directional Coupler)(119), 믹서(승산기)(120), 로컬 발진기(121), 아날로그/디지털(A/D) 변환기(122), 1/M 클럭(CLK) 단위 지연 회로(123), 클럭(CLK) 단위 지연 회로(124), 감산기(125), FFT 연산부(126), 적분기(127), 버스(128) 및 CPU(129)를 구비하여 구성되어 있다.

이러한 구성을 갖는 DPD형 증폭기에서는，I 신호 및 Q 신호로 이루어지는 복소 신호 X(I, Q)가 입력 신호(디지털 신호)로서 입력되고, 승산기(113)에서 왜곡 보상 테이블(110)로부터 제공되는 왜곡 보상 계수와 승산됨으로써, 왜곡 보상이 행해진 후, 이퀄라이저 필터(114)에 입력된다. 또한, 상기 복소 신호 X(I, Q)는, 참조 신호로서, 왜곡 보상 테이블(110)의 색인 어드레스를 생성하는 어드레스 생성부(111), 및, 클럭 단위 지연 회로(124)에도 입력된다.

이퀄라이저 필터(114)에서는，LMS 연산부(112)에 입력되는, 참조 신호 X(I, Q)와 증폭기(118)의 출력에 대한 피드백 신호 Y(I, Q)의 위상에 주파수 성분을 갖지 못하게 하도록 하기 위하여, 내부의 파라미터(필터 계수)를 제어하고, 예를 들면 도 8에 모식적으로 도시하는 바와 같이, 입력 신호 X(I, Q)가 갖는 주파수 특성과는 역특성의 필터링을 행함으로써, 아날로그 회로가 갖는 1차 경사의 주파수 특성을 보상한다. 또한, 도 8에서는, 입력 신호 X가 C1, C2, C3, C4의 4 캐리어를 신호 성분으로서 포함하는 멀티 캐리어 신호인 경우의 예를 도시하고 있고, 상기 필터링에 의해, 캐리어 C1∼C4마다의 전력값의 주파수 편차를 보상 가능한 모습이 도시되어 있다.

이에 의해, 참조 신호 X(I, Q)와 피드백 신호 Y(I, Q)의 주파수축 상에서의 각 캐리어 신호 성분(C1, C2, C3, C4)의 위상 관계가 일정하게 되어, DPD 동작 성능이 향상된다. 또한, 도 7에서는 도시를 생략하고 있지만, 이퀄라이저 필터(114)는, 버스(128)를 통하여 CPU(129)에 접속되어 있고, 그 CPU(129)로부터의 제어에 의해 상기 필터 계수가 제어되도록 되어 있다.

한편, 전술한 바와 같이 이퀄라이저 필터(114)에서 주파수 특성이 보상된 신호는, D/A 변환기(115)에 의해, 아날로그 신호로 변환되고, 직교 변조기(116)에 의해, 로컬 발진기(117)의 출력에 기초하여 변조(직교 변조)되어 무선 주파수(RF)대의 신호로서 증폭기(118)에 입력되고, 증폭기(118)에서 주어진 전력값(송신 전력값)으로까지 증폭되어 출력된다.

그 출력 신호의 일부는, 방향성 결합기(119)에서 분기되어, 믹서(120)에 피드백되고, 그 믹서(120)에서, 로컬 발진기(121)의 출력과 승산됨으로써, 복조(직교 검파)되어 IF대의 신호로서 출력되고, A/D 변환기(122)에서, 디지털 신호(복소 신호) Y(I, Q)로 변환된 후에, 1/M 클럭 단위 지연 회로(123), FFT 연산부(126) 및 적분기(127)에 각각 입력된다.

1/M 클럭 단위 지연 회로(디지털 필터)(123)는, 상기 피드백 신호 Y(I, Q)와 참조 신호 X(I, Q)의 감산기(125)에의 입력 타이밍이 일치하도록, 예를 들면 도 9에 모식적으로 도시하는 바와 같이, 피드백 신호 Y(I, Q)를, 내부 파라미터[0∼(M-1): M은 임의의 수)까지의 지연 필터 탭의 탭(필터) 계수]가 제어됨으로써, 1/M 클럭의 정밀도로 지연시킬 수 있는 것으로, 그 피드백 신호 Y(I, Q)를 1/M 클럭 단위로 소요 시간 Δt만큼 지연시켜 감산기(125)에 입력한다. 참조 신호 X(I, Q)에 대해서는, 클럭 단위 지연 회로(124)에 의해, 클럭 단위로 지연시켜 감산기(125)에 입력한다.

즉, 이들 지연 회로(123, 124)는, 감산기(125)에서 동일 시간의 신호를 비교 대상으로 하기 위하여, 서로 시간 관계가 어긋난 참조 신호 X(I(t-n), Q(t-n)) 및 피드백 신호 Y(I(t-Δt), Q(t-Δt))를 개개로 지연시켜, 양쪽 신호를 시간축 상에서 정밀도 좋게 일치시키는 역할을 담당하고 있다. 그때, 클럭 주파수보다도 작은 지연분 Δt(미세 조정)에 대해서는, 디지털 필터(123)에 의해 지연시키도록 하고 있다. 또한, 그 디지털 필터(123)에 대해서도, 버스(128)를 통하여 CPU(129)에 접속되어 있고, 그 CPU(129)로부터의 제어에 의해 내부 파라미터(필터 계수)가 제어되어 지연량이 제어되도록 되어 있다.

그리고, 감산기(125)에서는, 상기 지연 조정에 의해 입력 타이밍이 일치한 동일 시간의 각 신호 X(I, Q) 및 Y(I, Q)에 대해서 감산 처리를 실시함으로써 오차 신호를 검출하고, 해당 오차 신호에 기초하여, 왜곡 보상 연산부(112)에 의해, 예를 들면, LMS 알고리즘을 이용하여, 왜곡 보상 테이블(110)에서의 왜곡 보상 계수가 갱신된다.

이상과 같이 하여, DPD형 증폭기에서는, 참조 신호 X(I, Q)와 피드백 신호 Y(I, Q)와의 차분(오차)에 기초하여, 입력 신호 X(I, Q)의 왜곡 보상(승산기(113))에서 이용하는 왜곡 보상 계수를 적응적으로 갱신하여, 증폭기(118)의 비선형 왜곡을 보상함으로써, 증폭 효율의 향상을 도모하고 있다.

그런데, 이퀄라이저 필터(114)나 디지털 필터(123)에서의 내부 파라미터(필터 계수)는, CPU(129)에 의해 적응적으로 보정된다. 즉, FFT 연산부(126)가, 피드백 신호 Y(I, Q)에 대해서 FFT 처리를 실시함으로써 주파수 해석을 행하고, CPU(129)는, 그 결과(FFT 결과 데이터)로부터, 3 GPP 규격에서의 ACLR(Adjacent Channel Leakage Ratio) 5MHz 떨어진 상당의 데이터를 취득한다.

예를 들면, FFT 결과 데이터로서 도 11에 도시하는 바와 같은 데이터(주파수대 전력값 데이터)가 얻어진 경우, CPU(129)는, 틀(200)로 나타내는 전력값 취득 포인트의 중심 주파수로부터 각각 중심 방향으로 5MHz 떨어진 주파수를 중심 주파수로 하는, 틀(100)로 나타내는 측정 포인트(감시 범위)의 데이터를 취득한다. 또한, 도 11에서, 전력값 취득 포인트(200)는, 각각, 적분기(127)에서의 적분에 의해 얻어지는 전력값의 취득 범위를 나타내고 있고, C1, C2, C3, C4는 각각 이미 전술한 캐리어 신호 성분을 나타내고 있다.

그리고, CPU(129)는, 예를 들면 도 10에 모식적으로 도시하는 바와 같이, 상기 측정 포인트(100)에서 취득한 데이터 중 주파수가 높은 쪽과 낮은 쪽의 양쪽의 데이터를 비교하여, 나쁜 쪽의 데이터(감시 범위 내에서 왜곡 열화량이 많은 쪽의 데이터)를 왜곡 데이터로 하고, 상기 파라미터를 변화시키면서 해당 왜곡 데이터를 취득하고, 왜곡 데이터가 개선되는 방향으로 상기 파라미터를 보정해 간다. 단, 도 7에 도시하는 구성에서는, 파라미터를 변경한 것만으로는 왜곡량은 변화되지 않고, 왜곡 보상 테이블(110) 내의 왜곡 보상 계수를 갱신함으로써 왜곡량의 차분이 명확하게 된다.

또한, 적분기(127)는, 상기 피드백 신호 Y(I, Q)를 적분하여 그 전력값(도 11에 도시하는 전력값 취득 포인트(200)에서 취득되는 전력값)을 버스(128) 경유로 CPU(129)에 통지하고 있고, 이에 의해，CPU(129)는, 송신 전력 이상을 검지하여 알람 출력하거나 할 수 있도록 되어 있다.

이상과 같은 DPD 기술의 종래예로서는, 이 외에, 후기한 특허 문헌 1, 2에 의해 제안되어 있는 기술이 있다.

특허 문헌 1의 기술은, 왜곡 보상 장치에 관한 것으로, 상기의 참조 신호 X(I, Q) 또는 피드백 신호 Y(I, Q)가 장치 고장 등의 원인으로 신호 레벨이 0으로 되거나, 혹은 잡음 성분만으로 되면, 왜곡 보상 장치의 다양한 기능이 정확하게 동작하지 않기 때문에, 그와 같은 상황에서는, 왜곡 보상 데이블(10)의 갱신을 정지하도록 하고 있다. 이에 의해, 상기 참조 신호 X(I, Q) 또는 피드백 신호 Y(I, Q)가 장치 고장 등의 원인으로 신호 레벨이 0으로 되거나, 혹은 잡음 성분만으로 된 경우이어도, 왜곡 보상의 정확한 동작을 확보하는 것이 가능하게 된다.

특허 문헌 2의 기술은, 왜곡 보상 시스템에 관한 것으로, 송출되는 신호와 귀환 신호의 진폭, 위상을 비교하여 증폭기의 왜곡을 연산 추정하고 상기 송출 신호를 프리 디스토션 처리하여 왜곡 보상 시스템에 있어서, 왜곡 보상 연산 시에, 송신계 및 귀환계의 주파수 특성과 역특성을 생성하는 연산 제어 수단을 구비하고, 이 연산 제어 수단에 의해, 송신계 및 귀환계의 주파수 특성을 보정하도록 하고 있다. 이에 의해，계의 주파수 특성에 의존한 신호 열화를 없애, 직교 변조기와 검파 기의 직교도 오차에 의존한 왜곡 보상 처리를 정확하게 행할 수 있고, 또한 송신중에서도 왜곡 보상 열화를 초래하는 수신(Rx) 오프셋 및 직교도 오차를 삭감하는 것이 가능하게 된다.

그러나, 전술한 종래 기술에서는, 증폭기(118)의 왜곡이 발생하지 않도록 하는 출력 파워(전력값)가 낮은 상태일 때에는, FFT 연산부(126)에서 해석 가능한 범위 이하의 왜곡만 검출할 수 있기 때문에, 파라미터 변화에 의한 왜곡값의 변화를 검지할 수 없어, 정확한 파라미터 보정(설정)을 행할 수 없다고 하는 과제가 있다. 그뿐만 아니라, FFT 결과 데이터의 상기 측정 포인트(100)에서의 오차 성분(도 11의 부호 300 참조)에 의해, 왜곡값의 취득 결과에 오차가 발생하게 되고, 그 영향으로 파라미터 갱신 때마다 최적의 파라미터 값으로부터 벗어날 우려가 있다. 이와 같은 상황에서, 예를 들면, 캐리어수 변화 등에 기인하여 출력 파워가 급격하게 증가한 경우, 돌연히 큰 왜곡이 발생하게 된다.

본 발명은, 이와 같은 과제를 감안해 창안된 것으로서, 왜곡 보상 장치의 이퀄라이저 필터나 지연 회로(디지털 필터) 등에서의 왜곡 보상 계수의 갱신 요인인 차분 검출에 관한 파라미터의 설정을 정확하게 행할 수 있도록 한다.

상기의 목적을 달성하기 위하여, 본 발명에서는, 하기의 왜곡 보상 장치 및 왜곡 보상 방법을 이용하는 것을 특징으로 한다. 즉,

(1) 본 발명의 왜곡 보상 장치는, 증폭기에의 입력 신호에 대한 왜곡 보상 계수를 그 증폭기의 입출력 신호의 차분에 기초하여 적응적으로 갱신하여, 그 증폭기의 비선형성을 보상하는 왜곡 보상 장치로서, 상기 증폭기의 출력 신호의 왜곡량을 검출하는 왜곡량 검출 수단과, 설정되는 파라미터에 따라 상기 차분에 변동을 줄 수 있는 피파라미터 설정 수단과, 상기 왜곡량 검출 수단에 의해 검출된 상기 왜곡량이 개선되는 방향으로 상기 피파라미터 설정 수단의 상기 파라미터를 보정하는 파라미터 보정 수단과, 상기 왜곡량 검출 수단에 의해 검출된 왜곡량을 그 검출 오차에 따른 오프셋량만큼 작게 하는 방향으로 보정하는 왜곡량 보정 수단을 구비한 것을 특징으로 한다.

(2) 여기서, 해당 피파라미터 설정 수단은, 파라미터 설정에 따라 상기 증폭기에의 입력 신호의 주파수 특성을 보상하는 이퀄라이저이어도 된다.

(3) 또한, 상기 피파라미터 설정 수단은, 파라미터 설정에 따라 상기 차분 검출을 위한 상기 입출력 신호의 비교 타이밍을 조정하는 타이밍 조정부이어도 된다.

(4) 또한, 본 왜곡 보상 장치는, 상기 오프셋량이 적응적으로 갱신됨으로써 현재의 송신 상태에 따라 최적의 오프셋 값으로 되는 수단을 포함하고 있어도 된다.

(5) 또한, 본 발명의 왜곡 보상 방법은, 증폭기에의 입력 신호에 대한 왜곡 보상 계수를 그 증폭기의 입출력 신호의 차분에 기초하여 적응적으로 갱신하여, 그 증폭기의 비선형성을 보상하는 왜곡 보상 방법으로서, 상기 증폭기의 출력 신호의 왜곡량을 검출하는 왜곡량 검출 스텝과, 설정되는 파라미터에 따라 상기 차분에 변동을 줄 수 있는 피파라미터 설정 수단의 상기 파라미터를, 상기 왜곡량 검출 스텝에 의해 검출된 상기 왜곡량이 개선되는 방향으로 보정하는 파라미터 보정 스텝과, 상기 왜곡량 검출 스텝에 의해 검출된 왜곡량을 그 검출 오차에 따른 오프셋량만큼 작게 하는 방향으로 보정하는 왜곡량 보정 스텝을 포함하는 것을 특징으로 하고 있다.

[발명을 실시하기 위한 최량의 형태]

〔A〕일 실시 형태의 설명

도 1은 본 발명의 일 실시 형태에 따른 디지털 프리 디스토션(DPD)형 증폭기(왜곡 보상 장치)의 주요부 구성을 도시하는 블록도로서, 이 도 1에 도시하는 DPD형 증폭기도, 예를 들면, 룩업 테이블(LUT: 왜곡 보상 테이블)(10), 어드레스 생성부(11), LMS 연산부(왜곡 보상 연산부)(12), 승산기(13), 이퀄라이저 필터(복소 필터)(14), 디지털/아날로그(D/A) 변환기(15), 직교 변조부(QMOD)(16), 로컬 발진기(17), 증폭기(앰프)(18), 방향성 결합기(Directional Coupler)(19), 믹서(승산 기)(20), 로컬 발진기(21), 아날로그/디지털(A/D) 변환기(22), 1/M 클럭(CLK) 단위 지연 회로(23), 클럭(CLK) 단위 지연 회로(24), 감산기(25), FFT 연산부(26), 적분기(27), 버스(28) 및 CPU(29)를 구비하여 구성되어 있다. 또한, 그 DPD형 증폭기는, 예를 들면, 기지국 장치의 송신계에 적용할 수 있다. 또한, 입력 신호(즉, 송신 신호)로서는, 멀티 캐리어 신호가 입력된다고 가정한다.

여기서, 왜곡 보상 테이블(10)은, 디지털 신호인 입력 신호(복소 신호) X(I, Q)(이하, 간단히 X로 약기하는 것도 있음)가 증폭기(18)에 의해 증폭될 때에 발생할 수 있는 왜곡을 미리 보상하기 위한 왜곡 보상 계수를 예를 들면 그 입력 신호 X의 전력값별로 저장해 두는 것으로서, 입력 신호 X의 전력값에 기초하여 어드레스 생성부(11)에 의해 생성, 지정되는 어드레스의 왜곡 보상 계수가 승산기(13)에 공급되도록 되어 있다. 또한, 여기서의 왜곡 보상 계수는, 왜곡 보상 연산부(12)에 의한 연산 결과에 의해 적응적으로 갱신된다.

어드레스 생성부(11)는, 입력 신호 X를 참조 신호로서 받고, 그 전력값에 따라 왜곡 보상 테이블(10)을 위한 색인 어드레스를 생성하는 것이고, 왜곡 보상 연산부(12)는, 감산기(25)에 의해 얻어지는 참조 신호 X와 후술하는 피드백 신호(복소 신호) Y(I, Q)(이하, 간단히 Y로 약기하는 것도 있음)와의 차분(오차 신호)에 기초하여 왜곡 보상 테이블(10)에서의 왜곡 보상 계수를 적응적으로 갱신하는 것이다.

승산기(왜곡 보상부)(13)는, 입력 신호 X에 왜곡 보상 테이블(10)로부터의 왜곡 보상 계수를 곱함으로써, 입력 신호 X가 증폭기(18)에 의해 증폭될 때에 발생 할 수 있는 왜곡을 미리 보상하는 것이고, 이퀄라이저 필터(복소 필터)(14)는, 설정되는 파라미터〔필터(탭) 계수〕에 따라 감산기(25)에 의해 검출되는 차분에 변동을 줄 수 있는 피파라미터 설정 수단이고, 예를 들면, 디지털 필터에 의해 구성되고, 상기 내부 파라미터가 제어됨으로써, 도 8에 의해 전술한 바와 같이, 입력 신호 X가 갖는 주파수 특성과는 역특성의 필터링을 행함으로써, 아날로그 회로가 갖는 1차 경사의 주파수 특성(각 캐리어 신호 성분의 주파수 편차)을 보상하여, 각 캐리어 신호 성분의 위상 관계를 일정하게 하기 위한 것이다.

또한, 이퀄라이저 필터(14)는, 예를 들면 수십 탭 정도의 탭 계수를 가지며, 증폭 대상의 신호 대역(예를 들면, 수십 MHz 폭)에서 수 dB 정도 발생하는 1차 경사 특성을 보상 가능한 능력을 가지고 있다. 또한, 도 1에서도 도시를 생략하고 있지만, 이퀄라이저 필터(14)는, 버스(28)를 통하여 CPU(29)에 접속되어 있고, 그 CPU(29)로부터 제어에 의해 상기 파라미터가 제어되도록 되어 있다.

D/A 변환기(15)는, 이퀄라이저 필터(14)의 출력 신호를 아날로그 신호로 변환하는 것이고, 직교 변조부(16)는, 로컬 발진기(17)로부터의 주파수 신호를 이용하여 해당 아날로그 신호를 변조(직교 변조)하는 것이고, 증폭기(18)는, 해당 변조에 의해 얻어진 변조 신호를 주어진 송신 전력값으로까지 증폭하는 것이다.

방향성 결합기(19)는, 증폭기(18)의 출력을 일부 분기하여 믹서(20)에 피드백하는 것이고, 믹서(20)는, 이 방향성 결합기(19)로부터의 피드백 신호에 로컬 발진기(21)로부터의 주파수 신호를 곱함으로써, 해당 피드백 신호를 복조(직교 검파)하여 IF대의 복조 신호를 생성하는 것이고, A/D 변환기(22)는, 해당 복조 신호를 디지털 신호로 변환하는 것이고, 이에 의해 복소 디지털 신호인 피드백 신호 Y(I, Q)가 얻어지도록 되어 있다.

1/M 클럭 단위 지연 회로(23)는, 피드백 신호 Y와 참조 신호 X의 감산기(25)에의 입력 타이밍이 일치하도록, 피드백 신호 Y를 1/M 클럭의 정밀도로 지연시킬 수 있는 디지털 필터 회로(M은 임의의 수이고, 0∼(M-1)까지의 지연 필터 탭을 준비함)로서, 1/M 클럭 단위의 정밀도로 해당 피드백 신호를 소요 시간 Δt만큼 지연시켜 감산기(25)에 입력하는 것이고, 클럭 단위 지연 회로(24)는, 예를 들면, 플립플롭(FF) 회로를 이용하여 구성되고, 참조 신호 X를 클럭 단위로 지연시켜 감산기(25)에 입력하는 것이다.

즉, 이들 지연 회로(23, 24)는, 감산기(25)에서 동일 시간의 신호를 비교 대상으로 하기 위하여, 도 9에 의해 전술한 바와 같이, 서로 시간 관계가 어긋난 참조 신호 X(I(t-n), Q(t-n)) 및 피드백 신호 Y(I(t-Δt), Q(t-Δt))를 개개로 지연시켜, 양쪽 신호를 시간축 상에서 정밀도 좋게 일치시키는 지연 조정부(감산기(25)에서의 비교 타이밍을 조정하는 타이밍 조정부)로서의 역할을 담당하고 있다. 그때, 클럭 주파수보다도 작은 지연분 Δt(미세 조정)에 대해서는, 1/M 클럭 단위 지연 회로(23)의 내부 파라미터〔필터(탭) 계수〕를 제어함으로써 지연시키도록 하고 있다.

즉, 1/M 클럭 단위 지연 회로(디지털 필터)(23)도, 설정되는 파라미터에 따라서 감산기(25)에 의해 검출되는 차분에 변동을 줄 수 있는 피파라미터 설정 수단이다. 또한, 디지털 필터(23)에 대해서도, 버스(28)를 통하여 CPU(29)에 접속되어 있고, 그 CPU(29)로부터의 제어에 의해 내부 파라미터(필터 계수)가 제어되어 지연량이 제어되도록 되어 있다.

감산기(차분 검출부)(25)는, 상기 지연 조정에 의해 입력 타이밍이 일치한 동일 시간의 참조 신호 X 및 피드백 신호 Y에 대해서 감산 처리를 실시함으로써, 그 차분(오차 신호)을 검출하는 것으로, 해당 차분에 기초하여, 왜곡 보상 연산부(12)에 의해, 예를 들면, LMS 알고리즘을 이용하여, 왜곡 보상 테이블(10)에서의 왜곡 보상 계수가 갱신되게 된다.

FFT 연산부(26)는, CPU(29)로부터의 FFT 실행 명령을 버스(28) 경유로 받음으로써, 상기 피드백 신호 Y를 FFT 처리하여 주파수 해석하는 것으로서, 그 해석 결과(FFT 결과 데이터: 예를 들면 도 11 참조)는 버스(28) 경유로 CPU(29)에 의해 취득 가능하게 되어 있다. 적분기(전력 감시 수단)(27)는, 피드백 신호 Y를 일정 기간 적분함으로써, 그 전력값(예를 들면, 도 11에 도시한 전력값 취득 포인트(200)에서의 전력값)을 검출(감시)하는 것으로서, 그 검출 결과에 대해서도 버스(28) 경유로 CPU(29)에 의해 취득 가능하게 되어 있다.

그리고, CPU(29)는, FFT 연산부(26)에 의해 얻어진 FFT 결과 데이터로부터, 3 GPP 규격에서의 ACLR(Adjacent Channel Leakage Ratio) 5MHz 떨어진 상당의 데이터를 취득하는 것으로서, 왜곡 열화량이 많은 데이터를 왜곡 데이터로 하고, 상기 파라미터를 변화시키면서 해당 왜곡 데이터를 취득하고, 왜곡 데이터가 개선되는 방향으로 상기 파라미터를 보정해 가도록 되어 있다.

즉, 본 예의 CPU(29)는, 증폭기(18)의 출력 신호의 왜곡량을 검출하는 왜곡 량 검출 수단(291)으로서의 기능과, 해당 기능에 의해 검출된 왜곡량이 개선되는 방향으로 피파라미터 설정 수단인 이퀄라이저 필터(14), 1/M 클럭 단위 지연 회로(23)의 파라미터를 보정하는 파라미터 보정 수단(292)으로서의 기능을 실현하고 있다.

즉, 도 11의 예에서 말하면, CPU(29)는, 틀(200)로 나타내는 전력값 취득 포인트의 중심 주파수로부터 각각 중심 방향으로 5MHz 떨어진 주파수를 중심 주파수로 하는, 틀(100)로 나타내는 측정 포인트(감시 범위)의 데이터를 취득하고, 주파수가 높은 쪽과 낮은 쪽의 양쪽의 데이터를 비교하여, 도 10에 의해 전술한 바와 같이, 나쁜 쪽의 데이터(감시 범위 내에서 왜곡 열화량이 많은 쪽의 데이터)를 왜곡 데이터로 하고, 상기 파라미터를 변화시키면서 해당 왜곡 데이터를 취득하고, 왜곡 데이터가 개선되는 방향으로 상기 파라미터를 보정해 가는 것이다. 단, 본 예에서도, 파라미터를 변경한 것만으로는 왜곡량은 그다지 변화되지 않고, 왜곡 보상 테이블(10) 내의 왜곡 보상 계수를 갱신함으로써 왜곡량의 차분이 명확하게 된다.

게다가, 본 실시 형태에서의 CPU(29)는, 다음과 같은 기능도 겸비하고 있다.

(1) 적분기(27)에 의해 얻어진 전력값을 취득하고, 해당 전력값이 소정의 임계값 이상인지의 여부를 판정하는 판정 기능(293)

(2) 상기 판정 기능에 의한 판정의 결과, 상기 전력값이 임계값 이상인 경우에는, 통상대로, 상기 파라미터 보정을 실행하는 한편, 임계값 미만인 경우에는, 상기 파라미터 보정을 정지하는 파라미터 보정 제어 기능(294)

(3) 상기 측정 포인트(100)에서 취득된 왜곡 데이터(왜곡 기준 데이터)를 그 오차 성분(측정 오차)에 따른 오프셋량만큼 작게 하는 방향으로 보정(오프셋 감산)하는 왜곡 데이터(왜곡량) 보정 기능(295)

또한, 상기 전력값(송신 전력값)에 대한 임계값은, 주로, FFT 연산부(26)의 해석 능력에 따라 설정되고, CPU(29)가 적절하게 액세스 가능한 메모리 등에 저장되어 있는 것으로 한다.

즉, 본 실시 형태의 DPD형 증폭기(왜곡 보상 장치)는, 송신 전력값이 소정 전력값 미만이고, FFT 연산부(26)에서 해석 가능한 범위 이하의 왜곡만 발생하는 상황에 있는 경우에는, 상기 파라미터 보정을 정지하고, 또한，FFT 처리에 의해 취득한 왜곡 기준 데이터를 그 오차 성분에 따라 보정함으로써, 왜곡값의 측정 오차에 기인하는 이상 파라미터 값의 설정을 방지할 수 있도록 되어 있는 것이다.

이하, 전술한 바와 같이 구성된 본 실시 형태의 왜곡 보상 장치의 동작에 대해서 상술한다.

● 전체 기본 동작

우선, 입력 신호 X는, 승산기(13)에서, 왜곡 보상 테이블(10)로부터 공급되는 왜곡 보상 계수와 승산됨으로써, 왜곡 보상이 행해진 후, 이퀄라이저 필터(14)에 입력된다. 이퀄라이저 필터(14)에서는, 전술한 바와 같이 내부의 파라미터(필터 계수)가 CPU(29)에 의해 제어되고, 입력 신호 X가 갖는 주파수 특성과는 역특성의 필터링을 행함으로써, 아날로그 회로가 갖는 1차 경사의 주파수 특성을 보상한다.

해당 보상 후의 신호는, D/A 변환기(15)에 의해, 아날로그 신호로 변환되고, 직교 변조기(16)에 의해, 로컬 발진기(17)의 출력에 기초하여 변조(직교 변조)되어 무선 주파수(RF)대의 신호로서 증폭기(18)에 입력되고, 증폭기(18)에서 주어진 전력값(송신 전력값)으로까지 증폭되어 출력된다.

그 출력 신호의 일부는, 방향성 결합기(19)에서 분기되어, 믹서(20)에 피드백되고, 믹서(20)에서, 로컬 발진기(21)의 출력과 승산됨으로써, 복조(직교 검파)되어 IF대의 신호로서 출력되고, A/D 변환기(22)에서, 디지털 신호(복소 신호) Y로 변환된 후에, 1/M 클럭 단위 지연 회로(23), FFT 연산부(26) 및 적분기(27)에 각각 입력된다.

1/M 클럭 단위 지연 회로(디지털 필터 회로)(23)는, 상기 피드백 신호 Y와 참조 신호 X의 감산기(25)에의 입력 타이밍이 일치하도록, 피드백 신호 Y를 1/M 클럭 단위로 소요 시간 Δt만큼 지연시켜 감산기(25)에 입력한다. 참조 신호 X에 대해서는, 클럭 단위 지연 회로(24)에 의해, 클럭 단위로 지연시켜 감산기(25)에 입력된다.

감산기(25)에서는, 상기 지연 조정에 의해 입력 타이밍이 일치한 동일 시간의 각 신호 X 및 Y에 대해서 감산 처리를 실시함으로써 오차 신호를 검출하고, 해당 오차 신호에 기초하여, 왜곡 보상 연산부(12)에 의해, 예를 들면, LMS 알고리즘을 이용하여, 왜곡 보상 테이블(10)에서의 왜곡 보상 계수가 갱신된다.

이상과 같이 하여, 본 실시 형태의 DPD형 증폭기에서도, 참조 신호 X와 피드백 신호 Y와의 차분(오차)에 기초하여, 입력 신호 X의 왜곡 보상(승산기(13))에서 이용하는 왜곡 보상 계수를 적응적으로 갱신하여, 증폭기(18)의 비선형 왜곡을 보상함으로써, 증폭 효율의 향상이 도모된다.

● CPU(29)의 동작(그 1)

그런데, 이퀄라이저 필터(14)나 디지털 필터 회로(23)에서의 내부 파라미터(필터 계수)는, CPU(29)에 의해 적응적으로 보정되지만, 본 예의 CPU(29)는, 예를 들면 도 2∼도 4에 도시하는 플로우차트에 따라 동작한다.

즉, 도 2에 도시하는 바와 같이, CPU(29)는, 우선, 적분기(27)에 의한 일정 기간(예를 들면, 100ms 구간)의 적분에 의해 얻어진 적분값(전력값)을 버스(28) 경유로 취득하고(스텝 S1), 해당 전력값이 상기 임계값 이상인지의 여부를 판정한다(전력 감시 스텝; 스텝 S2). 또한, 적분값은 피드백 신호 Y의 전력값이 클수록 큰 값을 취한다. 그 결과, 임계값 이상이면, CPU(29)는, 도 3에 도시하는 통상대로의 ACLR형 왜곡 보정 처리를 실행한다.

즉, CPU(29)는, FFT 실행 명령을 버스(28) 경유로 FFT 연산부(26)에 공급함으로써，FFT 연산부(26)를 기동시키고, 피드백 신호 Y에 대한 FFT 처리를 실행시켜, 그 결과(FFT 결과 데이터)를 취득하고, 해당 FFT 결과 데이터로부터 전술한 바와 같이 왜곡 데이터를 취득한다(왜곡량 검출 스텝; 스텝 S31, S32).

그리고, CPU(29)는, 취득한 왜곡 데이터를 왜곡 기준 데이터로서 왜곡 오프셋 보정 처리를 실행한다(스텝 S32). 즉, CPU(29)는, 예를 들면 도 4에 도시하는 바와 같이, 오프셋 값을 산출하고(스텝 S321), 상기 왜곡 기준 데이터(왜곡 기준값으로도 표기함)로부터 해당 오프셋 값을 감산하고(즉, 왜곡 기준 데이터가 작아지 는 방향으로) 보정을 행한다(왜곡량 보정 스텝; 스텝 S322).

여기서, 오프셋 값 산출 방법의 구체예로서는, 하기 (a)∼(c)에 제시하는 방법을 들 수 있다.

(a) 오차 학습에 의한 오프셋 값 산출

ACLR형 보정 실행 시 이외에도, FFT 연산부(26)를 기동시켜, FFT 연산을 실시시키고, 수회∼수십회의 FFT 결과 데이터에 기초하여 측정 오차를 산출하고, 그 값을 오프셋 값으로서 사용한다.

(b) 1차식에 의한 오프셋 값 산출

이하의 수학식(1)에 나타내는 바와 같이, 적분기(27)에 의해 측정한 전력값(적분값)에 따른 오프셋 값을 산출한다. 고정의 오프셋 값에서는 전력이 작을 때에 상대적으로 오프셋 값이 크게 보이게 되지만, 측정한 전력값에 대한 보정을 행함으로써, 오차 성분값의 전력값 비가 일정하게 된다.

오프셋 값=전력 적분값×α+β

(c) 비트 폭 제한에 의한 오프셋 값 산출

유효 비트 폭을 미리 결정하고 그 이외에는 오차값이라고 판단한다. 왜곡 기준값의 비트 환산 후에 최하위의 비트로부터 일정값(예를 들면, 1)을 감산함으로써 전력값 비가 일정한 오프셋 값이 얻어진다. 예를 들면, 왜곡 기준값이 3 FFF(hex)로 유효 비트 폭을 7로 하면 3 F00(hex)으로 되므로, 최하위 비트로부터 1을 추가로 감산하면，3 E00(hex)으로 되고, 이것이 오프셋 보정 후의 왜곡 기준값 으로 된다.

즉, 상기의 (b), (c)의 경우에는, 오프셋 값을, 전력 감시 결과에 따른 가변량(전력값 비가 일정)으로 하고 있다.

상기의 오프셋 값 산출 방식 (a)∼(c)를 적응적으로 행하여 오프셋 값을 갱신함으로써 현재의 송신 상태에서의 최적의 오프셋 값을 얻을 수 있다.

이상의 왜곡 기준 데이터의 보정(오프셋 감산)에 의해, 예를 들면 도 5에 모식적으로 도시하는 바와 같이, 왜곡 기준 데이터가 실제로 취득한 데이터보다도 작게 보이므로, 실제로는 열화하고 있는데도 측정 오차 때문에 개선되어 보이는 현상을 회피하는 것이 가능하게 되어, 측정 오차 영향에 의한 각 파라미터의 이상 설정을 보다 확실하게 방지할 수 있다. 또한, 오프셋 보정 전의 왜곡 기준값이 상당히 낮은 값인 경우라도, 도 5에 도시하는 바와 같이, 오프셋 값 감산 후의 왜곡 기준값이 취할 수 있는 범위에는 하한이 있어, 이것을 하회할 수 없기 때문에, 파라미터의 오설정을 방지할 수 있다.

또한, 전술한 왜곡 기준 데이터의 오프셋 보정 처리(도 4의 스텝 S321, S322)는, 반드시 실행할 필요는 없고, 선택적으로 행하도록 하여도 된다.

한편 다음으로，CPU(29)는, 도 3에 도시하는 바와 같이, 상기 파라미터를 소정의 갱신 스텝 폭 등으로 갱신(변경)함으로써 왜곡 보상 테이블(10)의 왜곡 보상 계수를 갱신시켜(파라미터 보정 스텝; 스텝 S33, S34), 왜곡 보상 계수 갱신 후의 상태에서, 상기와 마찬가지로, 왜곡 데이터(왜곡 갱신 데이터)를 취득한다(스텝 S35).

다음으로, CPU(29)는, 상기 왜곡 갱신 데이터가 왜곡 보상 계수(파라미터) 갱신 전에 취득한 갱신 전의 왜곡 데이터 이하인지의 여부를 판정하고(스텝 S36), 갱신 전의 왜곡 데이터를 초과하였으면, 상기 갱신에 의해 왜곡량이 오히려 커진(열화) 것으로 되므로, 상기 파라미터를 갱신 전의 값으로 되돌린다(스텝 S36의 '아니오' 루트로부터 스텝 S37). 이에 대하여, 상기 왜곡 갱신 데이터가 갱신 전의 왜곡 데이터 이하이면, 왜곡량이 개선 또는 유지된 것으로 되므로, CPU(29)는, 상기 갱신 후의 파라미터 값 설정을 유지한 채, 처리를 종료한다(스텝 S36의 '예' 루트). 또한，CPU(29)는, 이상의 ACLR형 왜곡 보정 처리를 소정 주기에서 기동, 실행한다.

한편, 적분기(27)에 의해 얻어진 전력값이 상기 임계값 미만인 경우, CPU(29)는, 상기 ACLR형 왜곡 보상 처리의 기동 타이밍이어도, 해당 처리(FFT 연산부(26))를 기동시키지 않고 처리를 종료한다(도 2의 스텝 S2의 '아니오' 루트). 이에 의해, 상기 파라미터 보정이 정지되고(파라미터 보정 제어 스텝), 송신 전력값이 소정 전력값 미만이고, FFT 연산부(26)에서 해석 가능한 범위 이하의 왜곡만 발생하는 상황하에서, 왜곡 데이터의 측정 오차에 기인하는 이상 파라미터 값의 설정을 방지하는 것이 가능하게 된다.

● CPU(29)의 동작(그 2)

상기 적분기(27)를 장비하지 않는 구성이어도, CPU(29)에서，FFT 연산부(26)에 의해 얻어진 FFT 결과 데이터를 적분함으로써, 도 2에 의해 전술한 임계값 판정과 동등한 판정을 실현하는 것이 가능하다.

즉, 이 경우, CPU(29)는, 도 6에 도시하는 바와 같이, FFT 연산부(26)를 기동하여 피드백 신호 Y에 대해서 FFT 처리를 실행시키고(스텝 S5), 그 결과(FFT 결과 데이터)를 취득하고, 예를 들면 도 11에서의 전력값 취득 포인트(200)의 범위(캐리어 신호 성분 C1, C2, C3, C4가 포함되는 범위)의 데이터를 적분함으로써, 전력값을 구한다(스텝 S6).

그리고, CPU(29)는, 구한 전력값과 상기 임계값을 비교하여, 구한 전력값이 해당 임계값 이상인지의 여부를 판정하고(스텝 S7), 임계값 이상이면, 도 3의 스텝 S32 이후의 처리를 실행하여, ACLR형 왜곡 보정 처리를 실행하고(스텝 S7의 '예' 루트), 임계값 미만이면, 스텝 S32 이후의 처리는 실행하지 않고 처리를 종료한다(스텝 S7의 '아니오' 루트).

이상과 같이, 본 실시 형태에 따르면, 파라미터(왜곡 보상 계수) 변경 전에, 송신 전력값을 취득하고, 송신 전력값이 왜곡 발생하지 않도록 하는 낮은 송신 전력값인 경우에는, 파라미터 보정 동작을 정지함으로써, 또한, 왜곡 기준 데이터로부터 오차 성분 상당의 오프셋 값 감산을 행함으로써, 측정 오차의 영향에 의한 이상 파라미터 설정을 방지할 수 있다.

또한, 본 발명은 전술한 실시 형태에 한정되지 않고, 본 발명의 취지를 일탈하지 않는 범위에서 다양하게 변형하여 실시할 수 있는 것은 물론이다.

예를 들면, 전술한 예에서는, 송신 전력값 감시에 의한 파라미터 보정의 정지 처리와, 왜곡 데이터의 오프셋 보정 장치의 쌍방을 실시하고 있지만, 어느 한쪽만을 실시하도록 하여도, 측정 오차의 영향에 의한 이상 파라미터 설정을 방지하는 것이 가능하다.

또한, 상기 파라미터 보정의 정지 처리는, 송신 전력값을 직접 감시함으로써 행하고 있지만, 송신 전력값의 변동 요인, 예를 들면, 송신 캐리어수를 감시하여, 해당 캐리어수가 임계값 이상인 경우에 파라미터 보정을 정지하도록 하여도 된다.

〔B〕부기

(부기1)

증폭기에의 입력 신호에 대한 왜곡 보상 계수를 그 증폭기의 입출력 신호의 차분에 기초하여 적응적으로 갱신하여, 그 증폭기의 비선형성을 보상하는 왜곡 보상 장치로서,

상기 증폭기의 출력 신호의 왜곡량을 검출하는 왜곡량 검출 수단과,

설정되는 파라미터에 따라 상기 차분에 변동을 줄 수 있는 피파라미터 설정 수단과,

상기 왜곡량 검출 수단에 의해 검출된 상기 왜곡량이 개선되는 방향으로 해당 피파라미터 설정 수단의 상기 파라미터를 보정하는 파라미터 보정 수단과,

상기 왜곡량 검출 수단에 의해 검출된 왜곡량을 그 검출 오차에 따른 오프셋량만큼 작게 하는 방향으로 보정하는 왜곡량 보정 수단을 구비한 것을 특징으로 하는 왜곡 보상 장치.

(부기2)

상기 피파라미터 설정 수단이,

파라미터 설정에 따라 상기 증폭기에의 입력 신호의 주파수 특성을 보상하는 이퀄라이저인 것을 특징으로 하는 부기1에 기재된 왜곡 보상 장치.

(부기3)

상기 피파라미터 설정 수단이,

파라미터 설정에 따라 상기 차분 검출을 위한 상기 입출력 신호의 비교 타이밍을 조정하는 타이밍 조정부인 것을 특징으로 하는 부기1 또는 2에 기재된 왜곡 보상 장치.

(부기4)

상기 오프셋량이, 해당 왜곡량 검출 수단에 의해 복수회 검출된 왜곡량에 기초하여 구해지는 것을 특징으로 하는 부기3에 기재된 왜곡 보상 장치.

(부기5)

상기 오프셋량이, 전력 감시 수단에 의한 감시 결과에 따른 가변량인 것을 특징으로 하는 부기3에 기재된 왜곡 보상 장치.

(부기6)

상기 오프셋량이, 상기 왜곡량 검출 수단에 의해 검출된 왜곡량에 따른 가변량인 것을 특징으로 하는 부기3에 기재된 왜곡 보상 장치.

(부기7)

상기 오프셋량이 적응적으로 갱신됨으로써 현재의 송신 상태에 따라 최적의 오프셋 값으로 되는 수단을 갖는 것을 특징으로 하는 부기3에 기재된 왜곡 보상 장치.

(부기8)

증폭기에의 입력 신호에 대한 왜곡 보상 계수를 그 증폭기의 입출력 신호의 차분에 기초하여 적응적으로 갱신하고, 그 증폭기의 비선형성을 보상하는 왜곡 보상 방법으로서,

상기 증폭기의 출력 신호의 왜곡량을 검출하는 왜곡량 검출 스텝과,

설정되는 파라미터에 따라 상기 차분에 변동을 줄 수 있는 피파라미터 설정 수단의 상기 파라미터를, 상기 왜곡량 검출 스텝에 의해 검출된 상기 왜곡량이 개선되는 방향으로 보정하는 파라미터 보정 스텝과,

상기 왜곡량 검출 스텝에 의해 검출된 왜곡량을 그 검출 오차에 따른 오프셋량만큼 작게 하는 방향으로 보정하는 왜곡량 보정 스텝을 갖는 것을 특징으로 하는 왜곡 보상 방법.

[산업상의 이용 가능성]

이상 상술한 바와 같이, 본 발명에 따르면, 증폭기의 비선형성을 보상하는 왜곡 보상 장치에서, 왜곡 측정 오차의 영향에 의한 이상 파라미터 설정을 방지할 수 있으므로, 증폭기를 이용하는 통신 기술 분야, 예를 들면, 이동 통신 기술 분야에 극력 유효하다고 생각된다.

상기 본 발명에 따르면, 왜곡 기준 데이터로부터 오차 성분 상당의 오프셋 값 감산을 행함으로써, 왜곡 측정 오차의 영향에 의해 파라미터가 최적값으로부터 벗어나는 오설정을 방지할 수 있다.

Claims (5)

1. 증폭기에의 입력 신호에 대한 왜곡 보상 계수를 해당 증폭기의 입출력 신호의 차분에 기초하여 적응적으로 갱신하여, 해당 증폭기의 비선형성을 보상하는 왜곡 보상 장치로서,

   해당 증폭기의 출력 신호의 왜곡량을 검출하는 왜곡량 검출 수단과,

   설정되는 파라미터에 따라 상기 차분에 변동을 부여할 수 있는 피파라미터 설정 수단과,

   해당 왜곡량 검출 수단에 의해 검출된 상기 왜곡량이 개선되는 방향으로 해당 피파라미터 설정 수단의 상기 파라미터를 보정하는 파라미터 보정 수단과,

   해당 왜곡량 검출 수단에 의해 검출된 왜곡량을 그 검출 오차에 따른 오프셋량만큼 작게 하는 방향으로 보정하는 왜곡량 보정 수단

   을 구비한 것을 특징으로 하는 왜곡 보상 장치.
2. 제1항에 있어서,

   해당 피파라미터 설정 수단이,

   파라미터 설정에 따라 해당 증폭기에의 입력 신호의 주파수 특성을 보상하는 이퀄라이저인 것을 특징으로 하는 왜곡 보상 장치.
3. 제1항 또는 제2항에 있어서,

   해당 피파라미터 설정 수단이,

   파라미터 설정에 따라 상기 차분 검출을 위한 상기 입출력 신호의 비교 타이밍을 조정하는 타이밍 조정부인 것을 특징으로 하는 왜곡 보상 장치.
4. 제3항에 있어서,

   상기 오프셋량이 적응적으로 갱신됨으로써 현재의 송신 상태에 따라 최적의 오프셋 값으로 되는 수단을 포함하는 것을 특징으로 하는 왜곡 보상 장치.
5. 증폭기에의 입력 신호에 대한 왜곡 보상 계수를 해당 증폭기의 입출력 신호의 차분에 기초하여 적응적으로 갱신하여, 해당 증폭기의 비선형성을 보상하는 왜곡 보상 방법으로서,

   해당 증폭기의 출력 신호의 왜곡량을 검출하는 왜곡량 검출 스텝과,

   설정되는 파라미터에 따라 상기 차분에 변동을 부여할 수 있는 피파라미터 설정 수단의 상기 파라미터를, 해당 왜곡량 검출 스텝에 의해 검출된 상기 왜곡량이 개선되는 방향으로 보정하는 파라미터 보정 스텝과,

   해당 왜곡량 검출 스텝에 의해 검출된 왜곡량을 그 검출 오차에 따른 오프셋량만큼 열화하는 방향으로 보정하는 왜곡량 보정 스텝

   을 포함하는 것을 특징으로 하는 왜곡 보상 방법.

Images