KR20070078178A - Liquid crystal display panel - Google Patents

Liquid crystal display panel Download PDF

Info

Publication number
KR20070078178A
KR20070078178A KR1020060008176A KR20060008176A KR20070078178A KR 20070078178 A KR20070078178 A KR 20070078178A KR 1020060008176 A KR1020060008176 A KR 1020060008176A KR 20060008176 A KR20060008176 A KR 20060008176A KR 20070078178 A KR20070078178 A KR 20070078178A
Authority
KR
South Korea
Prior art keywords
stopper
spacer
liquid crystal
substrate
crystal display
Prior art date
Application number
KR1020060008176A
Other languages
Korean (ko)
Inventor
이원희
나병선
기동현
안순일
권호균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060008176A priority Critical patent/KR20070078178A/en
Publication of KR20070078178A publication Critical patent/KR20070078178A/en

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A01AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01KANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K97/00Accessories for angling
    • A01K97/06Containers or holders for hooks, lines, sinkers, flies or the like
    • AHUMAN NECESSITIES
    • A01AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01KANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K97/00Accessories for angling
    • A01K97/04Containers for bait; Preparation of bait
    • AHUMAN NECESSITIES
    • A01AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01KANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K97/00Accessories for angling
    • A01K97/08Containers for rods

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Animal Husbandry (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Liquid Crystal (AREA)

Abstract

An LCD(Liquid Crystal Display) panel is provided to intercept the movement of a spacer due to the external impact, thereby preventing the light leakage from generating. A stopper(174) is formed on a substrate. A spacer(170) is formed on the second substrate opposite to the first substrate and maintains a liquid crystal cell gap between the first and second substrates. A penetration hole(172) penetrates a portion of any one between the stopper and the spacer so that any one of the stopper and the spacer is inserted into the remaining one. The penetration hole also penetrates a portion of the spacer at an area overlapped with the stopper. A gate line(102) is formed on the first substrate. A data line is formed on the first substrate and crossed with the gate line. A TFT(Thin Film Transistor) is connected with the gate and data lines. A passivation layer protects the TFT. A pixel electrode(122) is formed on the passivation layer and connected with the TFT.

Description

액정 표시 패널{LIQUID CRYSTAL DISPLAY PANEL}Liquid crystal display panel {LIQUID CRYSTAL DISPLAY PANEL}

도 1은 본 발명의 제1 실시 예에 따른 액정 표시 패널의 박막트랜지스터 기판 및 컬러필터 기판 각각을 나타내는 평면도이다.1 is a plan view illustrating a thin film transistor substrate and a color filter substrate of a liquid crystal display panel according to a first exemplary embodiment of the present invention.

도 2는 도 1에서 선Ⅰ-Ⅰ'를 따라 절취한 박막트랜지스터 기판 및 컬러필터 기판 각각을 포함하는 액정 표시 패널을 나타내는 단면도이다.FIG. 2 is a cross-sectional view illustrating a liquid crystal display panel including a thin film transistor substrate and a color filter substrate cut along line II ′ in FIG. 1.

도 3은 본 발명의 제2 실시 예에 따른 액정 표시 패널의 박막트랜지스터 기판 및 컬러필터 기판 각각을 나타내는 평면도이다.3 is a plan view illustrating each of a thin film transistor substrate and a color filter substrate of a liquid crystal display panel according to a second exemplary embodiment of the present invention.

도 4는 도 3에서 선Ⅱ-Ⅱ'를 따라 절취한 박막트랜지스터 기판 및 컬러필터 기판 각각을 포함하는 액정 표시 패널을 나타내는 단면도이다.FIG. 4 is a cross-sectional view illustrating a liquid crystal display panel including a thin film transistor substrate and a color filter substrate cut along the line II-II ′ in FIG. 3.

도 5a 및 도 5b는 도 4에 도시된 스토퍼 및 관통홀의 다른 실시예를 나타내는 단면도들이다.5A and 5B are cross-sectional views illustrating another example of the stopper and the through hole illustrated in FIG. 4.

도 6은 본 발명의 제3 실시 예에 따른 액정 표시 패널의 박막트랜지스터 기판 및 컬러필터 기판 각각을 나타내는 평면도이다.6 is a plan view illustrating each of a thin film transistor substrate and a color filter substrate of a liquid crystal display panel according to a third exemplary embodiment of the present invention.

도 7은 도 6에서 선Ⅲ-Ⅲ'를 따라 절취한 박막트랜지스터 기판 및 컬러필터 기판 각각을 포함하는 액정 표시 패널을 나타내는 단면도이다.FIG. 7 is a cross-sectional view illustrating a liquid crystal display panel including a thin film transistor substrate and a color filter substrate cut along line III-III ′ of FIG. 6.

도 8a 내지 도 8e는 도 2에 도시된 액정 표시 패널의 제조방법을 설명하기 위한 단면도들이다.8A through 8E are cross-sectional views illustrating a method of manufacturing the liquid crystal display panel illustrated in FIG. 2.

< 도면의 주요 부분에 대한 부호의 설명 > <Description of Symbols for Main Parts of Drawings>

101,111 : 기판 102 : 게이트 라인101,111: substrate 102: gate line

104 : 데이터 라인 106 : 게이트 전극104: data line 106: gate electrode

108 : 소스 전극 110 : 드레인 전극108: source electrode 110: drain electrode

112 : 게이트 절연막 114 : 활성층112 gate insulating film 114 active layer

116 : 오믹 접촉층 118 : 보호막116: ohmic contact layer 118: protective film

122 : 화소 전극 130 : 박막 트랜지스터122: pixel electrode 130, thin film transistor

150 : 컬러필터 기판 152 : 블랙매트릭스150: color filter substrate 152: black matrix

154 : 컬러필터 156 : 오버코트층154: color filter 156: overcoat layer

158 : 공통 전극 160 : 박막트랜지스터 기판158: common electrode 160: thin film transistor substrate

170 : 스페이서 172,182 : 관통홀170: spacer 172,182: through hole

174 : 스토퍼174: stopper

본 발명은 액정 표시 패널에 관한 것으로, 특히 컬럼 스페이서를 고정시킬 수 있는 액정 표시 패널에 관한 것이다.The present invention relates to a liquid crystal display panel, and more particularly, to a liquid crystal display panel capable of fixing column spacers.

액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 사이에 두고 서로 대향하여 합착된 박막 트랜지스터 기판 및 칼러 필터 기판을 구비한다.The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. The liquid crystal display includes a thin film transistor substrate and a color filter substrate which are bonded to each other with the liquid crystal interposed therebetween.

박막 트랜지스터 기판은 서로 교차되게 형성된 게이트라인 및 데이터라인과, 그들의 교차부에 형성된 박막트랜지스터와, 박막트랜지스터와 접속된 화소 전극과, 그들 위에 액정 배향을 위해 도포된 하부 배향막을 포함한다.The thin film transistor substrate includes a gate line and a data line formed to cross each other, a thin film transistor formed at an intersection thereof, a pixel electrode connected to the thin film transistor, and a lower alignment layer coated thereon for liquid crystal alignment.

컬러 필터 기판은 빛샘 방지를 위한 블랙 매트릭스와, 칼러 구현을 위한 칼러 필터, 화소 전극과 수직전계를 이루는 공통전극과, 그들 위에 액정 배향을 위해 도포된 상부 배향막을 포함한다.The color filter substrate includes a black matrix for preventing light leakage, a color filter for color implementation, a common electrode forming a vertical electric field with the pixel electrode, and an upper alignment layer coated thereon for liquid crystal alignment.

이러한 칼라필터 기판과 박막트랜지스터 기판 사이에는 셀갭을 유지하기 위한 컬럼 스페이서가 형성된다.A column spacer is formed between the color filter substrate and the thin film transistor substrate to maintain a cell gap.

컬럼 스페이서는 액정 표시 패널에 외부 충격이나 압력이 가해지면 그 충격이나 압력에 의해 위치가 변동된 후 원복되지 못한다. 이로 인해, 박막트랜지스터 기판 및 칼라필터 기판 사이에 미스얼라인이 발생되어 빛샘현상이 발생된다. 또한, 위치가 변동된 컬럼 스페이서에 의해 셀갭이 위치별로 달라지므로 셀갭이 큰 영역쪽으로 액정이 이동하게 된다. 이에 따라, 액정의 충진량이 액정 표시 패널의 전영역에서 균일하지 못해 버블 형태의 불량이 발생하는 문제점이 있다.When an external shock or pressure is applied to the liquid crystal display panel, the column spacer cannot be undone after the position is changed by the impact or pressure. As a result, misalignment is generated between the thin film transistor substrate and the color filter substrate, thereby causing light leakage. In addition, since the cell gap is changed for each position by the column spacer whose position is changed, the liquid crystal moves to a region where the cell gap is large. Accordingly, the filling amount of the liquid crystal is not uniform in the entire area of the liquid crystal display panel, there is a problem that a defect in the form of a bubble occurs.

따라서, 본 발명이 이루고자 하는 기술적 과제는 컬럼 스페이서를 고정시킬 수 있는 액정 표시 패널을 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display panel which can fix a column spacer.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 액정 표시 패널은 제1 기판 상에 형성된 스토퍼와; 상기 제1 기판과 대향하는 제2 기판 상에 형성되어 상기 제1 및 제2 기판 사이의 액정셀갭을 유지하는 스페이서와; 상기 스토퍼 및 상기 스페이서 중 어느 하나에 나머지 하나가 삽입되도록 상기 스토퍼 및 상기 스페이서 중 어느 하나의 일부를 관통하는 관통홀을 구비하는 것을 특징으로 한다.In order to achieve the above technical problem, the liquid crystal display panel according to the present invention comprises a stopper formed on the first substrate; A spacer formed on a second substrate facing the first substrate to maintain a liquid crystal cell gap between the first and second substrates; And a through hole penetrating a part of any one of the stopper and the spacer so that the other one is inserted into any one of the stopper and the spacer.

여기서, 상기 관통홀은 상기 스토퍼와 중첩되는 영역의 상기 스페이서의 일부를 관통하는 것을 특징으로 한다.The through hole may pass through a part of the spacer in an area overlapping the stopper.

또한, 상기 액정 표시 패널은 상기 제1 기판 상에 형성된 게이트 라인과; 상기 게이트 라인과 교차하도록 상기 제1 기판 상에 형성된 데이터 라인과; 상기 게이트 라인 및 데이터 라인과 접속된 박막트랜지스터와; 상기 박막트랜지스터를 보호하는 보호막과; 상기 보호막 상에 형성되며 상기 박막트랜지스터와 접속된 화소 전극을 추가로 구비하는 것을 특징으로 한다.The liquid crystal display panel may further include a gate line formed on the first substrate; A data line formed on the first substrate to intersect the gate line; A thin film transistor connected to the gate line and the data line; A protective film protecting the thin film transistor; And a pixel electrode formed on the passivation layer and connected to the thin film transistor.

한편, 상기 스토퍼는 상기 게이트 라인과 중첩되며 상기 데이터 라인과 동일 평면 상에 동일 금속으로 형성되는 것을 특징으로 한다.The stopper may overlap the gate line and be formed of the same metal on the same plane as the data line.

이 때, 상기 관통홀은 상기 스페이서와 중첩되는 영역의 상기 스토퍼를 관통하는 것을 특징으로 한다.In this case, the through hole is characterized in that penetrates through the stopper in the region overlapping the spacer.

또한, 상기 액정 표시 패널은 상기 스토퍼를 덮도록 형성된 상기 보호막을 관통하는 제2 관통홀을 추가로 포함하는 것을 특징으로 한다.The liquid crystal display panel may further include a second through hole penetrating the passivation layer formed to cover the stopper.

또 다른 한편, 상기 스토퍼는 상기 데이터 라인과 중첩되며 상기 게이트 라인과 동일 평면 상에 동일 금속으로 형성되는 것을 특징으로 한다.On the other hand, the stopper is characterized in that overlapping the data line and formed of the same metal on the same plane as the gate line.

상기 기술적 과제 외에 본 발명의 다른 기술적 과제 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other technical problems and advantages of the present invention in addition to the above technical problem will be apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예들을 도 1 내지 도 8e를 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 1 to 8E.

도 1은 본 발명의 제1 실시 예에 따른 박막트랜지스터 기판과 컬러필터 기판을 포함하는 액정 표시 패널을 나타내는 평면도이며, 도 2는 도 1에 도시된 액정 표시 패널을 Ⅰ-Ⅰ'선을 따라 절단하여 나타낸 단면도이다.FIG. 1 is a plan view illustrating a liquid crystal display panel including a thin film transistor substrate and a color filter substrate according to a first embodiment of the present invention, and FIG. 2 is a view illustrating the liquid crystal display panel illustrated in FIG. 1 taken along the line II ′. It is sectional drawing shown.

도 1 및 도 2에 도시된 액정 표시 장치는 액정을 사이에 두고 대향하는 박막트랜지스터 기판(160) 및 칼라필터 기판(150)을 구비한다. 1 and 2 include a thin film transistor substrate 160 and a color filter substrate 150 that face each other with liquid crystal interposed therebetween.

칼라필터 기판(150)에는 상부 기판(111) 상에 형성되는 블랙 매트릭스(152)와, 칼러 구현을 위한 칼러 필터(154)와, 화소 전극(122)과 수직전계를 이루는 공통전극(158)과, 셀갭을 유지하는 스페이서(170)를 구비한다.The color filter substrate 150 includes a black matrix 152 formed on the upper substrate 111, a color filter 154 for implementing color, a common electrode 158 forming a vertical electric field with the pixel electrode 122, and And a spacer 170 for maintaining the cell gap.

블랙매트릭스(152)는 컬러 필터(154)가 형성될 화소영역을 구분하도록 상부기판(111) 상에 형성된다. 이 블랙매트릭스(152)는 게이트라인(102), 데이터라인(104) 및 박막트랜지스터(130)와 중첩되도록 형성된다. 이러한 블랙 매트릭스(152)는 컬러 필터들(154) 사이를 빛샘, 외부광 반사, 그리고 박막 트랜지스터 (130)의 채널부가 외부광에 노출됨으로 인한 광 누설 전류 등을 방지하게 된다.The black matrix 152 is formed on the upper substrate 111 to distinguish the pixel region in which the color filter 154 is to be formed. The black matrix 152 is formed to overlap the gate line 102, the data line 104, and the thin film transistor 130. The black matrix 152 prevents light leakage between the color filters 154, external light reflection, and light leakage current due to exposure of the channel portion of the thin film transistor 130 to external light.

컬러 필터(154)는 블랙매트릭스(152)에 의해 마련된 화소영역에 형성된다. 이 컬러필터(154)는 R, G, B 별로 형성되어 R, G, B 색상을 구현한다. The color filter 154 is formed in the pixel area provided by the black matrix 152. The color filter 154 is formed for each of R, G, and B to implement R, G, and B colors.

오버코트층(156)은 컬러 필터(154) 및 블랙 매트릭스(152) 위에 아크릴 수지 등의 투명한 유기 절연물로 형성된다. 오버코트층(156)은 컬러 필터(154)와 블랙 매트릭스(152)의 단차를 보상하여 평탄한 표면을 제공한다. The overcoat layer 156 is formed of a transparent organic insulator such as an acrylic resin on the color filter 154 and the black matrix 152. The overcoat layer 156 compensates for the step difference between the color filter 154 and the black matrix 152 to provide a flat surface.

공통 전극(158)은 상부 기판(111) 상에 형성되어 공급된 공통 전압을 이용하여 액정의 움직임을 제어한다.The common electrode 158 is formed on the upper substrate 111 to control the movement of the liquid crystal using the supplied common voltage.

스페이서(170)는 게이트 라인(102), 데이터 라인(104) 및 박막트랜지스터(130) 중 적어도 어느 하나와 중첩되게 형성되어 박막트랜지스터 기판(160) 및 칼라필터 기판(150) 사이의 셀갭을 유지시킨다. 이러한 스페이서(170)는 그 스페이서(170)의 일부를 관통하는 관통홀(172)을 감싸도록 형성되어 링(ring) 형태를 이룬다. 관통홀(172)은 박막트랜지스터 기판(160) 상에 형성되는 스토퍼(174) 이상의 폭을 가지도록 형성된다.The spacer 170 is formed to overlap at least one of the gate line 102, the data line 104, and the thin film transistor 130 to maintain a cell gap between the thin film transistor substrate 160 and the color filter substrate 150. . The spacer 170 is formed to surround the through hole 172 passing through a portion of the spacer 170 to form a ring. The through hole 172 is formed to have a width greater than or equal to the stopper 174 formed on the thin film transistor substrate 160.

박막트랜지스터 기판(160)은 게이트 라인(102) 및 데이터 라인(104)과 접속된 박막트랜지스터(130)와, 박막트랜지스터(130)와 접속되며 칼라 필터(140)와 중첩되는 화소 전극(122)과, 게이트 라인(GL)과 중첩되는 영역에 형성되는 스토퍼(174)를 구비한다.The thin film transistor substrate 160 includes a thin film transistor 130 connected to the gate line 102 and the data line 104, a pixel electrode 122 connected to the thin film transistor 130 and overlapping the color filter 140. And a stopper 174 formed in an area overlapping the gate line GL.

박막트랜지스터(130)는 게이트라인(102)으로부터의 게이트신호에 응답하여 데이터라인(104)으로부터의 데이터신호를 선택적으로 화소전극(122)에 공급한다. 이를 위해, 박막트랜지스터(130)는 게이트 라인(102)과 접속된 게이트 전극(106), 데이터 라인(104)과 접속된 소스 전극(108), 화소 전극(122)과 접속된 드레인 전극(110), 게이트 전극(106)과 게이트 절연막(112)을 사이에 두고 중첩되면서 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 활성층(114), 그 활성층(114)과 소스 전극(108) 및 드레인 전극(110)과의 오믹 접촉을 위한 오믹 접촉층(116)을 구비한다.The thin film transistor 130 selectively supplies the data signal from the data line 104 to the pixel electrode 122 in response to the gate signal from the gate line 102. To this end, the thin film transistor 130 includes a gate electrode 106 connected to the gate line 102, a source electrode 108 connected to the data line 104, and a drain electrode 110 connected to the pixel electrode 122. And an active layer 114 forming a channel between the source electrode 108 and the drain electrode 110 while overlapping the gate electrode 106 and the gate insulating layer 112 therebetween, the active layer 114 and the source electrode 108. ) And an ohmic contact layer 116 for ohmic contact with the drain electrode 110.

보호막(118)은 박막 트랜지스터(130)와 데이터 라인(104)을 덮도록 게이트 절연막(112) 위에 형성된다.The passivation layer 118 is formed on the gate insulating layer 112 to cover the thin film transistor 130 and the data line 104.

화소 전극(122)은 각 화소 영역에서 칼라 필터(R, G, B)와 중첩되도록 독립적으로 형성되고, 콘택홀(120)을 통해 노출된 드레인 전극(110)과 접속된다. 이러한 화소전극(122)은 박막트랜지스터(130)를 통해 공급된 화소 데이터 신호에 의해 공통전극(158)과 전위차를 발생시킨다. 이 전위차에 의해 액정이 회전하게 되며 액정의 회전 정도에 따라서 광투과량이 결정된다.The pixel electrode 122 is independently formed to overlap the color filters R, G, and B in each pixel area, and is connected to the drain electrode 110 exposed through the contact hole 120. The pixel electrode 122 generates a potential difference from the common electrode 158 by the pixel data signal supplied through the thin film transistor 130. This potential difference causes the liquid crystal to rotate, and the light transmittance is determined by the degree of rotation of the liquid crystal.

스토퍼(174)는 게이트 라인(102) 상에 소스 및 드레인 전극(108,110)과 동일 금속으로 동일 평면 상에 형성된다. 이러한 스토퍼(174)는 컬러필터 기판(150)에 형성된 관통홀(172) 내에 삽입되어 스페이서(174)의 이동을 차단한다. 또한, 스토퍼(174) 하부에는 활성층(114) 및 오믹접촉층(116)이 스토퍼(174)와 동일 패턴으로 형성된다. 이러한 활성층(114) 및 오믹접촉층(116)에 의해 스토퍼(174)의 최상면과 스페이서(170)의 최상면 간의 높이차(H)가 커져 스페이서(170)의 이동의 차단율이 높아진다.The stopper 174 is formed on the gate line 102 on the same plane as the source and drain electrodes 108 and 110 on the same metal. The stopper 174 is inserted into the through hole 172 formed in the color filter substrate 150 to block the movement of the spacer 174. In addition, the active layer 114 and the ohmic contact layer 116 are formed under the stopper 174 in the same pattern as the stopper 174. The height difference H between the top surface of the stopper 174 and the top surface of the spacer 170 is increased by the active layer 114 and the ohmic contact layer 116 to increase the blocking rate of the movement of the spacer 170.

이와 같이, 본 발명의 제1 실시 예에 따른 액정 표시 패널은 링 형태의 스토퍼가 스페이서의 일부를 관통하는 관통홀 내에 삽입됨으로써 외부의 충격으로 인한 스페이서의 이동을 차단할 수 있다. 이에 따라, 본 발명에 따른 액정 표시 패널은 빛샘 및 버블 현상이 방지된다.As described above, the liquid crystal display panel according to the first exemplary embodiment of the present invention may block the movement of the spacer due to an external impact by inserting a ring stopper into a through hole penetrating a portion of the spacer. Accordingly, the liquid crystal display panel according to the present invention is prevented from light leakage and bubble phenomenon.

도 3은 본 발명의 제2 실시 예에 따른 액정 표시 패널을 나타내는 평면도이며, 도 4는 도 3에 도시된 액정 표시 패널을 Ⅱ-Ⅱ'선을 따라 절단하여 나타낸 단면도이다.3 is a plan view illustrating a liquid crystal display panel according to a second exemplary embodiment of the present invention, and FIG. 4 is a cross-sectional view of the liquid crystal display panel illustrated in FIG. 3 taken along the line II-II ′.

도 3 및 도 4에 도시된 액정 표시 패널은 도 1 및 도 2에 도시된 액정 표시 패널과 대비하여 관통홀이 스토퍼의 일부를 관통하도록 형성되는 것을 제외하고는 동일한 구성요소를 구비한다.3 and 4 have the same components except that the through-holes are formed to penetrate a part of the stopper as compared to the liquid crystal display panels shown in FIGS. 1 and 2.

스페이서(170)는 게이트 라인(102), 데이터 라인(104) 및 박막트랜지스터(130) 중 적어도 어느 하나와 중첩되게 형성되어 박막트랜지스터 기판(160) 및 칼라필터 기판(150) 사이의 셀갭을 유지시킨다. 이러한 스페이서(170)는 박막트랜지스터 기판(160)에 형성된 관통홀(182) 내에 삽입가능하도록 관통홀(182) 이하의 폭을 가지도록 형성된다. The spacer 170 is formed to overlap at least one of the gate line 102, the data line 104, and the thin film transistor 130 to maintain a cell gap between the thin film transistor substrate 160 and the color filter substrate 150. . The spacer 170 is formed to have a width less than or equal to the through hole 182 to be inserted into the through hole 182 formed in the thin film transistor substrate 160.

스토퍼(174)는 게이트 라인(102) 상에 소스 및 드레인 전극(108,110)과 동일 금속으로 동일 평면 상에 형성된다. 이러한 스토퍼(174)는 그 스토퍼(174)의 일부를 관통하는 관통홀(182)을 감싸도록 형성되어 링(ring) 형태를 이룬다. 관통홀(182)은 칼라필터 기판(150) 상에 형성되는 스페이서(170) 이상의 폭을 가지도록 형성된다. 한편, 관통홀(182)은 도 5a에 도시된 바와 같이 스토퍼(174)를 덮도록 형성된 보호막(118)을 관통하도록 형성되거나 도 5b에 도시된 바와 같이 스토퍼(174)의 일부를 관통하는 제1 관통홀(182a)과, 제1 관통홀(182a)과 중첩되며 보호막(118)을 관통하는 제2 관통홀(182b)로 이루어질 수도 있다. 이러한 관통홀(182) 내에 스페이서가 삽입됨으로써 스토퍼에 의해 스페이서(174)의 이동을 차단한다. The stopper 174 is formed on the gate line 102 on the same plane as the source and drain electrodes 108 and 110 on the same metal. The stopper 174 is formed to surround the through hole 182 penetrating a part of the stopper 174 to form a ring. The through hole 182 is formed to have a width greater than or equal to the spacers 170 formed on the color filter substrate 150. Meanwhile, the through hole 182 may be formed to penetrate the passivation layer 118 formed to cover the stopper 174 as shown in FIG. 5A or may pass through a portion of the stopper 174 as shown in FIG. 5B. The through hole 182a and the second through hole 182b overlapping the first through hole 182a and penetrating the passivation layer 118 may be formed. The spacer is inserted into the through hole 182 to block the movement of the spacer 174 by the stopper.

또한, 스토퍼(174) 하부에는 활성층(114) 및 오믹접촉층(116)이 스토퍼(174)와 동일 패턴으로 형성된다. 이러한 활성층(114) 및 오믹접촉층(116)에 의해 스토퍼(174)의 최상면과 스페이서(170)의 최상면 간의 높이차(H)가 커져 스페이서(170)의 이동의 차단율이 높아진다.In addition, the active layer 114 and the ohmic contact layer 116 are formed under the stopper 174 in the same pattern as the stopper 174. The height difference H between the top surface of the stopper 174 and the top surface of the spacer 170 is increased by the active layer 114 and the ohmic contact layer 116 to increase the blocking rate of the movement of the spacer 170.

이와 같이, 본 발명의 제2 실시 예에 따른 액정 표시 패널은 스페이서(170)가 스토퍼(174)의 일부를 관통하는 관통홀(182) 내에 삽입됨으로써 외부의 충격으로 인한 스페이서(170)의 이동을 차단할 수 있다. 이에 따라, 본 발명에 따른 액정 표시 패널은 빛샘 및 버블 현상이 방지된다.As described above, in the liquid crystal display panel according to the second exemplary embodiment, the spacer 170 is inserted into the through hole 182 penetrating a part of the stopper 174 to prevent the spacer 170 from moving due to external impact. You can block. Accordingly, the liquid crystal display panel according to the present invention is prevented from light leakage and bubble phenomenon.

한편, 본 발명에 따른 액정 표시 패널은 도 6 및 도 7에 도시된 바와 같이 데이터 라인(104)과 중첩되게 스페이서(170) 및 스토퍼(184)가 형성가능하다. 즉, 스토퍼(184)는 게이트 라인(102)과 동일 금속으로 동일 평면 상에 형성된다. 스페이서(170)는 스토퍼(184)가 삽입될 관통홀(172)을 가지도록 링 형태로 형성된다. 이외에도 스토퍼(184)는 스페이서(170)가 삽입될 관통홀(172)을 가지도록 링 형태로 형성되어 관통홀(172) 내에 스페이서(170)가 삽입될 수도 있다.Meanwhile, in the liquid crystal display panel according to the present invention, as shown in FIGS. 6 and 7, the spacer 170 and the stopper 184 may be formed to overlap the data line 104. That is, the stopper 184 is formed on the same plane as the gate line 102 by the same metal. The spacer 170 is formed in a ring shape to have a through hole 172 into which the stopper 184 is to be inserted. In addition, the stopper 184 may be formed in a ring shape to have a through hole 172 into which the spacer 170 is to be inserted, and thus the spacer 170 may be inserted into the through hole 172.

도 8a 내지 도 8e는 본 발명에 따른 액정 표시 패널의 제조방법을 설명하기 위한 단면도들이다. 여기서, 본 발명에 따른 액정 표시 패널의 제조방법은 도 2에 도시된 액정 표시 패널의 제조방법을 예로 들어 설명하기로 한다.8A to 8E are cross-sectional views illustrating a method of manufacturing a liquid crystal display panel according to the present invention. Here, the manufacturing method of the liquid crystal display panel according to the present invention will be described taking the manufacturing method of the liquid crystal display panel shown in FIG. 2 as an example.

도 8a를 참조하면, 하부 기판(101) 상에 게이트 라인(102) 및 그 게이트 라인(102)과 접속된 게이트 전극(106)을 포함하는 제1 도전 패턴군이 형성된다.Referring to FIG. 8A, a first conductive pattern group including a gate line 102 and a gate electrode 106 connected to the gate line 102 is formed on the lower substrate 101.

구체적으로, 하부 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 게이트 금속층은 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 게이트 라인(102) 및 게이트 전극(106)을 포함하는 제1 도전 패턴군이 형성된다. Specifically, the gate metal layer is formed on the lower substrate 101 through a deposition method such as a sputtering method. The gate metal layer is patterned by a photolithography process and an etching process to form a first conductive pattern group including the gate line 102 and the gate electrode 106.

도 8b를 참조하면, 제1 도전 패턴군이 형성된 하부 기판(101) 상에 게이트 절연막(112)이 형성되고, 그 위에 데이터 라인(104), 소스 전극(108) 및 드레인 전극(110)을 포함하는 제2 도전패턴군 및 스토퍼(174)와, 제2 도전 패턴군 및 스토퍼(174)의 배면을 따라 중첩된 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴(115)이 형성된다. 이러한 반도체 패턴(115)과 제2 도전 패턴군 및 스토퍼(174)는 슬릿(Slit) 마스크 또는 반투과 마스크를 이용한 하나의 마스크 공정으로 형성된다.Referring to FIG. 8B, a gate insulating layer 112 is formed on a lower substrate 101 on which a first conductive pattern group is formed, and includes a data line 104, a source electrode 108, and a drain electrode 110 thereon. The semiconductor pattern 115 including the second conductive pattern group and the stopper 174 and the active layer 114 and the ohmic contact layer 116 overlapping the back surface of the second conductive pattern group and the stopper 174 are formed. do. The semiconductor pattern 115, the second conductive pattern group, and the stopper 174 are formed by one mask process using a slit mask or a semi-transmissive mask.

구체적으로, 제1 도전패턴군이 형성된 하부 기판(101) 상에 게이트 절연막(112), 비정질 실리콘층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층, 소스/드레인 금속층이 순차적으로 형성된다. In detail, the gate insulating layer 112, the amorphous silicon layer, the amorphous silicon layer doped with impurities (n + or p +), and the source / drain metal layer are sequentially formed on the lower substrate 101 on which the first conductive pattern group is formed.

그리고, 소스/드레인 금속층 위에 포토레지스트가 도포된 다음, 슬릿 마스크을 이용한 포토리소그래피 공정으로 포토레지스트가 노광 및 현상됨으로써 단차를 갖는 포토레지스트 패턴이 형성된다. After the photoresist is applied on the source / drain metal layer, the photoresist is exposed and developed by a photolithography process using a slit mask to form a photoresist pattern having a step difference.

이어서, 단차를 갖는 포토레지스트 패턴을 이용한 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 제2 도전패턴군이 형성된다. 그리고, 포토레지스트 패턴을 이용한 식각공정으로 비정질 실리콘층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층이 패터닝됨으로써 반도체 패턴(114,116)이 형성된다. 이 경우, 제2 도전패턴군 중 소스 전극(108)과 드레인 전극(110)은 서로 연결된 구조를 갖는다. Subsequently, the second conductive pattern group is formed by patterning the source / drain metal layer by an etching process using a photoresist pattern having a step difference. The semiconductor patterns 114 and 116 are formed by patterning an amorphous silicon layer and an amorphous silicon layer doped with impurities (n + or p +) by an etching process using a photoresist pattern. In this case, the source electrode 108 and the drain electrode 110 of the second conductive pattern group have a structure connected to each other.

그 다음, 산소(O2) 플라즈마를 이용한 애싱 공정으로 포토레지스트 패턴이 애싱된다. 애싱된 포토레지스트 패턴을 이용한 식각 공정으로 노출된 제2 도전패턴군과, 그 아래의 오믹 접촉층이 제거됨으로써 소스 전극(108)과 드레인 전극(110)은 분리되고 활성층(114)이 노출된다. 이에 따라, 소스 전극(108)과 드레인 전극(110) 사이에는 활성층(114)으로 이루어진 채널이 형성된다. 그리고, 스트립 공정으로 포토레지스트 패턴이 제거된다.Next, the photoresist pattern is ashed by an ashing process using an oxygen (O 2 ) plasma. The source electrode 108 and the drain electrode 110 are separated and the active layer 114 is exposed by removing the second conductive pattern group exposed through the etching process using the ashed photoresist pattern and the ohmic contact layer thereunder. Accordingly, a channel formed of the active layer 114 is formed between the source electrode 108 and the drain electrode 110. Then, the photoresist pattern is removed by a stripping process.

도 8c를 참조하면, 반도체패턴 및 제2 도전패턴군과 스토퍼(174)가 형성된 하부 기판(101) 상에 콘택홀(120)을 가지는 보호막(118)이 형성된다.Referring to FIG. 8C, a passivation layer 118 having a contact hole 120 is formed on a lower substrate 101 on which a semiconductor pattern, a second conductive pattern group, and a stopper 174 are formed.

구체적으로, 제2 도전패턴군 및 스토퍼(174)를 덮도록 하부 기판(101) 상에 보호막(118)이 형성된다. 보호막(118)으로는 게이트 절연막(112)과 같은 무기 절연 물질이 이용되거나 포토 아크릴 등과 같은 유기 절연 물질이 이용된다.In detail, the passivation layer 118 is formed on the lower substrate 101 to cover the second conductive pattern group and the stopper 174. As the passivation layer 118, an inorganic insulating material such as the gate insulating layer 112 may be used, or an organic insulating material such as photoacrylic may be used.

보호막(118)은 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 드레인 전극(110)을 노출시키는 콘택홀(120)이 형성된다.The passivation layer 118 is patterned by a photolithography process and an etching process to form a contact hole 120 exposing the drain electrode 110.

도 8d를 참조하면, 보호막(118) 상에 화소 전극(122)을 포함하는 제3 도전 패턴군이 형성된다. Referring to FIG. 8D, a third conductive pattern group including the pixel electrode 122 is formed on the passivation layer 118.

구체적으로, 보호막(118)이 형성된 하부 기판(101) 상에 투명 도전막이 스퍼터링 등과 같은 증착 방법으로 전면 형성된다. 투명 도전막으로는 ITO, TO, IZO 등이 이용된다. 이 투명 도전막은 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 화소 전극(122)을 포함하는 제3 도전 패턴군이 형성된다. Specifically, the transparent conductive film is formed on the entire surface of the lower substrate 101 on which the protective film 118 is formed by a deposition method such as sputtering or the like. ITO, TO, IZO, etc. are used as a transparent conductive film. The transparent conductive film is patterned by a photolithography process and an etching process to form a third conductive pattern group including the pixel electrode 122.

도 8e를 참조하면, 도 8a 내지 도 8d에 도시된 제조방법에 의해 형성된 박막트랜지스터 기판과 별도의 공정으로 형성된 컬러필터 기판(160)이 합착됨으로써 액정 표시 패널이 형성된다.Referring to FIG. 8E, a liquid crystal display panel is formed by bonding the thin film transistor substrate formed by the manufacturing method illustrated in FIGS. 8A to 8D and the color filter substrate 160 formed by a separate process.

구체적으로, 컬러 필터 기판(150)은 상부기판(111) 상에 블랙매트릭스(152), 컬러 필터(154), 오버코트층(156), 공통 전극(158) 및 관통홀(172)을 가지는 스페이서(170)가 순차적으로 형성됨으로써 완성된다. 이러한 컬러 필터 기판(150)과 박막 트랜지스터 기판(160)이 합착제(도시하지 않음)를 이용한 합착 공정에 의해 합착됨으로써 액정 표시 패널이 완성된다.In detail, the color filter substrate 150 may include a spacer having a black matrix 152, a color filter 154, an overcoat layer 156, a common electrode 158, and a through hole 172 on the upper substrate 111. 170 is completed by sequentially forming. The color filter substrate 150 and the thin film transistor substrate 160 are bonded by a bonding process using a bonding agent (not shown), thereby completing a liquid crystal display panel.

상술한 바와 같이, 본 발명에 따른 액정 표시 패널은 스토퍼 및 스페이서 중 어느 하나의 일부를 관통하는 관통홀 내에 그 관통홀과 마주보도록 형성된 스페이서 및 스토퍼 중 어느 하나가 삽입된다. 이에 따라, 본 발명에 따른 액정 표시 패널은 외부의 충격으로 인한 스페이서의 이동을 차단할 수 있어 빛샘 및 버블 현상이 방지된다.As described above, in the liquid crystal display panel according to the present invention, any one of a spacer and a stopper formed to face the through hole is inserted into a through hole passing through a portion of one of the stopper and the spacer. Accordingly, the liquid crystal display panel according to the present invention can block the movement of the spacer due to the external shock to prevent light leakage and bubble phenomenon.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (7)

제1 기판 상에 형성된 스토퍼와;A stopper formed on the first substrate; 상기 제1 기판과 대향하는 제2 기판 상에 형성되어 상기 제1 및 제2 기판 사이의 액정셀갭을 유지하는 스페이서와;A spacer formed on a second substrate facing the first substrate to maintain a liquid crystal cell gap between the first and second substrates; 상기 스토퍼 및 상기 스페이서 중 어느 하나에 나머지 하나가 삽입되도록 상기 스토퍼 및 상기 스페이서 중 어느 하나의 일부를 관통하는 관통홀을 구비하는 것을 특징으로 하는 액정 표시 패널.And a through hole penetrating a part of any one of the stopper and the spacer so that the other one is inserted into one of the stopper and the spacer. 제 1 항에 있어서,The method of claim 1, 상기 관통홀은 상기 스토퍼와 중첩되는 영역의 상기 스페이서의 일부를 관통하는 것을 특징으로 하는 액정 표시 패널.And the through hole penetrates through a part of the spacer in an area overlapping the stopper. 제 1 항 및 제 2 항 중 어느 한 항에 있어서,The method according to any one of claims 1 and 2, 상기 제1 기판 상에 형성된 게이트 라인과;A gate line formed on the first substrate; 상기 게이트 라인과 교차하도록 상기 제1 기판 상에 형성된 데이터 라인과;A data line formed on the first substrate to intersect the gate line; 상기 게이트 라인 및 데이터 라인과 접속된 박막트랜지스터와;A thin film transistor connected to the gate line and the data line; 상기 박막트랜지스터를 보호하는 보호막과;A protective film protecting the thin film transistor; 상기 보호막 상에 형성되며 상기 박막트랜지스터와 접속된 화소 전극을 추가로 구비하는 것을 특징으로 하는 액정 표시 패널.And a pixel electrode formed on the passivation layer and connected to the thin film transistor. 제 3 항에 있어서,The method of claim 3, wherein 상기 스토퍼는The stopper is 상기 게이트 라인과 중첩되며 상기 데이터 라인과 동일 평면 상에 동일 금속으로 형성되는 것을 특징으로 하는 액정 표시 패널.The liquid crystal display panel overlapping the gate line and formed of the same metal on the same plane as the data line. 제 4 항에 있어서,The method of claim 4, wherein 상기 관통홀은 상기 스페이서와 중첩되는 영역의 상기 스토퍼를 관통하는 것을 특징으로 하는 액정 표시 패널.And the through hole penetrates through the stopper in an area overlapping the spacer. 제 4 항에 있어서,The method of claim 4, wherein 상기 스토퍼를 덮도록 형성된 상기 보호막을 관통하는 제2 관통홀을 추가로 포함하는 것을 특징으로 하는 액정 표시 패널.And a second through hole penetrating the passivation layer formed to cover the stopper. 제 3 항에 있어서,The method of claim 3, wherein 상기 스토퍼는The stopper is 상기 데이터 라인과 중첩되며 상기 게이트 라인과 동일 평면 상에 동일 금속으로 형성되는 것을 특징으로 하는 액정 표시 패널.The liquid crystal display panel overlapping the data line and formed of the same metal on the same plane as the gate line.
KR1020060008176A 2006-01-26 2006-01-26 Liquid crystal display panel KR20070078178A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060008176A KR20070078178A (en) 2006-01-26 2006-01-26 Liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060008176A KR20070078178A (en) 2006-01-26 2006-01-26 Liquid crystal display panel

Publications (1)

Publication Number Publication Date
KR20070078178A true KR20070078178A (en) 2007-07-31

Family

ID=38502563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060008176A KR20070078178A (en) 2006-01-26 2006-01-26 Liquid crystal display panel

Country Status (1)

Country Link
KR (1) KR20070078178A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103116236A (en) * 2012-10-15 2013-05-22 友达光电股份有限公司 Display panel
US8809865B2 (en) 2012-10-26 2014-08-19 Samsung Display Co., Ltd. Display device
KR20170014135A (en) * 2015-07-29 2017-02-08 엘지디스플레이 주식회사 Substrate including thin film transistor and display panel having the smae
CN106773355A (en) * 2016-11-24 2017-05-31 友达光电股份有限公司 Pixel structure and active element array substrate for display panel
KR20170064064A (en) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 Liquid crystal display and manufacturing method of the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103116236A (en) * 2012-10-15 2013-05-22 友达光电股份有限公司 Display panel
US8809865B2 (en) 2012-10-26 2014-08-19 Samsung Display Co., Ltd. Display device
KR20170014135A (en) * 2015-07-29 2017-02-08 엘지디스플레이 주식회사 Substrate including thin film transistor and display panel having the smae
CN106405957A (en) * 2015-07-29 2017-02-15 乐金显示有限公司 Substrate including thin film transistor and display panel having the same
EP3125029A3 (en) * 2015-07-29 2017-02-15 LG Display Co., Ltd. Display panel having substrate including thin film transistor
US10198105B2 (en) 2015-07-29 2019-02-05 Lg Display Co., Ltd. Thin film transistor substrate having a plurality of stopper layers on the same plane as a touch sensing line and display panel having the same
CN106405957B (en) * 2015-07-29 2019-11-12 乐金显示有限公司 Substrate including thin film transistor (TFT) and the display panel with the substrate
KR20170064064A (en) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 Liquid crystal display and manufacturing method of the same
CN106773355A (en) * 2016-11-24 2017-05-31 友达光电股份有限公司 Pixel structure and active element array substrate for display panel

Similar Documents

Publication Publication Date Title
KR101319355B1 (en) Liquid crystal diplay panel and manufacturing method thereof
KR20010084454A (en) Liquid Crystal Display Panel and Fabricating Method Thereof
US20100065850A1 (en) Array substrate and method of manufacturing the same
KR101362960B1 (en) Liquid crystal display device and fabricating method thereof
KR20060130334A (en) Liquid crystal display pannel and fabricating method thereof
KR101157222B1 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
KR20070078178A (en) Liquid crystal display panel
KR20100003916A (en) Liquid crystal display and method for manufacturing the same
KR102028982B1 (en) Liquid display panel and method of fabricating the same
KR101409704B1 (en) Liquid crystal display device and method of manufacturing the same
KR102067964B1 (en) Liquid crystal display device and manufacturing method thereof
KR20160014847A (en) Liquid crystral display device and manufacturing method thereof
KR101172048B1 (en) Liquid Crystal Display And Method For Fabricating The Same
KR101297357B1 (en) Vertical alignment mode liquid crystal display device
KR100542770B1 (en) Thin film transistor array substrate and manufacturing method of the same
KR100754125B1 (en) Manufacturing Method of Liquid Crystal Display
KR101001453B1 (en) Thin film transistor array substrate and fabricating method thereof
KR101980775B1 (en) Thin film transistor substrate and method of fabricating the same
KR101362008B1 (en) Liquid crystal display panel and method for fabricating thereof
KR101149939B1 (en) Thin Film Transistor Substrate And Method Of Fabricating The Same
KR20070072275A (en) Vertical alignment mode liquid crystal display device and method of fabricating thereof
KR101200883B1 (en) Manufacturing method of thin film transistor array substrate
KR101067947B1 (en) Vertical alignment mode liquid crystal display device and method of fabricating thereof
KR101116819B1 (en) Method For Fabricating Liquid Crystal Display Panel
KR101329447B1 (en) Thin film transistor array substrate and manufacturing method of the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination