KR20070077689A - 반도체소자의 측정마크 - Google Patents

Abstract

본 발명은 반도체소자의 측정마크에 관한 것으로,

중첩도 및 정렬도를 명확하게 측정할 수 있도록 하기 위하여, 측정마크의 어미자 및 아들자에 밀도가 다른 다수의 바아를 같은 방향으로 형성하여 중첩도 및 정렬도를 명확하게 측정할 수 있는 측정마크를 제공함으로써 후속 공정을 용이하게 실시할 수 있도록 하는 기술이다.

Description

반도체소자의 측정마크{Measurement marks of Semiconductor devices}

도 1 은 본 발명의 제1실시예에 따른 반도체소자의 측정마크를 도시한 평면도.

도 2 는 본 발명의 제2실시예에 따른 반도체소자의 측정마크를 도시한 평면도.

도 3 은 본 발명의 제3실시예에 따른 반도체소자의 측정마크를 도시한 평면도.

본 발명은 반도체소자의 측정마크에 관한 것으로, 특히 반도체소자의 제조공정중 패턴의 정렬도 및 중첩도를 향상시키기 위하여 측정마크를 형성하는 기술에 관한 것이다.

반도체소자의 제조 공정중 포토 리소그래피 공정시 하부 패턴과의 정렬 상태를 점검할 때 정렬도를 측정하게 된다.

종래 미세패턴을 형성하는 반도체 장치는 패턴과 패턴의 중첩 정확도가 매우 정교하여야 하는 실정이다.

그러나, 미세패턴을 형성하는 고집적 반도체 소자의 제품화가 이루어짐에 따란 적층되는 중첩 정확도도 매우 정교하여야 한다.

필요에 따라서는 이런 정확도를 높이기 위하여 중첩도 측정마크의 패턴도 다양하게 준비되어야 한다.

현재 사용중인 측정마크는 수십 ㎛ 정도 크기의 사각형 구조로 제1층을 형성하고 또 다른 층에 수 ㎛ 정도의 사각형 패턴인 제2층을 형성한 다음, 이들의 중심축 차이를 측정하여 중첩정확도를 측정하는 것이다.

현재가지는 이러한 방법으로 형성한 측정마크를 이용하여 중첩도를 측정하는데 커다란 무리가 있지는 않았으나 최근의 상황은 상기 방법에 다른 22 ㎛ 크기의 측정마크로 10 ㎚ 이하의 중첩마진을 필요로 하게 되었다.

이는 측정마크의 어미자 및 아들자 중에서 어미자의 신호 하나를 이용하여 수천 분의 1 수준인 1/2200 오차를 측정하는 것이므로, 측정 정확도에 대한 신뢰도가 떨어지고 미세한 결함에 민감하게 발행하게 된다.

본 발명의 상기한 종래기술의 문제점을 해결하기 위하여, 중첩도 측정시 정밀도를 향상시키기 위하여 측정마크의 어미자 및 아들자를 각각 밀도가 다른 바아 패턴으로 형성하는 반도체소자의 측정마크를 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 측정마크는,

반도체소자의 측정마크에 있어서,

사각구조를 이루는 변과 수직한 방향을 이루는 다수의 바아를 포함하는 어미자와,

상기 어미자를 형성하는 다수의 바아와 같은 방향, 다른 밀도로 형성된 다수의 바아를 포함하는 아들자를 포함하는 것과,

상기 측정마크는 박스 인 박스, 박스 인 바아, 바아 인 박스 및 바아 인 바아 구조 중에서 선택된 한가지로 형성하는 것과,

상기 어미자 및 아들자 각각에 형성된 다수의 바아는 각각 동일한 피치로 형성하는 것과,

반도체소자의 셀부에 단위 소자를 형성할 때 반도체기판 상의 여유면적에 측정마크를 형성하고 후속 공정에 사용하는 것을 제1특징으로 한다.

또한, 반도체소자의 측정마크는,

반도체소자의 측정마크에 있어서,

사각구조를 이루는 변과 수직한 방향을 이루는 다수의 바아를 포함하는 제1어미자와,

상기 어미자를 형성하는 다수의 바아와 같은 방향, 다른 밀도로 형성된 다수의 바아를 포함하는 제1아들자와,

상기 제1어미자를 구성하는 바아에 다수의 바아로 형성된 제2어미자와,

상기 제1아들자를 구성하는 바아에 상기 제2어미자의 바아와 다른 밀도로 형성된 다수의 바아를 포함하는 제2아들자를 포함하는 것과,

상기 측정마크는 박스 인 박스, 박스 인 바아, 바아 인 박스 및 바아 인 바 아 구조 중에서 선택된 한가지로 형성하는 것과,

상기 제2어미자 및 제2아들자는 각각에 밀도가 다른 바아들을 포함하는 것과,

상기 다수의 바아는 소속된 어미자 및 아들자에서 각각 동일한 피치로 형성하는 것과,

반도체소자의 셀부에 단위 소자를 형성할 때 반도체기판 상의 여유면적에 측정마크를 형성하고 후속 공정에 사용하는 것을 제2특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 1 은 본 발명의 제1실시예에 따른 반도체소자의 측정마크를 도시한 평면도로서, 박스 인 박스 형태의 측정마크를 도시한 것이다.

도 1을 참조하면, 상기 박스 인 박스 형태의 측정마크는 외측에 형성되는 바깥박스인 어미자(11)와 내측에 형성되는 안박스인 아들자(13)를 포함한다.

이때, 상기 어미자(11) 및 아들자(13)는 박스를 이루는 변과 수직한 방향을 갖는 일정한 선폭의 바아를 일정한 피치로 형성한 것이다.

그리고, 상기 어미자(11)를 형성하는 바아와 상기 아들자(13)를 형성하는 바아의 밀도를 다르게 한다. 다시 말하면, 동일한 면적에 형성되는 바아의 숫자를 다르게 함으로써 어미자(11)와 아들자(13)에 형성되는 바아들의 피치를 다르게 한다.

예를들면, 상기 어미자(11)를 형성하는 바아로 100 개를 형성하는 경우, 아들자(23)를 형성하는 바아를 99 개로 형성하는 것이다. 물론 상기 어미자(21)와 아들자(23)의 숫자를 15 와 14, 20 과 15 와 같이 여러 형태로 다르게 형성할 수도 있다.

여기서, 상기 어미자(11) 및 아들자(13)의 상측에 도시된 것은 중첩도 측정시 신호를 도시한 것이며, 상기 아들자(13)의 하측에 도시된 것은 어미자(11) 및 아들자(13)의 신호가 중첩된 것을 도시한 것이다.

도 2 는 본 발명의 제2실시예에 따른 반도체소자의 측정마크를 도시한 평면도로서, 박스 인 박스 형태의 측정마크를 도시한 것이다.

도 2를 참조하면, 상기 박스 인 박스 형태의 측정마크는 외측에 형성되는 바깥박스인 제1어미자(21)와 내측에 형성되는 안박스인 제1아들자(23)를 포함한다.

이때, 상기 제1어미자(21) 및 제1아들자(23)는 박스를 이루는 변과 수직한 방향을 갖는 일정한 선폭의 바아를 일정한 피치로 형성한 것이다.

그리고, 상기 제1어미자(21)를 형성하는 바아와 상기 제1아들자(23)를 형성하는 바아의 밀도를 다르게 한다. 다시 말하면, 동일한 면적에 형성되는 바아의 숫자를 다르게 함으로써 제1어미자(21)와 제1아들자(23)에 형성되는 바아들의 피치를 다르게 한다.

예를들면, 상기 제1어미자(21)를 형성하는 바아로 100 개를 형성하는 경우, 제1아들자(23)를 형성하는 바아를 99 개로 형성하는 것이다. 물론 상기 어미자(21)와 아들자(23)의 숫자를 15 와 14, 20 과 15 와 같이 여러 형태로 다르게 형성할 수도 있다.

여기서, 상기 제1어미자(21) 및 제1아들자(23)의 상측에 도시된 것은 중첩도 측정시 신호를 도시한 것이며, 상기 제1아들자(23)의 하측에 도시된 것은 제1어미 자(21) 및 제1아들자(23)의 신호가 중첩된 것을 도시한 것이다.

또한, 상기 제1어미자(21)와 제1아들자(23)의 바아는 각각 다른 밀도를 갖는 다수의 제2어미자(25)와 제2아들자(27)를 바아 형태로 포함하는 것이다. 예를들면, 제2어미자(25)가 100 개일 때 제2아들자(27)는 99 개를 형성하며, 제2어미자(25)와 제2아들자(27)는 각각 동일한 피치로 형성한 것이다. 물론 상기 제2어미자(35)와 제3아들자(37)의 숫자를 15 와 14, 20 과 15 와 같이 다르게 형성할 수도 있다.

도 3 은 본 발명의 제3실시예에 따른 반도체소자의 측정마크를 도시한 평면도로서, 박스 인 박스 형태의 측정마크를 도시한 것이다.

도 3을 참조하면, 상기 박스 인 박스 형태의 측정마크는 외측에 형성되는 바깥박스인 제1어미자(31)와 내측에 형성되는 안박스인 제1아들자(33)를 포함한다.

이때, 상기 제1어미자(31) 및 제1아들자(33)는 박스를 이루는 변과 수직한 방향을 갖는 일정한 선폭의 바아를 일정한 피치로 형성한 것이다.

그리고, 상기 제1어미자(31)를 형성하는 바아와 상기 제1아들자(33)를 형성하는 바아의 밀도를 다르게 한다. 다시 말하면, 동일한 면적에 형성되는 바아의 숫자를 다르게 함으로써 제1어미자(31)와 제1아들자(33)에 형성되는 바아들의 피치를 다르게 한다.

예를들면, 상기 제1어미자(31)를 형성하는 바아로 100 개를 형성하는 경우, 제1아들자(33)를 형성하는 바아를 99 개로 형성하는 것이다. 물론 상기 어미자(21)와 아들자(23)의 숫자를 15 와 14, 20 과 15 와 같이 여러 형태로 다르게 형성할 수도 있다.

여기서, 상기 제1어미자(31) 및 제1아들자(33)의 상측에 도시된 것은 중첩도 측정시 신호를 도시한 것이며, 상기 제1아들자(33)의 하측에 도시된 것은 제1어미자(31) 및 제1아들자(33)의 신호가 중첩된 것을 도시한 것이다.

또한, 상기 제1어미자(31)와 제1아들자(33)의 바아는 각각 다른 밀도를 갖는 다수의 제2어미자(35)와 제2아들자(37)를 바아 형태로 포함하는 것이다. 예를들면, 제2어미자(35)가 100 개일 때 제2아들자(37)는 99 개를 형성하며, 제2어미자(35)와 제2아들자(37)는 각각 동일한 피치로 형성한 것이다. 물론 상기 제2어미자(35)와 제3아들자(37)의 숫자를 15 와 14, 20 과 15 와 같이 다르게 형성할 수도 있다.

한편, 상기 제2어미자(35) 및 제2아들자(37)의 바아는 각각 다른 밀도를 갖는 다수의 제3어미자(39)와 제3아들자(41)를 바아 형태로 포함하는 것이다. 예를들면, 제3어미자(39)가 100 개일 때 제3아들자(41)는 99 개를 형성하며, 제3어미자(39)와 제3아들자(41)는 각각 동일한 피치로 형성한 것이다. 물론 상기 제3어미자(39)와 제3아들자(41)의 숫자를 15 와 14, 20 과 15 와 같이 다르게 형성할 수도 있다.

본 발명의 다른 실시예는 바아 인 박스, 박스 인 바아 그리고 바아 인 바아 구조의 측정마크에 적용한 것이다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 측정마크는, 밀도가 다른 바아를 일정한 피치로 형성하는 어미자 및 아들자를 이용하여 중첩도 및 정렬도를 정확하게 측정할 수 있도록 하는 측정마크를 형성함으로써 후속 공정을 용이하게 실시할 수 있도록 하는 효과를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (9)

1. 반도체소자의 측정마크에 있어서,

   사각구조를 이루는 변과 수직한 방향을 이루는 다수의 바아를 포함하는 어미자와,

   상기 어미자를 형성하는 다수의 바아와 같은 방향, 다른 밀도로 형성된 다수의 바아를 포함하는 아들자를 포함하는 것을 특징으로 하는 반도체소자의 측정마크.
2. 제 1 항에 있어서,

   상기 측정마크는 박스 인 박스, 박스 인 바아, 바아 인 박스 및 바아 인 바아 구조 중에서 선택된 한가지로 형성하는 것을 특징으로 하는 반도체소자의 측정마크.
3. 제 1 항에 있어서,

   상기 어미자 및 아들자 각각에 형성된 다수의 바아는 각각 동일한 피치로 형성하는 것을 특징으로 하는 반도체소자의 측정마크.
4. 제 1 항에 있어서,

   반도체소자의 셀부에 단위 소자를 형성할 때 반도체기판 상의 여유면적에 측 정마크를 형성하고 후속 공정에 사용하는 것을 특징으로 하는 반도체소자의 측정마크.
5. 반도체소자의 측정마크에 있어서,

   사각구조를 이루는 변과 수직한 방향을 이루는 다수의 바아를 포함하는 제1어미자와,

   상기 어미자를 형성하는 다수의 바아와 같은 방향, 다른 밀도로 형성된 다수의 바아를 포함하는 제1아들자와,

   상기 제1어미자를 구성하는 바아에 다수의 바아로 형성된 제2어미자와,

   상기 제1아들자를 구성하는 바아에 상기 제2어미자의 바아와 다른 밀도로 형성된 다수의 바아를 포함하는 제2아들자를 포함하는 것을 특징으로 하는 반도체소자의 측정마크.
6. 제 5 항에 있어서,

   상기 측정마크는 박스 인 박스, 박스 인 바아, 바아 인 박스 및 바아 인 바아 구조 중에서 선택된 한가지로 형성하는 것을 특징으로 하는 반도체소자의 측정마크.
7. 제 5 항에 있어서,

   상기 제2어미자 및 제2아들자는 각각에 밀도가 다른 바아들을 포함하는 것을 특징으로 하는 특징으로 하는 반도체소자의 측정마크.
8. 제 5 항 또는 제 7 항에 있어서,

   상기 다수의 바아는 소속된 어미자 및 아들자에서 각각 동일한 피치로 형성하는 것을 특징으로 하는 반도체소자의 측정마크.
9. 제 5 항에 있어서,

   반도체소자의 셀부에 단위 소자를 형성할 때 반도체기판 상의 여유면적에 측정마크를 형성하고 후속 공정에 사용하는 것을 특징으로 하는 반도체소자의 측정마크.

Images