KR20070077239A - Method of manufacturing non-volatile memory device - Google Patents

Method of manufacturing non-volatile memory device Download PDF

Info

Publication number
KR20070077239A
KR20070077239A KR1020060006636A KR20060006636A KR20070077239A KR 20070077239 A KR20070077239 A KR 20070077239A KR 1020060006636 A KR1020060006636 A KR 1020060006636A KR 20060006636 A KR20060006636 A KR 20060006636A KR 20070077239 A KR20070077239 A KR 20070077239A
Authority
KR
South Korea
Prior art keywords
pattern
film
layer
oxide film
radical
Prior art date
Application number
KR1020060006636A
Other languages
Korean (ko)
Inventor
나기수
이상훈
이태종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060006636A priority Critical patent/KR20070077239A/en
Publication of KR20070077239A publication Critical patent/KR20070077239A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

A method for manufacturing a nonvolatile memory device is provided to improve the reliability of the nonvolatile memory device by preventing the damage of a polysilicon layer and a tunnel oxide layer using a radical oxide layer as a buffer oxide layer. A tunnel oxide layer(110) and a floating gate polysilicon layer(112) are formed on a substrate(100). A radical oxide layer is formed on the polysilicon layer. A silicon nitride layer and a photoresist pattern are sequentially formed on the radical oxide layer. A first pattern for exposing partially the substrate to the outside is formed on the resultant structure by etching the silicon nitride layer, the polysilicon layer and the tunnel oxide layer using the photoresist pattern as an etch mask. A trench is formed by etching the exposed portion of the substrate using the first pattern as an etch mask. A second pattern including the polysilicon layer and the tunnel oxide layer is formed on the resultant structure by removing the silicon nitride layer and the radical oxide layer from the first pattern. A dielectric film(128) and a control gate(130) are formed on the second pattern.

Description

불 휘발성 메모리 장치의 제조 방법{Method of manufacturing non-volatile memory device}Method of manufacturing non-volatile memory device

도 1 내지 도 9는 본 발명의 바람직한 일 실시예에 따른 불 휘발성 메모리 장치의 제조 방법을 설명하기 위한 개략적인 공정 단면도이다.1 through 9 are schematic cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 기판 110 : 터널 산화막 패턴100 substrate 110 tunnel oxide film pattern

112 : 폴리실리콘막 패턴 114 : 라디칼 산화막 패턴112 polysilicon film pattern 114 radical oxide film pattern

116 : 질화막 패턴 118 : 제1 패턴116: nitride film pattern 118: first pattern

120 : 트렌치 122 : 소자 분리막 패턴120: trench 122: device isolation pattern

124 : 제2 패턴 126 : 제3 패턴124: second pattern 126: third pattern

128 : 유전막 130 : 컨트롤 게이트용 도전막128 dielectric film 130 conductive film for control gate

본 발명은 불 휘발상 메모리 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 자기 정렬된(self aligned) 구조를 갖는 불 휘발성 메모리 장치의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a volatile memory device. More particularly, the present invention relates to a method of manufacturing a nonvolatile memory device having a self aligned structure.

불 휘발성 메모리 장치는 디지털 데이터를 전원이 없는 상태에서도 반영구적으로 보존이 가능하며 전기적으로 쓰고 지우기가 모두 가능한 장점을 지니고 있다. 때문에, 휴대용 전자제품의 데이터 저장용으로 널리 사용되고 있다. 더구나, 최근에는 그 응용 분야가 디지털 카메라, MP3 플레이어, 휴대 전화의 메모리 등으로 확대되고 있다.Nonvolatile memory devices have the advantage of being able to preserve digital data semi-permanently even in the absence of power, and both write and erase electrically. Therefore, it is widely used for data storage of portable electronic products. Moreover, in recent years, the application field has been expanded to digital cameras, MP3 players, mobile phone memories and the like.

상기 불 휘발성 메모리 장치의 단위 셀은 플로팅 게이트를 구비하는 수직 적층형 게이트 구조를 포함한다. 구체적으로 설명하면, 불 휘발성 메모리 셀의 게이트는 터널 산화 상에 플로팅 게이트, 유전막 및 컨트롤 게이트가 적층된 구조를 갖는다.The unit cell of the nonvolatile memory device may include a vertical stacked gate structure having a floating gate. Specifically, the gate of the nonvolatile memory cell has a structure in which a floating gate, a dielectric film, and a control gate are stacked on tunnel oxide.

이때, 상기 메모리 셀의 디자인 룰이 점점 더 작아짐에 따라 상기 플로팅 게이트를 소정의 사진 공정을 수행하는데 한계가 있다. 따라서, 필드 절연막 패턴과 자기 정렬된 구조를 갖는 플로팅 게이트(Self Aligned Polysilicon-Shallow Trench Isolation : 이하, SAP-STI라 한다)를 형성함으로써 상기 사진 공정의 한계를 극복할 수 있다.In this case, as the design rule of the memory cell becomes smaller and smaller, there is a limit to performing a predetermined photo process on the floating gate. Accordingly, the limitation of the photolithography process may be overcome by forming a floating gate having a self-aligned structure with the field insulating layer pattern (hereinafter, referred to as SAP-STI).

일반적으로, SAP-STI 구조를 갖는 플로팅 게이트를 형성하는 방법은 우선, 터널 산화막, 플로팅 게이트용 폴리실리콘막, 실리콘 질화막 및 포토레지스트 패턴을 순차적으로 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 실리콘 질화막, 폴리실리콘막, 터널 산화막 및 노출된 반도체 기판을 순차적으로 식각하여 트렌치를 형성한다. 이어서, 상기 트렌치를 메우도록 소자 분리막 패턴을 형성한 후, 상기 실리콘 질화막을 인산 스트립 공정을 사용하여 제거한다.In general, in the method of forming a floating gate having an SAP-STI structure, first, a tunnel oxide film, a polysilicon film for floating gate, a silicon nitride film, and a photoresist pattern are sequentially formed. Using the photoresist pattern as an etching mask, the silicon nitride film, the polysilicon film, the tunnel oxide film, and the exposed semiconductor substrate are sequentially etched to form a trench. Subsequently, after forming an isolation layer pattern to fill the trench, the silicon nitride layer is removed using a phosphate strip process.

이때, 상기 실리콘 질화막을 제거하는 동안, 상기 폴리실리콘막 및 터널 산화막이 상기 인산 수용액에 의해 손상을 입게 된다.At this time, while removing the silicon nitride film, the polysilicon film and the tunnel oxide film is damaged by the aqueous solution of phosphoric acid.

이를 극복하기 위하여 상기 폴리실리콘막 상에 버퍼 산화막을 더 형성하여 상기 실리콘 질화막이 제거되는 동안 하부의 폴리실리콘막 및 터널 산화막을 보호한다. 통상 상기 버퍼 산화막으로 중온 산화막(middle temperature oxide)을 사용한다.In order to overcome this problem, a buffer oxide film is further formed on the polysilicon film to protect the lower polysilicon film and the tunnel oxide film while the silicon nitride film is removed. Usually, a middle temperature oxide is used as the buffer oxide film.

그러나, 상기 중온 산화막은 열적 산화로 생성된 것이 아니라 산화막 구조가 비교적 약하여 상기 실리콘 질화막을 제거하는 동안 상기 중온 산화막의 상부가 쉽게 제거된다. 따라서, 실리콘 질화막 제거 시, 상기 중온 산화막이 인산 수용액을 블로킹하지 못하여 결정화된 하부의 폴리실리콘막의 그레인 바운더리(grain boundary)를 통해 확산되어 상기 터널 산화막의 막질을 저하시키는 문제점을 야기시킨다.However, the middle temperature oxide film is not produced by thermal oxidation, but the oxide film structure is relatively weak so that the upper portion of the middle temperature oxide film is easily removed while removing the silicon nitride film. Therefore, upon removal of the silicon nitride film, the mesophilic oxide film does not block the phosphate aqueous solution and diffuses through the grain boundary of the polysilicon film under crystallization, causing a problem of deteriorating the film quality of the tunnel oxide film.

또한, 상기 트렌치를 형성한 후, 상기 트렌치 내부를 세정하는데 상기 세정 공정 시, 상기 중온 산화막의 측벽이 부분적으로 제거된다. 이로써, 이후 트랜치 내부에 소자 분리막 패턴을 형성하는 동안, 상기 소자 분리막 패턴 내에 보이드가 생성될 수 있다.Further, after the trench is formed, the inside of the trench is cleaned, and in the cleaning process, sidewalls of the middle temperature oxide film are partially removed. Thus, voids may be generated in the device isolation layer pattern while the device isolation layer pattern is formed in the trench.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 소자 분리막 패턴 내의 보이드 생성을 억제하고, 플로팅 게이트용 폴리실리콘막 및 터널 산화막의 손상을 억제하기 위한 불 휘발성 메모리 장치의 제조 방법을 제공하는데 있다.An object of the present invention for solving the above problems is to provide a method of manufacturing a nonvolatile memory device for suppressing the generation of voids in the device isolation layer pattern, and suppress damage of the floating gate polysilicon film and tunnel oxide film.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 불 휘발성 메모리 장치의 제조 방법에 있어서, 기판 상에 터널 산화막 및 플로팅 게이트용 폴리실리콘막을 형성한다. 상기 폴리실리콘막 상에 라디칼 산화막(radical oxide)을 형성한다. 상기 라디칼 산화막 상에 실리콘 질화막 및 포토레지스트 패턴을 순차적으로 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 실리콘 질화막, 라디칼 산화막, 폴리실리콘막 및 터널 산화막을 순차적으로 식각하여 상기 기판을 부분적으로 노출시키는 제1 패턴을 형성한다. 상기 제1 패턴을 식각 마스크로 사용하여 상기 노출된 기판을 식각하여 트렌치를 형성한다. 상기 트렌치를 완전하게 매립하여 소자 분리막 패턴을 형성한다. 상기 제1 패턴의 실리콘 질화막 및 라디칼 산화막을 순차적으로 제거하여 폴리실리콘막 및 터널 산화막을 포함하는 제2 패턴을 형성한다. 상기 제2 패턴 상에 유전막 및 컨트롤 게이트를 형성한다.According to an aspect of the present invention for achieving the above object, in the method of manufacturing a nonvolatile memory device, a tunnel oxide film and a floating silicon polysilicon film is formed on a substrate. A radical oxide film is formed on the polysilicon film. A silicon nitride film and a photoresist pattern are sequentially formed on the radical oxide film. Using the photoresist pattern as an etching mask, the silicon nitride film, the radical oxide film, the polysilicon film, and the tunnel oxide film are sequentially etched to form a first pattern partially exposing the substrate. The exposed substrate is etched using the first pattern as an etching mask to form a trench. The trench is completely filled to form an isolation pattern. The silicon nitride film and the radical oxide film of the first pattern are sequentially removed to form a second pattern including the polysilicon film and the tunnel oxide film. A dielectric layer and a control gate are formed on the second pattern.

상기 트렌치를 형성한 후, 상기 트렌치 내부를 세정할 수 있다. 상기 실리콘 질화막 및 라디칼 산화막의 제거는 상기 라디칼 산화막을 스톱퍼(stopper)로 사용하여 인산 스트립(H3PO4 strip) 공정으로 상기 실리콘 질화막을 제거하고, 불소(HF)를 이용하여 상기 라디칼 산화막을 제거함으로써 수행될 수 있다. 상기 라디칼 산화막은 수소(H2) 및 산소(O2) 가스 분위기에서 800 내지 950℃에서 형성될 수 있다.After the trench is formed, the inside of the trench may be cleaned. The silicon nitride film and the radical oxide film may be removed by using the radical oxide film as a stopper to remove the silicon nitride film by a phosphate strip (H 3 PO 4 strip) process, and removing the radical oxide film by using fluorine (HF). This can be done by. The radical oxide layer may be formed at 800 to 950 ° C. in a hydrogen (H 2) and oxygen (O 2) gas atmosphere.

상기와 같은 본 발명에 따르면, 실리콘 질화막 상에 구조가 치밀한 라디칼 산화막을 버퍼 산화막으로 형성하여, 이후 실리콘 질화막을 제거하는 동안 하부의 폴리실리콘막 및 터널 산화막의 손상을 억제할 수 있다. 또한, 트렌치 세정 시, 상기 라디칼 산화막의 측벽이 거의 제거되지 않기 때문에 이후 트렌치 내부에 소자 분리막 패턴을 형성하는 동안 상기 소자 분리막 패턴 내의 보이드 생성을 억제할 수 있다.According to the present invention as described above, by forming a radical oxide film having a dense structure as a buffer oxide film on the silicon nitride film, it is possible to suppress the damage of the lower polysilicon film and the tunnel oxide film during removal of the silicon nitride film. In addition, since the sidewalls of the radical oxide layer are hardly removed during the trench cleaning, void formation in the device isolation layer pattern may be suppressed while the device isolation layer pattern is subsequently formed in the trench.

이하, 본 발명에 따른 바람직한 실시예에 따른 불 휘발성 메모리 장치의 제조 방법에 대해 상세하게 설명하면 다음과 같다.Hereinafter, a method of manufacturing a nonvolatile memory device according to an exemplary embodiment of the present invention will be described in detail.

도 1 내지 도 9는 본 발명의 일 실시예에 따른 불 휘발성 메모리 장치의 제조 방법을 설명하기 위한 개략적인 공정 단면도들이다.1 to 9 are schematic cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with an embodiment of the present invention.

도 1을 참조하면, 기판(W) 상에 터널 산화막(102) 및 플로팅 게이트용 폴리실리콘막(104)을 형성한다.Referring to FIG. 1, a tunnel oxide film 102 and a floating silicon polysilicon film 104 are formed on a substrate W. Referring to FIG.

보다 상세하게 설명하면, 상기 터널 산화막(102)은 열 산화 공정(thermal oxidation)에 의해 형성될 수 있다. 상기 폴리실리콘막(104)은, 상기 터널 산화막(102) 상에 불순물이 도핑되지 않은 폴리실리콘층 또는 비정질 실리콘층을 약 500 내지 600℃에서 저압 화학 기상 증착 방법에 의해 증착하고, 상기 폴리실리콘층 또는 비정질 실리콘층에 불순물을 도핑하여 형성된다. 상기 불순물은 예컨대, POCl3확산, 이온 주입, 또는 인-시튜 도핑 등과 같은 방법으로 상기 폴리실리콘층 또는 비정질 실리콘층에 도핑될 수 있다.In more detail, the tunnel oxide layer 102 may be formed by a thermal oxidation process. The polysilicon film 104 is deposited on the tunnel oxide film 102 by a low pressure chemical vapor deposition method in which a polysilicon layer or an amorphous silicon layer which is not doped with impurities is formed at about 500 to 600 ° C., and the polysilicon layer is deposited. Or formed by doping the amorphous silicon layer with impurities. The impurities may be doped into the polysilicon layer or amorphous silicon layer, for example, by a method such as POCl 3 diffusion, ion implantation, or in-situ doping.

도 2를 참조하면, 상기 폴리실리콘막(104) 상에 버퍼 산화막으로 사용되는 라디칼 산화막(106)을 형성한다. 상기 라디칼 산화막(106)은 수소 및 산소 가스 분위기 하에서 약 800 내지 950℃에서 형성된다. 또한, 상기 라디칼 산화막은 약 30 내지 100Pa의 낮은 압력에서 형성된다.Referring to FIG. 2, a radical oxide film 106 used as a buffer oxide film is formed on the polysilicon film 104. The radical oxide film 106 is formed at about 800 to 950 ° C. under a hydrogen and oxygen gas atmosphere. In addition, the radical oxide film is formed at a low pressure of about 30 to 100 Pa.

상기 라디칼 산화막(106)은 기존의 중온 산화막에 비해 인산 수용액에 대한 내성이 강하다. 즉, 인산 수용액에 대하여 상기 라디킬 산화막이 상기 중온 산화막보다 식각율이 낮다.The radical oxide film 106 is more resistant to the aqueous phosphoric acid solution than the conventional medium temperature oxide film. That is, in the aqueous solution of phosphoric acid, the radoxy oxide film has a lower etching rate than the middle temperature oxide film.

도 3을 참조하면, 상기 라디칼 산화막(106) 상에 하드 마스크용 질화막(108)을 형성한다. 상기 질화막(108)은 실리콘 질화막일 수 있으며, 상기 실리콘 질화막은 저압 화학 기상 증착 공정에 의해 형성될 수 있다.Referring to FIG. 3, a hard mask nitride film 108 is formed on the radical oxide film 106. The nitride layer 108 may be a silicon nitride layer, and the silicon nitride layer may be formed by a low pressure chemical vapor deposition process.

이어서, 상기 질화막(108) 상에 상기 질화막(108)을 선택적으로 노출시키는 포토레지스트 패턴(도시되지 않음)을 형성한다. 이때, 상기 포토레지스트 패턴에 의해 노출되는 기판(W) 부위는 필드 영역이 되고, 상기 포토레지스트 패턴에 의해 마스킹되는 기판(W) 부위는 액티브 영역이 된다.Subsequently, a photoresist pattern (not shown) for selectively exposing the nitride film 108 is formed on the nitride film 108. In this case, the portion of the substrate W exposed by the photoresist pattern becomes a field region, and the portion of the substrate W masked by the photoresist pattern becomes an active region.

이때, 선택적으로 질화막(108) 상에 유기 반사 방지막(도시되지 않음)을 더 형성할 수 있다. 상기 유기 반사 방지막은 이후에 수행되는 사진 공정에서 난반사에 의해 포토레지스트 패턴의 측벽 프로파일이 불량해지는 것을 방지하기 위해 막이다. 상기 유기 반사 방지막의 예로는 실리콘산질화막(SiON)일 수 있다.In this case, an organic anti-reflection film (not shown) may be further formed on the nitride film 108. The organic antireflective film is a film for preventing the sidewall profile of the photoresist pattern from being deteriorated by diffuse reflection in a subsequent photographic process. An example of the organic antireflection film may be silicon oxynitride (SiON).

도 4를 참조하면, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 질화막(108), 라디칼 산화막(106), 폴리실리콘막(104) 및 터널 산화막(102)을 순차적으로 식각하여 질화막 패턴(116), 라디칼 산화막 패턴(114), 폴리실리콘막 패턴 (112) 및 터널 산화막 패턴(110)이 적층된 제1 패턴(118)을 형성한다. 이때, 상기 식각 공정에 의해 제1 패턴(118) 사이에는 필드 영역의 기판(W)을 노출시키는 개구(119)가 생성된다.Referring to FIG. 4, the nitride layer 108, the radical oxide layer 106, the polysilicon layer 104, and the tunnel oxide layer 102 are sequentially etched using the photoresist pattern as an etching mask. The first pattern 118 in which the radical oxide film pattern 114, the polysilicon film pattern 112, and the tunnel oxide film pattern 110 are stacked is formed. In this case, an opening 119 is formed between the first patterns 118 to expose the substrate W in the field region by the etching process.

상기 제1 패턴(118)을 형성한 후, 상기 포토레지스트 패턴은 에싱 공정(ashing) 및 스트립 공정(strip)을 통해 제거된다.After the first pattern 118 is formed, the photoresist pattern is removed through ashing and stripping.

도 5를 참조하면, 상기 제1 패턴(118)을 식각 마스크로 사용하여 상기 노출된 기판(W)을 식각하여 트렌치(120)를 형성한다.Referring to FIG. 5, the trench 120 is formed by etching the exposed substrate W using the first pattern 118 as an etch mask.

상기 트렌치(120)는 건식 식각으로 형성되며, 상기 건식 식각을 수행한 후, 세정 공정을 통해 상기 트렌치(120) 내부에 잔류하는 식각 잔여물을 제거한다. 상기 세정 공정 시 사용되는 세정액은 불소(HF) 수용액 또는 SC1일 수 있으며, 상기 세정에 의해 산화물로 이루어진 막의 일부가 제거될 수 있다.The trench 120 is formed by dry etching, and after performing the dry etching, an etching residue remaining in the trench 120 is removed through a cleaning process. The cleaning liquid used in the cleaning process may be a fluorine (HF) aqueous solution or SC1, and a portion of the film made of an oxide may be removed by the cleaning.

그러나, 상기 터널 산화막(102) 및 라디칼 산화막(106)은 기존의 중온 산화막에 비해 치밀한 구조를 가지므로, 상기 세정액에 대한 식각율이 낮다. 때문에 상기 세정 공정이 수행되더라고 거의 제거되지 않으므로 상기 트렌치(120)를 세정한 후에 상기 라디칼 산화물로 이루어진 버퍼 산화막의 측벽 프로파일이 세정 전과 실질적으로 동일하다. 따라서, 이후 상기 트렌치(120)를 메우는 소자 분리막 내의 보이드 생성을 억제할 수 있다.However, since the tunnel oxide film 102 and the radical oxide film 106 have a more dense structure than the conventional medium temperature oxide film, the etch rate for the cleaning liquid is low. Therefore, since the cleaning process is hardly removed, the sidewall profile of the buffer oxide film made of the radical oxide after cleaning the trench 120 is substantially the same as before cleaning. Therefore, the void generation in the device isolation layer filling the trench 120 may be suppressed.

이어서, 도시되지 않았지만 선택적으로 상기 트렌치(120) 내부에 열 산화막(도시되지 않음)을 형성할 수 있다. 보다 상세하게 설명하면, 상기 열 산화막은 이전의 건식 식각 공정 시 발생한 표면 데미지(damage)를 큐어링(curing)하기 위해 상기 트렌치(120) 표면을 열 산화시켜 매우 얇은 두께로 상기 트렌치(120) 내부에 형성된다.Subsequently, although not shown, a thermal oxide layer (not shown) may be selectively formed inside the trench 120. In more detail, the thermal oxide layer thermally oxidizes the surface of the trench 120 in order to cure surface damage generated during the dry etching process, thereby forming a very thin thickness inside the trench 120. Is formed.

또한, 상기 열 산화막이 형성되어 있는 상기 트렌치(120)의 내측면과 저면에 수백Å의 얇을 두께로 절연막 라이너(도시되지 않음)를 형성할 수 있다. 상기 절연막 라이너는 이후 공정에 의해 상기 트렌치(120) 내에 매립되는 소자 분리막 내부의 스트레스를 감소시키고, 불순물 이온들이 필드 영역 내로 침투하는 것을 방지하기 위해 형성된다. 상기 절연막 라이너는 특정한 식각 조건 하에서 후에 설명될 실리콘 산화막과의 식각 선택비가 높은 물질로 형성되어야 하며, 예컨대, 실리콘 질화물(SiN)로 형성될 수 있다.In addition, an insulating film liner (not shown) may be formed on the inner and bottom surfaces of the trench 120 where the thermal oxide film is formed to have a thickness of several hundred microseconds. The insulating film liner is formed to reduce stress in the device isolation layer embedded in the trench 120 by a subsequent process and to prevent impurity ions from penetrating into the field region. The insulating film liner should be formed of a material having a high etching selectivity with respect to a silicon oxide film, which will be described later, under specific etching conditions. For example, the insulating film liner may be formed of silicon nitride (SiN).

도 6을 참조하면, 상기 트렌치(120)를 매립하도록 USG(Undoped Silicate Glass), O3-TEOS USG(O3-Tetra Ethyl Ortho Silicate Undoped Silicate Glass) 또는 고밀도 플라즈마(High Density Plasma : HDP) 산화막과 같은 갭 매립 특성이 우수한 산화막을 화학 기상 증착(Chemical Vapor Deposition : CVD) 방법에 의해 증착하여 소자 분리막(도시되지 않음)을 형성한다.Referring to FIG. 6, the trench 120 may be filled with an undoped silicate glass (USG), an O 3 -TEOS USG (O 3 -Tetra Ethyl Ortho Silicate Undoped Silicate Glass), or a high density plasma (HDP) oxide layer. An oxide film having the same gap filling characteristics is deposited by a chemical vapor deposition (CVD) method to form a device isolation film (not shown).

예컨대, SiH4, O2 및 Ar 가스를 플라즈마 소스로 이용하여 고밀도 플라즈마를 발생시킴으로써 고밀도 플라즈마 산화막을 형성할 수 있다.For example, a high density plasma oxide film can be formed by generating a high density plasma using SiH 4 , O 2 and Ar gases as plasma sources.

또한, 필요한 경우에, 소자 분리막 대하여 약 800∼1050℃의 고온 및 불활성 가스 분위기 하에서 어닐링(annealing) 공정을 수행하여 상기 소자 분리막을 치밀화(densification)시켜 후속하는 세정 공정에 대한 습식 식각율을 낮출 수 있다.In addition, if necessary, an annealing process may be performed on the device separator under a high temperature and inert gas atmosphere of about 800 to 1050 ° C. to densify the device separator, thereby lowering the wet etch rate for the subsequent cleaning process. have.

이이서, 상기 소자 분리막을 에치백(etch back) 또는 화학 기계적 연마(Chemical Mechanical Polishing : CMP) 방법으로 제1 패턴(118)의 상부면이 노출되도록 연마하여 상기 트렌치(120) 내부에 소자 분리막 패턴(122)을 형성한다.Next, the device isolation layer is polished to expose the top surface of the first pattern 118 by an etch back or chemical mechanical polishing (CMP) method to expose the upper surface of the device isolation layer in the trench 120. And form 122.

도 7을 참조하면, 상기 제1 패턴(118)의 라디칼 산화막 패턴(114)을 스톱퍼(stopper)로 사용하여 인산 스트립 공정으로 질화막 패턴(116)을 제거하여 터널 산화막 패턴(110), 폴리실리콘 패턴 및 라디칼 산화막 패턴(114)을 포함하는 제2 패턴(124)을 형성한다.Referring to FIG. 7, the tunnel oxide layer pattern 110 and the polysilicon pattern are removed by removing the nitride layer pattern 116 by a phosphoric acid strip process using the radical oxide layer pattern 114 of the first pattern 118 as a stopper. And a second pattern 124 including the radical oxide layer pattern 114.

보다 상세하게 설명하면, 전술한 바와 같이 버퍼 산화막이 라디칼 산화막(106)으로 사용되어 종래의 중온 산화막에 비해 상기 인산 수용액 대하여 식각율이 낮다. 즉, 질화막 패턴(116)을 제거하는 동안, 상기 인산 수용액에 의해 라디칼 산화막(106)이 거의 식각되지 않는다. 따라서, 상기 라디칼 산화막 패턴(114) 하부에 형성된 폴리실리콘막 패턴(112) 및 터널 산화막 패턴(110)의 손상을 억제할 수 있다.In more detail, as described above, the buffer oxide film is used as the radical oxide film 106, so that the etching rate is lower with respect to the aqueous solution of phosphoric acid than the conventional mesophilic oxide film. That is, while removing the nitride film pattern 116, the radical oxide film 106 is hardly etched by the aqueous phosphoric acid solution. Therefore, damage to the polysilicon layer pattern 112 and the tunnel oxide layer pattern 110 formed under the radical oxide layer pattern 114 may be suppressed.

도 8을 참조하면, 상기 제2 패턴(124)의 라디칼 산화막 패턴(114)을 불소 수용액을 이용하여 제거하여 플로팅 게이트용 폴리실리콘막 패턴(112)의 상부면을 노출시키는 제3 패턴(126)을 형성한다. 상기 제3 패턴(126)은 터널 산화막 패턴(110) 및 플로팅 게이트(112)를 포함한다.Referring to FIG. 8, the third pattern 126 exposing the top surface of the floating silicon polysilicon layer pattern 112 by removing the radical oxide layer pattern 114 of the second pattern 124 using an aqueous fluorine solution. To form. The third pattern 126 includes a tunnel oxide layer pattern 110 and a floating gate 112.

이때, 상기 라디칼 산화막 패턴(114)을 제거하는 동안 상기 소자 분리막 패턴(122) 상부 일부가 제거될 수 있다. 또한, 도시되어 있지는 않지만, 이후 유전막과 접하는 유효 면적을 증가시키기 위하여 상기 플로팅 게이트(112)의 측벽을 노출 시키도록 상기 소자 분리막 패턴(122)을 기판(W)보다 리세스되도록 식각시킬 수 있다.In this case, an upper portion of the device isolation layer pattern 122 may be removed while the radical oxide layer pattern 114 is removed. In addition, although not shown, the device isolation layer pattern 122 may be etched to be recessed than the substrate W so as to expose sidewalls of the floating gate 112 to increase an effective area in contact with the dielectric layer.

한편, 도시되어 있지는 않지만, 상기 폴리실리콘막 패턴(112) 상에 플로팅 게이트용 제2 도전막을 더 형성할 수 있으며, 상기 제2 도전막을 패터닝하여 플로팅 게이트를 완성할 수 있다.Although not shown, a second conductive layer for floating gate may be further formed on the polysilicon layer pattern 112, and the second conductive layer may be patterned to complete a floating gate.

도 9를 참조하면, 상기 플로팅 게이트(112) 및 소자 분리막 패턴(122) 상에 유전막(128) 및 컨트롤 게이트(도시되지 않음)를 형성한다.9, a dielectric layer 128 and a control gate (not shown) are formed on the floating gate 112 and the device isolation layer pattern 122.

보다 상세하게 설명하면, 상기 유전막(128)은 플로팅 게이트(112)와 후에 형성될 컨트롤 게이트를 절연시키는 기능을 한다. 상기 유전막(128)의 예로써는 산화막/질화막/산화막으로 이루어진 복합 유전막 또는 고유전율 물질로 이루어진 고유전율 물질막 등을 들 수 있다.In more detail, the dielectric layer 128 functions to insulate the floating gate 112 and the control gate to be formed later. Examples of the dielectric film 128 include a composite dielectric film made of an oxide film / nitride film / oxide film, or a high dielectric material film made of a high dielectric constant material.

상기 복합 유전막은 LPCVD 공정에 의해 형성될 수 있으며, 상기 고유전율 물질막은 Y2O3, HfO2, ZrO2, Nb2O5, BaTiO3, SrTiO3 등으로 이루어질 수 있으며, 원자층 증착(atomic layer deposition; ALD) 공정 또는 화학 기상 증착 공정에 의해 형성될 수 있다.The composite dielectric film may be formed by an LPCVD process, and the high-k material film may be formed of Y 2 O 3 , HfO 2 , ZrO 2 , Nb 2 O 5 , BaTiO 3 , SrTiO 3 , and the like, and may be atomic layer deposited. It may be formed by a layer deposition (ALD) process or a chemical vapor deposition process.

이어서, 상기 유전막(128) 상에 컨트롤 게이트용 도전막(130)을 형성한다. 상세하게 설명하면, 상기 유전막(128) 상에 불순물 도핑된 폴리실리콘으로 이루어진 제3 도전막 및 텅스텐 실리사이드(WSix), 티타늄 실리사이드(TiSix), 코발트 실리사이드(CoSix), 탄탈륨 실리사이드(TaSix)와 같은 금속 실리사이드로 이루어진 제4 도전막을 포함하는 컨트롤 게이트를 형성한다.Subsequently, a control gate conductive layer 130 is formed on the dielectric layer 128. In detail, a third conductive layer made of polysilicon doped with impurities on the dielectric layer 128 and a metal such as tungsten silicide (WSix), titanium silicide (TiSix), cobalt silicide (CoSix), and tantalum silicide (TaSix) A control gate including a fourth conductive film made of silicide is formed.

상기 컨트롤 게이트 도전막(130)을 패터닝하여 컨트롤 게이트를 형성한다. 또한, 상기 유전막(128), 플로팅 게이트(112) 및 터널 산화막 패턴(110)을 순차적으로 패터닝하여 플래시 메모리 장치의 게이트 구조물을 완성한다.The control gate conductive layer 130 is patterned to form a control gate. In addition, the dielectric layer 128, the floating gate 112, and the tunnel oxide layer pattern 110 are sequentially patterned to complete the gate structure of the flash memory device.

상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 플로팅 게이트용 폴리실리콘막 상에 버퍼 산화막으로 라디칼 산화막을 형성함으로써, 상기 라디칼 산화막 상에 형성된 질화막을 인산 스트립으로 제거하는 동안, 상기 라디칼 산화막이 실질적으로 손상되지 않는다. 따라서, 상기 라디칼 산화막 하부에 형성된 폴리실리콘막 및 터널 산화막의 손상을 미연에 방지할 수 있어, 이후 형성되는 불 휘발성 메모리 장치의 신뢰성을 향상시킬 수 있다.As described above, according to a preferred embodiment of the present invention, by forming a radical oxide film as a buffer oxide film on the polysilicon film for floating gate, the radical oxide film is removed while removing the nitride film formed on the radical oxide film with a phosphate strip. Substantially intact. Therefore, damage to the polysilicon film and the tunnel oxide film formed under the radical oxide film can be prevented in advance, thereby improving the reliability of the nonvolatile memory device to be formed later.

또한, 라디칼 산화막을 버퍼 산화막으로 사용함으로써, 트렌치 내부를 세정하는 동안, 상기 세정 용액에 의해 상기 라디칼 산화막 측벽이 실질적으로 제거되지 않아 이후 트렌치 내부에 형성되는 소자 분리막 패턴 내의 보이드 생성을 억제할 수 있다.In addition, by using the radical oxide film as the buffer oxide film, the sidewalls of the radical oxide film are not substantially removed by the cleaning solution while the inside of the trench is cleaned, so that generation of voids in the device isolation pattern formed in the trench can be suppressed. .

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (4)

기판 상에 터널 산화막 및 플로팅 게이트용 폴리실리콘막을 형성하는 단계;Forming a tunnel oxide film and a polysilicon film for a floating gate on the substrate; 상기 폴리실리콘막 상에 라디칼 산화막(radical oxide)을 형성하는 단계;Forming a radical oxide on the polysilicon film; 상기 라디칼 산화막 상에 실리콘 질화막 및 포토레지스트 패턴을 순차적으로 형성하는 단계;Sequentially forming a silicon nitride film and a photoresist pattern on the radical oxide film; 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 실리콘 질화막, 라디칼 산화막, 폴리실리콘막 및 터널 산화막을 순차적으로 식각하여 상기 기판을 부분적으로 노출시키는 제1 패턴을 형성하는 단계;Sequentially etching the silicon nitride layer, the radical oxide layer, the polysilicon layer, and the tunnel oxide layer using the photoresist pattern as an etching mask to form a first pattern partially exposing the substrate; 상기 제1 패턴을 식각 마스크로 사용하여 상기 노출된 기판을 식각하여 트렌치를 형성하는 단계;Etching the exposed substrate using the first pattern as an etching mask to form a trench; 상기 트렌치를 완전하게 매립하여 소자 분리막 패턴을 형성하는 단계;Filling the trench completely to form an isolation pattern; 상기 제1 패턴의 실리콘 질화막 및 라디칼 산화막을 순차적으로 제거하여 폴리실리콘막 및 터널 산화막을 포함하는 제2 패턴을 형성하는 단계; 및Sequentially removing the silicon nitride film and the radical oxide film of the first pattern to form a second pattern including a polysilicon film and a tunnel oxide film; And 상기 제2 패턴 상에 유전막 및 컨트롤 게이트를 형성하는 단계를 포함하는 불 휘발성 메모리 장치의 제조 방법.Forming a dielectric layer and a control gate on the second pattern. 제 1항에 있어서, 상기 트렌치를 형성한 후, 상기 트렌치 내부를 세정하는 단계를 더 포함하는 것을 특징으로 하는 불 휘발성 메모리 장치의 제조 방법.The method of claim 1, further comprising cleaning the inside of the trench after forming the trench. 제1항에 있어서, 상기 실리콘 질화막 및 라디칼 산화막을 제거하는 단계는,The method of claim 1, wherein the removing of the silicon nitride film and the radical oxide film, 상기 라디칼 산화막을 스톱퍼(stopper)로 사용하여 인산 스트립(H3PO4 strip) 공정으로 상기 실리콘 질화막을 제거하는 단계; 및Removing the silicon nitride film by a phosphoric acid strip (H 3 PO 4 strip) process using the radical oxide film as a stopper; And 불소(HF)를 이용하여 상기 라디칼 산화막을 제거하는 단계를 포함하는 불 휘발성 메모리 장치의 제조 방법.Removing the radical oxide layer using fluorine (HF). 제1항에 있어서, 상기 라디칼 산화막은 수소(H2) 및 산소(O2) 가스 분위기에서 800 내지 950℃에서 형성되는 것을 특징으로 하는 불 휘발성 메모리 장치의 제조 방법.The method of claim 1, wherein the radical oxide layer is formed at 800 to 950 ° C. in a hydrogen (H 2) and oxygen (O 2) gas atmosphere.
KR1020060006636A 2006-01-23 2006-01-23 Method of manufacturing non-volatile memory device KR20070077239A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060006636A KR20070077239A (en) 2006-01-23 2006-01-23 Method of manufacturing non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060006636A KR20070077239A (en) 2006-01-23 2006-01-23 Method of manufacturing non-volatile memory device

Publications (1)

Publication Number Publication Date
KR20070077239A true KR20070077239A (en) 2007-07-26

Family

ID=38501852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060006636A KR20070077239A (en) 2006-01-23 2006-01-23 Method of manufacturing non-volatile memory device

Country Status (1)

Country Link
KR (1) KR20070077239A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964032A (en) * 2020-07-20 2022-01-21 和舰芯片制造(苏州)股份有限公司 Method of manufacturing nonvolatile memory array, computer device, and storage medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964032A (en) * 2020-07-20 2022-01-21 和舰芯片制造(苏州)股份有限公司 Method of manufacturing nonvolatile memory array, computer device, and storage medium

Similar Documents

Publication Publication Date Title
US6548374B2 (en) Method for self-aligned shallow trench isolation and method of manufacturing non-volatile memory device comprising the same
JP2004214621A (en) Manufacturing method of flash memory element
KR20060112450A (en) Method of fabricating flash memory with u type floating gate
KR100833437B1 (en) Method of manufacturing a NAND flash memory device
KR100539275B1 (en) Method of manufacturing a semiconductor device
KR100537277B1 (en) Method of manufacturing a semiconductor device
KR100766232B1 (en) Non-volatile memory device and manufacturing method of the same
JP2002110828A (en) Semiconductor device having desirable gate profile and its manufacturing method
KR100567624B1 (en) Method of manufacturing a semiconductor device
KR20040081897A (en) Trench isolation method and Method for manufacturing non-volatile memory device using the same
KR100801062B1 (en) Method for trench isolation, method of forming a gate structure using the method for trench isolation and method of forming a non-volatile memory device using the method for trench isolation
KR20070118348A (en) Method of manufacturing a non-volatile memory device
KR20070039645A (en) Method of forming a floating gate in non-volatile memory device
KR20070065482A (en) Method of manufacturing a floating gate in non-volatile memory device
KR20070000603A (en) Method of manufacturing a floating gate in non-volatile memory device
KR20070077239A (en) Method of manufacturing non-volatile memory device
KR100869232B1 (en) Memory device and method of manufacturing the same
KR20060125979A (en) Method of manufacturing a floating gate in non-volatile memory device
US20050130376A1 (en) Method for manufacturing flash device
KR20030002352A (en) Method for Self-Aligned Shallow Trench Isolation and Method of manufacturing Non-Volatile Memory Device comprising the same
KR20020095690A (en) Method of manufacturing flash memory device
KR100840791B1 (en) Method of Forming Gate electrode in non-volatile memory device
KR20070092509A (en) Method of forming a non-volatile memory device
JP2008098480A (en) Method for manufacturing semiconductor device
KR20060012695A (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid