KR20070075718A - 스택 패키지와 그 제조 방법 - Google Patents

스택 패키지와 그 제조 방법 Download PDF

Info

Publication number
KR20070075718A
KR20070075718A KR1020060004296A KR20060004296A KR20070075718A KR 20070075718 A KR20070075718 A KR 20070075718A KR 1020060004296 A KR1020060004296 A KR 1020060004296A KR 20060004296 A KR20060004296 A KR 20060004296A KR 20070075718 A KR20070075718 A KR 20070075718A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
ball
chip packages
stack package
ball land
Prior art date
Application number
KR1020060004296A
Other languages
English (en)
Inventor
김형욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060004296A priority Critical patent/KR20070075718A/ko
Publication of KR20070075718A publication Critical patent/KR20070075718A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 배선 기판에 형성된 관통구멍에 정렬 봉이 삽입된 스택 패키지와 그 제조 방법에 관한 것이다. 적층 공간에서 측방으로의 유동을 제한하는 리브(rib)를 포함하는 지그를 이용하여 제조되는 종래의 스택 패키지는 리브와 패키지 사이에 간격이 존재하기 때문에 자유 낙하로 적층될 때 정렬 불량이 발생되거나, 휨이 발생된 단위 패키지가 적층되면서 솔더 조인트 신뢰성이 저하될 수 있다. 이와 같은 문제점을 해결하기 위하여, 본 발명은 동일한 위치에 형성된 각각의 배선 기판에 형성된 관통구멍에 패키지들을 수직으로 관통하도록 정렬 봉을 삽입하여 적층하는 스택 패키지와 그 제조 방법을 제공한다. 본 발명에 따르면, 적층과정에서 패키지들의 정렬이 정확하고 용이하게 이루어진다. 또한, 단위 패키지에 휨이 발생되더라도 정렬 봉에 의해 지지되어 솔더 조인트 신뢰성이 향상될 수 있다. 더욱이 정렬 봉을 솔더 재질로 구성하고 관통구멍이 볼 랜드에 형성되도록 함으로써, 정렬 봉을 패키지들간 전기적인 연결 수단으로 사용함과 동시에 외부접속단자로 사용할 수 있어서 솔더 볼을 형성하는 공정이 필요 없으므로 생산성이 향상될 수 있다.
스택 패키지, 관통구멍, 정렬 봉, 정렬 불량(misalign), 지그(jig)

Description

스택 패키지와 그 제조 방법{STACK PACKAGE AND MANUFACTURING METHOD THEROF}
도 1은 종래 기술에 따른 스택 패키지의 정렬 불량이 발생된 모습을 나타낸 단면도.
도 2는 본 발명의 제1 실시예에 따른 스택 패키지를 나타낸 단면도.
도 3은 도 2의 일부분에 대한 확대 단면도.
도 4는 본 발명의 제2 실시예에 따른 스택 패키지를 나타낸 단면도.
도 5는 도 4의 일부분에 대한 확대 단면도.
도 6은 본 발명의 제3 실시예에 따른 스택 패키지를 나타낸 단면도.
도 7은 도 6의 일부분에 대한 확대 단면도.
도 8은 본 발명의 제4 실시예에 따른 스택 패키지의 제조 과정을 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100,200,300,400,500; 스택 패키지(stack package)
50,250,350,450,550; 반도체 칩 패키지
10,510; 반도체 칩 11; 접착제
12; 본딩 와이어 13;전극 패드
20,220,320,420,520; 배선 기판 21,321; 비아(via)
22,222,322,422; 관통구멍 26,526; 볼 랜드(ball land)
27; 기판 패드 30,530; 수지 봉지부
40,540; 솔더 볼 60,260,360,461; 정렬 봉(align bar)
61,261,361; 돌기 460,560; 지그(jig)
561; 리브(rib) 562; 개구부
463; 플레이트(plate)
본 발명은 복수 개의 반도체 칩 패키지를 적층하여 제조되는 스택 패키지와 그 제조 방법에 관한 것으로서, 더욱 상세하게는 정렬 봉을 사용하여 적층하는 스택 패키지(stack package)와 그 제조 방법에 관한 것이다.
최근, 패키지 조립 단계에서 집적도를 향상시킬 수 있는 방안으로 스택 기술이 발전을 거듭하고 있다. 스택 기술은 복수 개의 반도체 칩 패키지들을 수직으로 적층하는 기술로서, 메모리 용량의 증대, 외부 기판에의 실장 밀도 향상 등의 목적으로 이용된다.
도 1은 종래 기술에 따른 스택 패키지의 정렬 불량이 발생된 모습을 나타낸 단면도로서, 종래 기술로 잘 알려진 지그(jig)를 사용하여 제조되는 스택 패키지를 도시한 것이다.
도 1을 참조하면, 종래 기술에 따른 스택 패키지(500)는 볼 랜드(526)에 형성된 솔더 볼(40)에 의해 복수 개의 반도체 칩 패키지들(550a,550b)이 수직으로 적층되는 구조이다. 복수 개의 반도체 칩 패키지들(550a,550b)은 지그(560)를 사용하여 적층된다.
지그(560)는 반도체 칩 패키지들(550a,550b)이 적층되는 공간인 개구부(562)와 그 개구부(562)를 둘러싸며 형성되어 반도체 칩 패키지들(550a,550b)의 측방으로의 유동을 제한하는 리브(rib;561)를 포함한다. 스택 패키지(500)는 개구부(562)에서 반도체 칩 패키지들(550a,550b)을 자유 낙하시켜 적층하고, 리플로우(reflow) 공정에 의해 제조된다.
그런데, 반도체 칩 패키지(550a,550b)와 리브(561) 사이에는 간격(h)이 존재한다. 반도체 칩 패키지들(550a,550b)의 자유 낙하가 원활하게 이루어지도록 하기 위해서이다. 그러나, 이 패키지(550a,550b)와 리브(561) 사이의 간격(h)으로 인해, 스택 패키지(500)의 정렬 불량(misalign; h')이 발생될 수 있다. 자유 낙하로 적층되는 하부 반도체 칩 패키지(550b)와 상부 반도체 칩 패키지(550a)의 솔더 볼(540)과 볼 랜드(526)의 위치가 일치되지 않기 때문이다.
한편, 종래의 스택 패키지(500)는 단위 반도체 칩 패키지(550a,550b)를 구성하는 반도체 칩(510), 기판(520), 수지 봉지부(530), 솔더 볼(540) 및 볼 랜드(526)가 서로 다른 열팽창계수를 가진다. 이에 따라, 리플로우(reflow) 공정이나 테스트 공정을 진행하는 과정, 또는 반도체 칩 패키지(550a,550b)가 동작하는 과정에서 열에 의한 응력 집중으로 인하여 반도체 칩 패키지(550a,550b)에 휨(warpage) 이 발생될 수 있다.
이러한 반도체 칩 패키지들(550a,550b)의 정렬 불량 또는 휨으로 인해, 각각의 반도체 칩 패키지들(550a,550b)을 전기적으로 연결하는 리플로우 공정시 솔더 볼(540)과 볼 랜드(526)의 접합이 이루어지지 않아, 솔더 조인트(solder joint) 신뢰성이 저하될 수 있다.
한편, 종래의 스택 패키지는 정렬의 정확성을 높이기 위하여 각 반도체 칩 패키지의 솔더 볼 또는 볼 랜드의 좌표를 인식하는 설비를 사용하여 제조되기도 한다. 설비가 상부 반도체 칩 패키지의 솔더 볼 중심점과 하부 반도체 칩 패키지의 볼 랜드 중심점을 인식 및 정렬한 후에 자유 낙하시켜 정렬 불량이 감소되도록 반도체 칩 패키지를 적층한다. 그러나, 이 경우 역시 자유 낙하에 의해 적층이 이루어지기 때문에 정확하게 정렬되는 데에는 한계가 있다. 따라서, 이러한 정렬 불량으로 스택 패키지의 솔더 조인트 신뢰성이 저하될 수 있다.
따라서, 본 발명의 목적은 적층시 정렬이 정확하고 용이하게 이루어지는 스택 패키지와 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 솔더 조인트 신뢰성이 향상된 스택 패키지와 그 제조 방법을 제공하는 것이다.
이러한 목적들을 달성하기 위하여, 본 발명은 배선 기판에 관통구멍이 형성되고, 그 관통구멍에 삽입되는 정렬 바를 갖는 스택 패키지와 그 제조 방법을 제공 한다.
본 발명에 따른 스택 패키지는, 상면과 하면에 회로 배선 패턴이 형성되고, 상면의 회로 배선 패턴과 하면의 회로 배선 패턴이 복수 개의 비아에 의해 연결되며, 상면과 하면 중 적어도 일 면에 격자 형태의 배열을 이루게 볼 랜드들이 형성된 배선 기판과; 배선 기판에 실장된 반도체 칩;을 갖는 복수 개의 반도체 칩 패키지들이 수직으로 적층된다. 그리고 각각의 반도체 칩 패키지들이 동일한 위치에 형성된 관통구멍을 가지며, 반도체 칩 패키지들이 서로 대응되는 위치의 관통구멍들을 수직으로 관통하게 정렬 봉이 삽입된다.
본 발명에 따른 스택 패키지에 있어서, 관통구멍이 볼 랜드에 형성된 비아를 관통하게 형성되고, 정렬 봉이 솔더 재질로서 볼 랜드와 접합된다. 그리고 정렬 봉은 볼 랜드의 하부로 돌출되어 외부접속단자로서 제공되는 것이 바람직하다.
또는 본 발명에 따른 스택 패키지에 있어서, 관통구멍이 소정의 볼 랜드에 형성된 비아에 형성되며, 정렬 봉이 솔더 재질로서 볼 랜드에 접합되고 볼 랜드 하부로 돌출되며, 관통구멍이 형성되지 않은 다른 볼 랜드에 솔더 볼이 부착되고, 정렬 봉의 돌출된 부분과 솔더 볼이 외부접속단자로서 제공된다. 그리고 관통구멍은 최외곽의 볼 랜드에 형성된 비아를 관통하게 형성될 수 있다.
또는 본 발명에 따른 스택 패키지에 있어서, 관통구멍은 배선 기판의 네 모서리에서 배선 기판에 형성된 회로 배선 패턴을 피하여 형성되고, 볼 랜드에 솔더 볼이 부착된다.
본 발명에 따른 스택 패키지 제조 방법은, (a)상면과 하면에 회로 배선 패턴 이 형성되고, 상면의 회로 배선 패턴과 하면의 회로 배선 패턴이 복수 개의 비아에 의해 연결되며, 상면과 하면을 수직으로 관통하는 복수의 관통구멍이 형성되고, 상면과 하면 중 적어도 일 면에 격자 형태의 배열을 이루게 볼 랜드들이 형성된 배선 기판과, 배선 기판에 실장된 반도체 칩을 갖는 복수 개의 반도체 칩 패키지들을 준비하는 단계; (b)동일한 위치에 형성된 반도체 칩 패키지들의 관통구멍들에 반도체 칩 패키지들을 수직으로 관통하도록 정렬 봉을 삽입하여 반도체 칩 패키지들을 정렬하는 단계; 및 (c)리플로우 공정을 거쳐 반도체 칩 패키지들을 전기적 및 물리적으로 연결하는 단계;를 포함한다.
본 발명에 따른 스택 패키지 제조 방법에 있어서, (a)단계는 볼 랜드에 형성된 비아에 관통구멍을 형성하는 단계를 포함하고, (b)단계는 솔더 재질의 정렬 봉을 관통구멍에 삽입하며, (c)단계는 정렬 봉과 볼 랜드를 접합시킨다. 그리고 (b)단계는 정렬 봉의 소정 부분이 외부접속단자 기능을 수행하도록 볼 랜드의 하부로 돌출되게 진행되는 것이 바람직하다.
또는 본 발명에 따른 스택 패키지 제조 방법에 있어서, (a)단계는 소정의 볼 랜드에 형성된 비아에 관통구멍을 형성하는 단계와, 관통구멍이 형성되지 않은 다른 볼 랜드에 솔더 볼을 형성하는 단계를 포함하며, (b)단계는 솔더 재질의 정렬 봉의 소정 부분이 외부접속단자 기능을 수행하도록 볼 랜드의 하부로 돌출되게 진행되며, (c)단계는 솔더 볼과 볼 랜드, 정렬 봉과 볼 랜드를 접합시킨다. 그리고 (a)단계는 최외곽의 볼 랜드에 형성된 비아를 관통하게 관통구멍을 형성할 수 있다.
또는 본 발명에 따른 스택 패키지 제조 방법에 있어서, (a)단계는 배선 기판의 네 모서리에서 배선 기판에 형성된 회로 배선 패턴을 피하여 관통구멍을 형성하는 단계와, 볼 랜드에 솔더 볼을 형성하는 단계를 포함하며, (c)단계는 솔더 볼과 볼 랜드를 접합시킨다.
전술한 본 발명에 따른 스택 패키지 제조 방법에 있어서, (b)단계는 정렬 봉이 형성된 플레이트를 포함하는 지그를 준비하는 단계와, 정렬 봉 위에서 관통구멍에 정렬 봉이 삽입되도록 반도체 칩 패키지들을 적층하면서 정렬하는 단계를 포함하고, (c)단계 이후에 스택 패키지에서 지그를 분리하는 단계를 포함할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 첨부 도면에 있어서 일부 구성요소는 도면의 명확한 이해를 돕기 위해 다소 과장되거나 개략적으로 도시되거나 또는 생략되었으며, 각 구성요소의 실제 크기가 전적으로 반영된 것은 아니다.
제1 실시예
도 2는 본 발명의 제1 실시예에 따른 스택 패키지를 나타낸 단면도이고, 도 3은 도 2의 일부분에 대한 확대 단면도이다.
도 2와 도 3을 참조하면, 본 발명의 제1 실시예에 따른 스택 패키지(100)는 두 개의 반도체 칩 패키지(50a,50b)가 수직으로 적층된 형태로서, 상부 반도체 칩 패키지(50a)와 하부 반도체 칩 패키지(50b)는 동일한 반도체 소자이다. 각각의 반도체 칩 패키지(50a,50b)는 반도체 칩(10), 관통구멍(22)이 형성된 배선 기판(20), 및 관통구멍(22)에 삽입된 정렬 봉(60)을 포함한다.
각 반도체 칩 패키지(50a,50b)의 반도체 칩(10)은 상면에 전극 패드(13)가 형성된다. 반도체 칩(10)은 접착제(11)에 의해 배선 기판(20)에 부착된다. 배선 기판(20)은 기판 베이스(23)의 상부와 하부 표면에 회로 배선 패턴(24)이 형성된 구조이다. 여기서, 배선 기판(20)은 기판 베이스(23)가 둘 이상의 절연층과 도전층이 접합된 다층 구조일 수도 있다.
반도체 칩(10) 주변에서 배선 기판(20)의 상부 표면에 기판 패드(27)들이 위치한다. 기판 패드(27)는 회로 배선 패턴(24)에 의해 볼 랜드(26)와 연결된다. 볼 랜드(26)는 외부접속단자와의 접합을 위해 형성된다. 볼 랜드(26)는 배선 기판(20)의 일면 또는 양면의 네 가장자리 부분에서 반도체 칩(10)이 실장되는 영역 외측에 격자 형태로 배열된다.
반도체 칩(10)의 전극 패드(13)와 배선 기판(20)의 기판 패드(27)는 본딩 와이어(12)에 의해 전기적으로 연결된다. 본딩 와이어(12)와 그 접합 부분 및 반도체 칩(10)의 상부는 수지 봉지부(30)에 의해 밀봉되어 보호된다. 배선 기판(20)의 회로 배선 패턴(24)은 보호층(25)으로 덮여져 보호된다. 여기서, 보호층(25)은 솔더 레지스트(solder resist)가 사용될 수 있다.
배선 기판(20)에는 상면에 형성된 회로 배선 패턴(24)과 하면에 형성된 회로 배선 패턴(24)을 연결하기 위해서, 이들과 수직으로 접속되는 비아(21)가 형성된다. 본 실시예는 볼 랜드(26)에 비아(21)가 형성된다. 비아(21)의 내벽면에는 도금층이 형성되어, 회로 배선 패턴(24) 간의 신뢰성을 높인다.
관통구멍(22)은 볼 랜드(26)에 형성된 비아(21)에서 배선 기판(20)의 상면과 하면을 관통하게 형성된다. 관통구멍(22)은 예컨대, 펀치(punch)로 형성되고, 비아(21)에 형성된 도금층의 부식 등을 방지하기 위해 도금층을 피하여 형성된다.
정렬 봉(60)은 반도체 칩 패키지(50a,50b)의 배선 기판(20)에 형성된 관통구멍(22)에 삽입된다. 정렬 봉(60)은 솔더 재질로 형성되고 볼 랜드(26)에 접합되어, 각각의 반도체 칩 패키지들(50a,50b)을 전기적으로 연결시킨다. 그리고 정렬 봉(60)은 소정 부분이 볼 랜드(26)의 하부로 돌출되어 외부접속단자 역할을 한다.
본 실시예에 따른 스택 패키지는 복수 개의 반도체 칩 패키지가 정확하게 정렬된 스택 패키지를 구현하기가 용이한 구조이다. 그리고 단위 반도체 칩 패키지에 휨이 발생되더라도 스택 패키지의 솔더 조인트 신뢰성이 저하되는 것은 방지된다. 그 이유는 동일한 위치에 형성된 각각의 배선 기판의 관통구멍들에 반도체 칩 패키지들을 수직으로 관통하면서 정렬 봉이 각각 삽입되는 구조이고, 휨이 발생되더라도 이 정렬 봉이 반도체 칩 패키지를 지지하기 때문이다. 이와 같은 본 실시예에 따른 스택 패키지의 제조 방법에 대해 이하에서 설명한다.
먼저, 반도체 칩(10)이 실장된 배선 기판(20)의 볼 랜드(26)에 비아(21)가 형성되고 그 비아(21)에 관통구멍(22)이 형성된 반도체 칩 패키지(50a,50b)를 복수 개 준비한다. 여기서, 반도체 칩 패키지들(50a,50b)은 동일한 위치에 관통구멍(22)을 가진다.
이어서, 반도체 칩 패키지들(50a,50b)을 적층한다. 그리고 동일한 위치에 형성된 각각의 반도체 칩 패키지들(50a,50b)의 관통구멍(22)에 반도체 칩 패키지들 (50a,50b)을 수직으로 관통하도록 정렬 봉(60)을 각각 삽입하여 반도체 칩 패키지들(50a,50b)을 정렬한다. 여기서, 정렬 봉(60)은 솔더 재질로서 정렬 봉(60)의 상부에는 관통구멍(22)의 크기보다 큰 돌기(61)가 형성되고, 하단 부분이 볼 랜드(26)의 하부로 돌출되는 길이를 갖는 구조이다. 정렬 봉(60)의 삽입 과정에서 돌기(61)에 의해 정렬 봉(60)이 관통구멍(22) 하부로 빠지는 것이 방지된다. 그리고 후술되는 리플로우 공정을 위한 이송 과정에서 상부 반도체 칩 패키지(50a)가 이탈되는 것을 방지한다. 한편, 스택 패키지(100)를 형성할 때, 정렬 봉(60)을 세워두고 각각의 반도체 칩 패키지(50a,50b)의 관통구멍(22)에 정렬 봉(60)이 삽입되도록 적층하여 정렬시킬 수 있다.
다음으로, 정렬 봉(60)이 삽입되어 정렬된 스택 패키지(100)에 대한 리플로우 공정을 진행하여 스택 패키지(100)를 완성한다. 리플로우 공정을 통해, 정렬 봉(60)은 볼 랜드(26)에 접합된다. 정렬 봉(60)에 의해 각각의 반도체 칩 패키지들(50a,50b)은 전기적으로 상호 연결이 이루어진다. 여기서, 배선 기판(20)의 하부로 돌출된 정렬 봉(60)의 일정 부분이 외부접속단자의 역할을 한다.
제2 실시예
도 4는 본 발명의 제2 실시예에 따른 스택 패키지를 나타낸 단면도이고, 도 5는 도 4의 일부분에 대한 확대 단면도이다. 본 실시예에서 제1 실시예와 동일한 구성 요소 또는 대응하는 구성 요소는 동일한 참조 번호를 사용하였고, 그에 대한 설명은 생략한다.
도 4와 도 5를 참조하면, 본 실시예의 스택 패키지(200)는 전술한 제1 실시예의 스택 패키지와 기본적인 구성 및 기능이 유사하다. 솔더 볼(40)과 정렬 봉(260)이 모두 반도체 칩 패키지들(250a,250b)을 전기적으로 연결하고, 스택 패키지(200)의 외부접속단자로서 제공된다는 점이 다르다. 본 실시예는 일부 볼 랜드(226)에 관통구멍(222)이 형성되고 그 관통구멍(222)에 정렬 봉(260)이 삽입된 구조를 가질 수 있음을 보여주는 실시예이다.
각각의 반도체 칩 패키지(250a,250b)는 최외곽의 볼 랜드(226)에 형성된 비아(221)에서 배선 기판(220)의 상면과 하면을 관통하는 관통구멍(222)이 형성되고, 나머지 볼 랜드(226)에 솔더 볼(40)이 부착된 구조이다.
상부 반도체 칩 패키지(250a)의 솔더 볼(40)이 하부 반도체 칩 패키지(250b)에 접합되고, 솔더 재질의 정렬 봉(260)이 반도체 칩 패키지들(250a,250b)의 관통구멍(222)을 수직으로 관통하며 비아(221)에 접합되어 적층이 이루어진다. 솔더 볼(40)과 정렬 봉(260)에 의해 각 반도체 칩 패키지들(250a,250b)이 전기적으로 연결된다. 그리고, 하부 반도체 칩 패키지(250b)의 솔더 볼(40)과 하부 반도체 칩 패키지(250b)의 배선 기판(220) 하부로 돌출된 정렬 봉(260)이 외부접속단자 역할을 한다.
여기서, 관통구멍(222)의 형성 위치는 최외곽의 볼 랜드(226)에 형성된 비아(221)들에 한정되는 것은 아니며, 일부 볼 랜드(226)에 형성되는 범위에서 그 위치에 특별한 제약이 있는 것은 아니다. 그러나 최외곽의 볼 랜드(226)에 관통구멍(222)을 형성하면 정렬 봉(260)의 삽입이 용이하고 정렬 봉(260)에 의한 지지효과 가 크다는 이점이 있기 때문에 바람직하다.
이와 같은 제2 실시예에 따른 스택 패키지의 제조 방법은 전술한 제1 실시예의 스택 패키지 제조 방법과 유사하다. 다만, 반도체 칩 패키지들(250a,250b)을 복수 개 준비하는 단계에서 각각의 반도체 칩 패키지(250a,250b)가 반도체 칩(10)이 실장된 배선 기판(220)의 최외곽 볼 랜드(226)에 비아(221)가 형성되고 그 비아(221)에 관통구멍(222)이 형성되며, 비아(221)가 형성되지 않은 볼 랜드(226)에는 솔더 볼(40)이 부착된 구조라는 점에 있어서 다르다. 리플로우 단계에서, 정렬 봉(260)과 솔더 볼(40)이 볼 랜드(226)에 접합된다.
제3 실시예
도 6은 본 발명의 제3 실시예에 따른 스택 패키지를 나타낸 단면도이고, 도 7은 도 6의 일부분에 대한 확대 단면도이다. 본 실시예에서 제1 실시예와 동일한 구성 요소 또는 대응하는 구성 요소는 동일한 참조 번호를 사용하였고, 그에 대한 설명은 생략한다.
도 6과 도 7을 참조하면, 본 실시예의 스택 패키지(300)는 전술한 실시예들과 기본적인 구성 및 기능이 유사하다. 관통구멍(322)이 회로 배선 패턴(324)이 형성되지 않은 배선 기판(320)의 네 모서리에 형성되고, 그 관통구멍(322)에 정렬 봉(360)이 삽입된 구조라는 점에서 다르다. 본 실시예는 관통구멍(322)에 삽입된 정렬 봉(360)과 회로 배선 패턴(324)이 전기적으로 연결되지 않을 수 있음을 보여주는 실시예이다.
관통구멍(322)의 위치는 배선 기판(320)의 네 모서리에 제한되지 않고 회로 배선 패턴(324)과 연결되지 않는 다른 위치에 형성될 수 있다.
정렬 봉(360)은 다양한 재질로 구성될 수 있다. 그 이유는 정렬 봉(360)이 삽입되는 관통구멍(322)이 배선 기판(320)의 회로 배선 패턴(324)을 피하여 형성되므로, 솔더 재질이더라도 전기적으로 도통되지 않기 때문이다. 예를 들어, 정렬 봉(360)은 리플로우 공정에 필요한 온도인 210℃~240℃에서 녹지 않는 스테인리스강(stainless steel)과 같은 재질로 구성될 수 있다. 이 경우 정렬 봉(360)을 배선 기판(320)에 고정하기 위한 접착 부재가 요구될 수 있다. 그리고 정렬 봉(360)은 솔더 재질로 구성되어 솔더 볼(40)에 대한 리플로우 과정에서 고정될 수 있다. 이 경우 관통구멍(322)의 형성 위치에 정렬 봉(360)이 접합될 수 있도록 구리 박막 또는 구리 재질의 패드가 요구될 수 있다. 한편, 정렬 봉(360)은 전술한 제1 및 제2 실시예와 같이 외부접속단자의 역할을 하는 것은 아니므로 볼 랜드(326) 하부로 돌출될 필요는 없다.
이와 같은 제3 실시예에 따른 스택 패키지의 제조 방법은 전술한 제1 실시예의 스택 패키지 제조 방법과 유사하다. 단, 반도체 칩 패키지들(350a,350b)을 준비하는 단계에서 반도체 칩(10)이 실장된 배선 기판(320)의 네 모서리에 관통구멍(322)이 형성되고, 각각의 볼 랜드(326)에 솔더 볼(40)이 부착된 반도체 칩 패키지들(350a,350b)을 준비한다는 점에 있어서 다르다. 한편, 정렬 봉(360)이 스테인리스강과 같은 재질일 경우, 리플로우 공정을 거쳐도 녹지 않으므로 스택 패키지(300)를 완성한 후에 정렬 봉(360)을 제거할 수 있다.
제4 실시예
도 8은 본 발명의 제4 실시예에 따른 스택 패키지의 제조 과정을 나타낸 단면도이다. 본 실시예에서 제3 실시예와 동일한 구성 요소 또는 대응하는 구성 요소는 동일한 참조 번호를 사용하였고, 그에 대한 설명은 생략한다.
본 실시예에 따른 스택 패키지(400)의 제조 방법은 전술한 제3 실시예의 스택 패키지와 기본적인 제조 방법은 유사하지만, 정렬 봉(461)이 형성된 플레이트(463)를 갖는 지그(460)를 이용하여 반도체 칩 패키지들(450a,450b)을 정렬 및 적층시키고, 스택 패키지(400)가 완성된 후에 지그(460)는 스택 패키지(400)에서 분리되는 것이 특징이다.
먼저, 반도체 칩(10)이 실장된 배선 기판(420)의 네 모서리에 관통구멍(422)이 형성되어 있고, 볼 랜드(426)에 솔더 볼(40)이 형성된 반도체 칩 패키지(450a,450b)를 복수 개 준비한다. 여기서, 관통구멍(422)은 제3 실시예와 마찬가지로 회로 배선 패턴(도시 안됨)을 피하여 형성된다.
그리고 평판 형태의 플레이트(463)에 수직으로 정렬 봉(461)이 형성된 지그(460)를 이용하여 반도체 칩 패키지들(450a,450b)을 적층한다. 여기서, 정렬 봉(461)은 스테인리스강과 같은 재질로서, 리플로우 공정에서 녹지 않는 재질로 형성된다. 도 8에 도시된 바와 같이, 정렬 봉(461)에 각각의 반도체 칩 패키지들(450a,450b)의 관통구멍(422)이 삽입되도록 반도체 칩 패키지들(450a,450b)을 적층한다. 적층과 동시에 반도체 칩 패키지(450a,450b)들의 정렬이 이루어진다.
이어서, 리플로우 공정을 진행하여 반도체 칩 패키지들(450a,450b)을 결합한다. 리플로우 공정에 의해 상부 반도체 칩 패키지(450a)의 솔더 볼(40)이 하부 반도체 칩 패키지(450b)에 접합된다. 이에 따라 반도체 칩 패키지들(450a,450b)의 전기적 및 물리적 결합이 이루어진다. 그리고 솔더 볼(40)이 외부접속단자의 역할을 한다.
다음으로, 스택 패키지(400)에서 지그(460)를 분리하여, 스택 패키지(400)를 완성한다.
한편, 본 실시예에 따른 스택 패키지 제조 방법은 도면에 도시된 바와 같이, 전술한 제3 실시예의 스택 패키지 형태에 한정되는 것은 아니다. 전술한 제1 및 제2 실시예에 따른 스택 패키지에도 본 실시예에 따른 스택 패키지 제조 방법을 적용할 수 있다. 단, 이 경우는 정렬 봉이 각각의 반도체 칩 패키지들을 전기적으로 연결하고, 외부접속단자로서의 역할을 하기 때문에, 스택 패키지에서 지그를 분리하는 것이 아니라 플레이트만을 분리한다.
이상과 같은 본 발명에 따른 배선 기판에 형성된 관통구멍에 정렬 봉이 삽입된 스택 패키지와 그 제조 방법에 의하면, 동일한 위치에 형성된 반도체 칩 패키지들의 관통구멍에 정렬 봉이 삽입되어, 스택 패키지의 정렬이 정확하고 용이하게 이루어진다. 그리고 단위 패키지에 휨이 발생되더라도 정렬 봉에 의해 지지되어 솔더 조인트 신뢰성이 향상될 수 있다.
더욱이, 정렬 봉이 솔더 재질일 경우, 외부접속단자로 사용할 수 있다. 따라 서, 외부접속단자, 예컨대 솔더 볼을 따로 형성하는 공정이 필요 없으므로, 생산성이 향상될 수 있다.

Claims (14)

  1. 상면과 하면에 회로 배선 패턴이 형성되고, 상기 상면의 회로 배선 패턴과 상기 하면의 회로 배선 패턴이 복수 개의 비아에 의해 연결되며, 상면과 하면 중 적어도 일 면에 격자 형태의 배열을 이루게 볼 랜드들이 형성된 배선 기판과; 상기 배선 기판에 실장된 반도체 칩;을 갖는 복수 개의 반도체 칩 패키지들이 수직으로 적층되어 있고,
    각각의 상기 반도체 칩 패키지들이 동일한 위치에 형성된 관통구멍을 가지며, 상기 반도체 칩 패키지들이 서로 대응되는 위치의 상기 관통구멍들을 수직으로 관통하게 정렬 봉이 삽입된 것을 특징으로 하는 스택 패키지.
  2. 제1 항에 있어서,
    상기 관통구멍이 상기 볼 랜드에 형성된 상기 비아를 관통하게 형성되고, 상기 정렬 봉이 솔더 재질로서 상기 볼 랜드와 접합된 것을 특징으로 하는 스택 패키지.
  3. 제2 항에 있어서,
    상기 정렬 봉은 상기 볼 랜드의 하부로 돌출되어 외부접속단자로서 제공되는 것을 특징으로 하는 스택 패키지.
  4. 제1 항에 있어서,
    상기 관통구멍이 소정의 상기 볼 랜드에 형성된 상기 비아에 형성되며, 상기 정렬 봉이 솔더 재질로서 상기 볼 랜드에 접합되고 상기 볼 랜드 하부로 돌출되며, 상기 관통구멍이 형성되지 않은 다른 볼 랜드에 솔더 볼이 부착되고, 상기 정렬 봉의 돌출된 부분과 상기 솔더 볼이 외부접속단자로서 제공되는 것을 특징으로 하는 스택 패키지.
  5. 제4 항에 있어서,
    상기 관통구멍은 최외곽의 상기 볼 랜드에 형성된 상기 비아를 관통하게 형성된 것을 특징으로 하는 스택 패키지.
  6. 제1 항에 있어서,
    상기 관통구멍은 상기 배선 기판의 네 모서리에서 상기 배선 기판에 형성된 상기 회로 배선 패턴을 피하여 형성되고, 상기 볼 랜드에 솔더 볼이 부착된 것을 특징으로 하는 스택 패키지.
  7. (a)상면과 하면에 회로 배선 패턴이 형성되고, 상기 상면의 회로 배선 패턴과 상기 하면의 회로 배선 패턴이 복수 개의 비아에 의해 연결되며, 상면과 하면을 수직으로 관통하는 복수의 관통구멍이 형성되고, 상면과 하면 중 적어도 일 면에 격자 형태의 배열을 이루게 볼 랜드들이 형성된 배선 기판과, 상기 배선 기판에 실 장된 반도체 칩을 갖는 복수 개의 반도체 칩 패키지들을 준비하는 단계;
    (b)동일한 위치에 형성된 상기 반도체 칩 패키지들의 상기 관통구멍들에 상기 반도체 칩 패키지들을 수직으로 관통하도록 정렬 봉을 삽입하여 상기 반도체 칩 패키지들을 정렬하는 단계; 및
    (c)리플로우 공정에 의해 상기 반도체 칩 패키지들을 전기적 및 물리적으로 연결하는 단계;를 포함하는 것을 특징으로 하는 스택 패키지 제조 방법.
  8. 제7 항에 있어서,
    상기 (a)단계는 상기 볼 랜드에 형성된 상기 비아에 상기 관통구멍을 형성하는 단계를 포함하고, 상기 (b)단계는 솔더 재질의 상기 정렬 봉을 상기 관통구멍에 삽입하며, 상기 (c)단계는 상기 정렬 봉과 상기 볼 랜드를 접합시키는 것을 특징으로 하는 스택 패키지 제조 방법.
  9. 제8 항에 있어서,
    상기 (b)단계는 상기 정렬 봉의 소정 부분이 외부접속단자 기능을 수행하도록 상기 볼 랜드의 하부로 돌출되게 진행되는 것을 특징으로 하는 스택 패키지 제조 방법.
  10. 제7 항에 있어서,
    상기 (a)단계는 소정의 상기 볼 랜드에 형성된 상기 비아에 상기 관통구멍을 형성하는 단계와, 상기 관통구멍이 형성되지 않은 다른 상기 볼 랜드에 솔더 볼을 형성하는 단계를 포함하며, 상기 (b)단계는 솔더 재질의 상기 정렬 봉의 소정 부분이 외부접속단자 기능을 수행하도록 상기 볼 랜드의 하부로 돌출되게 진행되며, 상기 (c)단계는 상기 솔더 볼과 볼 랜드, 상기 정렬 봉과 볼 랜드를 접합시키는 것을 특징으로 하는 스택 패키지 제조 방법.
  11. 제10 항에 있어서,
    상기 (a)단계는 최외곽의 볼 랜드에 형성된 상기 비아를 관통하게 관통구멍을 형성하는 것을 특징으로 하는 스택 패키지 제조 방법.
  12. 제7 항에 있어서,
    상기 (a)단계는 상기 배선 기판의 네 모서리에서 상기 배선 기판에 형성된 상기 회로 배선 패턴을 피하여 상기 관통구멍을 형성하는 단계와, 상기 볼 랜드에 솔더 볼을 형성하는 단계를 포함하며, 상기 (c)단계는 상기 솔더 볼과 상기 볼 랜드를 접합시키는 것을 특징으로 하는 스택 패키지 제조 방법.
  13. 제7 항 내지 제12 항 중 어느 한 항에 있어서,
    상기 (b)단계는 상기 반도체 칩 패키지들을 적층하는 단계와, 적층된 상기 반도체 칩 패키지들의 동일한 위치에 형성된 상기 관통구멍들에 상기 정렬 봉을 삽입하여 정렬하는 단계를 포함하는 것을 특징으로 하는 스택 패키지 제조 방법.
  14. 제7 항에 있어서,
    상기 (b)단계는 상기 정렬 봉이 형성된 플레이트를 포함하는 지그를 준비하는 단계와, 상기 정렬 봉 위에서 상기 관통구멍에 상기 정렬 봉이 삽입되도록 상기 반도체 칩 패키지들을 적층하면서 정렬하는 단계를 포함하고, 상기 (c)단계 이후에 상기 스택 패키지에서 상기 지그를 분리하는 단계를 포함하는 것을 특징으로 하는 스택 패키지 제조 방법.
KR1020060004296A 2006-01-16 2006-01-16 스택 패키지와 그 제조 방법 KR20070075718A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060004296A KR20070075718A (ko) 2006-01-16 2006-01-16 스택 패키지와 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060004296A KR20070075718A (ko) 2006-01-16 2006-01-16 스택 패키지와 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070075718A true KR20070075718A (ko) 2007-07-24

Family

ID=38500756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060004296A KR20070075718A (ko) 2006-01-16 2006-01-16 스택 패키지와 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070075718A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985008B2 (en) 2016-04-28 2018-05-29 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985008B2 (en) 2016-04-28 2018-05-29 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package

Similar Documents

Publication Publication Date Title
US7880291B2 (en) Integrated circuit package and integrated circuit module
JP2967344B2 (ja) 積層型半導体パッケージモジュール及び積層型半導体パッケージモジュールの製造方法
US7299546B2 (en) Method for manufacturing an electronic module
US8575763B2 (en) Semiconductor device and method of manufacturing the same
US6180881B1 (en) Chip stack and method of making same
KR101824342B1 (ko) 반도체 소자 패키지 어셈블리 및 그 형성방법
US6195268B1 (en) Stacking layers containing enclosed IC chips
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JP5795196B2 (ja) 半導体パッケージ
EP0863548A2 (en) Mounting assembly of integrated circuit device and method for production thereof
KR101096045B1 (ko) 적층 반도체 패키지 및 그 제조방법
JP2013162128A (ja) パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法
JP2007324354A (ja) 半導体装置
KR20020065045A (ko) 확장 패드들을 포함하는 반도체 칩 패키지
JP2006344789A (ja) 電子回路モジュール及び半導体パッケージ
KR100791576B1 (ko) 볼 그리드 어레이 유형의 적층 패키지
KR100839075B1 (ko) 아이씨 패키지 및 그 제조방법
US6657295B2 (en) Multilayer interconnect board and multilayer semiconductor device
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP4637720B2 (ja) 半導体装置およびその製造方法
JP2001250907A (ja) 半導体装置及びその製造方法
TWI357653B (ko)
KR20070075718A (ko) 스택 패키지와 그 제조 방법
JP4654971B2 (ja) 積層型半導体装置
KR101046392B1 (ko) 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid