KR20070071344A - 박막트랜지스터기판 및 이의 제조방법 - Google Patents

Abstract

본 발명은 사선얼룩을 방지할 수 있는 박막트랜지스터기판 및 이의 제조방법에 관한 것이다. 본 발명은 게이트선, 데이타선, 박막트랜지스터, 스토리지선 및 스토리지전극이 형성된 영역을 제외한 나머지 영역에 형성된 버퍼층을 포함하는 것을 특징으로 하는 박막트랜지스터기판 및 이의 제조방법에 관한 것이다.

유기절연막, 버퍼층, 단차, 사선얼룩

Description

박막트랜지스터기판 및 이의 제조방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF FABRICATING THE SAME}

도1은 본 발명의 실시예에 따른 박막트랜지스터기판을 나타낸 평면도이다.

도2는 도1의 Ⅱ-Ⅱ'선에 따른 단면도이다.

도3a 내지 도3g는 본 발명의 실시예에 따른 박막트랜지스터기판의 제조방법을 나타낸 단면도이다.

<도면의 주요부분에 대한 부호설명>

20 : 절연기판 30 : 버퍼층

40 : 박막트랜지스터 50 : 게이트선

60 : 게이트전극 70 : 스토리지선

80 : 스토리지전극 90 : 더미게이트패턴

100 : 게이트절연막 110 : 활성층

120 : 오믹접촉층 130 : 데이타선

140 : 소스전극 150 : 드레인전극

160 : 보호막 210 : 유기절연막

260 : 화소전극 270 : 게이트패드전극

280 : 데이타패드전극 290 : 스토리지패드전극

본 발명은 박막트랜지스터기판 및 이의 제조방법에 관한 것으로, 특히 사선얼룩을 방지할 수 있는 박막트랜지스터기판 및 이의 제조방법에 관한 것이다.

정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 액정표시장치(liquid crystal display, LCD), 플라즈마디스플레이패널(plasma display panel, PDP), 유기발광다이오드(organic light emitting diodes, OLED) 등 많은 평판표시장치(flat panel display, FPD)가 사용되고 있다. 그 중에 화질이 우수하고 소형화 뿐만 아니라 대형화가 가능한 액정표시장치가 가장 널리 사용되고 있다.

액정표시장치는 액정의 광투과율을 이용해 화상을 표시하는 장치이다. 이러한 액정표시장치는 광을 제공하는 백라이트유닛과, 백라이트유닛으로부터의 광을 사용하여 화상을 표시하는 액정표시패널을 포함하고 있다. 액정표시패널은 액정을 사이에 두고 합착된 칼라필터기판 및 박막트랜지스터기판을 포함하고 있다.

그런데, 최근에는 액정표시장치의 고정세화 및 고개구율에 부응하여 유기절연막을 채용한 박막트랜지스터기판이 개발되고 있지만 이 박막트랜지스터기판은 사 선얼룩이 많이 생겨 수율이 감소하는 문제점이 있다.

따라서, 본 발명의 목적은 사선얼룩을 방지할 수 있는 박막트랜지스터기판 및 이의 제조방법을 제공하는 것이다.

상기 목적을 달성하기 위하여 본 발명은 게이트선 및 데이타선과; 상기 게이트선 및 상기 데이타선에 접속된 박막트랜지스터와; 상기 게이트선과 평행하게 형성된 스토리지선과; 상기 스토리지선과 접속된 스토리지전극과; 상기 게이트선, 상기 데이타선, 상기 박막트랜지스터, 상기 스토리지선 및 상기 스토리지전극이 형성된 영역을 제외한 나머지 영역에 형성된 버퍼층을 포함하는 것을 특징으로 하는 박막트랜지스터기판을 제공한다.

상기 버퍼층의 두께는 500Å ~ 1㎛인 것을 특징으로 한다.

상기 버퍼층은 SiNx, SiOx, ITO 및 IZO 중 적어도 어느 하나로 형성되는 것을 특징으로 한다.

상기 박막트랜지스터와 접속된 화소전극과; 상기 데이타선과 상기 화소전극의 절연을 위한 유기절연막을 더 포함하는 것을 특징으로 한다.

상기 목적을 달성하기 위하여 본 발명은 절연기판 상에 버퍼층을 형성하는 단계와; 상기 버퍼층을 형성한 후에 게이트선, 게이트전극, 스토리지선 및 스토리 지전극을 포함하는 게이트패턴을 형성하는 단계와; 상기 게이트패턴을 형성한 후에 게이트절연막, 활성층 및 오믹접촉층을 형성하는 단계와; 상기 게이트절연막, 상기 활성층 및 상기 오믹접촉층을 형성한 후에 데이타선, 소스전극 및 드레인전극을 포함하는 데이타패턴을 형성하는 단계와; 상기 데이타패턴을 형성한 후에 보호막을 형성하는 단계와; 상기 보호막을 형성한 후에 유기절연막을 형성하는 단계와; 상기 유기절연막을 형성한 후에 화소전극, 게이트패드전극, 스토리지패드전극 및 데이타패드전극을 포함하는 투명도전패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터기판의 제조방법을 제공한다.

상기 버퍼층을 형성하는 단계는 상기 버퍼층의 두께가 500Å ~ 1㎛가 되도록 하는 단계인 것을 특징으로 한다.

상기 버퍼층을 형성하는 단계는 SiNx, SiOx, ITO 및 IZO 중 적어도 어느 하나로 형성하는 단계인 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예에 대하여 설명한다.

도1은 본 발명의 실시예에 따른 박막트랜지스터기판을 나타낸 평면도이고, 도2는 도1의 Ⅱ-Ⅱ'선에 따른 단면도이다.

도1 및 도2를 참조하면, 본 발명의 실시예에 따른 박막트랜지스터기판(10)은 절연기판(20) 상에 서로 교차되게 형성된 게이트선(50) 및 데이타선(130)과, 게이 트선(50) 및 데이타선(130)의 교차부에 형성된 박막트랜지스터(40)와, 박막트랜지스터(40)와 접속된 화소전극(260)과, 게이트선(50)에 대해 평행하게 형성된 스토리지선(70)과, 스토리지선(70)에 대해 돌출되어 형성된 스토리지전극(80)과, 데이타선(130) 및 화소전극(260)과 중첩되도록 형성된 더미게이트패턴(90)을 포함하고 있다.

게이트선(50)은 Cr 또는 Cr합금, Al 또는 Al합금, Mo 또는 Mo합금, Ag 또는 Ag합금 등의 재질을 가지며 단일층 또는 다중층으로 형성되어 있다. 게이트선(50)의 일측은 신장되어 보호막(160) 및 게이트절연막(100)을 관통하는 제1콘택홀(170)과 유기절연막(210)을 관통하는 제1비아(220)를 통해 게이트패드전극(270)과 접속되어 있고, 게이트선(50)의 타측은 박막트랜지스터(40)의 게이트전극(60)에 접속되어 있다. 이러한 게이트선(50)은 게이트패드전극(270)으로부터의 게이트온/오프전압을 박막트랜지스터(40)의 게이트전극(60)에 공급한다.

데이타선(130)은 Cr 또는 Cr합금, Al 또는 Al합금, Mo 또는 Mo합금, Ag 또는 Ag합금, Ti 또는 Ti합금 등의 재질을 가지며 단일층 또는 다중층으로 형성되어 있다. 데이타선(130)의 일측은 신장되어 보호막(160)을 관통하는 제2콘택홀(180)과 유기절연막(210)을 관통하는 제2비아(230)를 통해 데이타패드전극(280)과 접속되어 있고, 데이타선(130)의 타측은 박막트랜지스터(40)의 소스전극(140)에 접속되어 있다. 이러한 데이타선(130)은 데이타패드전극(280)으로부터의 데이타전압을 박막트랜지스터(40)의 소스전극(140)에 공급한다.

박막트랜지스터(40)는 게이트선(50)으로부터의 게이트온/오프전압에 응답하 여 데이타선(130)으로부터 데이타전압을 입력받아 화소전극(260)에 화소전압을 공급한다. 이를 위해, 박막트랜지스터(40)는 게이트선(50)과 접속된 게이트전극(60)과, 데이타선(130)과 접속된 소스전극(140)과, 소스전극(140)과 마주보고 형성되어 있으며 화소전극(260)과 접속된 드레인전극(150)과, 게이트절연막(100)을 사이에 두고 게이트전극(60)과 중첩된 활성층(110) 및 오믹접촉층(120)을 포함하고 있다.

게이트전극(60)은 게이트선(50)과 동일평면 상에 게이트선(50)과 동일재질로 형성됨과 아울러 게이트선(50)에 대해 돌출되어 형성되어 있다. 게이트전극(60)은 게이트선(50)으로부터의 게이트온/오프전압을 사용하여 박막트랜지스터(40)를 턴온/턴오프시킨다.

소스전극(140)은 데이타선(130)과 동일평면 상에 데이타선(130)과 동일재질로 형성됨과 아울러 데이타선(130)에 대해 돌출되어 형성되어 있다. 소스전극(140)은 박막트랜지스터(40)가 턴온될 때 데이타선(130)으로부터의 데이타전압을 박막트랜지스터(40)의 채널을 경유하여 드레인전극(150)에 공급한다.

드레인전극(150)은 데이타선(130)과 동일평면 상에 데이타선(130)과 동일재질로 형성되어 있다. 드레인전극(150)은 소스전극(140)으로부터 데이타전압을 인가받아 화소전극(260)에 화소전압을 공급한다. 이를 위해, 드레인전극(150)의 일측은 보호막(160)을 관통하는 제3콘택홀(190) 및 유기절연막(210)을 관통하는 제3비아(240)를 통해 화소전극(260)과 접속되어 있다.

활성층(110)은 비정질실리콘 또는 폴리실리콘으로 형성되어 있으며 박막트랜지스터(40)의 채널을 형성한다. 오믹접촉층(120)은 소스전극(140) 및 드레인전극 (150)과 활성층(110)의 오믹접촉을 위해 형성된다. 이를 위해, 오믹접촉층(120)에는 비정질실리콘에 n+과 같은 불순물이 도핑되어 있다.

화소전극(260)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 금속으로 형성되어 있으며 드레인전극(150)으로부터의 화소전압을 액정에 인가한다. 이러한 화소전극(260)은 액정표시장치의 고정세화 및 고개구율에 부응하여 데이타선(130) 및 더미게이트패턴(90)과 중첩되어 형성되어 있다. 이 때문에, 화소전극(260) 아래에는 아크릴 또는 폴리이미드 또는 BCB(Benzoclylobutene) 등과 같이 저유전상수를 갖는 유기절연막(210) 및 SiNx 등의 보호막(160)이 형성되어 있다. 이러한 유기절연막(210) 및 보호막(160)은 자신들의 상하층(예를 들어, 화소전극(260)과 데이타선(130))을 절연시킨다. 여기서, 유기절연막(210)만 형성하고 보호막(160)은 형성하지 않을 수 있다.

스토리지선(70)은 게이트선(50)과 동일평면 상에 게이트선(50)과 동일재질로 형성되어 있다. 스토리지선(70)의 일측은 신장되어 보호막(160) 및 게이트절연막(100)을 관통하는 제4콘택홀(200)과 유기절연막(210)을 관통하는 제4비아(250)를 통해 스토리지패드전극(290)과 접속되어 있고, 스토리지선(70)의 타측은 스토리지전극(80)과 접속되어 있다. 이러한 스토리지선(70)은 스토리지패드전극(290)으로부터의 스토리지전압(예를 들어, 공통전압)을 스토리지전극(80)에 공급한다.

스토리지전극(80)은 게이트선(50)과 동일평면 상에 게이트선(50)과 동일재질로 형성됨과 아울러 스토리지선(70)에 대해 돌출되어 형성되어 있다. 스토리지전극(80)은 게이트절연막(100)을 사이에 두고 박막트랜지스터(40)의 드레인전극(150)과 중첩됨으로써 스토리지캐패시터(Cst)를 형성한다. 즉, 스토리지전극(80)은 스토리지선(70)으로부터의 스토리지전압을 사용하여 화소전극(260)에 공급된 화소전압이 한 프레임동안 유지되도록 한다.

더미게이트패턴(90)은 게이트선(50)과 동일평면 상에 게이트선(50)과 동일재질로 형성됨과 아울러 데이타선(130) 및 화소전극(260)과 중첩되어 형성되어 있다. 이러한 더미게이트패턴(90)이 화소전극(260)과 중첩됨으로써 고개구율이 확보된다. 그러나, 더미게이트패턴(90)은 경우에 따라 형성하지 않을 수 있다. 다시말하면, 더미게이트패턴(90)은 데이타선(130)과 화소전극(260)을 더 중첩하여 형성하였을 때는 형성하지 않을 수 있다.

박막트랜지스터기판(10)은 사선얼룩의 원인이 되는 단차를 최소화하기 위해 버퍼층(30)을 더 포함하고 있다. 이러한 버퍼층(30)은 게이트선(50), 데이타선(130), 박막트랜지스터(40), 스토리지선(70) 및 스토리지전극(80)과 중첩되지 않도록 형성하는 것이 바람직하다. 다시말하면, 버퍼층(30)은 게이트선(50), 데이타선(130), 박막트랜지스터(40), 스토리지선(70) 및 스토리지전극(80)이 형성된 영역을 제외한 나머지 영역에 형성된다. 여기서, 버퍼층(30)의 두께는 500Å ~ 1㎛인 것이 바람직하다.

버퍼층(30)은 버퍼층(30)의 후속 공정 진행에 영향을 주지 않고 투과특성이 좋은 절연 또는 비절연 재료로 형성되는 것이 바람직하다. 보다 바람직한 버퍼층(30)의 재질은 SiNx 또는 SiOx 또는 ITO 또는 IZO 등이다. 이러한 버퍼층(30)은 다중층으로 형성될 수도 있으므로 버퍼층(30)은 SiNx, SiOx, ITO 및 IZO 중 적어도 어느 하나로 형성된다.

기존의 박막트랜지스터기판에서는 버퍼층을 형성하지 않기 때문에 박막트랜지스터가 형성된 영역과 박막트랜지스터가 형성되지 않는 영역 간의 단차가 발생한다. 또한, 게이트패드전극, 스토리지패드전극 및 데이타패드전극이 형성된 영역에서도 게이트선, 스토리지선 및 데이타선에 두께에 기인하여 단차가 발생한다. 이 때문에, 유기절연막 형성 시 사선얼룩이 많이 생겨 수율이 감소하게 된다.

그러나 본 발명의 실시예에 따른 박막트랜지스터기판(10)에서는 버퍼층(30)으로 인해 기존의 박막트랜지스터기판(10)에서 나타난 단차를 최소화할 수 있으므로 유기절연막(210) 형성 시 사선얼룩을 방지할 수 있다.

도3a 내지 도3g는 본 발명의 실시예에 따른 박막트랜지스터기판의 제조방법을 나타낸 단면도이다.

도3a를 참조하면, 유리나 플라스틱 같은 절연기판(20) 상에 버퍼층(30)을 형성한다.

구체적으로, 절연기판(20) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법을 사용하여 SiNx 또는 SiOx 등을 500Å ~ 1㎛의 두께로 증착한 다음 사진식각공정을 통해 버퍼층(30)을 형성한다. 또는, 절연기판(20) 상에 스퍼터링(Sputtering) 등의 방법을 사용하여 ITO 또는 IZO 등을 500Å ~ 1㎛의 두께로 증착한 다음 사진식각공정을 통해 버퍼층(30)을 형성한다.

도3b를 참조하면, 버퍼층(30)을 형성한 후에 게이트선(50) 및 게이트전극(60)과, 스토리지선 및 스토리지전극(80)과, 더미게이트패턴(90)을 포함하는 게이 트패턴을 단일층 또는 다중층으로 형성한다.

구체적으로, 절연기판(20) 상에 스퍼터링 등의 방법을 사용하여 Cr 또는 Cr합금, Al 또는 Al합금, Mo 또는 Mo합금, Ag 또는 Ag합금 등의 게이트금속층을 단일층 또는 다중층으로 증착한다. 예를 들어, Al을 2500Å의 두께로 증착하고 그 위에 Cr을 1000Å의 두께로 증착한다. 이어 사진식각공정을 통해 게이트금속층을 패터닝하여 단일층 또는 다중층의 게이트패턴을 형성한다.

도3c를 참조하면, 게이트패턴을 형성한 후에 게이트절연막(100), 활성층(110) 및 오믹접촉층(120)을 형성한다.

구체적으로, 게이트패턴을 형성한 후에 PECVD 등의 방법을 사용하여 SiNx 또는 SiOx와 같은 게이트절연막(100)과 a-Si와 같은 활성층(110)과 n도핑된 a-Si와 같은 오믹접촉층(120)을 연속증착한다. 예를 들어, SiNx를 4500Å으로 증착하여 게이트절연막(100)을 형성한다. 이어 a-Si를 1500Å으로 증착하고, 이후 P가 도핑된 a-Si를 600Å으로 증착한다. 그런 다음, 사진식각공정을 통해 활성층(110) 및 오믹접촉층(120)을 형성한다.

도3d를 참조하면, 게이트절연막(100), 활성층(110) 및 오믹접촉층(120)을 형성한 후에 데이타선, 소스전극(140) 및 드레인전극(150)을 포함하는 데이타패턴을 단일층 또는 다중층으로 형성한다.

구체적으로, 스퍼터링 등의 방법을 사용하여 게이트절연막(100)과 오믹접촉층(120) 상에 Cr 또는 Cr합금, Al 또는 Al합금, Mo 또는 Mo합금, Ag 또는 Ag합금, Ti 또는 Ti합금 등의 데이타금속층을 단일층 또는 다중층으로 증착한다. 예를 들 어, Cr을 1500Å의 두께로 증착한다. 이어 사진식각공정을 통해 데이타금속층을 패터닝하여 단일층 또는 다중층의 데이타패턴을 형성한다. 그런 다음, 소스전극(140) 및 드레인전극(150)사이에 노출되어 있는 오믹접촉층(120)을 건식식각하여 활성층(110)을 노출시킨다. 이 때, 활성층(110)도 약간 식각되어 오버 에칭(Over Etching)될 수 있다.

도3e를 참조하면, 데이타패턴을 형성한 후에 보호막(160) 및 제1 내지 제4콘택홀(170, 180, 190, 200)을 형성한다.

구체적으로, 게이트절연막(100) 및 데이타패턴 상에 PECVD 등의 방법을 사용하여 SiNx 또는 SiOx와 같은 보호막(160)을 증착한다. 예를 들어, SiNx를 2000Å으로 증착한다. 이어 사진식각공정을 통해 제1 내지 제4콘택홀(170, 180, 190, 200)을 형성한다. 그러나, 보호막(160)은 경우에 따라 형성하지 않을 수 있다.

도3f를 참조하면, 보호막(160) 및 제1 내지 제4콘택홀(170, 180, 190, 200)을 형성한 후에 유기절연막(210) 및 제1 내지 제4비아(220, 230, 240, 250)를 형성한다.

구체적으로, 보호막(160) 상에 스핀코팅 등의 방법을 사용하여 BCB, 폴리이미드, 아크릴 등과 같은 유기물질을 도포하여 유기절연막(210)을 형성한다. 예를 들어, 아크릴을 2㎛ 두께로 도포한다. 이어 사진공정을 통해 제1 내지 제4비아(220, 230, 240, 250)를 형성한다. 그런데, 유기절연막(210)을 스핀코팅 등의 방법을 사용하여 형성한다 할지라도 유기절연막(210)에 기인한 사선얼룩은 발생하지 않는다. 이는 버퍼층(30)에 의해 단차가 최소화되기 때문이다.

도3g를 참조하면, 유기절연막(210) 상에 화소전극(260), 게이트패드전극(270), 스토리지패드전극, 데이타패드전극을 포함하는 투명도전패턴을 형성한다.

구체적으로, 유기절연막(210) 상에 스퍼터링 등의 방법을 사용하여 ITO나 IZO와 같은 투명도전금속층을 형성한다. 예를 들어, ITO를 700Å으로 증착하여 투명도전금속층을 형성한다. 이어 사진식각공정을 통해 투명도전금속층을 패터닝하여 투명도전패턴을 형성한다.

본 발명의 박마트랜지스터기판 및 이의 제조방법은 투과특성이 좋은 절연 또는 비절연 재료로 형성된 버퍼층을 포함하고 있다. 이러한 버퍼층은 게이트선, 데이타선, 박막트랜지스터, 스토리지선 및 스토리지전극이 형성된 영역을 제외한 나머지 영역에 형성되어 게이트선, 데이타선, 박막트랜지스터, 스토리지선 및 스토리지전극의 형성으로 인한 단차를 최소화한다. 이 때문에, 유기절연막 형성 시 사선얼룩이 발생하지 않게 되어 박막트랜지스터기판의 수율을 향상시킬 수 있다.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

Claims (7)

1. 게이트선 및 데이타선과;

   상기 게이트선 및 상기 데이타선에 접속된 박막트랜지스터와;

   상기 게이트선과 평행하게 형성된 스토리지선과;

   상기 스토리지선과 접속된 스토리지전극과;

   상기 게이트선, 상기 데이타선, 상기 박막트랜지스터, 상기 스토리지선 및 상기 스토리지전극이 형성된 영역을 제외한 나머지 영역에 형성된 버퍼층을 포함하는 것을 특징으로 하는 박막트랜지스터기판.
2. 제1항에 있어서,

   상기 버퍼층의 두께는 500Å ~ 1㎛인 것을 특징으로 하는 박막트랜지스터기판.
3. 제1항에 있어서,

   상기 버퍼층은 SiNx, SiOx, ITO 및 IZO 중 적어도 어느 하나로 형성되는 것을 특징으로 하는 박막트랜지스터기판.
4. 제1항에 있어서,

   상기 박막트랜지스터와 접속된 화소전극과;

   상기 데이타선과 상기 화소전극의 절연을 위한 유기절연막을 더 포함하는 것을 특징으로 하는 박막트랜지스터기판.
5. 절연기판 상에 버퍼층을 형성하는 단계와;

   상기 버퍼층을 형성한 후에 게이트선, 게이트전극, 스토리지선 및 스토리지전극을 포함하는 게이트패턴을 형성하는 단계와;

   상기 게이트패턴을 형성한 후에 게이트절연막, 활성층 및 오믹접촉층을 형성하는 단계와;

   상기 게이트절연막, 상기 활성층 및 상기 오믹접촉층을 형성한 후에 데이타선, 소스전극 및 드레인전극을 포함하는 데이타패턴을 형성하는 단계와;

   상기 데이타패턴을 형성한 후에 보호막을 형성하는 단계와;

   상기 보호막을 형성한 후에 유기절연막을 형성하는 단계와;

   상기 유기절연막을 형성한 후에 화소전극, 게이트패드전극, 스토리지패드전극 및 데이타패드전극을 포함하는 투명도전패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
6. 제5항에 있어서,

   상기 버퍼층을 형성하는 단계는 상기 버퍼층의 두께가 500Å ~ 1㎛가 되도록 하는 단계인 것을 특징으로 하는 박막트랜지스터기판의 제조방법.
7. 제5항에 있어서,

   상기 버퍼층을 형성하는 단계는 SiNx, SiOx, ITO 및 IZO 중 적어도 어느 하나로 형성하는 단계인 것을 특징으로 하는 박막트랜지스터기판의 제조방법.

Images