KR20080101534A - 플렉서블 액정표시패널의 제조방법 - Google Patents
플렉서블 액정표시패널의 제조방법 Download PDFInfo
- Publication number
- KR20080101534A KR20080101534A KR1020070048758A KR20070048758A KR20080101534A KR 20080101534 A KR20080101534 A KR 20080101534A KR 1020070048758 A KR1020070048758 A KR 1020070048758A KR 20070048758 A KR20070048758 A KR 20070048758A KR 20080101534 A KR20080101534 A KR 20080101534A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- pattern
- forming
- gate
- conductive pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000007788 liquid Substances 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims description 39
- 239000004973 liquid crystal related substance Substances 0.000 claims description 32
- 239000010409 thin film Substances 0.000 claims description 32
- 238000002161 passivation Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 27
- 238000003860 storage Methods 0.000 claims description 21
- 239000010408 film Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 238000004380 ashing Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 abstract 3
- 239000010410 layer Substances 0.000 abstract 3
- 239000011247 coating layer Substances 0.000 abstract 2
- 239000011241 protective layer Substances 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000002438 flame photometric detection Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 2
- -1 photo-acryl Chemical class 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133305—Flexible substrates, e.g. plastics, organic film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 얼라인 키와 게이트 패턴을 동시에 형성함으로써 마스크 공정을 저감시킬 수 있는 플렉서블 액정표시패널의 제조방법에 관한 것이다.
본 발명에 따른 다수의 박막 패턴이 형성된 패터닝 영역과, 얼라인 키가 형성된 비패터닝 영역으로 구성된 플렉서블 액정표시패널의 제조방법에 있어서, 플렉서블 기판상에 오버 코팅층을 형성하는 단계; 오버 코팅층 상에 얼라인 키 및 박막 패턴을 구성하는 제 1 도전성 패턴을 형성하는 단계; 얼라인 키 및 제 1 도전성 패턴을 덮는 게이트 절연막을 형성한 후, 게이트 절연막 상에 채널 형성을 위한 반도체 패턴을 형성하는 단계; 게이트 절연막 상에 박막 패턴을 구성하는 제 2 도전성 패턴을 형성하는 단계; 및 제 2 도전성 패턴을 덮는 보호막을 형성한 후, 보호막 상에 박막 패턴을 구성하는 제 3 도전성 패턴을 형성하는 단계를 포함하여 구성된 것을 특징으로 한다.
Description
도 1은 종래 표시장치용 플렉서블 액정표시장치의 제조 방법을 단계적으로 나타내는 흐름도.
도 2a 및 도 2b는 본 발명에 따른 얼라인 키가 형성된 플렉서블 액정표시패널의 평면도.
도 3은 본 발명에 따른 얼라인 키가 형성된 플렉서블 액정표시패널의 확대 평면도.
도 4는 도 3에 도시된 얼라인 키가 형성된 플렉서블 액정표시패널의 단면도.
도 5a 및 도 5b는 본 발명에 따른 제 1 도전성 패턴 및 얼라인 키가 형성된 플렉서블 액정표시패널의 평면도 및 단면도.
도 6a 및 도 6b는 본 발명에 따른 반도체 패턴이 형성된 플렉서블 액정표시패널의 평면도 및 단면도.
도 7a 및 도 7b는 본 발명에 따른 제 2 도전성 패턴이 형성된 플렉서블 액정표시패널의 평면도 및 단면도.
도 8a 및 도 8b는 본 발명에 따른 다수의 콘택홀을 갖는 보호막이 형성된 플 렉서블 액정표시패널의 평면도 및 단면도.
도 9a 및 도 9b는 본 발명에 따른 제 3 도전성 패턴이 형성된 플렉서블 액정표시패널의 평면도 및 단면도.
*도면 부호에 대한 간단한 설명*
100: 액정표시패널 101 : 플렉서블 기판
105 : 오버코팅층 110 : 게이트 라인
112 : 게이트 전극 114 : 불순물이 도핑된 비정질 반도체층
116 : 게이트 금속층 120 : 게이트 절연막
130 : 데이터 라인 132 : 소스전극
134 : 드레인 전극 140 : 반도체 패턴
142 : 활성층 144 : 오믹 접촉층
150 : 보호막 152 : 제 1 접촉홀
154 : 제 2 접촉홀 156 : 제 3 접촉홀
158 : 제 4 접촉홀 160 : 화소전극
170 : 스토리지 캐패시터 172 : 스토리지 하부전극
174 : 스토리지 상부전극 180 : 게이트 패드
182 : 게이트 패드 하부전극 184 : 게이트 패드 상부전극
190 : 데이터 패드 192 : 데이터 패드 상부전극
194 : 데이터 패드 하부전극
본 발명은 플렉서블 액정표시장치의 제조방법에 관한 것으로서, 특히 얼라인 키와 게이트 패턴을 동시에 형성함으로써 마스크 공정을 저감시킬 수 있는 플렉서블 액정표시패널의 제조방법에 관한 것이다.
최근 표시장치 시장은 대면적이 용이하고 박형이고 경량화가 가능한 평판 디스플레이(Flat Panel Display:이하 "FPD"라 함) 위주로 급속히 변화하고 있다.
이러한 FPD에는 액정표시장치(LCD:Liquid Crystal Display), 플라즈마 디스플레이 패널(PDP:Plasma Display Panel), 유기 발광 표시장치(OLED:Organic Electro Luminescence Display)등이 있다. 그러나 기존의 액정표시장치, 플라즈마 디스플레이 패널, 유기발광 표시장치 등은 유리 기판을 사용하기 때문에 유연성이 없으므로 응용과 용도에 한계가 있다.
따라서 최근 기존의 유연성이 없는 유리기판 대신에 플라스틱등과 같이 유연성 있는 재료의 기판을 사용하여 구부러질 수 있게 제조된 플렉서블(flexible) 액정표시장치가 차세대 표시장치로 급부상중이다.
도 1은 종래 플렉서블 액정표시장치의 제조 방법을 나타내는 흐름도이다. 도 1을 참조하면, 종래 플렉서블 액정표시장치의 제조 방법은 크게 점착공정(S1), 패턴 형성 공정(S3) 및 박리 공정(S5)으로 나뉜다.
점착 공정(S1)은 공정상 취급이 용이하도록 플렉서블 표시장치의 기판인 플렉서블 기판의 배면에 비가요성(non-flexible)의 지지 기판(rigid substrate)을 점착하는 공정이다. 지지 기판은 플렉서블 기판의 배면에 점착되어, 플렉서블 기판이 공정 중에 쉽게 휘거나 뒤틀리지 않고 고정되도록 한다. 이와 같이 점착 공정(S1)을 통해 형태가 고정된 플렉서블 기판상에서는 이어지는 패턴 형성 공정(S3)이 보다 정밀하고 안정적으로 진행될 수 있다.
패턴 형성 공정(S3)은 플렉서블 표시장치를 구성하는 각종 패턴을 형성하는 공정이다.
예를 들어, 플렉서블 표시장치가 박막 트랜지스터 어레이를 포함하여 구동되는 경우, 플렉서블 기판 중에서 패터닝 영역에는 다수의 박막 패턴 및 구동소자로서의 박막 트랜지스터가 형성되고, 비 패터닝 영역에는 박막 패턴을 형성시에 발생되는 misalign을 방지하기 위한 얼라인 키(align key)가 형성된다.
박리 공정(S5)은 패턴 형성 공정(S3) 후 플렉서블 기판으로부터 점착제 및 지지 기판을 박리하는 공정이다. 플렉서블 표시장치가 유연성을 가지도록 하기 위해서는 패턴 형성 공정(S3) 완료 후, 점착 공정(S1)을 통해 플렉서블 기판에 점착된 지지 기판을 박리하는 공정(S5)이 필수적이다.
상술한 바와 같은 공정을 통해 형성되는 종래의 블렉서블 표시장치에 있어서, 패턴 형성 공정(S3)시에 얼라인 키를 게이트 금속으로 형성하는 경우 플라스틱 수축(plastic shrinkage) 현상으로 인하여 미스얼라인(misalign)이 상대적으로 많이 발생 되는 문제점이 있었다.
또한, 상기 문제점을 해소하기 위해 얼라인 키를 게이트 금속이 아닌 반도체 물질로 형성하는 경우, 얼라인 키, 게이트 패턴, 반도체 패턴, 데이터 패턴, 보호막 및 화소전극을 각각 패터닝 하기 위한 다수의 마스크 공정을 수행하여야 하는 문제점이 있었다.
따라서, 본 발명의 목적은 얼라인 키와 게이트 패턴을 동시에 형성함으로써 마스크 공정을 저감시킬 수 있는 플렉서블 액정표시패널의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위해, 본 발명에 따른 다수의 박막 패턴이 형성된 패터닝 영역과, 얼라인 키가 형성된 비 패터닝 영역으로 구성된 플렉서블 액정표시패널의 제조방법에 있어서, 플렉서블 기판상에 오버 코팅층을 형성하는 단계; 오버 코팅층 상에 얼라인 키 및 박막 패턴을 구성하는 제 1 도전성 패턴을 형성하는 단계; 얼라인 키 및 제 1 도전성 패턴을 덮는 게이트 절연막을 형성한 후, 게이트 절연막 상에 채널 형성을 위한 반도체 패턴을 형성하는 단계; 게이트 절연막 상에 박막 패턴을 구성하는 제 2 도전성 패턴을 형성하는 단계; 제 2 도전성 패턴을 덮는 보호막을 형성한 후, 보호막 상에 박막 패턴을 구성하는 제 3 도전성 패턴을 형성하는 단계를 포함하여 구성된 것을 특징으로 한다.
본 발명에 따른 얼라인 키 및 제 1 도전성 패턴을 형성하는 단계는, 오버 코팅층 상에 불순물이 도핑된 반도체층과 게이트 금속층을 순차적으로 증착하는 단 계; 게이트 금속층에 포토레지스트를 전면 형성한 후, 소정의 마스크 공정을 통해 게이트 금속층의 소정 영역을 노출시키는 포토레지스트 패턴을 형성하는 단계; 포토레지스트 패턴에 의해 노출된 게이트 금속층을 에칭하는 단계; 게이트 금속층이 에칭됨에 따라 노출되는 불순물이 도핑된 반도체층을 에칭하는 단계; 및 에칭된 게이트 금속층 상에 잔류하는 포토레지스트 패턴을 애싱함으로써, 얼라인 키 및 제 1 도전성 패턴을 형성하는 단계를 포함하여 구성된 것을 특징으로 한다.
본 발명에 따른 얼라인 키는 상기 패터닝 영역의 네 모서리에 각각 형성되는 것을 특징으로 한다.
본 발명에 따른 얼라인 키 및 제 1 도전성 패턴은, 불순물이 도핑된 비정질 반도체층과, 상기 비정질 반도체층 상에 적층된 게이트 금속층을 포함하는 이중층으로 구성된 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명에 따른 플렉서블 액정표시장치의 구성 및 제조방법에 대해 설명한다.
본 발명에 따른 플렉서블 액정표시장치는, 도 2a 및 도 2b에 도시된 바와 같이, 다수의 박막 패턴이 형성된 패터닝 영역(A)과, 상기 패터닝 영역(A)의 각 모서리부에 얼라인 키(200)가 형성된 비 패터닝 영역(B)으로 구성된다.
여기서, 도 2a는 플렉서블 기판상에 하나의 액정표시패널이 형성된 평면도를 나나내고, 도 2b는 플렉서블 기판상에 다수의 액정표시패널이 형성된 평면도를 나 타낸다.
플렉서블 액정표시패널의 패터닝 영역(A)에는, 도 3 및 도 4에 도시된 바와 같이, 기판(101)을 덮는 오버 코팅층(105) 상에 형성되는 게이트 라인(110), 게이트 절연막(120)을 사이에 두고 게이트 라인(110)과 교차 형성되어 화소영역을 정의하는 데이터 라인(130), 두 라인의 교차 영역에 형성되는 박막 트랜지스터(TR), 다수의 콘택홀이 형성된 보호막(150), 화소영역에 형성되며 콘택홀을 통해 박막 트랜지스터(TR)와 접속되는 화소전극(160), 게이트 라인(110)과 스토리지 전극의 중첩부에 형성되는 스토리지 캐패시터(170), 게이트 라인(110)에 접속되는 게이트 패드 (180)및 데이터 라인(130)에 접속되는 데이터 패드(190)를 포함하는 다수의 박막 패턴이 형성된다.
게이트 라인(110)은 게이트 패드(180)에 접속되는 게이트 드라이버(미도시)로부터 공급되는 게이트 신호를 박막 트랜지스터(TR)의 게이트 전극(112)으로 전달한다.
여기서, 게이트 라인(110) 및 게이트 전극(112)은 불순물이 도핑된 비정질 반도체층(114)과, 상기 반도체층 상에 알루미늄(Al)계 금속, 구리(Cu), 크롬(Cr), 몰리브덴 등의 게이트 금속층(116)을 포함하는 이중층으로 구성된다.
데이터 라인(130)은 데이터 패드(190)에 접속되는 데이터 드라이버(미도시)로부터 공급되는 데이터 신호를 게이트 전극(112)의 온/오프에 연동하여 박막 트랜지스터(TR)의 소스전극(132) 및 드레인 전극(134)으로 전달하는 역할을 수행한다.
이때, 데이터 라인(130)은 게이트 절연막(120)을 사이에 두고 게이트 라 인(110)과 교차되어 화소전극(160)이 위치하는 화소영역을 정의한다.
박막 트랜지스터(TR)는 게이트 라인(110)의 게이트 신호에 응답하여 데이터 라인(130)의 화소신호를 화소전극(160)에 충전시키는 역할을 수행하는 것으로서, 게이트 라인(110)에 접속된 게이트 전극(112), 데이터 라인(130)에 접속되는 소스전극(132) 및 채널을 사이에 두고 소스전극(132)과 대향되게 형성되는 드레인 전극(134)을 포함하여 구성된다.
여기서, 박막 트랜지스터(TR)는 게이트 절연막(120)을 사이에 두고 게이트 전극(112)과 대응되게 형성되어 채널을 형성하는 활성층(142)과, 상기 활성층(142) 상에 형성되며 소스전극(132) 및 드레인 전극(134)과 오믹 접촉을 수행하는 오믹 접촉층(144)으로 구성된 반도체 패턴(140)을 더 포함하여 구성된다.
보호막(150)은 게이트 절연막(120) 상에 박막 트랜지스터(TR)를 덮는 소정의 두께로 형성되며, 채널을 형성하는 활성층(142)을 습기나 스크래치(scratch) 등으로부터 보호하는 역할을 수행한다. 여기서, 보호막(150)은 질화실리콘 등의 무기절연물질, 포토 아크릴(photo-acryl) 등의 유기화합물질, BCB(benzocyclobutene) 또는 PFCB (perfluorocyclobutane) 등의 유기절연물질로 구성된다.
또한, 보호막(150)에는 마스크 공정을 통해 형성된 제 1 내지 제 4 콘택홀(152, 154, 156, 158)을 구비하고, 여기서 제 1 콘택홀(152)은 보호막(150)을 관통하여 드레인 전극(134)을 노출시키고, 제 2 콘택홀(154)은 보호막(152)을 관통하여 스토리지 캐패시터(170)를 구성하는 스토리지 상부전극(172)을 노출시키고, 제 3 콘택홀(156)은 보호막(150) 및 게이트 절연막(120)을 관통하여 게이트 패드 하부 전극(182)을 오픈시키고, 제 4 콘택홀(158)은 보호막(150)을 관통하여 데이터 패드 하부전극(192)을 노출시킨다.
화소전극(160)은 보호막(150)을 관통하는 제 1 및 제 2 콘택홀(152, 154)을 통해 박막 트랜지스터(TR)의 드레인 전극(134)과 스토리지 캐패시터(170)를 구성하는 스토리지 상부전극(174)과 각각 접속된 형태로 화소영역에 형성된다.
이에 따라, 박막 트랜지스터(TR)를 통해 화소신호가 공급된 화소전극(170)과 기준전압이 공급된 공통전극(미도시) 사이에는 전계가 형성된다. 이러한 전계에 의해 박막 트랜지스터 기판과 컬러필터기판 사이의 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정분자들의 회전 정도에 따라 화소영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
스토리지 캐패시터(170)는 게이트 라인(130)과 동일물질로 동시에 형성되는 스토리지 하부전극(172), 게이트 절연막(120)을 사이에 두고 스토리지 하부전극(172)과 중첩되게 형성되는 스토리지 상부전극(174) 및 보호막(150)에 형성된 제 2 콘택홀(152)을 통해 스토리지 상부전극(174)과 접속되는 화소전극(160)을 포함하여 구성된다.
상술한 바와 같이 구성된 스토리지 캐패시터(170)는 화소전극(160)에 충전된 화소신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지시키는 역할을 수행한다.
게이트 패드(180)는 게이트 드라이버(도시하지 않음)와 접속되어 게이트 라인(110)에 게이트 신호를 공급하는 것으로서, 게이트 라인(110)으로부터 연장되는 게이트 패드 하부전극(182), 보호막(150) 및 게이트 절연막(120)을 관통하는 제 3 콘택홀(156)을 통해 게이트 패드 하부전극(182)과 접속하는 게이트 패드 상부전극(184)을 포함하여 구성된다.
이때, 게이트 패드(180)를 구성하는 게이트 패드 하부전극(182)은 게이트 라인(110)과 동일물질로 구성되며, 게이트 패드 상부전극(184)은 화소전극(160)과 동일 물질로 형성된다.
데이터 패드(190)는 데이터 드라이버(도시하지 않음)와 접속되어 데이터 라인(130)에 데이터 신호를 공급하는 것으로서, 데이터 라인(130)으로부터 연장되는 데이터 패드 하부 전극(192)과, 보호막(150)을 관통하는 제 4 콘택홀(158)을 통해 데이터 패드 하부전극(192)과 접속되는 데이터 패드 상부전극(194)을 포함하여 구성된다.
이때, 데이터 패드(190)를 구성하는 데이터 패드 하부전극(192)은 데이터 라인(130)과 동일물질로 구성되며, 데이터 패드 상부전극(194)은 화소전극(160)과 동일물질로 형성된다.
플렉서블 액정표시패널을 구성하는 비 패터닝 영역(B)에는 패터닝 영역(A)에 박막 패턴을 형성시에 발생되는 미스얼라인(misalign)을 방지하기 위한 얼라인 키(200)가 형성되어 있다.
얼라인 키(200)는 소정의 폭을 갖는 십자가 형태로 패터닝 영역(A)의 각 모서리에 형성되며, 불순물이 도핑된 비정질 반도체층(114)과 알루미늄(Al)계 금속, 구리(Cu), 크롬(Cr), 몰리브덴 등의 게이트 금속층(116)을 포함한 이중층으로 구성 된다.
여기서, 얼라인 키(200)는 기판(101)상에 형성되는 불순물이 도핑된 비정질 반도체층(114) 상에 게이트 금속층(116)이 중첩된 이중층의 구조로 구성됨에 따라, 플라스틱 기판의 수축(shrinkage)에 의해 발생되는 미스얼라인(misalign)을 방지할 수 있다.
또한, 얼라인 키(200)는 게이트 패턴과 동일 마스크 공정을 통해 동시에 형성됨에 따라, 얼라인 키(200)를 형성하기 위한 별도의 마스크 공정을 수행할 필요가 없기 때문에 마스크 공정수를 줄일 수 있다.
이하, 첨부도면을 참조하여 본 발명에 따른 플렉서블 액정표시장치의 제조방법에 대해 상세하게 설명한다.
도 5a 및 도 5b에 도시된 바와 같이, 본 발명에 따른 제 1 마스크 공정을 통해 제 1 도전성 패턴 및 얼라인 키를 형성한다.
이를 보다 구체적으로 설명하면, 플렉서블 기판(101)상에 오버 코팅층(105)을 전면 형성한 후, 상기 오버 코팅층(105) 상에 불순물이 도핑된 비정질 반도체층(114)과 게이트 금속층(116)을 순차적으로 형성한다.
게이트 금속층(116) 상에 포토레지스트를 전면 형성한 후, 제 1 마스크를 이용한 포토리소그래피 공정을 통해 게이트 금속층(116) 상에 제 1 도전성 패턴 및 얼라인 키가 형성될 영역을 제외한 나머지 영역을 노출시키는 포토레지스트 패턴을 형성한다.
포토레지스트 패턴에 의해 노출된 게이트 금속층(116)을 습식에칭을 통해 제 거한 후, 상기 게이트 금속층(116)이 제거됨에 따라 노출된 불순물이 도핑된 비정질 반도체층(114)을 건식에칭을 통해 제거한다.
습식 에칭된 게이트 금속층(116) 상에 잔류하는 포토레지스트 패턴을 애싱함으로써, 플렉서블 액정표시패널을 구성하는 패터닝 영역(A)에 게이트 라인(110), 상기 게이트 라인(110)에 접속되는 게이트 전극(112), 스토리지 하부전극(172) 및 게이트 패드 하부전극(182)을 포함하는 제 1 도전성 패턴과, 비 패터닝 영역(B)에 박막 패턴을 형성시에 기준이 되는 얼라인 키(200)를 최종적으로 형성한다.
여기서, 제 1 도전성 패턴은 불순물이 도핑된 비정질 반도체층(114)과, 상기 반도체층(114) 상에 알루미늄(Al)계 금속, 구리(Cu), 크롬(Cr), 몰리브덴 등의 게이트 금속층(116)을 포함하는 이중층으로 구성된다.
얼라인 키(200)는 소정의 폭을 갖는 십자가 형태로 패터닝 영역(A)의 각 모서리에 형성되며, 제 1 도전성 패턴과 동일한 불순물이 도핑된 비정질 반도체층(114)과 게이트 금속층(116)을 포함하는 이중층으로 구성된다.
여기서, 얼라인 키(200)는 이중층의 구조로 형성됨에 따라, 플렉서블 기판(101)의 수축(shrinkage)에 의해 발생되는 미스얼라인(misalign)을 방지할 수 있다.
또한, 제 1 도전성 패턴과 얼라인 키가 동일 마스크 공정을 통해 동시에 형성됨에 따라, 얼라인 키(200)를 형성하기 위한 별도의 마스크 공정을 수행할 필요가 없기 때문에 마스크 공정수가 저감된다.
상술한 바와 같이 제 1 도전성 패턴 및 얼라인 키를 형성한 후, 도 6a 및 도 6b에 도시된 바와 같이, 본 발명에 따른 제 2 마스크 공정을 통해 박막 트랜지스터의 채널을 구성하는 반도체 패턴을 형성한다.
이를 보다 구체적으로 설명하면, 플렉서블 기판(101)상에 제 1 도전성 패턴 및 얼라인 키(200)를 덮는 게이트 절연막(120)을 형성한 후, 상기 게이트 절연막 (120)상에 a-Si층 및 n+실리콘층으로 구성된 반도체층을 순차적으로 형성한다.
반도체층 상에 포토레지스트를 전면 도포한 후, 본 발명에 따른 제 2 마스크를 이용한 포토리소그래피 공정을 통해 채널영역을 제외한 나머지 영역에 형성된 반도체층을 노출시키는 포토레지스트 패턴을 형성한다.
이때, 포토레지스트 패턴에 의해 노출된 반도체층을 순차적으로 에칭한 후 잔류하는 포토레지트 패턴을 제거함으로써, 본 발명에 따른 채널을 형성하는 활성층(142)과 오믹 접촉을 수행하는 오믹 접촉층(144)으로 구성된 반도체 패턴(140)을 형성한다.
상술한 바와 같이 반도체 패턴을 형성한 후, 도 7a 및 도 7b에 도시된 바와 같이, 본 발명에 따른 제 3 마스크 공정을 통해 제 2 도전성 패턴을 형성한다.
이를 보다 구체적으로 설명하면, 반도체 패턴(140)이 형성된 게이트 절연막(120) 상에 데이터 금속층을 전면 증착시킨다.
데이터 금속층 상에 포토레지스트를 전면 형성한 후, 제 3 마스크를 이용한 포토리소그래피 공정을 수행하여 데이터 금속층 중에서 제2 도전성 패턴이 형성될 영역을 제외한 나머지 영역을 노출시키는 포토레지스트 패턴을 형성한다.
포토레지스트 패턴에 의해 노출된 데이터 금속층을 에칭한 후 잔류하는 포토 레지스트 패턴을 애싱함으로써, 본 발명에 따른 데이터 라인(130), 데이터 라인(130)에 접속되는 소스전극(132), 채널을 사이에 두고 소스전극(132)과 대향하는 드레인 전극(134), 스토리지 상부전극(174) 및 데이터 패드 하부전극(192)으로 구성된 제 2 도전성 패턴을 형성한다.
상술한 바와 같이 제 2 도전성 패턴을 형성한 후, 도 8a 및 도 8b에 도시된 바와 같이, 본 발명에 따른 제 4 마스크 공정을 통해 다수의 콘택홀을 갖는 보호막을 형성한다.
이를 보다 구체적으로 설명하면, 데이터 패턴이 형성된 게이트 절연막(120) 상에 질화 실리콘(SiNx) 등의 무기 절연물 또는 포토 아크릴(Photo acryle) 등의 유기 절연물로 구성된 보호막을 전면 형성한다.
보호막 상에 포토레지스트를 전면 도포한 후, 제 4 마스크를 이용한 포토리소그래피 공정을 통해 콘택홀이 형성될 영역을 노출시키는 포토레지스트 패턴을 형성한다.
포토레지스트 패턴에 의해 노출된 영역을 에칭한 후 잔류하는 포토레지스트 패턴을 애싱함으로써, 박막 트랜지스터(TR)를 덮는 동시에 제 1 내지 제 4 콘택홀(512, 154, 156, 158)이 형성된 보호막(150)을 최종적으로 형성한다.
여기서, 제 1 콘택홀(152)은 보호막(150)을 관통하여 드레인 전극(134)을 노출시키고, 제 2 콘택홀(154)은 보호막(150)을 관통하여 스토리지 상부전극(172)을 노출시키고, 제 3 콘택홀(156)은 보호막(150) 및 게이트 절연막(120)을 관통하여 게이트 패드 하부전극(182)을 오픈시키고, 제 4 콘택홀(158)은 보호막(150)을 관통 하여 데이터 패드 하부전극(192)을 노출시킨다.
상술한 바와 다수의 콘택홀을 갖는 보호막을 형성한 후, 도 9a 및 도 9b에 도시된 바와 같이, 본 발명에 따른 제 5 마스크 공정을 통해 제 3 도전성 패턴을 형성한다.
이를 보다 구체적으로 설명하면, 다수의 콘택홀이 형성된 보호막(150) 상에 PECVD 등의 증착공정을 통해 투명 도전층(ITO)을 전면 증착시킨다
투명 도전층(ITO) 상에 포토레지스트를 전면 도포한 후, 제 5 마스크를 이용한 포토리소그래피 공정을 수행함으로써 제 3 도전성 패턴이 형성될 영역을 제외한 나머지 영역을 노출시키는 포토레지스트 패턴을 형성한다.
포토레지스트 패턴에 의해 노출된 투명 도전층(ITO)을 애칭한 후 잔류하는 포토레지스트 패턴을 애싱함으로써, 본 발명에 따른 화소전극(160), 게이트 패드 상부전극(184) 및 데이터 패드 상부전극(194)을 포함하는 제 3 도전성 패턴을 최종적으로 형성한다.
화소전극(160)은 보호막(150)에 형성된 제 1 및 제 2 콘택홀(152, 154)을 통해 박막 트랜지스터(TR)의 드레인 전극(134) 및 스토리지 상부전극(174)과 각각 접속되며, 상기 드레인 전극(134)을 통해 공급되는 데이터 전압에 연동하여 공통전극과 함께 액정 배향을 전계를 형성한다.
게이트 패드 상부전극(184)은 보호막(150) 및 게이트 절연막(120)을 관통하는 제 3 콘택홀(156)을 통해 게이트 패드 하부전극(182)과 접속되며, 데이터 패드 상부전극(194)은 보호막(150)을 관통하는 제 4 콘택홀(158)을 통해 데이터 패드 하 부전극(192)과 접속된다.
상술한 바와 같이, 본 발명은 얼라인 키와 게이트 패턴을 동시에 형성함으로써, 박막 패턴시 미스 얼라인을 방지하기 위한 얼라인 키를 형성하기 위한 별도의 마스크 공정을 저감시킬 수 있다는 특유의 효과를 제공한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (10)
- 다수의 박막 패턴이 형성된 패터닝 영역과, 얼라인 키가 형성된 비 패터닝 영역으로 구성된 플렉서블 액정표시장치의 제조방법에 있어서,플렉서블 기판상에 오버 코팅층을 형성하는 단계;상기 오버 코팅층 상에 상기 얼라인 키 및 상기 박막 패턴을 구성하는 제 1 도전성 패턴을 형성하는 단계;상기 얼라인 키 및 제 1 도전성 패턴을 덮는 게이트 절연막을 형성한 후, 상기 게이트 절연막 상에 채널 형성을 위한 반도체 패턴을 형성하는 단계;상기 게이트 절연막 상에 상기 박막 패턴을 구성하는 제 2 도전성 패턴을 형성하는 단계; 및상기 제 2 도전성 패턴을 덮는 보호막을 형성한 후, 상기 보호막 상에 상기 박막 패턴을 구성하는 제 3 도전성 패턴을 형성하는 단계를 포함하여 구성된 것을 특징으로 하는 플렉서블 액정표시패널의 제조방법.
- 제 1 항에 있어서,상기 얼라인 키 및 제 1 도전성 패턴을 형성하는 단계는,상기 오버 코팅층 상에 불순물이 도핑된 반도체층과 게이트 금속층을 순차적으로 증착하는 단계;상기 게이트 금속층에 포토레지스트를 전면 형성한 후, 소정의 마스크 공정 을 통해 상기 게이트 금속층의 소정 영역을 노출시키는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴에 의해 노출된 상기 게이트 금속층을 에칭하는 단계;상기 게이트 금속층이 에칭됨에 따라 노출되는 상기 불순물이 도핑된 반도체층을 에칭하는 단계; 및상기 에칭된 게이트 금속층 상에 잔류하는 포토레지스트 패턴을 애싱함으로써, 상기 얼라인 키 및 제 1 도전성 패턴을 형성하는 단계를 포함하여 구성된 것을 특징으로 하는 플렉서블 액정표시패널의 제조방법.
- 제 2 항에 있어서,상기 제 1 도전성 패턴은,게이트 라인, 상기 게이트 라인에 접속되는 게이트 전극 및 게이트 패드 하부전극과 스토리지 하부전극을 포함하여 구성된 것을 특징으로 하는 플렉서블 액정표시패널의 제조방법.
- 제 1 항에 있어서,상기 얼라인 키는 상기 패터닝 영역의 네 모서리에 각각 형성되는 것을 특징으로 하는 플렉서블 액정표시패널의 제조방법.
- 제 1 항 또는 제 3 항에 있어서,상기 얼라인 키 및 제 1 도전성 패턴은,불순물이 도핑된 비정질 반도체층과,상기 비정질 반도체층 상에 적층된 게이트 금속층을 포함하는 이중층으로 구성된 것을 특징으로 하는 액정표시패널의 제조방법.
- 제 1 항에 있어서,상기 반도체 패턴을 형성하는 단계는,상기 게이트 절연막 상에 a-Si층 및 n+실리콘층의 반도체층을 순차적으로 증착하는 단계;상기 반도체층 상에 포토레지스트를 전면 증착한 후, 소정의 마스크 공정을 통해 상기 반도체층의 소정 영역을 노출시키는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴에 의해 노출된 상기 반도체층을 순차적으로 에칭하는 단계; 및상기 에칭된 반도체층 상에 잔류하는 포토레지스트 패턴을 애싱함으로써, 채널 영역에 활성층 및 오믹 접촉층으로 구성된 반도체 패턴을 형성하는 단계를 포함하여 구성된 것을 특징으로 하는 플렉서블 액정표시패널의 제조방법.
- 제 1 항에 있어서,상기 제 2 도전성 패턴을 형성하는 단계는,상기 게이트 절연막 상에 데이터 금속층을 전면 증착시키는 단계;상기 데이터 금속층 상에 포토레지스트를 전면 형성한 후, 마스크 공정을 통해 상기 데이터 금속층의 소정 영역을 노출시키는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴에 의해 노출된 데이터 금속층을 에칭하는 단계; 및상기 에칭된 데이터 금속층 상에 잔류하는 포토레지스트 패턴을 애싱하여 상기 제 2 도전성 패턴을 형성하는 단계를 포함하여 구성된 것을 특징으로 하는 플렉서블 액정표시패널의 제조방법.
- 제 7 항에 있어서,상기 제 2 도전층은,게이트 절연막을 사이에 두고 상기 게이트 라인과 교차 형성되는 데이터 라인과,상기 데이터 라인에 접속되는 소스전극 및 채널을 사이에 두고 상기 소스전극과 대향하는 드레인 전극과,스토리지 상부전극 및 데이터 패드 하부전극을 포함하여 구성된 것을 특징으로 하는 플렉서블 액정표시패널의 제조방법.
- 제 1 항에 있어서,상기 제 3 도전성 패턴을 형성하는 단계는,상기 보호막 상에 투명 도전층을 전면 증착시키는 단계;상기 투명 도전층 상에 포토레지스트를 전면 도포한 후, 소정의 마스크 공정을 통해 상기 투명 도전층의 소정 영역을 노출시키는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴에 의해 노출된 상기 투명 도전층을 에칭하는 단계; 및상기 에칭된 투명 도전층 상에 잔류하는 포토레지스트 패턴을 애싱하여 상기 제 3 도전성 패턴을 형성하는 단계를 포함하여 구성된 것을 특징으로 하는 플렉서블 액정표시패널의 제조방법.
- 제 9 항에 있어서,상기 제 3 도전성 패턴은,상기 보호막을 관통하는 제 1 및 제 2 콘택홀을 통해 상기 박막 트랜지스터 및 스토리지 상부전극에 각각 접속되는 화소전극과,상기 보호막 및 게이트 절연막을 관통하는 제 3 콘택홀을 통해 상기 게이트 패드 하부전극과 접속되는 게이트 패드 상부전극과,상기 보호막을 관통하는 제 4 콘택홀을 통해 상기 데이터 패드 하부전극과 접속되는 데이터 패드 상부전극을 포함하여 구성된 것을 특징으로 하는 플렉서블 액정표시패널의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070048758A KR20080101534A (ko) | 2007-05-18 | 2007-05-18 | 플렉서블 액정표시패널의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070048758A KR20080101534A (ko) | 2007-05-18 | 2007-05-18 | 플렉서블 액정표시패널의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080101534A true KR20080101534A (ko) | 2008-11-21 |
Family
ID=40287779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070048758A KR20080101534A (ko) | 2007-05-18 | 2007-05-18 | 플렉서블 액정표시패널의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080101534A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150059048A (ko) * | 2013-11-21 | 2015-05-29 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR20220100838A (ko) * | 2014-09-29 | 2022-07-18 | 삼성디스플레이 주식회사 | 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판 |
-
2007
- 2007-05-18 KR KR1020070048758A patent/KR20080101534A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150059048A (ko) * | 2013-11-21 | 2015-05-29 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR20220100838A (ko) * | 2014-09-29 | 2022-07-18 | 삼성디스플레이 주식회사 | 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9054195B2 (en) | Array substrate, method for fabricating the same, and display device | |
| JP5329169B2 (ja) | 薄膜トランジスタ基板及びこれを含む液晶表示装置 | |
| JP4527615B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| US7602464B2 (en) | Organic thin film transistor array substrate and fabrication method thereof | |
| KR101251376B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| US20070158656A1 (en) | Display device and manufacture thereof | |
| US7907228B2 (en) | TFT LCD structure and the manufacturing method thereof | |
| US7898637B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US20070031642A1 (en) | Adhesive tape for a flexible display device and method of manufacturing a flexible display device using the same | |
| US8551822B2 (en) | Method for manufacturing array substrate | |
| KR20070119235A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| US20110017993A1 (en) | Tft substrate and method of manufacturing the same | |
| KR101127836B1 (ko) | 박막트랜지스터 기판의 제조 방법 | |
| KR20080101534A (ko) | 플렉서블 액정표시패널의 제조방법 | |
| KR101205767B1 (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법 | |
| US20070187681A1 (en) | Thin film transistor | |
| KR100558717B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100558713B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100754125B1 (ko) | 액정 표시장치의 제조방법 | |
| KR20080048606A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101285535B1 (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| US20140002763A1 (en) | Array substrate, lcd device, and method for manufacturing array substrate | |
| US20050196911A1 (en) | Method for fabricating active-matrix display device | |
| KR20050035661A (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR20050068466A (ko) | 액정표시장치 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |