KR20070071044A - 반도체 소자의 게이트 전극 형성방법 - Google Patents

반도체 소자의 게이트 전극 형성방법 Download PDF

Info

Publication number
KR20070071044A
KR20070071044A KR1020050134187A KR20050134187A KR20070071044A KR 20070071044 A KR20070071044 A KR 20070071044A KR 1020050134187 A KR1020050134187 A KR 1020050134187A KR 20050134187 A KR20050134187 A KR 20050134187A KR 20070071044 A KR20070071044 A KR 20070071044A
Authority
KR
South Korea
Prior art keywords
gate
photoresist pattern
gate electrode
forming
substrate
Prior art date
Application number
KR1020050134187A
Other languages
English (en)
Inventor
박상혁
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050134187A priority Critical patent/KR20070071044A/ko
Publication of KR20070071044A publication Critical patent/KR20070071044A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 이미지 센서의 게이트 전극 형성시 발생하는 스팟성 이물을 효과적으로 제거할 수 있는 반도체 소자의 게이트 전극 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 게이트 절연막 및 게이트 도전막을 순차적으로 형성하는 단계와, 상기 게이트 도전막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 통해 상기 게이트 도전막을 식각하여 게이트 전극을 형성하는 단계와, 제1 습식식각공정을 실시하여 상기 게이트 전극의 양측으로 노출된 상기 게이트 절연막을 식각하여 제거하는 단계와, 상기 포토레지스트 패턴 형성 및 상기 게이트 도전막 식각으로 인해 상기 기판 상의 일부 영역에 생성된 스팟성 이물을 노출시키기 위하여 상기 게이트 전극을 덮고 상기 기판의 일부 영역을 노출시키는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 이용한 제1 습식식각공정을 실시하여 노출된 상기 기판 상에 존재하는 게이트 산화막을 제거하면서 상기 게이트 산화막 상에 존재하는 상기 스팟성 이물을 리프트시켜 제거하는 단계를 포함하는 반도체 소자의 게이트 전극 형성방법을 제공한다.
이미지 센서, 게이트 전극, 스팟성 이물, 습식식각, 리프트.

Description

반도체 소자의 게이트 전극 형성방법{METHOD FOR FORMING GATE ELECTRODE IN SEMICONDUCTOR DEVICE}
도 1a 내지 도 1c는 일반적인 CMOS 이미지 센서의 게이트 전극 형성방법을 도시한 공정 단면도.
도 2는 도 1a 내지 도 1c를 통해 스팟성 이물(또는, 콘디펙트)가 발생된 것을 도시한 SEM(Scanning Electron Microscope) 사진.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 이미지 센서의 게이트 전극 형성방법을 도시한 공정 단면도.
- 도면의 주요부분에 대한 부호의 설명 -
20 : 기판
21 : 게이트 산화막
22 : 폴리 실리콘막
22a : 게이트 전극
23 : 저부 반사방지막
24, 26 : 포토레지스트 패턴
25, 27 : 습식식각공정
본 발명은 반도체 소자의 게이트 전극 형성방법에 관한 것으로 특히, CMOS 이미지 센서의 게이트 전극 형성방법에 관한 것이다.
이미지 센서는 광학 영상(optical image)을 전기신호로 변환시키는 반도체 소자이며, 이미지 센서는 크게 전하결합소자(Charge Coupled Device : 이하, CCD라 함)와 CMOS(Complementary MOS) 이미지 센서로 이루어진다.
CCD는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이다.
반면, CMOS 이미지 센서는 반도체의 CMOS 공정을 적용하여 하나의 단위 화소에 하나의 포토 다이오드와 단위 화소 구동을 위한 3개 또는 4개 등의 트랜지스터를 포함한다. 이러한, CMOS 이미지 센서를 구성하는 복수의 트랜지스터는 일반적인 메모리 소자의 트랜지스터와 동일하게 게이트 전극과 소오스/드레인으로 이루어진다.
이하에서는 도 1a 내지 도 1c를 참조하여 일반적인 CMOS 이미지 센서의 게이트 전극 형성방법에 대해 설명하기로 한다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(10) 상에 게이트 산화막(11) 을 형성한 후, 게이트 산화막(11) 상에 게이트 도전막으로 폴리 실리콘막(12)을 증착한다. 그런 다음, 폴리 실리콘막(12) 상에 저부 반사방지막(BARC; Bottom Ant Reflective Coating, 13)을 도포한다.
이어서, 저부 반사방지막(13) 상에 포토레지스트(미도시)를 도포한 후, 포토마스크(미도시)를 이용한 노광 및 현상공정을 실시하여 포토레지스트 패턴(14)을 형성한다.
한편, 이러한 포토레지스트 패턴(14) 형성시에는 포토레지스트 및 저부 반사방지막(13) 도포시 성분상의 불량에 의해 스팟(Spot)성 이물(S1)이 발생한다.
이어서, 도 1b에 도시된 바와 같이, 포토레지스트 패턴(14)을 마스크로 이용한 식각공정을 실시하여 저부 반사방지막(13)을 식각한다. 이로써, 폴리 실리콘막(12) 상에는 반사방지막 패턴(13a)이 형성된다.
한편, 포토레지스트 패턴(14) 형성시 발생한 스팟성 이물(S1)은 전사되어 반사방지막(13) 성분으로 다른 스팟성 이물(S2)을 유발한다.
이어서, 도 1c에 도시된 바와 같이, 포토레지스트 패턴(14, 도 1b 참조)을 마스크로 이용한 식각공정을 실시하여 폴리 실리콘막(12, 도 1b 참조)을 식각한다. 이로써, 게이트 산화막(11) 상에는 게이트 전극(12a)이 형성된다.
이어서, 스트립(strip) 공정을 실시하여 포토레지스트 패턴(14)을 제거한다.
그러나, 이러한 게이트 전극(12a) 형성을 위한 식각공정을 거치게 되면 스팟성 이물(S2, 도 1b 참조)이 폴리 실리콘 성분으로 더 커지게 되어 또다른 스팟성 이 물(S3)이 된다. 특히, 포토 다이오드가 형성될 영역에 발생되는 스팟성 이물(S3)은 암전류(Dark current)를 유발시키는 등, 이미지 센서의 결함 유발 요인으로 작용하게 된다.
한편, 이러한 스팟성 이물들은 게이트 전극(12a)을 형성하기 위한 사진공정(Phtolithography) 단계에서는 KLA 검사에 검출(Detection)이 되지 않고, 게이트 전극(12a)을 형성하는 식각공정 이후에 검출되기 때문에 이물 유발 단계인 사진공정에서는 결함을 제어하기 어려운 실정이다.
도 2는 이러한 공정 단계를 통해 스팟성 이물, 즉 콘디펙트(Corn Defect)가 발생된 것을 도시한 SEM(Scanning Electron Microscope) 사진이다. 도 2를 참조하면, 종래 기술에 따른 이미지 센서의 게이트 전극 형성시 발생하는 콘디펙트가 수백~수만개에 이르는 것을 알 수 있다. 또한, 그 크기는 직경 수백Å이 된다.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 이미지 센서의 게이트 전극 형성시 발생하는 스팟성 이물을 효과적으로 제거할 수 있는 반도체 소자의 게이트 전극 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 기판 상에 게이트 절연막 및 게이트 도전막을 순차적으로 형성하는 단계와, 상기 게이트 도전막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 통해 상기 게이트 도전막을 식각하여 게이트 전극을 형성하는 단계와, 제1 습식식각공정을 실시하여 상기 게이트 전극의 양측으로 노출된 상기 게이트 절연막을 식각하여 제거하는 단계와, 상기 포토레지스트 패턴 형성 및 상기 게이트 도전막 식각으로 인해 상기 기판 상의 일부 영역에 생성된 스팟성 이물을 노출시키기 위하여 상기 게이트 전극을 덮고 상기 기판의 일부 영역을 노출시키는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 이용한 제1 습식식각공정을 실시하여 노출된 상기 기판 상에 존재하는 게이트 산화막을 제거하면서 상기 게이트 산화막 상에 존재하는 상기 스팟성 이물을 리프트시켜 제거하는 단계를 포함하는 반도체 소자의 게이트 전극 형성방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호는 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자, 예컨대 이미지 센서의 게이트 전극 형성방법을 도시한 공정 단면도이다.
먼저, 도 3a에 도시된 바와 같이, 산화공정을 실시하여 반도체 기판(20) 상에 게이트 산화막(21)을 형성한다. 여기서, 산화공정은 수증기와 같은 산화기체 내에서 기판(20)을 대략 900 내지 1000℃의 온도에서 가열하는 습식산화방식으로 실시하거나, 순수한 산소를 산화기체로 사용하여 약 1200℃의 온도에서 가열하는 건식산화방식으로 실시한다.
이어서, 게이트 산화막(21) 상에 게이트 도전막으로 폴리 실리콘막(22)을 증착한다. 그런 다음, 폴리 실리콘막(22) 상에 저부 반사방지막(23)을 도포한다.
이어서, 저부 반사방지막(23) 상에 포토레지스트(미도시)를 도포한 후, 포토마스크(미도시)를 이용한 노광 및 현상공정을 실시하여 포토레지스트 패턴(24)을 형성한다.
한편, 이러한 포토레지스트 패턴(24) 형성시에는 포토레지스트 및 저부 반사방지막(23) 도포시 성분상의 불량에 의해 스팟성 이물(S1)이 발생한다.
이어서, 도 3b에 도시된 바와 같이, 포토레지스트 패턴(24)을 마스크로 이용한 식각공정을 실시하여 저부 반사방지막(23, 도 3a 참조)을 식각한다. 이로써, 폴리 실리콘막(22) 상에는 반사방지막 패턴(23a)이 형성된다.
한편, 포토레지스트 패턴(24) 형성시 발생한 스팟성 이물(S1)은 전사되어 반 사방지막(23) 상태로 다른 스팟성 이물(S2)을 유발한다.
이어서, 도 3c에 도시된 바와 같이, 포토레지스트 패턴(24, 도 3b 참조)을 마스크로 이용한 식각공정을 실시하여 폴리 실리콘막(22, 도 3b 참조)을 식각한다. 이로써, 게이트 산화막(21) 상에는 게이트 전극(22a)이 형성된다.
이어서, 스트립(strip) 공정을 실시하여 포토레지스트 패턴(14)을 제거한다.
그러나, 이러한 게이트 전극(22a) 형성을 위한 식각공정을 거치게 되면 스팟성 이물(S2, 도 3b 참조)이 폴리 실리콘 성분으로 더 커지게 되어 또다른 스팟성 이물(S3)이 된다.
이어서, 도 3d에 도시된 바와 같이, 습식식각공정(25)을 실시하여 폴리 실리콘 성분으로 이루어진 게이트 전극(22a) 및 스팟성 이물(S3)로 인해 노출된 부분의 게이트 산화막(21)을 식각한다.
여기서, 습식식각공정(25) 시에는 HF 또는 BOE(Buffered Oxide Etchant) 용액을 이용한다.
이어서, 도 3e에 도시된 바와 같이, 게이트 전극(22a)을 포함한 기판(20) 상에 포토레지스트(미도시)를 도포한 후, 포토마스크(미도시)를 이용한 노광 및 현상공정을 실시하여 포토레지스트 패턴(26)을 형성한다.
여기서, 포토레지스트 패턴(26)은 포토 다이오드가 형성될 포토 다이오드 영역(PD)을 오픈시키는 구조로 형성한다.
이어서, 포토레지스트 패턴(26)을 식각 방지막으로 이용한 습식식각공정(27) 을 실시하여 포토 다이오드 영역(PD)의 게이트 산화막(21)을 제거하면서 포토 다이오드 영역(PD)에 존재하던 스팟성 이물(S3)을 리프트(lift) 시킨다. 이로써, 포토 다이오드 영역(PD)에서 이미지 센서의 결함을 유발하는 폴리 실리콘 성분의 스팟성 이물(S3)이 제거된다.
이때, 습식식각공정(27)은 HF 또는 BOE 용액을 이용하므로 실리콘이 식각되지 않기 때문에 포토 다이오드 영역(PD)에 노출된 기판(20)의 손상(Damage)을 방지할 수 있다.
이어서, 도 3f에 도시된 바와 같이, 스트립 공정을 실시하여 포토레지스트 패턴(26, 도 3e 참조)을 제거한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 포토 다이오드 영역을 오픈시키는 구조의 감광막 패턴을 형성한 후 습식식각공정을 실시하여 포토 다이오드 영역에 존재하는 게이트 산화막을 제거하는 동시에 게이트 산화막 상에 존재하던 폴리 실리콘 성분의 스팟성 이물을 리프트 시킴으로써, 포토 다이오드 영역의 스팟 성 이물을 제거한다.
이를 통해, 암전류를 억제하는 등 이미지 센서의 결함을 제거할 수 있다. 따라서, 이미지 센서의 광특성 및 수율을 증가시킬 수 있다.

Claims (5)

  1. 기판 상에 게이트 절연막 및 게이트 도전막을 순차적으로 형성하는 단계;
    상기 게이트 도전막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 통해 상기 게이트 도전막을 식각하여 게이트 전극을 형성하는 단계;
    제1 습식식각공정을 실시하여 상기 게이트 전극의 양측으로 노출된 상기 게이트 절연막을 식각하여 제거하는 단계;
    상기 포토레지스트 패턴 형성 및 상기 게이트 도전막 식각으로 인해 상기 기판 상의 일부 영역에 생성된 스팟성 이물을 노출시키기 위하여 상기 게이트 전극을 덮고 상기 기판의 일부 영역을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 이용한 제1 습식식각공정을 실시하여 노출된 상기 기판 상에 존재하는 게이트 산화막을 제거하면서 상기 게이트 산화막 상에 존재하는 상기 스팟성 이물을 리프트시켜 제거하는 단계
    를 포함하는 반도체 소자의 게이트 전극 형성방법.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 습식식각공정은 HF 또는 BOE 용액을 이용하는 반도체 소자의 게이트 전극 형성방법.
  3. 제 2 항에 있어서,
    상기 포토레지스트 패턴은 상기 게이트 전극을 덮고 포토 다이오드가 형성될 포토 다이오드 영역을 오픈시키는 구조로 형성하는 반도체 소자의 게이트 전극 형성방법.
  4. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 스팟성 이물을 제거한 후, 상기 포토레지스트 패턴을 제거하는 단계를 더 포함하는 반도체 소자의 게이트 전극 형성방법.
  5. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 스팟성 이물은 상기 게이트 도전막 성분으로 이루어지는 반도체 소자의 게이트 전극 형성방법.
KR1020050134187A 2005-12-29 2005-12-29 반도체 소자의 게이트 전극 형성방법 KR20070071044A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134187A KR20070071044A (ko) 2005-12-29 2005-12-29 반도체 소자의 게이트 전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134187A KR20070071044A (ko) 2005-12-29 2005-12-29 반도체 소자의 게이트 전극 형성방법

Publications (1)

Publication Number Publication Date
KR20070071044A true KR20070071044A (ko) 2007-07-04

Family

ID=38506244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134187A KR20070071044A (ko) 2005-12-29 2005-12-29 반도체 소자의 게이트 전극 형성방법

Country Status (1)

Country Link
KR (1) KR20070071044A (ko)

Similar Documents

Publication Publication Date Title
US7294524B2 (en) Method for fabricating image sensor without LTO-based passivation layer
JP5976500B2 (ja) プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法
CN114725145A (zh) 一种半导体结构及其制造方法
KR100603247B1 (ko) 시모스 이미지 센서 및 그 제조방법
JP5226863B2 (ja) ２重ハードマスク層を使用したｃｍｏｓイメージセンサの製造方法
JP2003229551A (ja) 固体撮像装置の製造方法
KR20070071044A (ko) 반도체 소자의 게이트 전극 형성방법
JP4157886B2 (ja) Ｃｍｏｓイメージセンサの製造方法
JP2007180475A (ja) 非晶質カーボンを利用する半導体素子の製造方法
JP2006073611A (ja) 固体撮像装置の製造方法
JP4778201B2 (ja) Ｃｍｏｓイメージセンサの製造方法
KR101128710B1 (ko) 시모스 이미지센서의 실리사이드 형성방법
KR100667499B1 (ko) 시모스 이미지센서의 제조방법
KR100943488B1 (ko) 씨모스 이미지 센서의 제조방법
KR100720513B1 (ko) 씨모스 이미지 센서의 제조방법
US10510845B2 (en) Method for manufacturing electrode of semiconductor device
KR100667892B1 (ko) 이미지 센서의 제조방법
KR101132722B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR20100078045A (ko) 시모스 이미지 센서 제조 방법
KR100572490B1 (ko) 반도체 소자의 이중 게이트 산화막 형성 방법
KR100875173B1 (ko) 이미지 센서 제조 방법
KR20060122223A (ko) 씨모스 이미지 센서 및 그 제조 방법
KR20050065167A (ko) 이미지 센서의 제조방법
KR20070056870A (ko) 반도체 소자의 감광막 제거방법
JP2006351758A (ja) 固体撮像装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination