CN114725145A - 一种半导体结构及其制造方法 - Google Patents
一种半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN114725145A CN114725145A CN202210433074.9A CN202210433074A CN114725145A CN 114725145 A CN114725145 A CN 114725145A CN 202210433074 A CN202210433074 A CN 202210433074A CN 114725145 A CN114725145 A CN 114725145A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- etching
- substrate
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 245
- 238000005530 etching Methods 0.000 claims abstract description 122
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 150000004767 nitrides Chemical class 0.000 claims abstract description 60
- 239000011241 protective layer Substances 0.000 claims abstract description 46
- 229920002120 photoresistant polymer Polymers 0.000 claims description 91
- 238000000034 method Methods 0.000 claims description 42
- 238000011049 filling Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 16
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical group OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 19
- 239000000243 solution Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000002318 adhesion promoter Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000010909 process residue Substances 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 244000208734 Pisonia aculeata Species 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种半导体结构的制造方法，至少包括以下步骤：提供一衬底，其中所述衬底包括逻辑区和像素区；形成垫氧化层和垫氮化层于所述衬底上；形成保护层于所述垫氮化层上；蚀刻所述衬底，以形成第一类型沟槽于所述逻辑区和所述像素区上；再次蚀刻所述逻辑区上的所述第一类型沟槽，以形成第二类型沟槽；移除所述保护层；以及回拉蚀刻所述第一类型沟槽和所述第二类型沟槽两侧的所述垫氧化层和所述垫氮化层，以形成台阶于所述第一类型沟槽和所述第二类型沟槽两侧。本发明提供的半导体结构的制造方法，可提高半导体结构的质量。
Description
技术领域
本发明属于半导体制造领域，特别涉及一种半导体结构及其制造方法。
背景技术
图像传感器，或称感光元件，是一种将光学图像转换成电子信号的设备，它具有体积小、重量轻、集成度高、分辨率高、功耗低、寿命长、价格低等特点，因此被广泛地应用在数码相机和其他电子光学设备中。
图像传感器的逻辑区域和像素区域上浅槽隔离结构的深度不同，因而在制程时，形成不同浅槽隔离结构的方法也不同。在形成半导体结构时，易发生多晶硅残留的问题，或是发生多晶硅的过蚀刻问题，影响形成的半导体结构的质量。
发明内容
本发明的目的在于提供一种半导体结构及其制造方法，以提升半导体结构的质量。
为解决上述技术问题，本发明是通过以下技术方案实现的：
一种半导体结构的制造方法，至少包括以下步骤：
提供一衬底，其中所述衬底包括逻辑区和像素区；
形成垫氧化层和垫氮化层于所述衬底上；
形成保护层于所述垫氮化层上；
蚀刻所述衬底，以形成第一类型沟槽于所述逻辑区和所述像素区上；
再次蚀刻所述逻辑区上的所述第一类型沟槽，以形成第二类型沟槽；
移除所述保护层；以及
回拉蚀刻所述第一类型沟槽和所述第二类型沟槽两侧的所述垫氧化层和所述垫氮化层，以形成台阶于所述第一类型沟槽和所述第二类型沟槽两侧。
在本发明的一个实施例中，形成所述台阶后，所述半导体结构的制造方法还包括：
在所述第一类型沟槽、所述第二类型沟槽和所述台阶上填充材料，形成沟槽隔离结构。
在本发明的一个实施例中，形成所述第一类型沟槽的方法包括：
在所述保护层上形成第一光阻层；以及
以所述第一光阻层为掩膜，蚀刻所述保护层、所述垫氮化层和所述垫氧化层，形成第一类型蚀刻孔。
在本发明的一个实施例中，形成所述第一类型沟槽的方法包括：
在所述第一类型蚀刻孔内，蚀刻所述衬底，形成所述第一类型沟槽。
在本发明的一个实施例中，形成所述第二类型沟槽的方法包括：
形成第二光阻层，且所述第二光阻层位于所述像素区的所述第一类型沟槽内以及所述保护层上；以及
蚀刻所述逻辑区上的所述第一类型沟槽和所述保护层，形成第二类型沟槽。
在本发明的一个实施例中，在形成所述第二类型沟槽时，所述保护层和所述衬底的蚀刻选择比为1:2～1:8。
在本发明的一个实施例中，移除所述保护层和蚀刻所述垫氧化层的方法包括：
蚀刻所述保护层和靠近沟槽的所述垫氧化层，形成第二类型蚀刻孔。
在本发明的一个实施例中，移除所述保护层并蚀刻所述垫氧化层时，且所述保护层和所述垫氧化层的蚀刻选择比为5:1～15:1。
在本发明的一个实施例中，蚀刻所述垫氮化层的蚀刻液为磷酸。
一种半导体结构，其至少包括：
衬底，所述衬底上设置有逻辑区和像素区；
垫氧化层，设置在所述衬底上；
垫氮化层，设置在所述垫氧化层上；
第一类型沟槽，设置在所述像素区内；
第二类型沟槽，设置在所述逻辑区内，其中所述第二类型沟槽的宽深比小于所述第一类型沟槽的宽深比；以及
台阶，设置在所述衬底上，且位于所述第一类型沟槽和所述第二类型沟槽两侧。
如上所述，本发明提供了一种半导体结构的制造方法，以获得在逻辑区和像素区内凸部高度相等，且凸部顶面齐平的半导体结构，从而避免后续制程中在逻辑区和像素区内出现多晶硅残留。并且通过本发明提供的双沟槽制造方法，能在同一制程内，获得逻辑区的深沟槽、像素区内的浅沟槽，以避免出现多晶硅的过蚀刻问题。同时，根据本发明提供的双沟槽制造方法，能降低填充第一类型沟槽和第二类型沟槽内出现空洞的可能性，形成一种有源区间隔离稳定的半导体结构，提升半导体结构内的电流沟通效率。因此本发明能提供一种更加稳定、有效，且有利于后续制程中离子注入的半导体结构，在如图像传感器制造中应用本发明提供的半导体结构，能降低短路风险，提升图像传感器的导电稳定性。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所述半导体结构的制造方法流程图。
图2为衬底上的层级结构图。
图3为第一光刻胶层的结构示意图。
图4为形成第一光阻层的结构示意图。
图5为第一光阻层的结构示意图。
图6为形成第一次蚀刻后的半导体结构图。
图7为第一类型沟槽的光刻胶填充结构示意图。
图8为形成第二光阻层的结构示意图。
图9为第二光阻层的结构示意图。
图10为形成第二类型沟槽的结构示意图。
图11为第二次蚀刻后的半导体结构图。
图12为第三次蚀刻后的半导体结构图。
图13为第四次蚀刻后的半导体结构图。
图14为热氧形成衬垫氧化层的结构示意图。
图15为衬垫氧化层的结构示意图。
图16为衬垫氮化层的结构示意图。
图17为一种形成填充部的结构示意图。
图18为一种形成填充部的结构示意图。
图19为一种填充部平坦后的结构示意图。
图20为一种填充部平坦后的结构示意图。
图21为一种半导体结构的结构图。
图22为一种半导体结构的结构图。
图23为第一衬垫的结构示意图。
图24为第二衬垫的结构示意图。
标号说明：1半导体结构；2逻辑区；3像素区；4台阶；5凸部；10衬底；20垫氧化层；30垫氮化层；40保护层；50第一光阻层；501第一光刻胶层；502第一光阻层版；60第一类型沟槽；70第二类型沟槽；80第一类型蚀刻孔；801第二类型蚀刻孔；802第三类型蚀刻孔；90第二光阻层；901第二光刻胶层；902第二光阻层版；100衬垫氧化层；1001第一衬垫；110衬垫氮化层；1101第二衬垫；120填充部。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-图24所示，图像传感器，或称感光元件，是一种将光学图像转换成电子信号的设备，它被广泛地应用在数码相机和其他电子光学设备中。图像传感器通常包括连逻辑区2和像素区3，逻辑区2内设置有集成电路，用于控制图像传感器的工作进程。像素区3内设置光电器件，用于收集和输出光电信息。图像传感器可以是电荷耦合器件(Charge-coupled Device，简称CCD)，可以是互补金属氧化物半导体(Complementary Metal OxideSemiconductor，简称CMOS)。其中，图像传感器也可以是接触式图像传感器(Contact ImageSensor，简称CIS)。不同类型的图像传感器所使用的逻辑区2和像素区3的结构有所不同，本发明提供一种具有双沟槽的半导体结构1，具备精确稳定的浅槽隔离结构可隔离器件，适用于电荷耦合器件、互补金属氧化物半导体、接触式图像传感器等类型的图像传感器。
请参阅图1-图24所示，本发明提供一种半导体结构的制造方法，所述半导体结构的制造方法的步骤例如包括步骤S1至步骤S9。
S1、提供一衬底10，且衬底10包括逻辑区2和像素区3，在衬底10上依次设置垫氧化层20、垫氮化层30和保护层40。
S2、在保护层40上设置第一光阻层50。
S3、第一次蚀刻。以第一光阻层50为掩膜，蚀刻保护层40、垫氮化层30、垫氧化层20，在逻辑区2和像素区3上，蚀刻保护层40、垫氮化层30、垫氧化层20，形成第一类型蚀刻孔80，并在第一类型蚀刻孔80处内继续蚀刻衬底10，形成第一类型沟槽60。
S4、在像素区3的第一类型沟槽60内，以及第一类型沟槽60两侧的保护层40上形成第二光阻层90。
S5、第二次蚀刻。以第二光阻层90为掩膜，蚀刻第一类型沟槽60内的衬底10，在逻辑区2形成第二类型沟槽70。
S6、第三次蚀刻。蚀刻第一类型蚀刻孔80两侧的垫氧化层20，在第一类型蚀刻孔80内形成第二类型蚀刻孔801，并蚀刻去除保护层40。
S7、第四次蚀刻。蚀刻第二类型蚀刻孔801上的垫氮化层30，在第二类型蚀刻孔801内形成第三类型蚀刻孔802。
S8、材料填充。在第二类型沟槽70、第一类型沟槽60填充材料形成填充部120，在第三类型蚀刻孔802内填充材料形成凸部5。
S9、抛光平坦。将凸部5进行抛光平坦，使凸部5的表面和垫氮化层30的表面齐平，再去除垫氧化层20、垫氮化层30，形成逻辑区2和像素区3的半导体结构。
请参阅图1和图2所示，在本发明的一个实施例中，在步骤S1中，提供的衬底10材质例如为硅。将衬底10放置于高温环境中，并向衬底10通氧化气氛，使衬底10表面的硅转换为二氧化硅，从而形成垫氧化层20。其中，高温环境为例如1000～2000℃，通入的氧化气氛可以是干燥纯净的氧气、纯净的水汽，也可以是干燥纯净的氧气和纯净水汽的混合物，氧化气氛的通入时间大于例如30min。其中，垫氧化层20的厚度为例如100～200埃。形成的垫氧化层20，垫氧化层20可在洗去保护层40材料的时候，保护衬底10的有源区不受化学物质污染。在垫氧化层20的表面，通过例如低压化学气相沉积例如氮化硅，形成垫氮化层30，且垫氮化层30的厚度为例如800～1800埃。其中，氮化硅是坚固的掩膜材料，有助于沟槽填充的过程中保护有源区，并且还能在表面平坦时充当抛光的阻挡材料。在垫氮化层30上，通过例如低压化学气相沉积正硅酸乙酯(Tetraethyl orthosilicate，简称TEOS)或通过高宽深比制程(High aspect ratio process，简称HARP)，形成保护层40。其中，保护层40的厚度为例如500～2000埃，且保护层40的厚度可以根据设置在衬底10上的沟槽深度来调整。
请参阅图1和图3-图5所示，在本发明的一个实施例中，在步骤S2中，在完成保护层40的沉积后，首先对保护层40的表面进行预处理，以便于提升光刻胶在保护层40上的粘附性。具体地，去除保护层40表面的污染物，如颗粒物、有机物、工艺残余、可动离子以及水蒸气等等。将衬底10预烤烘至例如100～200℃，再于保护层40上旋涂增附剂如六甲基二硅氮烷，以增加后续涂覆光刻胶的粘附性。完成对保护层40的预处理后，将衬底10冷却至室温后，将光刻胶旋涂在保护层40上，以形成第一光刻胶层501。通过前烘去除第一光刻胶层501的溶剂，在第一光刻胶层501上放置第一光阻层版502，通过例如电子束对第一光刻胶层501进行曝光。在第一光刻胶层501上的光照部分和非光照部分产生溶解性的差异，再将衬底10浸没在显影液如碱性水溶液或有机溶剂中，溶解曝光区域，形成第一光阻层50。当第一光刻胶层501为紫外光刻胶，在第一光阻层50形成后，用水冲洗所述曝光区域后即可。当第一光刻胶层501为电子束胶，在第一光阻层50形成后，利用定影液对所述曝光区域进行定影。在第一光阻层50形成后，通过加温烘烤使第一光刻胶层501更加牢固地粘附在保护层40上，以增加第一光阻层50在第一次蚀刻时的抗蚀刻能力。
请参阅图1和图6所示，在本发明的一个实施例中，在步骤S3中，以第一光阻层50为掩膜，对衬底10、垫氧化层20、垫氮化层30、保护层40进行第一次蚀刻，且第一次蚀刻为干法蚀刻。在第一次蚀刻过程中，用等离子气体和强腐蚀性的化学物质蚀刻掉第一光阻层50覆盖区域外的保护层40、垫氮化层30、垫氧化层20，从而在衬底10上形成第一类型蚀刻孔80，在第一类型蚀刻孔80内继续蚀刻衬底10，可在衬底10的逻辑区2和像素区3内形成第一类型沟槽60。在同等的蚀刻环境中，逻辑区2和像素区3内形成的第一类型沟槽60的深度相等、宽深比相等。其中第一类型沟槽60的深度为例如1000～2000埃，宽深比为例如1:4～1:10。根据产品所需的半导体结构1的要求，逻辑区2和像素区3的区域面积是可变的。在第一次蚀刻完成后，利用有机溶剂或对去胶液将光刻胶溶解腐蚀，去除作为第一光阻层50的光刻胶。在其他实施例中，也可以通过有氧等离子气体将第一光阻层50灰化去除。
请参阅图1、图7-图9所示，在本发明的一个实施例中，在步骤S4中，清理掉保护层40的表面污染物，如工艺残余、可动离子以及水蒸气等。在保护层40上涂上增附剂，并预烘烤衬底10，使增附剂更好成膜。将衬底10冷却至室温，在第一类型沟槽60中填充光刻胶至光刻胶溢出，以便于旋涂形成第二光阻层90。在保护层40上旋涂光刻胶，形成第二光刻胶层901，通过高温烘烤第二光刻胶层901，将第二光刻胶层901中的溶剂蒸发去除，使第二光刻胶层901中光刻胶的含量低于例如5％，以便于第二光刻胶层901粘附在保护层40的表面。根据第二光阻层版902，通过例如电子光束对第二光阻层版902进行曝光，在第二光刻胶层901上的光照部分和非光照部分产生溶解性的差异。再将衬底10浸没在显影液如碱性水溶液或有机溶剂中，溶解曝光区域，从而在第二光刻胶层901上形成位于保护层40上的第二光阻层90，且第二光阻层90的厚度为例如1000～3000埃。当第二光刻胶层901为紫外光刻胶，在第二光阻层90形成后，用水冲洗所述曝光区域后即可。当第二光刻胶层901为电子束胶，在第二光阻层90形成后，利用定影液对所述曝光区域进行定影。在第二光阻层90形成后，通过加温烘烤使第二光刻胶层901更加牢固地粘附在保护层40上，以增加第二光阻层90在第二次蚀刻时的抗蚀刻能力。其中，在形成第二光阻层90时，向像素区3内的第一类型沟槽60填充光刻胶，再于保护层40上旋涂光刻胶形成第二光阻层90，以提升第二光阻层90旋涂的稳定性。其中，第二光阻层90覆盖在像素区3上。第二光阻层90的面积大于第一类型蚀刻孔80的面积。
请参阅图1、图6和图10所示，在本发明的一个实施例中，在步骤S5中，以第二光阻层90保护第二光阻层90覆盖下的保护层40，从而保护像素区3的第一类型沟槽60，使第二次蚀刻回避开像素区3的第一类型沟槽60。在第二次蚀刻过程中，用等离子气体和强腐蚀性的化学物质蚀刻掉第二光阻层90覆盖区域外的保护层40和衬底10。其中，通过调整保护层40和衬底10的蚀刻选择比，使第二次蚀刻的过程中，在保护层40还未被完全蚀刻的情况下，衬底10已被蚀刻完成，在第一类型沟槽60内继续蚀刻形成第二类型沟槽70，从而形成第一厚度的保护层40和第二厚度的保护层40，且第一厚度的保护层40位于逻辑区2内，第二厚度的保护层40位于像素区3内。其中，第一厚度小于第二厚度。具体地，调整保护层40和衬底10的蚀刻选择比为例如1:2～1:8，例如设置保护层40和衬底10的蚀刻选择比为例如1:4。在设定保护层40和衬底10的蚀刻选择比的情况下，通过在第二次蚀刻中形成第一厚度的保护层40，来保护位于保护层40覆盖范围下的垫氮化层30，使垫氮化层30的表面不受第二次蚀刻的影响。其中，第一厚度的保护层40覆盖在逻辑区2上，是保护层40经历第二次蚀刻的保留部分，而第二厚度的保护层40位于第二光阻层90的覆盖区域内，第二厚度的保护层40受到第二光阻层90的保护未参加第二次蚀刻。
请参阅图1、图10和图11所示，在本发明的一个实施例中，在第二次蚀刻完成后，利用有机溶剂或对去胶液将光刻胶溶解腐蚀第二光阻层90和像素区3内填充的光刻胶。在其他实施例中，也可以通过有氧等离子气体将第二光阻层90和像素区3内填充的光刻胶灰化去除。第一次蚀刻后形成的第一类型沟槽60深度为例如1000～2000埃，宽深比为例如1:10～1:4。在第二次蚀刻后，第一类型沟槽60的深度更大，且宽深比更小，以形成第二类型沟槽70。在同等的蚀刻条件下，第二次蚀刻形成第二类型沟槽70的深度与第一类型沟槽60的深度相等。第二类型沟槽70的深度是第一类型沟槽60的例如2倍，且在保护层40的阻挡下，第二类型沟槽70的宽度和第一类型沟槽60的宽度相等。第二类型沟槽70的深度为例如2000～4000埃，而第二类型沟槽70的宽深比为例如1:20～1:8。在第二次蚀刻后获得第二类型沟槽70和第一类型沟槽60，第一类型蚀刻孔80仍保持孔径不变，第二类型沟槽70的侧壁梯度大于第一类型沟槽60的侧壁梯度，而像素区3内的第一类型沟槽60在第二光阻层90的保护下，未发生变化。其中，侧壁梯度代表第一类型沟槽60、第二类型沟槽70的槽壁相较于衬底10表面的倾斜程度。其中，第一次蚀刻和第二次蚀刻均采用例如等离子气体的干型蚀刻方法，以提升沟槽的成型精度。
请参阅图1和图12所示，在本发明的一个实施例中，在步骤S6中，使用蚀刻液对垫氧化层20和保护层40进行第三次蚀刻，以蚀刻去除保护层40并按第一类型蚀刻孔80的径向回拉蚀刻垫氧化层20。其中，蚀刻液可以是稀释氢氟酸，且稀释氢氟酸的浓度为例如1:100。在浓度为例如1:100的稀释氢氟酸蚀刻下，保护层40的材料为例如正硅酸乙酯，对保护层40的蚀刻速率可以达到例如2.86埃/秒。在浓度为例如1:100的稀释氢氟酸蚀刻下，垫氮化层30的材料若为氮化硅，对垫氮化层30的材料的蚀刻速率可以达到例如0.014埃/秒。因此在第三次蚀刻的过程中，使用浓度为例如1:100的稀释氢氟酸蚀刻保护层40和垫氧化层20，当保护层40完全去除时，垫氮化层30的蚀刻厚度可以忽略不计。而由于稀释氢氟酸对保护层40与垫氧化层20的蚀刻率存在选择比，且垫氧化层20与稀释氢氟酸的接触面积较小，当保护层40去除后，垫氧化层20被部分蚀刻。其中，位于第一类型沟槽60和第二类型沟槽70的两侧的垫氧化层20被蚀刻去除。位于垫氧化层20上的第一类型蚀刻孔80的孔壁被蚀刻拓宽，在第一类型蚀刻孔80内形成第二类型蚀刻孔801。其中，稀释氢氟酸对保护层40与垫氧化层20的蚀刻率选择比为例如5:1～15:1。
请参阅图1和图13所示，在本发明的一个实施例中，在步骤S7中，在垫氧化层20上设置第二类型蚀刻孔801后，用等离子水清洗第二类型沟槽70和第一类型沟槽60再烘干，以去除第二类型沟槽70内、第一类型沟槽60内、第一类型蚀刻孔80内和第二类型蚀刻孔801内以及垫氮化层30表面的污染物，如水蒸气和氢氟酸残留。再使用蚀刻液对垫氮化层30进行第四次蚀刻。其中，蚀刻液可以是磷酸。磷酸与垫氮化层30的氮化硅发生反应，而与垫氧化层20和衬底10的反应可以忽略不计。因此在第四次蚀刻过程中，通过磷酸蚀刻垫氮化层30，从而在第二类型蚀刻孔801内形成第三类型蚀刻孔802。其中，第三次蚀刻过程中，蚀刻垫氧化层20形成第二类型蚀刻孔801的刻蚀量，与第四次刻蚀过程中，蚀刻垫氮化层30形成第三类型蚀刻孔802的刻蚀量相等。在第四次蚀刻完成后，在第一类型沟槽60和第二类型沟槽70的两侧形成台阶4。
请参阅图14和图15所示，在本发明的一个实施例中，在步骤S8中，在第四次蚀刻完成后，通过等离子水清洗第二类型沟槽70、第一类型沟槽60、第三类型蚀刻孔802，并清洗垫氮化层30的表面，去除工艺残余如残留蚀刻液和水蒸气等等。烘干后，将衬底10放置在高温环境下，向第二类型沟槽70和第一类型沟槽60内通入氧化气氛，将衬底10的表面氧化形成衬垫氧化层100，且衬垫氧化层100与垫氧化层20连接在一起，以阻止氧分子向有源区扩散。其中，衬垫氧化层100的厚度小于等于垫氧化层20的厚度。其中，通过通氧化气氛形成的衬垫氧化层100，附着在衬底10的表面。具体地，衬垫氧化层100附着在第二类型沟槽70的槽壁上、第一类型沟槽60的槽壁上、第三类型蚀刻孔802内且为衬底10的表面。在其他实施例中，也可以通过化学气相沉积，向第二类型沟槽70、第一类型沟槽60内以及衬底10的表面沉积氧化硅，形成衬垫氧化层100。其中衬垫氧化层100的厚度小于等于垫氧化层20的厚度。且衬垫氧化层100附着在第二类型沟槽70的槽壁上、第一类型沟槽60的槽壁上、第三类型蚀刻孔802的孔壁上。
请参阅图1、图15和图16所示，在本发明的一个实施例中，在沉积获得衬垫氧化层100后，可以直接进行高深宽比填充。在本发明的其他实施例中，在步骤S8中，在衬垫氧化层100成形后，可以继续向衬垫氧化层100上通过化学气相沉积，沉积氮化硅，形成衬垫氮化层110。其中，衬垫氮化层110的厚度小于垫氧化层20的厚度，且衬垫氮化层110附着在衬垫氧化层100的表面上。在形成衬垫氮化层110后，再进行高深宽比填充，以便于在填充时，避免在第二类型沟槽70和第一类型沟槽60内形成空洞。
请参阅图1、图17和图18、图19和图20所示，在本发明的一个实施例中，在步骤S8中，向第三类型蚀刻孔802和第二类型沟槽70、第一类型沟槽60内注入填充材料，以形成填充部120。其中，在逻辑区2内的填充部120为和氮化硅研磨选择比较大的材料，如氧化硅。可以通过高深宽比制程向第二类型沟槽70和第一类型沟槽60进行多次填充，第一次填充深度可以是第一类型沟槽60沟槽深度的例如1/5～3/5。第二次填充深度可以将第一类型沟槽60的剩余内容充满。第三次填充可以是将第二类型沟槽70的剩余内容充满，从而避免在第二类型沟槽70和第一类型沟槽60内的填充出现空洞。在完成第二类型沟槽70和第一类型沟槽60的填充后，向第三类型蚀刻孔802内填充材料，在逻辑区2和像素区3内形成凸部5，其中凸部5位于衬底10的表面。在本发明的其他实施例中，在逻辑区2和像素区3内的填充，也可以通过正硅酸乙酯沉积工艺形成填充部120，也可以通过旋转涂敷法堆积形成填充部120。其中，填充部120的材料可以是二氧化硅。
请参阅图1、图19和图20所示，在本发明的一个实施例中，在步骤S9中，第三次蚀刻和第四次蚀刻均利用湿法蚀刻，以提升在蚀刻过程中垫氮化层30的表面平整度，并以垫氮化层30作为阻挡层，提升凸部5的抛光平坦精度。在堆积填充部120后，通过例如化学机械抛光将填充部120表面平坦至与垫氮化层30的表面齐平，从而使逻辑区2和像素区3内的凸部5表面齐平。由于在第三次蚀刻和第四次蚀刻过程，垫氮化层30表面各处参与蚀刻的程度相同，因此能始终保持垫氮化层30的表面各处性质相同。因此，以垫氮化层30为阻挡获得的逻辑区2和像素区3的凸部5高度相等，从而使逻辑区2内的凸部5和像素区3内的凸部5顶面齐平。因此，凸部5的高度小于等于垫氧化层20和垫氮化层30的厚度之和，凸部5的高度为例如900～2000埃。
请参阅图1、图21和图22所示，在步骤S9中，通过蚀刻液依次去除垫氮化层30和垫氧化层20，以获得一种半导体结构1。其中，通过热磷酸蚀刻去除垫氮化层30。在本发明的一个实施例中，设置衬垫氮化层110，在步骤S9中将凸部5侧边的衬垫氮化层110一同去除。再通过稀释氢氟酸蚀刻去除垫氧化层20和位于凸部5侧边的衬垫氧化层100。其中，当在步骤S8中，形成了衬垫氧化层100，形成的半导体结构1如图21所示。在凸部5的覆盖范围下，衬底10上连接有衬垫氧化层100。当在步骤S8中，形成了衬垫氧化层100和衬垫氮化层110，形成的半导体结构1如图22所示。在凸部5的覆盖范围下，衬底10上连接有衬垫氧化层100，衬垫氧化层100的表面设置有衬垫氮化层110，以便于控制后续粒子注入的深度及注入量。
请参阅图2-图22所示，根据本发明所述半导体结构的制造方法，本发明还提供一种半导体结构1。在本发明的一个实施例中，半导体结构1包括衬底10、设置在衬底10上的第二类型沟槽70、第一类型沟槽60。其中，衬底10包括逻辑区2和像素区3，第二类型沟槽70设置在逻辑区2内，第一类型沟槽60设置在像素区3内。并且第二类型沟槽70的槽壁上和第一类型沟槽60的槽壁上生长有衬垫氧化层100。第二类型沟槽70内和第一类型沟槽60内设置有填充部120，且填充部120包括连接于衬底10表面的凸部5。其中，逻辑区2内的凸部5和像素区3内的凸部5高度相等且表面齐平。在本发明的其他实施例中，衬垫氧化层100的表面连接有衬垫氮化层110。
请参阅2-图22所示，在本发明的一个实施例中，第二类型沟槽70的沟槽深度为第一类型沟槽60深度的例如2倍，且第二类型沟槽70的深度为例如2000～4000埃，第一类型沟槽60的深度为例如1000～2000埃。第二类型沟槽70的宽深比为例如1:20～1:8，第一类型沟槽60的宽深比为例如1:10～1:4。凸部5的宽度大于第二类型沟槽70的宽度，凸部5的宽度大于第一类型沟槽60的宽度。
请参阅2-图24所示，在本发明的一个实施例中，衬垫氧化层100包括第一衬垫1001，且第一衬垫1001设置在衬底10上，第一衬垫1001连接于凸部5。其中，第一衬垫1001的侧壁和凸部5的侧壁位于同一平面内。在本发明的其他实施例中，衬垫氧化层100包括第一衬垫1001，且第一衬垫1001设置在衬底10上，第一衬垫1001连接于凸部5。衬垫氮化层110包括第二衬垫1101，且第二衬垫1101设置在第一衬垫1001上，第二衬垫1101连接于凸部5。其中，第一衬垫1001、第二衬垫1101和凸部5的侧壁位于同一平面内。
请参阅图1-图24所示，在本发明的一个实施例中，凸部5的高度小于等于制程过程中垫氧化层20和垫氮化层30的厚度之和，凸部5的高度为例如900～2000埃。
请参阅图1-图24所示，本发明提供了一种半导体结构1的制造方法，以获得逻辑区2和像素区3内的凸部5高度相等，且凸部5的顶面齐平的半导体结构1，从而避免后续制程中在逻辑区2和像素区3内出现多晶硅残留。并且，通过本发明提供的一种半导体结构1的制造方法，能在同一制程内，获得逻辑区2的深沟槽、像素区3内的浅沟槽，能避免出现逻辑区2内发生多晶硅过蚀刻。因此本发明能提供一种更加稳定、有效，且有利于后续制程中离子注入的半导体结构1，在如图像传感器制造中应用本发明提供的半导体结构1，能降低短路风险，提升图像传感器的导电稳定性。其中，图像传感器可以是电荷耦合器件，可以是互补金属氧化物半导体，也可以是接触式图像传感器。
在本说明书的描述中，参考术语“本实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种半导体结构的制造方法，其特征在于，至少包括以下步骤：
提供一衬底，其中所述衬底包括逻辑区和像素区；
形成垫氧化层和垫氮化层于所述衬底上；
形成保护层于所述垫氮化层上；
蚀刻所述衬底，以形成第一类型沟槽于所述逻辑区和所述像素区上；
再次蚀刻所述逻辑区上的所述第一类型沟槽，以形成第二类型沟槽；
移除所述保护层；以及
回拉蚀刻所述第一类型沟槽和所述第二类型沟槽两侧的所述垫氧化层和所述垫氮化层，以形成台阶于所述第一类型沟槽和所述第二类型沟槽两侧。
2.根据权利要求1所述的一种半导体结构的制造方法，其特征在于，形成所述台阶后，所述半导体结构的制造方法还包括：
在所述第一类型沟槽、所述第二类型沟槽和所述台阶上填充材料，形成沟槽隔离结构。
3.根据权利要求1所述的一种半导体结构的制造方法，其特征在于，形成所述第一类型沟槽的方法包括：
在所述保护层上形成第一光阻层；以及
以所述第一光阻层为掩膜，蚀刻所述保护层、所述垫氮化层和所述垫氧化层，形成第一类型蚀刻孔。
4.根据权利要求1所述的一种半导体结构的制造方法，其特征在于，形成所述第一类型沟槽的方法包括：
在所述第一类型蚀刻孔内，蚀刻所述衬底，形成所述第一类型沟槽。
5.根据权利要求1所述的一种半导体结构的制造方法，其特征在于，形成所述第二类型沟槽的方法包括：
形成第二光阻层，且所述第二光阻层位于所述像素区的所述第一类型沟槽内以及所述保护层上；以及
蚀刻所述逻辑区上的所述第一类型沟槽和所述保护层，形成第二类型沟槽。
6.根据权利要求5所述的一种半导体结构的制造方法，其特征在于，在形成所述第二类型沟槽时，所述保护层和所述衬底的蚀刻选择比为1:2～1:8。
7.根据权利要求1所述的一种半导体结构的制造方法，其特征在于，移除所述保护层和蚀刻所述垫氧化层的方法包括：
蚀刻所述保护层和靠近沟槽的所述垫氧化层，形成第二类型蚀刻孔。
8.根据权利要求7所述的一种半导体结构的制造方法，其特征在于，移除所述保护层并蚀刻所述垫氧化层时，且所述保护层和所述垫氧化层的蚀刻选择比为5:1～15:1。
9.根据权利要求1所述的一种半导体结构的制造方法，其特征在于，蚀刻所述垫氮化层的蚀刻液为磷酸。
10.一种半导体结构，其特征在于，其至少包括：
衬底，所述衬底上设置有逻辑区和像素区；
垫氧化层，设置在所述衬底上；
垫氮化层，设置在所述垫氧化层上；
第一类型沟槽，设置在所述像素区内；
第二类型沟槽，设置在所述逻辑区内，其中所述第二类型沟槽的宽深比小于所述第一类型沟槽的宽深比；以及
台阶，设置在所述衬底上，且位于所述第一类型沟槽和所述第二类型沟槽两侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210433074.9A CN114725145A (zh) | 2022-04-24 | 2022-04-24 | 一种半导体结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210433074.9A CN114725145A (zh) | 2022-04-24 | 2022-04-24 | 一种半导体结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114725145A true CN114725145A (zh) | 2022-07-08 |
Family
ID=82246606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210433074.9A Pending CN114725145A (zh) | 2022-04-24 | 2022-04-24 | 一种半导体结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114725145A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117153786A (zh) * | 2023-10-31 | 2023-12-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117174650A (zh) * | 2023-11-02 | 2023-12-05 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制作方法 |
| CN117393501A (zh) * | 2023-12-07 | 2024-01-12 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117976607A (zh) * | 2024-03-27 | 2024-05-03 | 粤芯半导体技术股份有限公司 | 半导体器件的沟槽隔离制备方法以及半导体器件 |
-
2022
- 2022-04-24 CN CN202210433074.9A patent/CN114725145A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117153786A (zh) * | 2023-10-31 | 2023-12-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117153786B (zh) * | 2023-10-31 | 2024-03-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117174650A (zh) * | 2023-11-02 | 2023-12-05 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制作方法 |
| CN117174650B (zh) * | 2023-11-02 | 2024-03-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制作方法 |
| CN117393501A (zh) * | 2023-12-07 | 2024-01-12 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117393501B (zh) * | 2023-12-07 | 2024-03-19 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117976607A (zh) * | 2024-03-27 | 2024-05-03 | 粤芯半导体技术股份有限公司 | 半导体器件的沟槽隔离制备方法以及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114725145A (zh) | 一种半导体结构及其制造方法 | |
| JP5318955B2 (ja) | 空隙を有する浅型トレンチ分離構造と、これを使用するｃｍｏｓ画像センサと、ｃｍｏｓ画像センサの製造方法 | |
| US7294524B2 (en) | Method for fabricating image sensor without LTO-based passivation layer | |
| US8129764B2 (en) | Imager devices having differing gate stack sidewall spacers, method for forming such imager devices, and systems including such imager devices | |
| JP2004336003A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR100535924B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| CN108933152A (zh) | 图像传感器及其形成方法 | |
| CN117238842B (zh) | 深沟槽的形成方法以及背照式图像传感器制造方法 | |
| CN216084890U (zh) | 一种像素、图像传感器、图像采集装置 | |
| CN113224089A (zh) | 用于cmos图像传感器的浅沟槽隔离（sti）结构 | |
| US8076207B2 (en) | Gate structure and method of making the same | |
| US7598135B2 (en) | Method for fabricating CMOS image sensor | |
| KR100668509B1 (ko) | 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법 | |
| CN112928059A (zh) | 浅沟槽隔离的形成方法 | |
| JPH02105460A (ja) | 固体撮像装置の製造方法 | |
| JP2010129786A (ja) | 固体撮像装置の製造方法、および電子情報機器 | |
| JP5836581B2 (ja) | 固体撮像素子の製造方法 | |
| KR100915766B1 (ko) | 반도체 소자의 제조 방법 및 그 구조 | |
| KR100943488B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| CN117374089A (zh) | Cmos图像传感器像素结构及其制备方法、图像传感器 | |
| CN114823759A (zh) | Cmos图像传感器的形成方法 | |
| KR100280400B1 (ko) | 고체촬상소자 제조방법 | |
| KR100663355B1 (ko) | 금속막 패턴 형성방법 및 이를 이용하여 이미지 센서를제조하는 방법 | |
| TWI471915B (zh) | 閘極結構及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |