KR20070070964A - 반도체 소자의 콘택플러그 형성방법 - Google Patents
반도체 소자의 콘택플러그 형성방법 Download PDFInfo
- Publication number
- KR20070070964A KR20070070964A KR1020050134025A KR20050134025A KR20070070964A KR 20070070964 A KR20070070964 A KR 20070070964A KR 1020050134025 A KR1020050134025 A KR 1020050134025A KR 20050134025 A KR20050134025 A KR 20050134025A KR 20070070964 A KR20070070964 A KR 20070070964A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- etching
- contact hole
- contact plug
- gas
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 45
- 239000011229 interlayer Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 abstract description 15
- 239000000463 material Substances 0.000 abstract description 9
- 229910052721 tungsten Inorganic materials 0.000 abstract description 6
- 239000010937 tungsten Substances 0.000 abstract description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 5
- 239000000203 mixture Substances 0.000 abstract description 2
- -1 tungsten nitride Chemical class 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910003074 TiCl4 Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 콘택플러그 형성방법을 개시한다. 개시된 본 발명의 방법은, 하부구조물을 구비한 반도체 기판 상에 산화막 재질의 층간절연막을 형성하는 제1단계와, 상기 층간절연막을 식각하여 하부구조물을 노출시키는 콘택홀을 형성하는 제2단계와, 상기 콘택홀 표면 및 층간절연막 상에 WN막을 형성하는 제3단계와, 상기 WN막 상에 콘택홀을 매립하도록 W막을 형성하는 제4단계와, 상기 W막을 전면 식각하여 층간절연막 상에 형성된 WN막을 노출시키는 제5단계와, 상기 노출된 WN막 부분과 그 아래의 층간절연막 일부 두께 및 콘택홀 내의 W막 일부 두께를 식각하는 제6단계를 포함하며, 상기 제6단계는 W막의 디싱이 방지되도록 식각가스로서 CxFy 계열의 가스와 SF6를 베이스로 한 혼합가스를 사용해서 수행하는 것을 특징으로 한다.
Description
도 1은 종래 기술의 문제점을 설명하기 위한 반도체 소자의 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 콘택플러그 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
200 : 반도체 기판 210 : 하부구조물
220 : 층간절연막 230 : WN막
240 : W막 250 : 콘택플러그
H : 콘택홀
본 발명은 반도체 소자의 콘택플러그 형성방법에 관한 것으로, 보다 상세하게는, 플러그 물질로 W막을 사용하고, 베리어막으로 WN막을 사용하는 경우 유발되는 W막의 손실(loss)에 따른 콘택플러그의 디싱(dishing)을 방지할 수 있는 방법에 관한 것이다.
주지된 바와 같이, 반도체 소자의 전기적 연결 통로를 제공하는 콘택홀의 매립 플러그 물질을 비롯한 금속배선의 재료로서는 전기 전도도가 매우 우수한 알루미늄(Al)이 주로 이용되어 왔다.
그런데, 반도체 소자의 집적도 향상에 기인해서 콘택홀의 너비는 감소하고, 아울러 콘택홀의 깊이는 깊어지고 있는데, 이것은 고집적화로 인한 캐패시터의 폭 감소에 따른 충전용량의 감소분을 보상하기 위해 캐패시터의 높이를 높여주고 있기 때문이다. 즉, 충분한 충전용량 확보를 위해 데이타 저장소인 셀영역의 캐패시터의 높이를 높여줌에 따라, 그와 동반하여 배선용 콘택홀의 높이도 높아지는 것이다. 그런데, 이렇게 콘택홀의 높이가 높아지고 그 폭은 점차 감소함에 따라, 종래의 알루미늄으로는 미세 크기의 콘택홀을 완전 매립시키는 것이 어렵게 되었다.
따라서, 고집적화에 따른 콘택홀 매립의 문제를 해결하기 위해, 알루미늄 보다 매립 특성이 우수한 금속막, 예컨데 텅스텐(W)막으로 콘택홀을 완전 매립시켜, 이것을 금속배선과 하부구조물간의 전기적 연결을 위한 콘택플러그로 이용하는 기술이 제안되었다.
이하에서는 상기 텅스텐(W) 재질의 콘택플러그 형성방법을 포함하는 종래의 반도체 소자의 제조방법을 간략하게 설명하도록 한다.
종래 기술에 따른 콘택플러그의 형성은 다음과 같은 방식으로 이루어진다. 즉, 층간절연막의 식각을 통해 하부구조물을 노출시키는 콘택홀을 형성한 상태에서, 상기 콘택홀 표면 및 층간절연막 상에 단차 피복성(step coverage)이 우수한 CVD(Chemical Vaporization Deposition) 공정에 따라 일정한 두께의 베리어막 (barrier layer)을 형성하고, 상기 베리어막 상에 콘택홀을 매립시키도록 텅스텐막을 증착하고, 이어, 상기 W막과 베리어막을 절연막이 노출될때까지 차례로 에치-백(etch-back)하여 콘택홀 내에 베리어막과 W막의 적층막으로 이루어진 콘택플러그를 형성한다. 이후, 배선용 알루미늄막의 증착 및 패터닝을 통해 상기 콘택플러그와 콘택되는 알루미늄 배선을 형성한 후, 계속해서, 공지된 후속공정을 차례로 수행하여 반도체 소자를 제조한다.
여기서, 상기 베리어막은 실리콘막과 같은 하부구조물과 W막 간의 반응을 방지하는 확산 방지막으로서, 일반적으로 단차 피복성이 우수한 TiCl4 베이스 CVD 공정에 따른 TiN막으로 형성하고 있다.
그런데, 고집적화가 진행됨에 따라 콘택홀의 크기는 감소되는 반면 TiN막 재질의 베리어막 두께는 줄여주기 어렵기 때문에, 콘택플러그에서 W막 대비 베리어막이 차지하는 두께가 크게 증가되므로, 콘택플러그의 저항이 증가한다는 문제가 유발된다. 이렇게 콘택플러그에서 텅스텐막 대비 TiN막의 두께가 증가되면 저항이 증가하는 이유는 TiN막이 W막에 비해 비저항이 상대적으로 매우 높기 때문이다.
또한, 상기 TiCl4 베이스 CVD 공정에 따른 TiN막을 베리어막으로 적용하는 경우, TiN막 형성을 위해서는 비교적 고온의 공정이 요구되므로, 캐패시터의 유전막 부분이 열적 어택(attack)을 받아 그 특성이 열화된다는 문제가 있다.
이에, 최근에는 상기 TiCl4 베이스 CVD 공정에 따른 TiN막 대신에 ALD(Atomic Layer Deposition) 공정에 따른 WN막을 베리어막으로 적용하려는 연구가 진행되고 있다. 상기 ALD 공정에 따른 WN막은 반응가스로서 WF6, NH3, C2H4 및 SiH4를 사용하여 형성하는데, 이러한 ALD 공정에 따른 WN막의 경우 종래의 TiN막 보다 얇게 형성할 수 있어서 콘택플러그의 저항 특성을 개선할 수 있고, 또한, 비교적 저온(300℃) 공정으로 형성할 수 있기 때문에 캐패시터의 유전막 특성이 열화되는 문제를 억제할 수 있다.
그러나, 상기 WN막을 베리어막으로 적용하는 경우 W막과 WN막의 식각선택비가 낮기 때문에 W막과 WN막을 차례로 에치-백할 때 WN막이 식각되는 단계에서 콘택홀 내부의 W막 부분이 손실되는, 이른 바, 콘택플러그 디싱(dishing) 현상이 유발된다. 도 1은 상기한 콘택플러그의 디싱 현상을 보여주는 반도체 소자의 단면도이다. 도면부호 100은 반도체 기판을, 110은 하부구조물을, 120은 층간절연막을, H는 콘택홀을, 130은 WN막을, 140은 W막, 그리고, 150은 콘택플러그를 각각 나타낸다.
이렇게 콘택플러그의 디싱이 발생하게 되면, 후속해서 콘택플러그 상에 알루미늄과 같은 배선용 금속막을 증착할 때, 배선용 금속막 내에 보이드(void)가 유발되어 금속 배선의 저항이 증가하고 신뢰성이 열화되는 문제가 발생하게 된다. 보다 자세하게 설명하면, 일반적으로 상기 배선용 금속막은 소자의 열화를 방지하기 위해 고온을 요하는 CVD 공정이 아닌 PVD(Physical Vaporization Deposition) 공정으로 증착하는데, PVD 공정의 경우 단차 피복성이 좋지 못하여 콘택플러그의 디싱 정도가 크면 그 부분이 완전히 매립되지 못하여 보이드가 유발될 수 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 반도체 소자의 콘택플러그를 형성함에 있어서, 베리어막으로 WN막과 플러 그 물질로 W막을 적용하는 경우에 유발되는 W막의 손실(loss)에 따른 콘택플러그의 디싱(dishing)을 방지할 수 있는 방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 콘택플러그 형성방법은, 하부구조물을 구비한 반도체 기판 상에 산화막 재질의 층간절연막을 형성하는 제1단계; 상기 층간절연막을 식각하여 하부구조물을 노출시키는 콘택홀을 형성하는 제2단계; 상기 콘택홀 표면 및 층간절연막 상에 WN막을 형성하는 제3단계; 상기 WN막 상에 콘택홀을 매립하도록 W막을 형성하는 제4단계; 상기 W막을 전면 식각하여 층간절연막 상에 형성된 WN막을 노출시키는 제5단계; 및 상기 노출된 WN막 부분과 그 아래의 층간절연막 일부 두께 및 콘택홀 내의 W막 일부 두께를 식각하는 제6단계;를 포함하며, 상기 제6단계는 W막의 디싱이 방지되도록 식각가스로서 CxFy 계열의 가스와 SF6를 베이스로 한 혼합가스를 사용해서 수행한다.
여기서, 상기 제5단계는 N2와 SF6를 1:7∼1:10의 유량비로 플로우시켜 수행하거나, 또는, Ar과 SF6를 1:7∼1:10의 유량비로 플로우시켜 수행한다.
상기 제6단계는 식각가스로서 N2를 더 포함하며, N2와 SF6를 1:1∼1:4의 유량비로 플로우시키고, CxFy 계열의 가스를 총유량의 50∼70%로 플로우시켜 수행한다.
상기 제6단계는 식각가스로서 Ar을 더 포함하며, Ar과 SF6를 1:1∼1:4의 유량비로 플로우시키고, CxFy 계열의 가스를 총유량의 50∼70%로 플로우시켜 수행한다.
상기 제6단계는 식각가스로서 O2를 더 포함하며, O2를 총유량의 1∼5%로 플로우시키고, CxFy 계열의 가스를 총유량의 50∼70%로 플로우시켜 수행한다.
상기 제6단계는 500∼1000W의 소오스파워 및 50∼100W의 기판 파워를 사용하는 TCP(Transformal Coupled Plasma) 장비를 사용해서 수행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면 다음과 같다.
본 발명은 WN막의 에치-백시 발생하는 콘택홀 내부의 W막 손실(loss)에 기인하는 콘택플러그의 디싱 현상을 방지하기 위해, 상기 WN막 에치-백시 W막 뿐만 아니라 층간절연막 부분까지도 손실되도록 만든다. 즉, WN막 에치-백시 WN막과 W막 및 층간절연막을 식각하는 속도가 동일한 식각가스를 사용함으로써, W막의 손실에 기인하는 콘택플러그의 디싱을 방지할 수 있다.
그러므로, 본 발명은 콘택플러그 상에 배선용 금속막을 형성할 때, 배선용 금속막 내에 보이드가 발생하는 것을 방지하고, 금속 배선의 저항 특성 및 신뢰성을 향상시킬 수 있다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 게이트 및 비트라인과 같은 소정의 하부구조물(210)이 형성된 반도체 기판(200)을 마련한 후, 상기 기판(200) 상에 하부구조물(210)을 덮도 록 산화막 재질의 층간절연막(220)을 형성한다. 여기서, 상기 층간절연막(220)은 저유전(low-k) 산화막을 사용함이 바람직한데, 이는 저유전 산화막이 유전상수가 낮아 기생 캐패시턴스를 억제하므로 소자의 특성을 개선시키기 때문이다.
그런 다음, 상기 층간절연막(220)을 식각하여 하부구조물(210)을 노출시키는 콘택홀(H)을 형성한다.
도 2b를 참조하면, 상기 콘택홀(H) 표면 및 층간절연막(220) 상에 ALD 공정에 따른 WN막(230)을 형성하고, 이어서, 상기 WN막(230) 상에 콘택홀(H)을 매립하도록 W막(240)을 형성한다.
도 2c를 참조하면, 상기 W막(240)을 에치-백 방식으로 전면 식각하여 층간절연막 상에 형성된 WN막(230) 부분을 노출시킨다. 이때, 상기 W막(240)의 식각은 N2와 SF6를 1:7∼1:10의 유량비로 플로우시켜 수행하거나, 또는, Ar과 SF6를 1:7∼1:10의 유량비로 플로우시켜 수행하는데, 이러한 식각은 W막을 비교적 빠른 속도로 식각시킨다.
도 2d를 참조하면, 상기 노출된 WN막(240) 부분과 그 아래의 층간절연막(220) 일부 두께 및 콘택홀(H) 내의 W막(230) 일부 두께를 식각하되, 이때, WN막과 W막 및 층간절연막을 식각하는 속도가 동일한 식각가스를 사용해서 W막(230)의 디싱이 방지되도록 한다. 이로써, W막(230)과 WN막(240)의 적층막으로 이루어지며, 디싱 현상이 유발되지 않은 콘택플러그(250)가 형성된다.
여기서, 상기 노출된 WN막(240) 부분과 그 아래의 층간절연막(220) 일부 두께 및 콘택홀(H) 내의 W막(230) 일부 두께를 식각하는 단계를 과도식각(over etch) 단계라 하는데, 상기 과도식각은 TCP(Transformal Coupled Plasma) 장비를 사용해서 수행하며, 이때, 소오스파워는 500∼1000W로, 기판 파워는 50∼100W로 조절한다.
구체적으로, 본 발명에서 상기 과도식각시 사용하는 식각가스는 N2, Ar 및 O2 중에서 어느 하나의 가스와 SF6 및 CxFy 계열의 가스를 포함하는데, 여기서, SF6는 W막에 대한 식각속도가 빠른 가스이고, CxFy 계열의 가스는 산화막 재질의 층간절연막에 대한 식각속도가 빠른 가스이다. 본 발명에서는 상기 각 가스의 유량비를 조절하여 상기 식각가스가 최적의 식각선택비, 즉 WN막 및 W막과 층간절연막을 동일한 속도로 식각하는 식각선택비를 갖도록 만든다.
예를 들어, 상기 과도식각 단계에서 N2와 SF6을 1:1∼1:4의 유량비로 플로우 시키고, 산화막을 식각하는 속도가 빠른 CxFy 계열의 가스(CHF3, CF4, C2F6, C4F8 등 Fluorocarbon 가스)를 총유량의 50∼70%로 함께 플로우시키면 W막(240)과 층간절연막(220)의 선택비를 거의 비슷한 수준으로 맞춰줄 수 있다. 여기서, 상기 N2 대신에 Ar 또는 O2를 사용할 수도 있는데 Ar을 사용하는 경우에는 N2와 동일한 양으로 플로우 시키면 되지만, O2를 사용하는 경우에는 N2 보다 적은 양으로 플로우시켜야 한다.
상기 과도식각시 사용하는 식각가스를 O2, SF6 및 CxFy 계열의 가스를 포함하도록 구성하는 경우, O2가 총유량의 1∼5%로 플로우되도록, 그리고, CxFy 계열의 가스가 총유량의 50∼70%로 플로우되도록하여, W막(240)과 층간절연막(220)의 선택비를 동일한 수준으로 맞춰줄 수 있다.
한편, 상기 CxFy 계열의 가스를 과도하게 플로우시키는 경우에는 층간절연막(220)의 식각 손실(loss)이 상대적으로 커져서, WN막(230)과 W막(240)이 층간절연막(220) 보다 돌출된다.
이와 같이, 본 발명은 N2, Ar 및 O2 중에서 어느 하나의 가스와 SF6의 유량비를 조절하고, 아울러 W막 보다 산화막을 식각하는 속도가 빠른 CxFy 계열의 가스를 적당량(50∼70%) 함께 플로우시킴으로써, 상기 과도식각시 W막(240), WN막(230)과 층간절연막(220)의 식각속도를 동일하게 맞춰줌으로써, 콘택플러그의 디싱 현상을 방지할 수 있다.
그러므로, 본 발명은 콘택플러그 상에 알루미늄과 같은 배선용 금속막을 증착할 때, 배선용 금속막 내에 보이드(void)가 유발되는 현상을 억제할 수 있어서, 금속 배선의 저항 특성을 개선하고 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 플러그 물질로서 W막을 사용하고, 베리어막으로서 WN막을 사용하는 반도체 소자의 콘택플러그 형성시, 과도식각 단계에서 CxFy 계열의 가스를 사용하고 SF6등 가스의 유량을 조절함으로써, 층간절연막이 W막과 함께 손실되도록 하여 콘택플러그의 디싱 현상을 방지할 수 있다.
그러므로, 본 발명은 콘택플러그 상에 배선용 금속막을 증착할 때, 배선용 금속막 내에 보이드(void)가 유발되는 현상을 억제할 수 있어서, 금속 배선의 저항 특성을 개선하고 신뢰성을 향상시킬 수 있다.
Claims (6)
- 하부구조물을 구비한 반도체 기판 상에 산화막 재질의 층간절연막을 형성하는 제1단계;상기 층간절연막을 식각하여 하부구조물을 노출시키는 콘택홀을 형성하는 제2단계;상기 콘택홀 표면 및 층간절연막 상에 WN막을 형성하는 제3단계;상기 WN막 상에 콘택홀을 매립하도록 W막을 형성하는 제4단계;상기 W막을 전면 식각하여 층간절연막 상에 형성된 WN막을 노출시키는 제5단계; 및상기 노출된 WN막 부분과 그 아래의 층간절연막 일부 두께 및 콘택홀 내의 W막 일부 두께를 식각하는 제6단계;를 포함하며,상기 제6단계는 W막의 디싱이 방지되도록 식각가스로서 CxFy 계열의 가스와 SF6를 베이스로 한 혼합가스를 사용해서 수행하는 것을 특징으로 하는 반도체 소자의 콘택플러그 형성방법.
- 제 1 항에 있어서, 상기 제5단계는 N2와 SF6를 1:7∼1:10의 유량비로 플로우시켜 수행하거나, 또는, Ar과 SF6를 1:7∼1:10의 유량비로 플로우시켜 수행하는 것을 특징으로 하는 반도체 소자의 콘택플러그 형성방법.
- 제 1 항에 있어서, 상기 제6단계는 식각가스로서 N2를 더 포함하며, N2와 SF6를 1:1∼1:4의 유량비로 플로우시키고, CxFy 계열의 가스를 총유량의 50∼70%로 플로우시켜 수행하는 것을 특징으로 하는 반도체 소자의 콘택플러그 형성방법.
- 제 1 항에 있어서, 상기 제6단계는 식각가스로서 Ar을 더 포함하며, Ar과 SF6를 1:1∼1:4의 유량비로 플로우시키고, CxFy 계열의 가스를 총유량의 50∼70%로 플로우시켜 수행하는 것을 특징으로 하는 반도체 소자의 콘택플러그 형성방법.
- 제 1 항에 있어서, 상기 제6단계는 식각가스로서 O2를 더 포함하며, O2를 총유량의 1∼5%로 플로우시키고, CxFy 계열의 가스를 총유량의 50∼70%로 플로우시켜 수행하는 것을 특징으로 하는 반도체 소자의 콘택플러그 형성방법.
- 제 1 항에 있어서, 상기 제6단계는 500∼1000W의 소오스파워 및 50∼100W의 기판 파워를 사용하는 TCP 장비를 사용해서 수행하는 것을 특징으로 하는 반도체 소자의 콘택플러그 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134025A KR100762877B1 (ko) | 2005-12-29 | 2005-12-29 | 반도체 소자의 콘택플러그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134025A KR100762877B1 (ko) | 2005-12-29 | 2005-12-29 | 반도체 소자의 콘택플러그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070070964A true KR20070070964A (ko) | 2007-07-04 |
| KR100762877B1 KR100762877B1 (ko) | 2007-10-08 |
Family
ID=38506173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050134025A KR100762877B1 (ko) | 2005-12-29 | 2005-12-29 | 반도체 소자의 콘택플러그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100762877B1 (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100252760B1 (ko) | 1996-12-30 | 2000-05-01 | 김영환 | 텅스텐 플러그를 사용한 반도체 소자의 금속배선 형성방법 |
| KR20010003420A (ko) | 1999-06-23 | 2001-01-15 | 김영환 | 반도체 소자의 확산 방지막 형성 방법 |
| KR20030021854A (ko) | 2001-09-08 | 2003-03-15 | 삼성전자주식회사 | 반도체 소자의 콘택플러그 형성 방법 |
-
2005
- 2005-12-29 KR KR1020050134025A patent/KR100762877B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100762877B1 (ko) | 2007-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9287213B2 (en) | Integrated circuits with improved contact structures | |
| US6531390B2 (en) | Non-metallic barrier formations for copper damascene type interconnects | |
| US9159610B2 (en) | Hybrid manganese and manganese nitride barriers for back-end-of-line metallization and methods for fabricating the same | |
| US6309801B1 (en) | Method of manufacturing an electronic device comprising two layers of organic-containing material | |
| US20070085209A1 (en) | Anchored damascene structures | |
| CN106876325B (zh) | 互连结构及其形成方法 | |
| US7741216B2 (en) | Metal line of semiconductor device and method for forming the same | |
| KR20080114056A (ko) | 반도체 소자의 배선 및 그의 형성방법 | |
| KR100762877B1 (ko) | 반도체 소자의 콘택플러그 형성방법 | |
| US10453797B2 (en) | Interconnection structures and fabrication methods thereof | |
| CN104299939B (zh) | 互连结构的形成方法 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| US20070072412A1 (en) | Preventing damage to interlevel dielectric | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| KR100399064B1 (ko) | 반도체 소자 제조방법 | |
| KR100451493B1 (ko) | 반도체소자의금속배선형성방법 | |
| US20230335436A1 (en) | Interconnect Structure and Method of Forming the Same | |
| KR100316061B1 (ko) | 다층배선을가지는반도체장치의형성방법 | |
| KR100780614B1 (ko) | 반도체 소자 제조방법 | |
| KR100192184B1 (ko) | 콘택 플러그 제조방법 | |
| KR20080060310A (ko) | 반도체소자의 플러그 형성 방법 | |
| KR100642908B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US20040262708A1 (en) | Semiconductor device and method of fabricating the same | |
| CN115064513A (zh) | 一种半导体结构以及半导体结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |