KR20070067875A - 박막 패턴 제조 방법 - Google Patents

박막 패턴 제조 방법

Info

Publication number
KR20070067875A
KR20070067875A KR20050129319A KR20050129319A KR20070067875A KR 20070067875 A KR20070067875 A KR 20070067875A KR 20050129319 A KR20050129319 A KR 20050129319A KR 20050129319 A KR20050129319 A KR 20050129319A KR 20070067875 A KR20070067875 A KR 20070067875A
Authority
KR
Grant status
Application
Patent type
Prior art keywords
thin
film
pattern
layer
particle
Prior art date
Application number
KR20050129319A
Other languages
English (en)
Other versions
KR101254825B1 (ko )
Inventor
이보현
채기성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

요구된 형태의 패턴을 가지는 박막을 제조하기 적합한 박막 패턴 제조 방법이 개시된다.
박막 패턴 제조 방법에서는, 박막이 표면에 형성된 기판상에 패턴의 형태를 결정하는 마스크 막이 인쇄된다. 이 마스크 막에 사이로 노출된 박막의 표면층이 제거된 후, 마스크에 의하여 노출된 박막의 표면에 나노 입자 수용액이 도포된다. 이렇게 도포된 나노 입자 수용액의 액체 성분을 제거됨으로써 나노 입자 막 패턴이 형성된다.
이에 따라, 정해진 박막 패턴의 형성 영역의 상부 또는 하부에 잉여의 공간을 마련하여 나노 입자 수용액의 수용 공간이 확장된다. 이 결과, 요구된 폭을 균일하게 유지하는 박막 패턴이 형성될 수 있다.

Description

박막 패턴 제조 방법{Process of Fabricating Thin Film Pattern}

본 발명의 상세한 설명에서 사용되는 도면의 보다 충분한 이해를 돕기 위하여, 각 도면의 간단한 설명이 제공된다.

도 1a 내지 도 1d 은 본 발명의 실시 예에 따른 집적 회로용 박막 패턴 제조 방법을 단계별로 설명하는 단면도들이다.

도 2a 내지 도 2c 는 본 발명의 다른 실시 예에 따른 집적 회로용 박막 패턴 제조 방법을 단계별로 설명하는 단면도들이다.

도 3a 내지 도 3d 는 본 발명의 또 다른 실시 예에 따른 집적 회로용 박막 패턴 제조 방법을 단계별로 설명하는 단면도들이다.

《도면의 주요부분에 대한 부호의 설명》

10 : 기판 12 : 제1 박막

12A : 요홈부 14, 20 : 마스크 막

16,22,30 : 나노 입자 수용액 16A,22A,30A : 나노 입자

18,24,32 : 나노 입자 막 패턴

본 발명은 소자들이 실장되는 소자 기판의 제조에 관한 것으로, 특히 기판 또는 미리 형성된 박막 상에 소자의 구현을 위한 박막 패턴을 제조하는 방법에 관한 것이다.

메모리 및 중앙 처리 유니트(Central Process Unit) 등과 같은 통상의 집접회로 칩은 반도체 기판상에 전기적인 회로를 구성하게 형성된 트랜지스터, 캐패시터, 인덕터, 저항 및 배선 등을 포함한다. 이와 비슷하게, 유기 EL 패널 및 액정 패널 등의 평판 패널들은 유리 기판상에 전기적인 회로를 구성하게 형성된 트랜지스터, 캐패시터 및 배선 등을 포함한다. 이렇게 반도체 기판 및 유리 기판상에 형성되는 회로 소자들 및 배선 등은 적어도 1 이상의 박막 패턴에 의하여 구현된다.

통상의 박막 패턴은 사진석판기법에 의해 반도체 기판, 유리 기판 또는 다른 박막 상에 형성된다. 사진석판기법은 마스크 및 노광 장비를 요구함은 물론 박막 패턴이 형성될 때까지의 공정이 복잡해지게 한다. 이로 인하여, 사진석판기법에 의한 박막 패턴 제조 방법은 많은 비용, 시간 및 노력이 소모되게 한다.

사진석판기법을 의한 박막 패턴 제조 방법의 단점을 해소하기 위한 방안으로, 소프트 리소그래픽 기법을 이용하는 박막 패턴 제조 방법이 제안되고 있다. 이 소프트 리소그래픽 기법의 박막 패턴 제조 방법에 따르면, 반도체 기판, 유리 기판 또는 기 형성된 박막 상에 하이드로포빅(Hydrophobic) 패턴을 인쇄된다. 하이드로포빅 패턴에 의하여 노출된 기판 또는 박막 상에 나노 물질 수용액(또는 반죽 (Paste))이 증착(Evaporation, 또는 코팅(Coating))된다. 증착된 나노 물질 수용액이 건조되어 나노 물질의 박막 패턴이 형성된다. 이러한 나노 물질 용액(또는 반죽)에 의한 박막 패턴 제조 방법은 마스크 및 노광장비가 제거되게 함과 아울러 물론 공정, 시간 및 노력이 현격하게 줄어들게 한다.

그러나, 이 소프트 리소그래픽 기법의 박막 패턴 제조 방법으로 제조된 나노 물질의 박막 패턴은 하이드로포빅 패턴에 의해 정해진 것 보다 좁은 폭과 불규칙한 가장자리를 가지거나 또는 중심선을 따라 위치하는 핀홀들(Pinholes)을 가진다. 이는 나노 물질 용액(또는 반족)의 건조 방법에 따라 나노 물질 입자들이 중신선 또는 가장자리 쪽으로 집결되는 것에 기인한다. 이러한 관점에서, 정해진 폭의 박막 패턴을 제조하기에 적합한 소프트 리소그래픽 기법의 박막 패턴 제조 방법이 요구되고 있다.

따라서, 본 발명의 목적은 정해진 형태의 박막 패턴을 제조하기 적합한 박막 패턴 제조 방법을 제공함에 있다.

상술한 목적들을 달성하기 위한 본 발명의 일면의 실시 예에 따른 박막 패턴 제조 방법은, 박막이 표면에 형성된 기판을 마련하는 단계; 박막 상에 패턴의 형태를 결정하는 마스크 막을 인쇄하는 단계; 마스크 막에 의하여 노출된 박막의 표면 층을 제거하는 단계; 마스크에 의하여 노출된 박막의 표면에 나노 입자 수용액을 도포하는 단계; 및 나노 입자 수용액의 액체 성분을 제거하여 나노 입자 막 패턴이 형성되게 하는 단계를 포함한다.

상기의 박막은 친수성을 가지고 물질로 그리고 상기 마스크 막은 소수성을 가지는 물질로 형성되는 것이 바람직하다.

상기의 박막은 절연막을 그리고 상기의 박막 패턴은 배선을 형성하는 데 이용될 수 있다.

상기의 박막의 표면층 제거 단계는 상기 박막의 표면층이 상기 박막의 두께의 1/4 내지 1/3 정도가 식각되게 하는 것이 바람직하다.

좀 더 바람직하게는, 상기의 박막이 대략 2~3㎛ 의 두께로 형성되고 상기의 박막의 표면층이 대략 0.4~0.7㎛ 만큼 제거되는 것이 좋다.

본 발명의 다른 일면의 실시 예에 따른 박막 패턴 제조 방법은, 기판상에 패턴의 형태를 결정하는 마스크 막을 인쇄하는 단계; 마스크 막에 의하여 노출된 기판의 표면층을 제거하는 단계; 마스크에 의하여 노출된 상기 기판의 표면에 나노 입자 수용액을 도포하는 단계; 및 나노 입자 수용액의 액체 성분을 제거하여 나노 입자 막 패턴이 형성되게 하는 단계를 포함한다.

상기의 기판이 친수성을 가지고 물질로 그리고 상기 마스크 막이 소수성을 가지는 물질로 형성되는 것이 바람직하다.

상기의 박막 패턴은 트랜지스터의 확산 영역 및 소자들을 분리하는 분리막 중 어느 하나를 형성하는데 이용될 수 있다.

본 발명의 또 다른 일면의 실시 예에 따른 박막 패턴 제조 방법은, 박막이 표면에 형성된 기판을 마련하는 단계; 박막 상에 패턴의 형태를 결정하는 제1 마스크 막을 인쇄하는 단계; 제1 마스크 상에 패턴과 인접한 제2 마스크 막의 가장자리가 노출되게 제2 마스크 막을 인쇄하는 단계; 제2 마스크 사이로 노출된 박막의 표면 및 제2 마스크 막의 가장자리에 나노 입자 수용액을 도포하는 단계; 및 나노 입자 수용액의 액체 성분을 제거하여 나노 입자 막 패턴이 형성되게 하는 단계를 포함한다.

상기의 박막 패턴 제조 방법에는, 상기 나노 입자 수용액의 도포하기 전에 제1 마스크 막에 의하여 노출된 박막의 표면층을 제거하는 단계를 추가로 포함할 수 있다.

본 발명의 또 다른 일면의 실시 예에 따른 박막 패턴 제조 방법은, 기판상에 패턴의 형태를 결정하는 제1 마스크 막을 인쇄하는 단계; 제1 마스크 막에 패턴과 인접하는 제1 마스크 막의 가장자리가 노출되게 제2 마스크 막을 형성하는 단계; 제2 마스크 사이로 노출된 상기 기판의 표면 및 제1 마스크 막의 가장자리에 나노 입자 수용액을 도포하는 단계; 및 나노 입자 수용액의 액체 성분을 제거하여 나노 입자 막 패턴이 형성되게 하는 단계를 포함한다.

상기의 박막 패턴 제조 방법에는, 상기 나노 입자 수용액의 도포하기 전에 제1 마스크 막에 의하여 노출된 기판의 표면층을 제거하는 단계를 추가로 포함할 수 있다.

이상과 같은 구성에 의하여, 본 발명에 따른 박막 패턴 제조 방법은 정해진 박막 패턴의 형성 영역의 상부 또는 하부에 잉여의 공간을 마련하여 나노 입자 수용액의 수용 공간이 확장되게 한다. 이에 따라, 본 발명에 따른 박막 패턴 제조 방법은 정해진 폭을 균일하게 유지하는 박막 패턴이 형성되게 한다. 나아가, 본 발명에 따른 박막 패턴 제조 방법에서는, 정해진 박막 패턴의 형성 영역의 상부 및 하부 모두에 잉여의 공간들을 이중으로 마련하여 나노 입자 수용액의 수용 공간이 좀 더 확장되게 한다. 이 결과, 본 발명에 따른 박막 패턴 제조 방법은 정해진 폭을 균일하게 유지할 뿐만 아니라 견고한 박막 패턴이 형성되게 한다.

상기 목적 외에 본 발명의 다른 목적들, 다른 이점들 및 다른 특징들은 첨부한 도면과 결부되어 상세하게 설명될 실시 예의 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 실시 예들이 첨부한 도면과 결부되어 상세하게 설명될 것이다.

도 1a 내지 도 1d는 본 발명의 실시 예에 따른 박막 패턴 제조 방법을 단계별로 설명하는 단면도들이다.

도 1a에는, 제1 박막(12) 및 마스크 막(14)이 적층되게 형성된 표면을 가지는 기판(10)이 도시되어 있다. 기판(10)으로는, 집적회로가 형성될 웨이퍼(Wafer) 및 평판 표시 패널의 화소 셀들이 형성될 유리 기판이 사용될 수 있다.

제1 박막(12)은 기판과 자신의 상부에 형성될 도전막을 절연하기 위한 절연막으로 사용된다. 예를 들면, 제1 박막(12)은 화소 셀의 스위치 소자로 사용되는 박막 트랜지스터의 소오스 및 드레인 상에, 또는 투명 전극의 하부, 혹은 게이트 및 데이터 배선의 하부에 위치할 수 있다. 이를 위하여, 제1 박막(12)은 질화규소(Sin)에 의하여 적어도 2-3㎛의 두께로 형성된다. 또한, 제1 박막(12)은 평탄한 표면을 마련하기 위하여 2~3㎛ 보다 두껍게 형성될 수도 있다.

마스크 막(14)은 제1 박막(12) 상에 형성될 패턴 박막의 평면적 형태, 즉 박막 패턴이 도안되게 한다. 이를 위하여, 마스크 막(14)은 마스크 물질이 인쇄됨에 의하여 마련되게 된다. 이 마스크 막(14)에 의하여 박막 패턴이 위치하게 된 영역의 제1 박막(12)의 표면이 노출된다.

도 1b를 참조하면, 마스크 막(14)에 의하여 노출된 제1 박막(12)의 표면층이 습식 또는 건식 식각 공정에 통해 식각되어 요홈부(12A)가 제1 박막(12) 상에 형성되게 한다. 요홈부(12A)는 마스크 막(14)에 의하여 설정되는 박막 패턴의 용적이 커지게 한다. 다시 말하여, 요홈부(12A)는 자체에 의한 잉여의 공간을 생성한다. 이 요홈부(12A)의 깊이는 제1 박막(12)의 역할 또는 기능에 영향을 주지 않게끔 제1 박막(12)의 두께에 비하여 대략 3/1 내지 4/1 정도를 가진다. 바람직하게는, 요홈부(12A)는 0.5~0.8㎛의 깊이로 형성되는 것이 좋다. 제1 박막(12)의 표면층이 식각되는 동안, 마스크 막(14)은 식각 장벽의 기능도 수행한다. 따라서, 마스크 막(14)은 식각 용액 또는 식각 가스에 의해 제거되지 않는 물질로 형성되는 것이 바람직하다.

도 1c에 도시된 바와 같이, 요홈부(12A)에는 나노 입자 수용액(또는 반죽(Paste))(16)이 잉크-젯(Ink-jet) 방식으로 도포된다. 나노 입자 수용액(16)에 포함된 나노 입자들로는 도전 특성을 가지는 나노 실리카(Nano-Silica), 나노 인듐- 틴-옥사이드(Nono-Indium-Tin-Oxide), 나노-은(Nano-Ag), 나노-구리(Nano-Cu), 나노-산화티타늄(Nano-TiO), 나노-산화알미늄(Nano-AlO) 및 나노-산화세슘(Nano-Cso) 등의 나노 금속 입자 중 어느 하나가 될 수 있다.

나노 입자 수용액(16)이 마스크 막(14)의 표면보다 높게 부풀어진 형상의 단면을 가지게끔 도포되는 것이 좋다. 이를 위하여, 제1 박막(12)은 친수성의 표면 특성을 그리고 마스크 막(14)은 소수성의 표면 특성을 가지는 것이 바람직하다. 이에 따라, 제1 박막(12)은 친수성 및 절연 특성을 가지는 질화규소(Sin)로 형성되는 것이 바람직하고, 마스크 막(14)은 소수성의 표면 특성 및 식각 장벽의 기능을 가짐과 아울러 인쇄 방식으로 도포가 가능한 자기-조립 단분자 막(Self-Assembled Nonolayers)이 바람직하다. 이 자기-조립 단분자막은 알칸산, 유기황 및 유기규소 중 어느 하나에 의하여 형성될 수 있다.

마스크 막(14)에 의해 노출된 요홈부(12A)에 도포된 나노 입자 수용액(16)은 건조되어, 도 1d에 도시된 바와 같은, 나노 입자 막 패턴(18)이 형성되게 된다. 이를 상세히 하면, 마스크 막(14) 사이의 나노 입자 수용액(16)에 포함된 수분이 증발됨에 따라 액체 성분이 제1 박막(14) 표면을 향하여 응축하여 나노 입자들(16A)도 제1 박막(14)의 표면을 중심으로 집합됨으로써, 나노 입자 막 패턴(18)이 견고하게 형성되게 된다. 이는 마스크 막(14) 사이의 제1 박막(12) 상에 도포되는 나노 입자 수용액(16)의 량(즉, 용적)이 요홈부(12A)에 의하여 증가되는 것에 기인한다. 이러한 나노 입자 막 패턴(18)은 평판 표시 패널의 경우에 데이타 라인, 스캔 라인 및 공통 전극을 형성함은 물론 배선 및 패드 등을 형성할 수도 있다.

다른 방법으로, 도 1a 내지 도 1d에서의 제1 박막(12)은 제거될 수도 있다. 다시 말하여, 마스크 막(14) 및 나노 입자 막 패턴(18)은 제1 박막(12) 대신에 기판(10) 상에 직접 형성될 수 있다. 이 경우, 나노 입자 막 패턴(18)은 나노 반도체 입자 또는 나노 절연물질 입자로 형성될 수 있다. 나노 반도체 입자로 된 나노 입자 막 패턴(18)은 트랜지스터의 확산영역을 형성을 형성하게 되고, 그리고 나노 절연물질 입자로 된 나노 입자 막 패턴(18)은 회로소자(예를 들면, 트랜지스터)를 구분하는 소자 구분용 절연막으로 사용된다.

이와 같이, 본 발명의 실시 예에 따른 박막 패턴 제조 방법은 요홈부(12A)에 의하여 나노 입자 수용액이 수용될 잉여의 공간을 추가로 생성하여 요구된 폭을 균일하게 유지하는 나노 입자의 박막 패턴이 제조되게 한다.

도 2a 내지 도 2c는 본 발명의 다른 실시 예에 따른 박막 패턴 제조 방법을 단계별로 설명하는 단면도들이다. 도 2a 내지 도 2c에 도시된 박막 패턴 제조 방법은 도 1a 내지 도 1d에 도시된 방법에서의 요홈부(12A)의 형성 공정 대신에 제2 마스크 막(20)을 이용한다. 따라서, 도 1a 내지 도 1d 에서의 것들과 동일한 구성 및 역할 또는 기능을 가지는 도 2a 내지 도 2c에서의 구성요소들은 도 1a 내지 도 1d와 동일한 인용번호로 인용될 것이다. 아울러, 도 1a 내지 도 1d에서와 중복되는 구성요소에 대한 상세한 설명은 생략될 것이다.

도 2a에는 제1 박막(12), 제1 마스크 막(14) 및 제2 마스크(20)가 순차적으로 적층된 기판(10)이 도시되어 있다. 제1 마스크 막(14)는 도 1a에서의 마스크 막에 해당하는 것으로서, 제1 박막(12)의 노출 표면의 형태를 결정한다. 제2 마스 크 막(20)은 제1 마스크 막(14)에 의하여 결정되는 패턴 형성 영역의 용적량이 커지게 한다. 다시 말하여, 제2 마스크 막(20)은 상기의 패턴 형성 영역의 상부에 잉여의 공간을 추가로 마련한다. 이를 위하여, 제2 마스크 막(20)은 제1 마스크 막(14)와 동일하게 형성될 수도 있으나 제1 마스크 막(14)의 안쪽 가장자리(즉, 제1 박막(12)의 노출표면과 인접하는 제1 마스크 막(14)의 가장자리)가 노출되게끔 형성된다. 제2 마스크 막(20)에 의하여 노출되는 제1 마스크 막(14)의 가장자리의 폭은 대략 3~10㎛ 정도로 설정된다. 바람직하게는, 제1 마스크 막(14)의 가장자리는 나노 입자 수용액의 건조 시 액체 성분의 응축에 의하여 완전히 노출될 수 있는 4~7㎛의 폭 만큼 노출되는 것이 좋다.

도 2b를 참조하면, 제2 마스크 막(20)에 의하여 노출된 제1 마스크 막(14)의 가장자리 및 제1 마스크 막(14)에 의하여 노출된 제1 박막(12)의 표면에는 나노 입자들(22A)를 포함하는 나노 입자 수용액(22)이 잉크-젯(Ink-jet) 방식으로 도포된다. 나노 입자 수용액(22)에 포함된 나노 입자들(22A)로는, 도 1c에서의 나노 입자 수용액(22)에 포함되는 것과 같은 동일한 나노 금속 입자들 중 어느 하나가 된다. 따라서, 나노 입자 수용액(22)에 포함된 나노 입자들(22A)는 건조 공정을 통하여 도전 패턴을 형성하게 된다.

또한, 나노 입자 수용액(22)은 제1 마스크 막(14)의 표면보다 높게 부풀어진 형상의 단면을 가진다. 이를 위하여, 제2 마스크 막(20)은 제1 마스크 막(14)과 마찬가지로 소수성의 표면 특성을 가짐과 아울러 인쇄 방식으로 인쇄되기 적합한 자기-조립 단분자 막으로 형성되는 것이 바람직하다. 따라서, 제2 마스크 막(20) 은 알칸산, 유기황 및 유기규소 중 어느 하나에 의하여 형성될 수 있다.

제2 마스크 막(20)에 의해 노출된 제1 마스크 막(14)의 가장자리 및 제1 박막(12)의 노출 표면상에 위치한 나노 입자 수용액(22)은 건조되어, 도 2c에 도시된 바와 같은 나노 입자 막 패턴(24)이 형성되게 한다. 이를 상세히 하면, 제2 마스크 막(20) 사이의 나노 입자 수용액(22)에 포함된 수분이 증발됨에 따라 액체 성분이 제1 박막(14) 표면을 향하여 응축하여 나노 입자들(22A)도 제1 박막(12)의 표면을 중심으로 집합됨으로써, 제1 마스크 막(14)의 가장자리가 노출되게 하는 나노 입자 막 패턴(24)이 견고하게 형성되게 된다. 이는 제1 마스크 막(14) 사이의 제1 박막(12)의 노출 표면에 도포된 나노 입자 수용액(22)의 량(즉, 용적)이 제2 마스크 막(20)에 의하여 증가되는 것에 기인한다. 이러한 나노 입자 막 패턴(24)은 평판 표시 패널의 경우에 데이타 라인, 스캔 라인 및 공통 전극을 형성함은 물론 배선 및 패드 등을 형성할 수도 있다.

다른 방법으로, 도 2a 내지 도 2c에서의 제1 박막(12)은 제거될 수도 있다. 다시 말하여, 제1 마스크 막(14) 및 나노 입자 막 패턴(24)은 제1 박막(12) 대신에 기판(10) 상에 직접 형성될 수 있다. 이 경우, 나노 입자 막 패턴(24)은 나노 반도체 입자 또는 나노 절연물질 입자로 형성될 수 있다. 나노 반도체 입자로 된 나노 입자 막 패턴(24)은 트랜지스터의 확산영역을 형성을 형성하게 되고, 그리고 나노 절연물질 입자로 된 나노 입자 막 패턴(24)은 회로소자(예를 들면, 트랜지스터)를 구분하는 소자 구분용 절연막으로 사용된다.

또 다른 방법으로, 도 2a 내지 도 2c에서의 제1 및 제2 마스크(14,20)는 동 일한 물질로 한 번의 잉크-젯 방식의 인쇄 공정에 의하여 형성될 수도 있다. 나아가, 제1 박막(12)의 노출 표면과 인접한 제1 및 제2 마스크 막(14,20)의 가장자리는 경사지게 형성될 수도 있다.

이와 같이, 본 발명의 다른 실시 예에 따른 박막 패턴 제조 방법은 패턴의 형태를 결정하는 마스크 막 상부에 제2의 마스크 막(20)에 의하여 잉여의 공간을 생성하여 정해진 폭을 균일하게 유지하는 나노 입자의 박막 패턴이 제조되게 한다.

도 3a 내지 도 3d는 본 발명의 또 다른 실시 예에 따른 박막 패턴 제조 방법을 단계별로 설명하는 단면도들이다. 도 3a 내지 도 3d에 도시된 제조 방법은 도2a 내지 도 2c에 도시된 방법에 비하여 요홈부(12A)의 형성 공정을 더 포함한다. 따라서, 도 2a 내지 도 2c에 도시된 것과 동일한 구성, 역할 및 기능을 가지는 도 3a 내지 도 3d에서의 구성요소들은 동일한 번호로 인용될 것이다.

도 3a에는, 도 2a에서의 기판과 동일하게, 제1 박막(12), 제1 마스크 막(14) 및 제2 마스크 막(20)이 적층되게 표면에 형성된 기판(10)이 도시되어 있다. 제1 및 제2 마스크 막(14,20)은 식각 장벽 물질로도 사용된다. 제2 마스크 막(20)은 도 2a에서와 마찬가지로 제1 마스크 막(14)의 안쪽 가장자리를 대략 3~10㎛ (바람직하게는, 4~7㎛) 정도의 폭 만큼 노출시켜 제1 마스크 막(14)에 의하여 결정되는 패턴 형성 영역의 용적량을 1차적으로 확장시킨다. 다시 말하여, 제2 마스크 막(20)은 상기의 패턴 형성 영역의 상부에 제1 잉여의 공간을 추가로 마련한다.

제1 마스크 막(14)에 의하여 노출되는 제1 박막(12)의 표면층은, 도 3b에서와 같이, 일정한 두께만큼 식각되어 요홈부(12A)가 형성되게 한다. 이 요홈부 (12A)는, 제2 마스크 막(20)은 도 1b에서의 요홈부와 마찬가지로, 동일한 깊이를 가지게 형성되어 제1 마스크 막(14)에 의하여 노출되는 제1 박막(12) 상의 패턴 형성 영역의 용적량을 2차적으로 확장시킨다. 다시 말하여, 요홈부(12A)는 상기의 패턴 형성 영역의 하부에 자체에 의한 제2 잉여의 공간을 마련한다.

도 3c를 참조하면, 요홈부(12A)를 포함한 제1 마스크 막(14)의 가장자리 상에 나노 입자들을 포함하는 나노 입자 수용액(또는 반죽(Paste))(30)이 잉크-젯(Ink-jet) 방식으로 도포된다. 나노 입자 수용액(30)에 포함된 나노 입자들(30A)로는, 도 1c에서의 나노 입자 수용액(16)에 포함되는 것과 같은 동일한 나노 금속 입자들 중 어느 하나가 된다. 따라서, 나노 입자 수용액(22)에 포함된 나노 입자들(30A)은 건조 공정을 통하여 도전 패턴을 형성하게 된다.

또한, 나노 입자 수용액(30)은 제2 마스크 막(14)의 표면보다 높게 부풀어진 형상의 단면을 가진다. 이를 위하여, 제2 마스크 막(20)은 제1 마스크 막(14)과 마찬가지로 소수성의 표면 특성 및 식각 방지 기능을 가짐과 아울러 인쇄 방식으로 인쇄되기 적합한 자기-조립 단분자 막으로 형성되는 것이 바람직하다. 따라서, 제2 마스크 막(20)은 알칸산, 유기황 및 유기규소 중 어느 하나에 의하여 형성될 수 있다.

제2 마스크 막(20)에 의해 노출된 제1 마스크 막(14)의 가장자리 및 제1 박막(12)의 노출 표면상에 위치한 나노 입자 수용액(22)은 건조되어 도 3d에 도시된 바와 같은 나노 입자 막 패턴(32)이 형성되게 한다. 이를 상세히 하면, 제2 마스크 막(20) 사이의 나노 입자 수용액(30)에 포함된 수분이 증발됨에 따라 액체 성분 이 제1 박막(14) 표면을 향하여 응축하여 나노 입자들(30A)도 제1 박막(12)의 표면을 중심으로 집합됨으로써, 제1 마스크 막(14)의 가장자리가 노출되게 하는 나노 입자 막 패턴(32)이 견고하게 형성되게 된다. 이는 제1 마스크 막(14) 사이의 제1 박막(12)의 노출 표면에 도포된 나노 입자 수용액(16)의 량(즉, 용적)이 제2 마스크 막(20) 및 요홈부(12A)에 의하여 2중으로 확장되는 효과에 기인한다. 이러한 나노 입자 막 패턴(32)은 평판 표시 패널의 경우에 데이타 라인, 스캔 라인 및 공통 전극을 형성함은 물론 배선 및 패드 등을 형성할 수도 있다.

다른 방법으로, 도 3a 내지 도 3d에서의 제1 박막(12)은 제거될 수도 있다. 다시 말하여, 제1 마스크 막(14) 및 나노 입자 막 패턴(32)은 제1 박막(12) 대신에 기판(10) 상에 직접 형성될 수 있다. 이 경우, 나노 입자 막 패턴(32)은 나노 반도체 입자 또는 나노 절연물질 입자로 형성될 수 있다. 나노 반도체 입자로 된 나노 입자 막 패턴(32)은 트랜지스터의 확산영역을 형성을 형성하게 되고, 그리고 나노 절연물질 입자로 된 나노 입자 막 패턴(32)은 회로소자(예를 들면, 트랜지스터)를 구분하는 소자 구분용 절연막으로 사용된다.

또 다른 방법으로, 도 3a 내지 도 3d에서의 제1 및 제2 마스크 막(14,20)은 동일한 물질로 한 번의 잉크-젯 방식의 인쇄 공정에 의하여 형성될 수도 있다. 나아가, 제1 박막(12)의 노출 표면과 인접한 제1 및 제2 마스크 막(14,20)의 가장자리는 경사지게 형성될 수도 있다.

이와 같이, 본 발명의 또 다른 실시 예에 따른 박막 패턴 제조 방법은 패턴의 형태를 결정하는 마스크 막 상부에 제2의 마스크 막(20)에 의한 잉여의 공간과 상기의 패턴 형성 공간의 하부에 요홈부(12A)에 의한 잉여의 공간이 이중으로 생성되게 한다. 이에 따라, 정해진 폭을 균일하게 유지하는 나노 입자의 박막 패턴이 제조되게 된다.

상술한 바와 같이, 본 발명에 따른 박막 패턴 제조 방법은 정해진 박막 패턴의 형성 영역의 상부 또는 하부에 잉여의 공간을 마련하여 나노 입자 수용액의 수용 공간이 확장되게 한다. 이에 따라, 본 발명에 따른 박막 패턴 제조 방법은 정해진 폭을 균일하게 유지하는 박막 패턴이 형성되게 한다. 나아가, 본 발명에 따른 박막 패턴 제조 방법에서는, 정해진 박막 패턴의 형성 영역의 상부 및 하부 모두에 잉여의 공간들을 이중으로 마련하여 나노 입자 수용액의 수용 공간이 좀 더 확장되게 한다. 이에 따라, 본 발명에 따른 박막 패턴 제조 방법은 정해진 폭을 균일하게 유지할 뿐만 아니라 견고한 박막 패턴이 형성되게 한다.

이상과 같이, 본 발명이 도면에 도시된 실시 예들과 결부되어 설명되었으나, 이는 예시적인 것들에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지 및 범위를 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (27)

  1. 박막이 표면에 형성된 기판을 마련하는 단계;
    상기 박막 상에 패턴의 형태를 결정하는 마스크 막을 인쇄하는 단계;
    상기 마스크 막에 의하여 노출된 상기 박막의 표면층을 제거하는 단계;
    상기 마스크에 의하여 노출된 상기 박막의 표면에 나노 입자 수용액을 도포하는 단계; 및
    상기 나노 입자 수용액의 액체 성분을 제거하여 나노 입자 막 패턴이 형성되게 하는 단계를 포함하는 것을 특징으로 하는 박막 패턴 제조 방법.
  2. 제 1 항에 있어서, 상기 박막이 친수성을 가지고 물질로 그리고 상기 마스크 막이 소수성을 가지는 물질로 형성되는 것을 특징으로 하는 박막 패턴 제조 방법.
  3. 제 1 항에 있어서, 상기 박막이 절연막을 형성하고 그리고 상기 박막 패턴이 배선을 형성하는 것을 특징으로 하는 박막 패턴 제조 방법.
  4. 제 1 항에 있어서, 상기 박막의 표면층 제거 단계는 상기 박막의 표면층이 상기 박막의 두께의 1/4 내지 1/3 정도가 식각되게 하는 것을 특징으로 하는 박막 패턴 제조 방법.
  5. 제 4 항에 있어서, 상기 박막이 대략 2~3㎛ 의 두께로 형성되고 상기 박막의 표면층이 대략 0.4~0.7㎛ 만큼 제거되게 하는 것을 특징으로 하는 박막 패턴 제조 방법.
  6. 기판상에 패턴의 형태를 결정하는 마스크 막을 인쇄하는 단계;
    상기 마스크 막에 의하여 노출된 상기 기판의 표면층을 제거하는 단계;
    상기 마스크에 의하여 노출된 상기 기판의 표면에 나노 입자 수용액을 도포하는 단계; 및
    상기 나노 입자 수용액의 액체 성분을 제거하여 나노 입자 막 패턴이 형성되게 하는 단계를 포함하는 것을 특징으로 하는 박막 패턴 제조 방법.
  7. 제 6 항에 있어서, 상기 기판이 친수성을 가지고 물질로 그리고 상기 마스크 막이 소수성을 가지는 물질로 형성되는 것을 특징으로 하는 박막 패턴 제조 방법.
  8. 제 6 항에 있어서, 상기 박막 패턴이 트랜지스터의 확산 영역 및 소자들을 분리하는 분리막 중 어느 하나를 형성하는 것을 특징으로 하는 박막 패턴 제조 방법.
  9. 제 8 항에 있어서, 상기 기판의 표면층 제거 단계는 상기 박막의 표면층이 대략 0.4~0.7㎛ 만큼 제거되게 하는 것을 특징으로 하는 박막 패턴 제조 방법.
  10. 박막이 표면에 형성된 기판을 마련하는 단계;
    상기 박막 상에 패턴의 형태를 결정하는 제1 마스크 막을 인쇄하는 단계;
    상기 제1 마스크 상에 상기 패턴과 인접한 제2 마스크 막의 가장자리가 노출되게 제2 마스크 막을 인쇄하는 단계;
    상기 제1 마스크 막에 의하여 노출된 상기 박막의 표면층을 제거하는 단계;
    상기 제2 마스크 사이로 상기 박막의 표면 및 상기 제2 마스크 막의 가장자리에 나노 입자 수용액을 도포하는 단계; 및
    상기 나노 입자 수용액의 액체 성분을 제거하여 나노 입자 막 패턴이 형성되게 하는 단계를 포함하는 것을 특징으로 하는 박막 패턴 제조 방법.
  11. 제 10 항에 있어서, 상기 박막이 친수성을 가지고 물질로 그리고 상기 제1 및 제2 마스크 막이 소수성을 가지는 물질로 형성되는 것을 특징으로 하는 박막 패턴 제조 방법.
  12. 제 10 항에 있어서, 상기 박막이 절연막을 형성하고 그리고 상기 박막 패턴이 배선을 형성하는 것을 특징으로 하는 박막 패턴 제조 방법.
  13. 제 10 항에 있어서, 상기 박막의 표면층 제거 단계는 상기 박막의 표면층이 상기 박막의 두께의 1/4 내지 1/3 정도가 식각되게 하는 것을 특징으로 하는 박막 패턴 제조 방법.
  14. 제 13 항에 있어서, 상기 박막이 대략 2~3㎛ 의 두께로 형성되고 상기 박막의 표면층이 대략 0.4~0.7㎛ 만큼 제거되게 하는 것을 특징으로 하는 박막 패턴 제조 방법.
  15. 기판상에 패턴의 형태를 결정하는 제1 마스크 막을 인쇄하는 단계;
    상기 제1 마스크 막에 상기 패턴과 인접하는 상기 제1 마스크 막의 가장자리가 노출되게 제2 마스크 막을 형성하는 단계;
    상기 제1 마스크 막에 의하여 노출된 상기 기판의 표면층을 제거하는 단계;
    상기 제2 마스크 사이로 노출된 상기 기판의 표면 및 상기 제1 마스크 막의 가장자리에 나노 입자 수용액을 도포하는 단계; 및
    상기 나노 입자 수용액의 액체 성분을 제거하여 나노 입자 막 패턴이 형성되게 하는 단계를 포함하는 것을 특징으로 하는 박막 패턴 제조 방법.
  16. 제 15 항에 있어서, 상기 기판이 친수성을 가지고 물질로 그리고 상기 제1 및 제2 마스크 막이 소수성을 가지는 물질로 형성되는 것을 특징으로 하는 박막 패턴 제조 방법.
  17. 제 15 항에 있어서, 상기 박막 패턴이 트랜지스터의 확산 영역 및 소자들을 분리하는 분리막 중 어느 하나를 형성하는 것을 특징으로 하는 박막 패턴 제조 방법.
  18. 제 17 항에 있어서, 상기 기판의 표면층 제거 단계는 상기 박막의 표면층이 대략 0.4~0.7㎛ 만큼 제거되게 하는 것을 특징으로 하는 박막 패턴 제조 방법.
  19. 박막이 표면에 형성된 기판을 마련하는 단계;
    상기 박막 상에 패턴의 형태를 결정하는 제1 마스크 막을 인쇄하는 단계;
    상기 제1 마스크 상에 상기 패턴과 인접한 제2 마스크 막의 가장자리가 노출되게 제2 마스크 막을 인쇄하는 단계;
    상기 제2 마스크 사이로 상기 박막의 표면 및 상기 제2 마스크 막의 가장자리에 나노 입자 수용액을 도포하는 단계; 및
    상기 나노 입자 수용액의 액체 성분을 제거하여 나노 입자 막 패턴이 형성되게 하는 단계를 포함하는 것을 특징으로 하는 박막 패턴 제조 방법.
  20. 제 19 항에 있어서, 상기 박막이 친수성을 가지고 물질로 그리고 상기 제1 및 제2 마스크 막이 소수성을 가지는 물질로 형성되는 것을 특징으로 하는 박막 패턴 제조 방법.
  21. 제 19 항에 있어서, 상기 박막이 절연막을 형성하고 그리고 상기 박막 패턴이 배선을 형성하는 것을 특징으로 하는 박막 패턴 제조 방법.
  22. 제 19 항에 있어서, 상기 박막의 표면층 제거 단계는 상기 박막의 표면층이 상기 박막의 두께의 1/4 내지 1/3 정도가 식각되게 하는 것을 특징으로 하는 박막 패턴 제조 방법.
  23. 제 22 항에 있어서, 상기 박막이 대략 2~3㎛ 의 두께로 형성되고 상기 박막의 표면층이 대략 0.4~0.7㎛ 만큼 제거되게 하는 것을 특징으로 하는 박막 패턴 제조 방법.
  24. 기판상에 패턴의 형태를 결정하는 제1 마스크 막을 인쇄하는 단계;
    상기 제1 마스크 막에 상기 패턴과 인접하는 상기 제1 마스크 막의 가장자리가 노출되게 제2 마스크 막을 형성하는 단계;
    상기 제2 마스크 사이로 노출된 상기 기판의 표면 및 상기 제1 마스크 막의 가장자리에 나노 입자 수용액을 도포하는 단계; 및
    상기 나노 입자 수용액의 액체 성분을 제거하여 나노 입자 막 패턴이 형성되게 하는 단계를 포함하는 것을 특징으로 하는 박막 패턴 제조 방법.
  25. 제 24 항에 있어서, 상기 기판이 친수성을 가지고 물질로 그리고 상기 제1 및 제2 마스크 막이 소수성을 가지는 물질로 형성되는 것을 특징으로 하는 박막 패턴 제조 방법.
  26. 제 24 항에 있어서, 상기 박막 패턴이 트랜지스터의 확산 영역 및 소자들을 분리하는 분리막 중 어느 하나를 형성하는 것을 특징으로 하는 박막 패턴 제조 방법.
  27. 제 26 항에 있어서, 상기 기판의 표면층 제거 단계는 상기 박막의 표면층이 대략 0.4~0.7㎛ 만큼 제거되게 하는 것을 특징으로 하는 박막 패턴 제조 방법.
KR20050129319A 2005-12-26 2005-12-26 박막 패턴 제조 방법 KR101254825B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20050129319A KR101254825B1 (ko) 2005-12-26 2005-12-26 박막 패턴 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050129319A KR101254825B1 (ko) 2005-12-26 2005-12-26 박막 패턴 제조 방법

Publications (2)

Publication Number Publication Date
KR20070067875A true true KR20070067875A (ko) 2007-06-29
KR101254825B1 KR101254825B1 (ko) 2013-04-15

Family

ID=38366395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050129319A KR101254825B1 (ko) 2005-12-26 2005-12-26 박막 패턴 제조 방법

Country Status (1)

Country Link
KR (1) KR101254825B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157645A1 (ko) * 2008-06-27 2009-12-30 (주)월드비젼 윈도우 패널 일체형 정전용량방식 터치 센서 및 제조 방법
KR101069434B1 (ko) * 2009-03-10 2011-09-30 주식회사 하이닉스반도체 자기조립분자층을 이용한 포토마스크 제조방법
US9601648B2 (en) 2013-04-15 2017-03-21 Lg Chem, Ltd. Method of manufacturing pattern using trench structure and pattern manufactured thereby, and method of manufacturing solar battery using the manufacturing method and solar battery manufactured thereby

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4344270B2 (ja) 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
KR100583910B1 (ko) * 2003-07-02 2006-05-29 재단법인서울대학교산학협력재단 나노 입자의 정전 스프레이 방식을 이용한 나노 크기구조의 패터닝 방법
KR100588293B1 (ko) * 2004-06-11 2006-06-09 학교법인 성균관대학 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격구조물 형성방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157645A1 (ko) * 2008-06-27 2009-12-30 (주)월드비젼 윈도우 패널 일체형 정전용량방식 터치 센서 및 제조 방법
RU2463642C2 (ru) * 2008-06-27 2012-10-10 Уорлдвижин Ко., Лтд. Емкостной сенсорный датчик, интегрированный с панелью окна, и способ его изготовления
US9615462B2 (en) 2008-06-27 2017-04-04 Jae Bum Park Capacitive touch sensor integrated with window panel and fabrication method thereof
KR101069434B1 (ko) * 2009-03-10 2011-09-30 주식회사 하이닉스반도체 자기조립분자층을 이용한 포토마스크 제조방법
US8163446B2 (en) 2009-03-10 2012-04-24 Hynix Semiconductor Inc. Method for manufacturing photomask using self-assembled molecule layer
US9601648B2 (en) 2013-04-15 2017-03-21 Lg Chem, Ltd. Method of manufacturing pattern using trench structure and pattern manufactured thereby, and method of manufacturing solar battery using the manufacturing method and solar battery manufactured thereby
CN104247050B (zh) * 2013-04-15 2017-07-14 Lg化学株式会社 使用沟槽结构制备图案的方法及其制备的图案,以及使用该制备方法制备太阳能电池的方法及其制备的太阳能电池

Also Published As

Publication number Publication date Type
KR101254825B1 (ko) 2013-04-15 grant

Similar Documents

Publication Publication Date Title
Xia et al. Microcontact printing of alkanethiols on silver and its application in microfabrication
US6261941B1 (en) Method for manufacturing a multilayer wiring substrate
US7176053B1 (en) Laser ablation method for fabricating high performance organic devices
US20060019504A1 (en) Forming a plurality of thin-film devices
US20090038683A1 (en) Method and Apparatus for Patterning a Conductive Layer, and a Device Produced Thereby
US6705910B2 (en) Manufacturing method for an electron-emitting source of triode structure
US20040201345A1 (en) Cold cathode light emitting device, image display and method of manufacturing cold cathode light emitting device
JP2002217170A (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US20070004191A1 (en) Novel techniques for precision pattern transfer of carbon nanotubes from photo mask to wafers
US20050003590A1 (en) Method for defining a source and a drain and a gap inbetween
US20070158674A1 (en) Light emitting device and manufacturing method thereof
US20090130601A1 (en) Method for fabricating semiconductor device
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
US20080286449A1 (en) Template for Nano Imprint Lithography Process and Method of Manufacturing Semiconductor Device Using the Same
JP2005354051A (ja) 印刷トランジスタ製造方法
US20060175603A1 (en) Compound used to form a self-assembled monolayer, layer structure, semiconductor component having a layer structure, and method for producing a layer structure
US20030129543A1 (en) Method of forming opening in wafer layer
US20070295400A1 (en) Roll to roll manufacturing of organic solar modules
Benor et al. Microcontact printing and selective surface dewetting for large area electronic applications
US20100127271A1 (en) Electronic circuit structure and method for forming same
US20070287270A1 (en) Device fabrication by ink-jet printing materials into bank structures, and embossing tool
US20080311698A1 (en) Fabrication of self-aligned via holes in polymer thin films
US6271113B1 (en) Method for forming wiring in semiconductor device
Lehmann et al. Fabrication of sub-10-nm Au–Pd structures using 30 keV electron beam lithography and lift-off
US20080261395A1 (en) Semiconductor Device, Method for Manufacturing Semiconductor Devices and Mask Systems Used in the Manufacturing of Semiconductor Devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5