KR20070057507A - 액정표시패널 및 그 제조방법 - Google Patents

액정표시패널 및 그 제조방법 Download PDF

Info

Publication number
KR20070057507A
KR20070057507A KR1020050117039A KR20050117039A KR20070057507A KR 20070057507 A KR20070057507 A KR 20070057507A KR 1020050117039 A KR1020050117039 A KR 1020050117039A KR 20050117039 A KR20050117039 A KR 20050117039A KR 20070057507 A KR20070057507 A KR 20070057507A
Authority
KR
South Korea
Prior art keywords
thin film
array substrate
substrate
sealant
hole
Prior art date
Application number
KR1020050117039A
Other languages
English (en)
Inventor
이창희
조규철
김진욱
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050117039A priority Critical patent/KR20070057507A/ko
Publication of KR20070057507A publication Critical patent/KR20070057507A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 실런트와 유기막 간의 접촉불량을 방지하여 수율을 향상시킴과 아울러 제조공정을 단순화할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시패널은 제1 박막 패턴들이 형성된 상부 어레이 기판과; 제2 박막 패턴들이 형성되며 상기 상부 어레이 기판과 실런트를 통해 합착되는 하부 어레이 기판을 구비하고, 상기 실런트는 상기 상부 어레이 기판 및 하부 어레이 기판 중 적어도 어느 하나에 마련되는 적어도 하나의 관통홀 내에 삽입되어 무기물질과 접촉된다.

Description

액정표시패널 및 그 제조방법{Liquid Crystal Display Panel and Method of Fabricating the same}
도 1는 종래의 IPS 모드의 액정표시패널을 나타내는 단면도.
도 2는 본 발명의 제1 실시예에 따른 액정표시패널을 나타내는 단면도.
도 3a 내지 도 3d는 도 2에 도시된 액정표시패널의 상부 어레이 기판을 형성하는 방법을 나타내는 도면들.
도 4는 도 3b에서의 소프트 몰드의 제조방법을 단계적으로 나타내는 도면.
도 5는 도 3b에서의 소프트 몰드의 또 다른 제조방법을 단계적으로 나타내는 도면.
도 6은 본 발명의 제2 실시예에 따른 액정표시패널을 나타내는 단면도.
도 7a 내지 도 7e는 본 발명의 제2 실시예에 따른 액정표시패널의 하부 어레이 기판을 형성하는 방법을 나타내는 도면들.
도 8은 본 발명의 제3 실시예에 따른 액정표시패널을 나타내는 단면도.
도 9a 내지 도 9e는 본 발명의 제3 실시예에 따른 액정표시패널의 하부 어레이 기판을 형성하는 방법을 나타내는 도면들.
<도면의 주요 부분에 대한 부호의 설명>
2,102 : 상부기판 4,104 : 블랙 매트릭스
6,106 : 컬러필터 7,107 : 평탄화층
8,108 : 상부 배향막 38,138 : 하부 배향막
74,174 : 실런트 13,113 : 스페이서
16,116 : 화소전극 18,118 : 공통전극
109 : 제1 관통홀 111 : 제2 관통홀
50,150 : 보호막 152 : 유기 보호막
44,144 : 게이트 절연막 175 : 유기물 도포장치
134,234 : 소프트 몰드
본 발명은 액정표시패널에 관한 것으로, 특히, 실런트와 유기막 간의 접촉불량을 방지하여 수율을 향상시킴과 아울러 제조공정을 단순화할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 액티브 매트릭스(Active Matrix) 형태로 배열된 액정표시패 널과, 액정표시패널을 구동하기 위한 구동회로들을 포함하게 된다.
이러한 액정표시장치는 액정을 구동시키는 전계방향에 따라 수직방향 전계를 용하는 TN(Twisted Nematic)모드와 IPS(In plan Switch)모드로 대별된다.
TN모드는 상부기판에 대항하게 배치된 화소전극과 공통전극간의 수직전계에 의해 액정을 구동하는 모드로 개구율이 큰 장점을 가지는 반면에 시야각이 좁은 단점을 가진다. IPS모드는 하부기판상에 나란하게 배치된 화소전극,공통전극간의 수평전계에 의해 액정을 구동하는 모드로 시야각이 큰 장점이 있는 반면에 개구율이 작은 단점이 있다.
도 1은 종래 IPS모드의 액정표시패널을 나타내는 단면도이다.
도 1에 도시된 액정표시패널은 구동시 화상이 표시되는 표시영역(P1)과, 표시영역을 제외하는 비표시영역(P2)으로 구분된다.
액정표시패널의 표시영역(P1)에는 상부기판(2) 상에 순차적으로 형성된 블랙 매트릭스(4), 컬러필터(6), 평탄화층(7), 스페이서(13), 상부 배향막(8)으로 구성되는 상부 어레이 기판(또는 컬러필터 어레이 기판)(60)과, 하부기판(32)상에 형성된 박막 트랜지스터(이하"TFT" 라고 한다)(A), 공통전극(18), 화소전극(16) 및 하부 배향막(38)으로 구성되는 하부 어레이 기판(또는 박막 트랜지스터 어레이 기판)(70)과, 상부 어레이 기판(60) 및 하부 어레이 기판(70) 사이의 내부공간에 주입되는 액정(72)을 사이에 두고 비표시영역(P2)의 실런트(74)를 통해 합착된다.
상부 어레이 기판(60)에 있어서, 블랙 매트릭스(4)는 하부기판(2)의 TFT 영역과 도시하지 않은 게이트라인들 및 데이터라인들 영역과 중첩되게 형성되며 컬러 필터(6)가 형성될 셀영역을 구획한다. 블랙 매트릭스(4)는 빛샘을 방지함과 아울러 외부광을 흡수하여 콘트라스트를 높이는 역할을 한다. 컬러필터(6)는 상기 블랙 매트릭스(4)에 의해 분리된 셀영역에 형성된다. 이 컬러필터(6)는 R,G,B 별로 형성되어 R, G, B 색상을 구현한다. 평탄화층(7)은 컬러필터를 덮도록 형성되어 상부기판(2)을 평탄화한다. 스페이서(13)는 상부기판(2)과 하부기판(32) 사이에 셀 갭을 유지하는 역할을 한다.
하부 어레이 기판(70)에 있어서, TFT(A)는 게이트라인(도시하지 않음)과 함께 하부기판(32)위에 형성되는 게이트전극(21)과, 이 게이트전극(21)과 게이트 절연막(44)을 사이에 두고 중첩되는 반도체층(14,47)과, 반도체층(14,47)을 사이에 두고 데이터라인(도시하지 않음)과 함께 형성되는 소스/드레인전극(40,42)을 구비한다. 이러한 TFT(A)는 게이트라인으로부터의 스캔신호에 응답하여 데이터라인으로부터 화소신호를 화소전극(16)에 공급한다. 화소전극(16)은 광투과율이 높은 투명전도성 물질로 보호막(50)을 사이에 두고 TFT의 드레인 전극(42)과 접촉된다. 공통전극(18)은 화소전극(16)과 교번되도록 스트라입형태로 형성된다. 공통전극(18)은 액정구동시 기준이 되는 공통전압을 공급한다. 이 공통전압과 화소전극(16)에 공급되는 화소전압과의 수평전계에 의해 액정은 수평방향을 기준으로 회전하게 된다.
액정배향을 위한 상/하부 배향막(8,38)은 폴리이미드 등과 같은 배향물질을 도포한 후 러빙공정을 수행함으로써 형성된다.
액정표시패널의 비표시영역(P2)에서는 상부기판(2)의 표시영역(P1)에서 신장된 평탄화층(7)이 위치하고, 하부 기판(32)의 표시영역(P1)에서 신장된 게이트 절 연막(44)과 보호막(50)이 위치하며, 상부 어레이 기판(60)과 하부 어레이 기판(70)을 합착시키기 위한 실런트(74)가 위치한다.
즉, 액정표시패널은 비표시영역(P2)에서의 실런트(74)를 통해 상부 어레이 기판(60)과 하부 어레이 기판(70)이 합착됨으로써 액정표시패널의 내부는 진공상태를 유지됨과 동시에 외부환경으로부터 보호된다.
한편, 이러한 IPS 액정표시패널에서 실런트(74)와 직접 접촉되는 보호막(50)은 무기물로 이루어짐에 반해, 평탄화층(7)은 유기물로 형성된다. 여기서, 실런트(74)는 무기물인 보호막(50)과는 점착성은 양호하지만 유기물인 평탄화층(7)과의 점착성은 좋지 않은 단점을 가진다. 이에 따라, 실런트(74)를 인쇄하는 경우 실런트(74)가 평탄화층(7) 상에서 균일하게 퍼지지 않게 되어 합착 불량 문제가 발생된다. 또한, 합착공정이 실시된 후에라도 외부에서 물리적인 충격 등이 가해지는 경우 실런트(74)가 평탄화층(7)에서 분리되는 문제가 발생 된다.
따라서, 본 발명의 목적은 실런트와 유기막 간의 접촉불량을 방지하여 수율을 향상시킴과 아울러 제조공정을 단순화할 수 있는 액정표시패널 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시패널은 제1 박막 패턴들이 형성된 상부 어레이 기판과; 제2 박막 패턴들이 형성되며 상기 상부 어레이 기판과 실런트를 통해 합착되는 하부 어레이 기판을 구비하고, 상기 실런트는 상기 상부 어레이 기판 및 하부 어레이 기판 중 적어도 어느 하나에 마련되는 적어도 하나의 관통홀 내에 삽입되어 무기물질과 접촉된다.
상기 상부 어레이 기판에 형성된 제1 박막 패턴들은 상부기판 상에 형성되며 셀영역을 구획하는 블랙 매트릭스와; 상기 블랙 매트릭스에 의해 구획되는 셀영역에 형성되는 컬러필터와; 상기 컬러필터 상에 형성된 평탄화층과; 상기 평탄화층 상에 형성되는 스페이서를 포함하고, 상기 실런트의 일부는 상기 평탄화층을 관통하여 상기 상부기판을 노출시키는 제1 관통홀을 통해 상기 상부기판과 접촉된다.
상기 하부 어레이 기판에 형성된 제2 박막 패턴들은 하부기판 상에 게이트 절연막을 사이에 두고 서로 교차되게 위치하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 박막 트랜지스터와; 상기 박막 트랜지스터와 접촉된 화소전극과; 상기 화소전극과 수평전계를 이루는 공통전극을 포함한다.
상기 제2 박막 패턴들을 보호하며 상기 박막 트랜지스터를 부분적으로 노출시켜 상기 화소전극과 박막 트랜지스터의 접촉영역을 제공하는 홀을 가지는 무기 보호막을 구비하고, 상기 실런트는 상기 무기 보호막과 접촉된다.
상기 제2 박막 패턴들을 보호하며 상기 박막 트랜지스터를 부분적으로 노출시켜 상기 화소전극과 박막 트랜지스터의 접촉영역을 제공하는 홀을 가지는 유기 보호막을 구비하고, 상기 실런트는 상기 유기 보호막을 관통하는 제2 관통홀을 통 해 상기 게이트 절연막과 접촉된다.
상기 상부 어레이 기판에 형성된 제1 박막 패턴들은 상부기판 상에 형성되며 셀영역을 구획하는 블랙 매트릭스와; 상기 블랙 매트릭스에 의해 구획되는 셀영역에 형성되는 컬러필터와; 상기 컬러필터 상에 형성된 공통전극과; 상기 공통전극 상에 형성되는 스페이서를 포함하고, 상기 실런트는 공통전극과 접촉된다.
상기 하부 어레이 기판에 형성된 제2 박막 패턴들은 하부기판 상에 게이트 절연막을 사이에 두고 서로 교차되게 위치하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인 전극을 노출시키는 제1 홀 및 상기 게이트 절연막을 노출시키는 제2 관통홀을 가지는 유기 보호막과; 상기 제1 홀을 통해 상기 드레인 전극과 접촉되며 상기 공통전극과 수직전계를 이루는 화소전극을 구비하고, 상기 실런트는 상기 제2 관통홀을 통해 상기 게이트 절연막과 접촉된다.
본 발명의 실시예에 따른 액정표시패널의 제조방법은 1 박막 패턴들이 구비되는 상부 어레이 기판을 형성하는 단계와; 제2 박막 패턴들이 구비되는 하부 어레이 기판을 형성하는 단계와; 실런트를 통해 상기 상부 어레이 기판과 하부 어레이 기판을 합착시키는 단계를 포함하고, 상기 상부 어레이 기판 및 하부 어레이 기판 중 적어도 어느 하나를 형성하는 단계는 상기 상부 어레이 기판 및 하부 어레이 기판 중 적어도 어느 하나에 관통홀을 형성하는 단계를 포함하며, 상기 실런트의 일부는 상기 관통홀 내에 삽입되어 무기물층과 접촉된다.
상기 상부 어레이 기판의 제1 박막 패턴들은 상부기판 상에 형성되며 셀영역 을 구획하는 블랙 매트릭스, 상기 블랙 매트릭스에 의해 구획되는 셀영역에 형성되는 컬러필터, 상기 컬러필터 상에 형성된 평탄화층, 상기 평탄화층 상에 형성되는 스페이서를 포함하고, 상기 상부 어레이 기판에 관통홀을 형성하는 단계는 컬러필터가 형성된 상부기판 상에 유기물을 도포하는 단계와; 기준면을 기준으로 함입된 홈, 기준면을 기준으로 돌출된 돌출부를 구비하는 소프트 몰드를 이용하여 상기 유기물을 가압 성형하는 단계와; 상기 소프트 몰드를 상기 유기물에서 분리하여 상기 홈에 반전 전사된 형태의 상기 스페이서, 상기 기준면에 대응되는 평탄화층, 상기 평탄화층을 관통하여 상부기판을 일부 노출시키는 제1 관통홀을 형성하는 단계를 포함한다.
상기 소프트 몰드를 이용하여 상기 유기물을 가압 성형하는 단계는 상기 소프트 몰드의 돌출부가 상기 상기 상부기판과 접촉되도록 상기 소프트 몰드를 가압하는 단계를 포함한다.
상기 소프트 몰드를 이용하여 상기 유기물을 가압 성형하는 단계는 상기 유기물을 베이킹하여 열경화하는 단계를 포함하는 더 포함한다.
상기 소프트 몰드를 이용하여 상기 유기물을 가압 성형하는 단계는 상기 유기물에 광개시제가 포함되고 상기 유기물을 자외선(UV)에 의해 광경화시키는 단계를 포함한다.
상기 실런트의 일측은 상기 상부기판을 노출시키는 제1 관통홀 내에 삽입되어 상기 상부기판과 접촉된다.
상기 하부 어레이 기판의 제2 박막 패턴은 하부기판 상에 게이트 절연막을 사이에 두고 서로 교차되게 위치하는 게이트 라인 및 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 접촉된 화소전극, 상기 화소전극과 수평전계를 이루는 공통전극과, 상기 박막 트랜지스터를 보호하는 무기 보호막을 구비하고, 상기 실런트는 상기 무기 보호막과 접촉된다.
상기 하부 어레이 기판의 제2 박막 패턴은 하부기판 상에 게이트 절연막을 사이에 두고 서로 교차되게 위치하는 게이트 라인 및 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 접촉된 화소전극, 상기 화소전극과 수평전계를 이루는 공통전극과, 상기 박막 트랜지스터를 보호하는 유기 보호막을 구비하고, 상기 하부 어레이 기판에 관통홀을 형성하는 단계는 박막 트랜지스터가 형성된 하부기판 상에 유기물을 도포하는 단계와; 기준면을 기준으로 돌출된 제1 및 제2 돌출부를 가지는 소프트 몰드를 이용하여 상기 유기물을 가압 성형하는 단계와; 상기 소프트 몰드를 상기 유기물에서 분리하여 상기 제1 돌출부와 대응되며 유기 보호막을 관통하여 상기 박막 트랜지스터를 일부 노출시키는 제1 접촉홀을 형성함과 아울러 상기 유기 보호막을 관통하여 상기 게이트 절연막을 노출시키는 제2 관통홀을 가지는 유기 보호막을 형성하는 단계를 포함된다.
상기 실런트의 일측은 상기 유기 보호막을 관통하는 제2 관통홀을 통해 상기 게이트 절연막과 접촉된다.
상기 상부 어레이 기판의 제1 박막 패턴들은 상부기판 상에 형성되며 셀영역 을 구획하는 블랙 매트릭스, 상기 블랙 매트릭스에 의해 구획되는 셀영역에 형성되는 컬러필터, 상기 컬러필터 상에 형성된 공통전극, 상기 공통전극 상에 형성되는 스페이서를 포함하고, 상기 실런트는 공통전극과 접촉된다.
상기 하부 어레이 기판의 제2 박막 패턴은 하부기판 상에 게이트 절연막을 사이에 두고 서로 교차되게 위치하는 게이트 라인 및 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 접촉되며 상기 공통전극과 수직전계를 이루는 화소전극, 상기 박막 트랜지스터를 보호하는 유기 보호막을 구비하고, 상기 하부 어레이 기판에 관통홀을 형성하는 단계는 박막 트랜지스터가 형성된 하부기판 상에 유기물을 도포하는 단계와; 기준면을 기준으로 돌출된 제1 및 제2 돌출부를 가지는 소프트 몰드를 이용하여 상기 유기물을 가압 성형하는 단계와; 상기 소프트 몰드를 상기 유기물에서 분리하여 상기 제1 돌출부와 대응되며 유기 보호막을 관통하여 상기 박막 트랜지스터를 일부 노출시키는 제1 접촉홀을 형성함과 아울러 상기 유기보호막을 관통하여 상기 게이트 절연막을 노출시키는 제2 관통홀을 가지는 유기 보호막을 형성하는 단계를 포함된다.
상기 실런트의 일측은 상기 유기 보호막을 관통하는 제2 관통홀을 통해 상기 게이트 절연막과 접촉된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 2 내지 도 9e를 참조하여 본 발명의 바람직한 실시 예들에 대하여 설명하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 IPS모드 액정표시패널을 나타내는 단면도이다.
도 2에 도시된 액정표시패널은 구동시 화상이 표시되는 표시영역(P1)과, 표시영역(P1)을 제외하는 비표시영역(P2)으로 구분된다.
액정표시패널의 표시영역(P1)에는 상부기판(102) 상에 순차적으로 형성된 블랙 매트릭스(104), 컬러필터(106), 평탄화층(107), 스페이서(113), 상부 배향막(108)으로 구성되는 상부 어레이 기판(또는 컬러필터 어레이 기판)(160)과, 하부기판(132)상에 형성된 박막 트랜지스터(이하"TFT" 라고 한다)(A), 공통전극(118), 화소전극(116) 및 하부 배향막(138)으로 구성되는 하부 어레이 기판(또는 박막 트랜지스터 어레이 기판)(170)과, 상부 어레이 기판(160) 및 하부 어레이 기판(170) 사이의 내부공간에 주입되는 액정(172)을 사이에 두고 비표시영역(P2)의 실런트(174)를 통해 합착된다.
상부 어레이 기판(160)에 있어서, 블랙 매트릭스(104)는 하부기판(102)의 TFT(A) 영역과 도시하지 않은 게이트라인들 및 데이터라인들 영역과 중첩되게 형성되며 컬러필터(106)가 형성될 셀영역을 구획한다. 블랙 매트릭스(104)는 빛샘을 방지함과 아울러 외부광을 흡수하여 콘트라스트를 높이는 역할을 한다. 컬러필터(106)는 상기 블랙 매트릭스(104)에 의해 분리된 셀영역에 형성된다. 이 컬러필터(106)는 R,G,B 별로 형성되어 R, G, B 색상을 구현한다. 평탄화층(107)은 컬러필터(106)를 덮도록 형성되어 상부기판(102)을 평탄화한다. 스페이서(113)는 상부기판 (102)과 하부기판(132) 사이에 셀 갭을 유지하는 역할을 한다.
하부 어레이 기판(170)에 있어서, TFT(A)는 게이트라인(도시하지 않음)과 함께 하부기판(132)위에 형성되는 게이트전극(121)과, 이 게이트전극(121)과 게이트 절연막(144)을 사이에 두고 중첩되는 반도체층(114,147)과, 반도체층(114,147)을 사이에 두고 데이터라인(도시하지 않음)과 함께 형성되는 소스/드레인전극(140,142)을 구비한다. 이러한 TFT(A)는 게이트라인으로부터의 스캔신호에 응답하여 데이터라인으로부터 화소신호를 화소전극(116)에 공급한다. 화소전극(116)은 광투과율이 높은 투명전도성 물질로 보호막(150)을 사이에 두고 TFT의 드레인 전극(142)과 접촉된다. 공통전극(118)은 화소전극(116)과 교번되도록 스트라입형태로 형성된다. 공통전극(118)은 액정구동시 기준이 되는 공통전압을 공급한다. 이 공통전압과 화소전극(116)에 공급되는 화소전압과의 수평전계에 의해 액정은 수평방향을 기준으로 회전하게 된다.
액정배향을 위한 상/하부 배향막(108,138)은 폴리이미드 등과 같은 배향물질을 도포한 후 러빙공정을 수행함으로써 형성된다.
액정표시패널의 비표시영역(P2)에서는 상부 기판(102)의 표시영역(P1)에서 신장된 평탄화층(107)이 위치하고, 하부 기판(132)의 표시영역(P1)에서 신장된 게이트 절연막(144)과 보호막(150)이 위치한다.
비표시영역(P2)에서 상부 어레이 기판(160)과 하부 어레이 기판(170)을 합착시키기 위한 실런트(174)는 평탄화층(107)을 관통하여 상부 기판(102)과 직접 접촉하게 된다. 이에 따라, 본 발명에서의 실런트(174)는 종래와 달리 하부 어레이 기 판(170) 뿐만 아니라 상부 어레이 기판(160)의 무기물과 접촉될 수 있게 된다. 그 결과, 실런트(174)가 상부 어레이 기판(160)과 하부 어레이 기판(170)에서 분리되거나 들뜨는 등의 불량 문제가 일어나지 않게 된다.
이를 좀더 구체적으로 설명하면 다음과 같다.
종래에는 실런트(174)와 상부 어레이 기판(160)이 접촉하는 영역에는 유기물인 평탄화층(107)이 위치하였다. 이때, 실런트(174)와 평탄화층(107) 간의 점착성의 저하로 인하여 실런트(174)와 상부 어레이 기판(160)이 서로 분리되는 문제가 발생되었다. 이러한 종래 문제를 해결하기 위하여 본원발명에서는 실런트(174)가 평탄화층(107)을 관통하여 상부기판(102)을 노출시키는 제1 관통홀(109) 내에 삽입하게 된다. 그 결과, 실런트(174)가 상부 어레이 기판(160)에서 유기물인 평탄화층(107)이 아닌 무기물인 상부기판(102)과 접촉될 있게 된다. 이에 따라, 실런트(174)는 자신과의 점착능력이 양호한 무기물과 접촉될 수 있게 됨으로써 실런트(174)와 상부 어레이 기판(160) 간의 분리 현상을 방지할 수 있게 된다.
도 3a 내지 도 3d는 본 발명의 제1 실시예에 따른 액정표시패널의 제조방법을 단계적으로 설명하기 위한 도면들이다.
먼저, 셀영역을 구획하는 블랙 매트릭스(104) 및 블랙 매트릭스(104)에 의해 구획된 셀영역에 컬러필터(106)가 형성된 상부기판(102) 상에 도 3a에 도시된 바와 같이 유기물 도포장치(175)를 이용한 스핀 코팅 등의 방식에 의해 유기물(107a)이 도포된다.
유기물(107a)이 도포된 도 3b에 도시된 바와 같이 기준면(134b)을 중심으로 함입된 홈(134a), 기준면(134b)을 중심으로 돌출된 돌출부(134c)를 가지는 소프트 몰드(134)가 정렬된다. 소프트 몰드(134)의 홈(134a)은 표시영역(P1)에서 스페이서(113)가 형성될 영역과 대응되고, 기준면(134b)은 표시영역(P1)에서 평탄화층(107)이 형성될 영역과 대응되며, 돌출부(134c)는 비표시영역(P2)에서 평탄화층(107)을 관통하여 상부기판(102)을 노출시킬 제1 관통홀(109)과 대응된다. 한편, 도 3b에 도시된 소프트 몰드(134)의 제조방법에 대하여는 후술한다.
이 소프트 몰드(134)는 자신의 자중 정도의 무게로 소프트 몰드(134)의 돌출부(134c) 표면이 비표시영역(P2)의 상부기판(102)에 접촉되도록 유기물(107a)에 소정 시간 동안 가압 된다. 그러면, 소프트 몰드(134)와 기판(102) 사이의 압력 및 표면 장력으로 발생하는 모세관 힘(Capillary force)과 소프트 몰드(134)와 유기물(107a) 사이의 반발력에 의해 도 3c에 도시된 바와 같이 유기물(107a)의 일부가 소프트 몰드(134)의 홈(134a) 내로 이동한다. 이후, 소프트 몰드(134)를 유기물(107a)에서 분리함으로써 도 3d에 도시된 바와 같이 평탄화층(107)과 소프트 몰드(134)의 홈(134a)과 반전 전사된 패턴 형태의 스페이서(113)가 동시에 형성된다. 이와 동시에, 비표시영역(P2)의 평탄화층(107)을 관통하여 상부기판(102)을 노출시키는 제1 관통홀(109)이 형성된다.
이와 같은 도 3a 내지 도 3d의 과정을 통해 평탄화층(107)을 관통하는 제1 관통홀(109)을 가지는 상부 어레이 기판(160)이 형성될 수 있게 된다.
이와는 별도의 공정에 의해 하부 기판(132) 상에 게이트 라인 및 데이터 라인, 게이트 라인 및 데이터 라인의 교차영역에 위치하는 TFT(A), TFT(A)에 접속된 화소전극(116), 화소전극(116)과 수평전계를 이루는 공통전극(118) 등의 다수의 박막 패턴이 형성되는 하부 어레이 기판(170)이 형성된다.
이후, 상부 어레이 기판(160) 및 하부 어레이 기판(170)의 표시영역(P1)에 각각 상부 배향막(108) 및 하부배향막(138)을 형성한 후 실런트(174)를 이용하여 상부 어레이 기판(160) 및 하부 어레이 기판(170)의 합착 공정이 실시된다. 이에 따라, 도 2에 도시된 바와 같이 액정표시패널이 형성된다.
여기서, 실런트(174)는 하부 어레이 기판(170)의 비표시영역(P2)에 인쇄한 후 상부 어레이 기판(160)과 합착시킬 수 도 있고, 상부 어레이 기판(160)의 제1 관통홀(109) 내에 인쇄한 후 하부 어레이 기판(170)과 합착시킬 수 도 있다. 어떤 순서에 의하든 실런트(174)의 일측은 상부 어레이 기판(160)의 비표시영역(P2)에서의 상부기판(102)을 노출시키는 제1 관통홀(109) 내에 삽입됨과 동시에 무기물인 상부기판(102)과 접촉될 수 있게 된다.
이하, 도 4는 도 3b에 도시된 소프트 몰드(134)의 제조방법을 설명하기 위한 도면이다.
먼저, 기판(280) 상에 마스크를 이용한 포토리쏘그패피 공정이 실시됨으로써 도 4(A)와 같이 기판(280)을 부분적으로 노출시키는 제1 홀(282)을 가지는 제1 포토레지스트 패턴(1PR)이 형성된다.
제1 포토레지스트 패턴(1PR)을 관통하는 제1 홀(282)을 통해 노출된 기판(280)을 식각 공정에 의해 소정 깊이 만큼 제거함으로써 도 4(B)와 같이 제1 홀(282)과 중첩되며 기판(280) 내부로 함입된 구조의 제1 홈(284)이 형성된다.
제1 홈(284)이 형성된 후 스트립 공정이 실시됨으로서 도 4(C)와 같이 제1 포토레지스트 패턴(1PR)이 제거된다.
제1 포토레지스트 패턴(1PR)이 제거된 후 마스크를 이용한 포토리쏘그래피 공정이 실시됨으로써 도 4(D)와 같이 제2 포토레지스트 패턴(2PR)이 형성된다.
제2 포토레지스트 패턴(2PR)이 형성된 기판(280) 상에 도 4(E)와 같이 폴리디메틸실록세인(Polydimethylsiloxane : PDMS) 등의 소프트 몰드 형성을 위한 성형물질(135)이 도포된 후 경화된다.
이후, 기판(280) 및 제2 포토레지스트 패턴(2PR)에서 소프트 몰드물질(135)을 분리함으로써 도 4(F)와 같이 2중 단차를 가지는 소프트 몰드(134)가 형성된다.
도 5는 도 3b에 도시된 소프트 몰드(134)의 또 다른 제조방법을 설명하기 위한 도면이다.
먼저, 기판(280) 상에 마스크를 이용한 포토리쏘그패피 공정이 실시됨으로써 도 5(A)와 같이 기판(280)을 부분적으로 노출시키는 제1 홀(282)을 가지는 제1 포토레지스트 패턴(1PR)이 형성된다.
제1 포토레지스트 패턴(1PR)이 형성된 기판(280) 상에 마스크를 이용한 포토리쏘그래피 공정이 실시됨으로써 도 5(B)와 같이 제1 포토레지스트 패턴(1PR) 상에 제1 포토레지스트 패턴(1PR) 보다 좁은 선폭 및 면적을 가지는 제2 포토레지스트 패턴(2PR)이 형성된다.
제1 및 제2 포토레지스트 패턴(1PR,2PR)이 형성된 기판(280) 상에 도 5(C)와 같이 폴리디메틸실록세인(Polydimethylsiloxane : PDMS) 등의 소프트 몰드 형성을 위한 물질(135)이 도포된 후 경화된다.
이후, 기판(280), 제1 및 제2 포토레지스트 패턴(1PR,2PR)이 형성된 기판(280)에서 성형물질(135)을 분리함으로써 도 5(D)와 같이 2중 단차를 가지는 소프트 몰드(134)가 형성된다.
도 6은 본 발명의 제2 실시예에 따른 IPS모드의 액정표시패널을 나타내는 단면도이다.
도 6에 도시된 액정표시패널은 도 2에 도시된 액정표시패널과 대비하여 하부 어레이 기판(170)의 보호막이 무기물질이 아닌 유기 물질로 형성되는 것을 제외하고는 동일한 구성요소들을 가지게 되므로 도 2와 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은 생략하기로 한다.
유기 보호막(152)은 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연물질로 형성되어 보호막(152)이 형성된 하부기판(132)이 평탄화된다. 또한, 유기 보호막(152)은 다른 박막 패턴들 간의 단차를 제거함으로써 액정의 배향을 균일하게하여 빛샘 현상을 방지할 수 있다. 또한, 유전상수가 작고 두께가 두꺼운 유기절연 물질인 유기 보호막(152)은 데이터 라인과 공통전극(118) 사이에 발생하는 기생 캐패시터의 크기를 감소시켜 커플링현상을 방지할 수 있게 된다.
이러한, 장점을 가지는 유기 보호막(152)을 하부 어레이 기판(170)에 형성하는 경우 실런트(174)는 유기 보호막(152)에 접촉될 수 밖에 없게 된다. 이때, 실런트(174)는 역시 유기물질로 형성된 보호막(152)과의 점착 특성이 좋지 않게 된다. 이러한, 문제를 방지하기 위해서 본 발명의 제2 실시예에서는 비표시영역(P2)의 유기 보호막(152)을 관통하여 무기물인 게이트 절연막(144)을 노출시키는 제2 관통홀(111)을 형성한다. 이에 따라, 실런트(174)가 유기 보호막(152)을 관통하는 제2 관통홀(111) 내에 삽입되어 게이트 절연막(144)과 접촉될 수 있게 된다.
이와 같이, 본 발명의 제2 실시예에 따른 IPS 모드 액정표시패널에서는 유기 보호막(152)을 구비하더라도 유기 보호막(152)을 관통하는 제2 관통홀(111)을 형성함으로써 상부 어레이 기판(160)과 하부 어레이 기판(170) 간의 실런트(174)를 통한 합착이 정상적으로 이루어질 수 있게 된다.
도 7a 내지 도 7d를 참조하여 본 발명의 제2 실시예에 따른 액정표시패널의 제조방법을 설명하기 위한 도면들이다.
먼저, 하부기판(132) 상에 게이트 라인 및 데이터 라인, 게이트 라인 및 데이터 라인의 교차영역에 위치하는 TFT(A) 및 공통전극(118) 등이 형성된다.
이후, 도 7a에 도시된 바와 같이 유기물 도포장치(175)를 이용한 스핀 코팅 등의 방식에 의해 유기물(152a)이 도포된다.
유기물(152a)이 도포된 도 7b에 도시된 바와 같이 기준면(234a)을 중심으로 돌출된 제1 및 제2 돌출부(234b,234c)를 구비하는 소프트 몰드(134)가 정렬된다. 여기서, 제1 돌출부(234b)는 표시영역(P1)에서 TFT의 드레인 전극(142)을 노출시키는 제1 접촉홀(117)이 형성될 영역과 대응되고, 제2 돌출부(234c)는 비표시영역(P2)에서 유기 보호막(152)을 관통하여 하부기판(132)을 노출시킬 제2 관통홀(111)과 대응된다.
이 소프트 몰드(134)는 도 7c에 도시된 바와 같이 자신의 자중 정도의 무게로 소프트 몰드(234)의 제2 돌출부(234c) 표면이 비표시영역(P2)의 게이트 절연막(144)에 접촉되도록 유기물(152a)에 소정 시간 동안 가압 된다.
이후, 유기물(152a)은 고온에서 베이하여 열경화시킨 후 소프트 몰드(234)를 유기물(152a)에서 분리함으로써 도 7d에 도시된 바와 같이 표시영역(P1)에서 TFT(A)의 드레인 전극(142)을 노출시키는 제1 접촉홀(117)과 비표시영역(P2)에서 게이트 절연막(144)을 노출시키는 제2 관통홀(111)을 가지는 유기 보호막(152)이 형성된다. 한편, 유기물(152a)을 고온에서 베이킹하여 열경화시키 방법 뿐만 아니라, 유기물(152a)에 소정의 광개시제(Photo Initiator)를 첨가하여 자외선(UV)에 의해 광경화시킬 수 도 있다.
이후, 유기 보호막(152)이 형성된 하부 기판(132) 투명전극물질이 증착된 후 포토리쏘그래피 공정 및 식각 공정에 의해 투명전극물질이 패터닝된다. 이에 따라, 도 7e에 도시된 바와 같이 제1 접촉홀(117)을 통해 TFT(A)의 드레인 전극(142)과 접촉됨과 아울러 공통전극(118)과 수평전계를 이루는 화소전극(116)이 형성된다. 이에 따라, 하부 어레이 기판(170)이 형성된다.
이후, 본 발명의 제1 실시예에서의 도 3a 내지 도 3d에 도시된 제조방법과 동일한 방식에 의해 상부 어레이 기판(160)이 형성된다.
이후, 상부 어레이 기판(160) 및 하부 어레이 기판(170)의 표시영역(P1)에 각각 상부 배향막(108) 및 하부 배향막(138)을 형성한 후 실런트(174)를 이용하여 상부 어레이 기판(160) 및 하부 어레이 기판(170)의 합착 공정이 실시된다. 이에 따라, 도 6에 도시된 바와 같이 액정표시패널이 형성된다.
여기서, 실런트(174)는 하부 어레이 기판(170)의 비표시영역(P2)에 인쇄한 후 상부 어레이 기판(160)과 합착시킬 수 도 있고, 상부 어레이 기판(160)의 제1 관통홀(109) 내에 인쇄한 후 하부 어레이 기판(170)과 합착시킬 수 도 있다. 어떤 순서에 의하든 실런트(174)의 일측은 상부 어레이 기판(160)의 비표시영역(P2)에서의 상부기판(102)을 노출시키는 제1 관통홀(109) 내에 삽입됨과 동시에 다른 일측은 하부 어레이 기판(170)의 유기 보호막(152)을 관통하여 게이트 절연막(144)을 노출시키는 제2 관통홀(111)을 통해 무기물인 게이트 절연막(144)과 접촉된다.
도 8은 본 발명의 제3 실시예에 따른 TN 모드의 액정표시패널을 나타내는 단면도이다.
도 8에 도시된 TN 모드의 액정표시패널은 도 2 및 6에 도시된 IPS 액정표시패널과 대비하여 공통전극(118)이 하부 어레이 기판(170)이 아닌 상부 어레이 기판(160)에 형성됨과 아울러 상부 어레이 기판(160)의 별도의 평탄화층(107)이 구비하지 않는 것을 제외하고는 동일한 구성요소들을 가지게 되므로 도 2 및 6과 동일한 구성요소들에 대해서는 동일번호를 부여하고 상세한 설명은 생략하기로 한다.
본 발명의 제3 실시예에 른 따른 TN 모드의 액정표시패널은 컬러필터(106) 상에 전면 형성된 공통전극(118)과, 하부 어레이 기판(170)의 화소영역에 형성된 화소전극(116) 간의 수직 전계에 의해 액정을 구동시키게 된다.
공통전극(118)은 표시영역(P1) 뿐만 아니라 비표시영역(P2)까지 신장되게 형성되어 실런트(174)는 상부 어레이 기판(160)의 공통전극(118)과 접촉된다. 여기 서, 공통전극(118)은 무기물 즉 금속물질이므로 실런트(174)와의 접착 특성이 양호한다.
또한, 도 8에서는 TN 모드의 액정표시패널에서 유기 보호막(152)을 채용하고 있다. 이에 따라, 본 발명의 제2 실시예에서 설명한 바와 같은 유기 보호막(152) 상에서 실런트(174)가 분리되는 문제가 야기된다. 이러한 문제를 해결하기 위하여 본 발명의 제2 실시예와 동일한 방식에 의해 유기 보호막(152)을 관통하는 제2 관통홀(111)을 형성하여 실런트(174)를 게이트 절연막(144)과 접촉시킨다. 이에 따라 IPS 액정표시패널 뿐만 아니라 TN 모드의 액정표시패널에서도 실런트(174)와 유기물 간의 직접적인 접촉을 방지시킬 수 있게 된다.
본 발명의 제3 실시예에 따른 액정표시패널의 제조방법은 상부 어레이 기판(160) 상에 평탄화층(107)이 형성되지 않는 구조이므로 제1 관통홀(111) 등이 필요하지 않게 된다. 이에 따라, 제1 관통홀(111) 형성을 위한 도 4 및 도 5에서의 소프트 몰드(134)는 필요하지 않게 된다.
본 발명에서의 하부 어레이 기판(170)은 공통전극(118)이 상부기판(102) 상에 형성됨으로서 게이트 전극(109), 게이트 라인 등의 포함하는 게이트 패턴을 형성하는 경우 별도의 공통전극을 형성할 필요가 없게 된다.
따라서, 도 9a에 도시된 바와 같이 도 7a에서 공통전극(118)이 제외되고 TFT(A) 등이 형성된 하부기판(132) 상에 유기물 도포장치(175)를 이용한 스핀 코팅 등의 방식에 의해 유기물(152a)이 도포된다.
이후, 도 9b에 도시된 바와 같이 기준면(234a)을 중심으로 돌출된 제1 및 제 2 돌출부(234b,234c)를 구비하는 소프트 몰드(134)가 정렬된다. 여기서, 제1 돌출부(234b)는 표시영역(P1)에서 TFT(A)의 드레인 전극(142)을 노출시키는 제1 접촉홀(117)이 형성될 영역과 대응되고, 제2 돌출부(234c)는 비표시영역(P2)에서 유기 보호막(152)을 관통하여 하부기판(132)을 노출시킬 제2 관통홀(111)과 대응된다.
이 소프트 몰드(134)는 도 9c에 도시된 바와 같이 자신의 자중 정도의 무게로 소프트 몰드(234)의 제2 돌출부(234c) 표면이 비표시영역(P2)의 게이트 절연막(144)에 접촉되도록 유기물(152a)에 소정 시간 동안 가압 된다.
이후, 유기물(152a)은 고온에서 베이킹하여 열경화 된 후 소프트 몰드(234)를 유기물(152a)에서 분리함으로써 도 9d에 도시된 바와 같이 표시영역(P1)에서 TFT(A)의 드레인 전극(142)을 노출시키는 제1 접촉홀(117)과 비표시영역(P2)에서 게이트 절연막(144)을 노출시키는 제2 관통홀(111)을 가지는 유기 보호막(152)이 형성된다. 한편, 유기물(152a)을 고온에서 베이킹하여 열경화시키 방법 뿐만 아니라, 유기물(152a)에 소정의 광개시제(Photo Initiator)를 첨가하여 자외선(UV)에 의해 광경화시킬 수 도 있다.
이후, 유기 보호막(152)이 형성된 하부기판(132) 투명전극물질이 증착된 후 포토리쏘그래피 공정 및 식각 공정에 의해 투명전극물질이 패터닝된다. 이에 따라, 도 9e에 도시된 바와 같이 제1 접촉홀(117)을 통해 TFT(A)의 드레인 전극(142)과 접촉됨과 아울러 상부 어레이 기판(160)의 공통전극(118)과 수직전계를 이루는 화소전극(116)이 형성된다. 이에 따라, 하부 어레이 기판(170)이 형성된다.
이후, 별도의 공정에 의해 셀영역을 구획하는 블랙 매트릭스(104), 블랙 매 트릭스(104)에 의해 구획된 셀영역에 형성되는 컬러필터(106), 컬러필터(106) 상에 전면 형성되는 공통전극(118), 공통전극(118) 상에 형성된 스페이서(113)를 가지는 상부 어레이 기판(160)이 형성된다.
이후, 상부 어레이 기판(160) 및 하부 어레이 기판(170)의 표시영역(P1)에 각각 상부 배향막(108) 및 하부 배향막(138)을 형성한 후 실런트(174)를 이용하여 상부 어레이 기판(160) 및 하부 어레이 기판(170)의 합착 공정이 실시된다. 이에 따라, 도 8에 도시된 바와 같이 액정표시패널이 형성된다.
여기서, 실런트(174)는 하부 어레이 기판(170)의 비표시영역(P2)에 인쇄한 후 상부 어레이 기판(160)과 합착시킬 수 도 있고, 상부 어레이 기판(160)의 제1 관통홀(109) 내에 인쇄한 후 하부 어레이 기판(170)과 합착시킬 수 도 있다. 어떤 순서에 의하든 실런트(174)의 일측은 하부 어레이 기판(170)의 유기 보호막(152)을 관통하여 게이트 절연막(144)을 노출시키는 제2 관통홀(111)을 통해 무기물인 게이트 절연막(144)과 접촉된다.
이와 같이, 본 발명의 제1 내지 제3 실시예에서 설명한 본원발명의 액정표시패널은 실런트(174)가 유기물과 직접 접촉하지 않게 됨으로서 실런트(174)와 상부 어레이 기판(160) 간에 또는 실런트(174)와 하부 어레이 기판(170) 간에 분리 현상 문제는 일어나지 않게 된다.
또한, 본 발명에서의 유기 보호막(152), 평탄화층(107) 등을 관통하는 광통홀(109,111) 등을 별도의 마스크를 이용한 포토리쏘그래피 공정이 아닌 소프트 몰드를 이용하여 형성될 수 있게 됨으로써 단순한 방식에 의해 제조될 수 있게 된다.
이와 같이 유기물질인 평탄화층(107)과 유기 보호막(142)과 실런트(174)의 직접적인 접촉을 피하기 위한 액정표시패널의 구조는 TN 모드 및 IPS 모드의 액정표시패널뿐만 아니라, 나아가 VA(Vertical Alignment) 모드의 액정표시패널에도 용이하게 적용될 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 액정표시패널 및 그 제조방법은 실런트와 유기물질로 이루어진 평탄화층 또는 유기 보호막과의 직접적인 접촉을 방지함으로써 실런트와 상부 어레이 기판 간에 또는 실런트와 하부 어레이 기판 간에 합착불량이 방지된다. 그 결과, 생산성 및 수율 등이 향상된다.
또한, 실런트와 유기막 간의 직접적인 접촉을 방지하기 위한 관통홀 들을 별도의 포토리쏘그래피 공정이 아닌 소프트 몰드를 이용하여 형성함으로써 제조공정이 단순해지게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (19)

  1. 제1 박막 패턴들이 형성된 상부 어레이 기판과;
    제2 박막 패턴들이 형성되며 상기 상부 어레이 기판과 실런트를 통해 합착되는 하부 어레이 기판을 구비하고,
    상기 실런트는 상기 상부 어레이 기판 및 하부 어레이 기판 중 적어도 어느 하나에 마련되는 적어도 하나의 관통홀 내에 삽입되어 무기물질과 접촉되는 것을 특징으로 하는 액정표시패널.
  2. 제 1 항에 있어서,
    상기 상부 어레이 기판에 형성된 제1 박막 패턴들은
    상부기판 상에 형성되며 셀영역을 구획하는 블랙 매트릭스와;
    상기 블랙 매트릭스에 의해 구획되는 셀영역에 형성되는 컬러필터와;
    상기 컬러필터 상에 형성된 평탄화층과;
    상기 평탄화층 상에 형성되는 스페이서를 포함하고,
    상기 실런트의 일부는 상기 평탄화층을 관통하여 상기 상부기판을 노출시키는 제1 관통홀을 통해 상기 상부기판과 접촉되는 것을 특징으로 하는 액정표시패널.
  3. 제 2 항에 있어서,
    상기 하부 어레이 기판에 형성된 제2 박막 패턴들은
    하부기판 상에 게이트 절연막을 사이에 두고 서로 교차되게 위치하는 게이트 라인 및 데이터 라인과;
    상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 박막 트랜지스터와;
    상기 박막 트랜지스터와 접촉된 화소전극과;
    상기 화소전극과 수평전계를 이루는 공통전극을 포함하는 것을 특징으로 하는 액정표시패널.
  4. 제 3 항에 있어서,
    상기 제2 박막 패턴들을 보호하며 상기 박막 트랜지스터를 부분적으로 노출시켜 상기 화소전극과 박막 트랜지스터의 접촉영역을 제공하는 홀을 가지는 무기 보호막을 구비하고,
    상기 실런트는 상기 무기 보호막과 접촉되는 되는 것을 특징으로 하는 액정표시패널.
  5. 제 3 항에 있어서,
    상기 제2 박막 패턴들을 보호하며 상기 박막 트랜지스터를 부분적으로 노출시켜 상기 화소전극과 박막 트랜지스터의 접촉영역을 제공하는 홀을 가지는 유기 보호막을 구비하고,
    상기 실런트는 상기 유기 보호막을 관통하는 제2 관통홀을 통해 상기 게이트 절연막과 접촉되는 것을 특징으로 하는 액정표시패널.
  6. 제 1 항에 있어서,
    상기 상부 어레이 기판에 형성된 제1 박막 패턴들은
    상부기판 상에 형성되며 셀영역을 구획하는 블랙 매트릭스와;
    상기 블랙 매트릭스에 의해 구획되는 셀영역에 형성되는 컬러필터와;
    상기 컬러필터 상에 형성된 공통전극과;
    상기 공통전극 상에 형성되는 스페이서를 포함하고,
    상기 실런트는 공통전극과 접촉되는 것을 특징으로 하는 액정표시패널.
  7. 제 6 항에 있어서,
    상기 하부 어레이 기판에 형성된 제2 박막 패턴들은
    하부기판 상에 게이트 절연막을 사이에 두고 서로 교차되게 위치하는 게이트 라인 및 데이터 라인과;
    상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 박막 트랜지스터와;
    상기 박막 트랜지스터의 드레인 전극을 노출시키는 제1 홀 및 상기 게이트 절연막을 노출시키는 제2 관통홀을 가지는 유기보호막과;
    상기 제1 홀을 통해 상기 드레인 전극과 접촉되며 상기 공통전극과 수직전계 를 이루는 화소전극을 구비하고,
    상기 실런트는 상기 제2 관통홀을 통해 상기 게이트 절연막과 접촉되는 것을 특징으로 하는 액정표시패널.
  8. 제1 박막 패턴들이 구비되는 상부 어레이 기판을 형성하는 단계와;
    제2 박막 패턴들이 구비되는 하부 어레이 기판을 형성하는 단계와;
    실런트를 통해 상기 상부 어레이 기판과 하부 어레이 기판을 합착시키는 단계를 포함하고,
    상기 상부 어레이 기판 및 하부 어레이 기판 중 적어도 어느 하나를 형성하는 단계는
    상기 상부 어레이 기판 및 하부 어레이 기판 중 적어도 어느 하나에 관통홀을 형성하는 단계를 포함하며,
    상기 실런트의 일부는 상기 관통홀 내에 삽입되어 무기물층과 접촉되는 것을 특징으로 하는 액정표시패널의 제조방법.
  9. 제 8 항에 있어서,
    상기 상부 어레이 기판의 제1 박막 패턴들은
    상부기판 상에 형성되며 셀영역을 구획하는 블랙 매트릭스, 상기 블랙 매트릭스에 의해 구획되는 셀영역에 형성되는 컬러필터, 상기 컬러필터 상에 형성된 평탄화층, 상기 평탄화층 상에 형성되는 스페이서를 포함하고,
    상기 상부 어레이 기판에 관통홀을 형성하는 단계는
    컬러필터가 형성된 상부기판 상에 유기물을 도포하는 단계와;
    기준면을 기준으로 함입된 홈, 기준면을 기준으로 돌출된 돌출부를 구비하는 소프트 몰드를 이용하여 상기 유기물을 가압 성형하는 단계와;
    상기 소프트 몰드를 상기 유기물에서 분리하여 상기 홈에 반전 전사된 형태의 상기 스페이서, 상기 기준면에 대응되는 평탄화층, 상기 평탄화층을 관통하여 상부기판을 일부 노출시키는 제1 관통홀을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  10. 제 9 항에 있어서,
    상기 소프트 몰드를 이용하여 상기 유기물을 가압 성형하는 단계는
    상기 소프트 몰드의 돌출부가 상기 상기 상부기판과 접촉되도록 상기 소프트 몰드를 가압하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  11. 제 9 항에 있어서,
    상기 소프트 몰드를 이용하여 상기 유기물을 가압 성형하는 단계는
    상기 유기물을 베이킹하여 열경화시키는 단계를 더 포함하는 것을 특징으로 하는 평판표시소자의 제조방법.
  12. 제 9 항에 있어서,
    상기 소프트 몰드를 이용하여 상기 유기물을 가압 성형하는 단계는
    상기 유기물에 광개시제가 포함되고 상기 유기물을 자외선(UV)에 의해 광경화시키는 단계를 포함하는 것을 특징으로 하는 평판표시소자의 제조방법.
  13. 제 9 항에 있어서,
    상기 실런트의 일측은 상기 상부기판을 노출시키는 제1 관통홀 내에 삽입되어 상기 상부기판과 접촉되는 것을 특징으로 하는 액정표시패널.
  14. 제 9 항에 있어서,
    상기 하부 어레이 기판의 제2 박막 패턴은
    하부기판 상에 게이트 절연막을 사이에 두고 서로 교차되게 위치하는 게이트 라인 및 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 접촉된 화소전극, 상기 화소전극과 수평전계를 이루는 공통전극과, 상기 박막 트랜지스터를 보호하는 무기 보호막을 구비하고,
    상기 실런트는 상기 무기 보호막과 접촉되는 되는 것을 특징으로 하는 액정표시패널의 제조방법.
  15. 제 9 항에 있어서,
    상기 하부 어레이 기판의 제2 박막 패턴은
    하부기판 상에 게이트 절연막을 사이에 두고 서로 교차되게 위치하는 게이트 라인 및 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 접촉된 화소전극, 상기 화소전극과 수평전계를 이루는 공통전극과, 상기 박막 트랜지스터를 보호하는 유기 보호막을 구비하고,
    상기 하부 어레이 기판에 관통홀을 형성하는 단계는
    박막 트랜지스터가 형성된 하부기판 상에 유기물을 도포하는 단계와;
    기준면을 기준으로 돌출된 제1 및 제2 돌출부를 가지는 소프트 몰드를 이용하여 상기 유기물을 가압 성형하는 단계와;
    상기 소프트 몰드를 상기 유기물에서 분리하여 상기 제1 돌출부와 대응되며 유기 보호막을 관통하여 상기 박막 트랜지스터를 일부 노출시키는 제1 접촉홀을 형성함과 아울러 상기 유기 보호막을 관통하여 상기 게이트 절연막을 노출시키는 제2 관통홀을 가지는 유기 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  16. 제 15 항에 있어서,
    상기 실런트의 일측은 상기 유기 보호막을 관통하는 제2 관통홀을 통해 상기 게이트 절연막과 접촉되는 것을 특징으로 하는 액정표시패널의 제조방법.
  17. 제 8 항에 있어서,
    상기 상부 어레이 기판의 제1 박막 패턴들은
    상부기판 상에 형성되며 셀영역을 구획하는 블랙 매트릭스, 상기 블랙 매트릭스에 의해 구획되는 셀영역에 형성되는 컬러필터, 상기 컬러필터 상에 형성된 공통전극, 상기 공통전극 상에 형성되는 스페이서를 포함하고,
    상기 실런트는 공통전극과 접촉되는 것을 특징으로 하는 액정표시패널의 제조방법.
  18. 제 17 항에 있어서,
    상기 하부 어레이 기판의 제2 박막 패턴은
    하부기판 상에 게이트 절연막을 사이에 두고 서로 교차되게 위치하는 게이트 라인 및 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 접촉되며 상기 공통전극과 수직전계를 이루는 화소전극, 상기 박막 트랜지스터를 보호하는 유기 보호막을 구비하고,
    상기 하부 어레이 기판에 관통홀을 형성하는 단계는
    박막 트랜지스터가 형성된 하부기판 상에 유기물을 도포하는 단계와;
    기준면을 기준으로 돌출된 제1 및 제2 돌출부를 가지는 소프트 몰드를 이용하여 상기 유기물을 가압 성형하는 단계와;
    상기 소프트 몰드를 상기 유기물에서 분리하여 상기 제1 돌출부와 대응되며 유기 보호막을 관통하여 상기 박막 트랜지스터를 일부 노출시키는 제1 접촉홀을 형성함과 아울러 상기 유기보호막을 관통하여 상기 게이트 절연막을 노출시키는 제2 관통홀을 가지는 유기 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  19. 제 18 항에 있어서,
    상기 실런트의 일측은 상기 유기 보호막을 관통하는 제2 관통홀을 통해 상기 게이트 절연막과 접촉되는 것을 특징으로 하는 액정표시패널의 제조방법.
KR1020050117039A 2005-12-02 2005-12-02 액정표시패널 및 그 제조방법 KR20070057507A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050117039A KR20070057507A (ko) 2005-12-02 2005-12-02 액정표시패널 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050117039A KR20070057507A (ko) 2005-12-02 2005-12-02 액정표시패널 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20070057507A true KR20070057507A (ko) 2007-06-07

Family

ID=38354834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050117039A KR20070057507A (ko) 2005-12-02 2005-12-02 액정표시패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20070057507A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114895497A (zh) * 2022-06-30 2022-08-12 Tcl华星光电技术有限公司 液晶显示面板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114895497A (zh) * 2022-06-30 2022-08-12 Tcl华星光电技术有限公司 液晶显示面板及显示装置
CN114895497B (zh) * 2022-06-30 2023-12-05 Tcl华星光电技术有限公司 液晶显示面板及显示装置

Similar Documents

Publication Publication Date Title
US7755737B2 (en) Liquid crystal panel and method of manufacturing the same
JP4804918B2 (ja) 液晶表示パネル及びその製造方法
JP4905541B2 (ja) 液晶表示装置，液晶表示装置の製造方法
KR101620526B1 (ko) 액정 표시 장치의 제조 방법과 이에 의한 액정 표시 장치
KR101157966B1 (ko) 액정표시소자의 제조방법
KR101286527B1 (ko) 액정표시패널 및 그 제조방법
US20060139515A1 (en) Liquid crystal display device and method of manufacturing the same
KR20050100525A (ko) 액정표시패널 및 그 제조방법
KR101888378B1 (ko) 액정표시장치 및 이의 제조 방법
KR20090041337A (ko) 액정 디스플레이 패널
KR20140119371A (ko) 표시 장치 및 이의 제조 방법
KR20050001942A (ko) 액정 표시 장치용 모기판 및 이의 제조 방법
KR100736661B1 (ko) 액정 표시 장치 및 그 제조방법
JP2004094217A (ja) 液晶表示器の自己位置合わせ画素電極の製造方法
US20100078644A1 (en) Insulating film pattern, method for manufacturing the same, and method for manufacturing thin film transistor substrate using the same
KR100780831B1 (ko) 표시소자
KR20070121414A (ko) 액정표시패널 및 그 제조 방법
KR20070057507A (ko) 액정표시패널 및 그 제조방법
KR100710145B1 (ko) 액정표시장치 및 그 제조방법
US7601470B2 (en) Color filter substrate including processing key and method for fabricating the substrate
KR101055190B1 (ko) 액정표시패널의 제조방법
JP4713871B2 (ja) 液晶表示装置
JP2002182242A (ja) 液晶表示装置の製造方法
KR101338110B1 (ko) 건조레지스트필름 및 이를 이용한 액정표시패널의 제조방법
KR101108383B1 (ko) 액정표시패널 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20121008

Effective date: 20140103