KR20070052779A - 전자 디바이스 및 그 제조방법 - Google Patents

전자 디바이스 및 그 제조방법 Download PDF

Info

Publication number
KR20070052779A
KR20070052779A KR1020077005298A KR20077005298A KR20070052779A KR 20070052779 A KR20070052779 A KR 20070052779A KR 1020077005298 A KR1020077005298 A KR 1020077005298A KR 20077005298 A KR20077005298 A KR 20077005298A KR 20070052779 A KR20070052779 A KR 20070052779A
Authority
KR
South Korea
Prior art keywords
layer
compound
light emitting
emitting device
derivatives
Prior art date
Application number
KR1020077005298A
Other languages
English (en)
Other versions
KR101229388B1 (ko
Inventor
료지 노무라
츠네노리 스즈키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070052779A publication Critical patent/KR20070052779A/ko
Application granted granted Critical
Publication of KR101229388B1 publication Critical patent/KR101229388B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/06—Luminescent, e.g. electroluminescent, chemiluminescent materials containing organic luminescent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 습식법을 사용해서 용이하게 제조할 수 있는 전자 디바이스를 제공하는 것을 과제로 한다. 본 발명의 전자 디바이스의 한개는, 제1층과 제2층을 가진다. 제1층은, 공역 이중결합을 포함하는 화합물을 포함한다. 여기에서, 제1 화합물의 분자량은 100∼1000인 것이 바람직하다. 제2층은, 상기 제1 화합물의 2분자, 부가반응에 의해 고리를 형성함으로써 생성된 제2 화합물을 포함한다. 여기에서, 전자 디바이스로서는, 발광소자, 트랜지스터 등의 소자를 들 수 있다.
발광장치, 습식법, 공역 이중결합, 고리화 부가반응

Description

전자 디바이스 및 그 제조방법{ELECTRONIC DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은, 발광소자, 반도체 소자 등의 전자 디바이스에 관한 것으로, 특히, 전자 디바이스에 포함되고, 전압을 인가했을 때에 전류가 흐르는 층의 구조 및 그것의 제조방법에 관한 것이다.
지금까지 인자장치 등으로서 사용되어 온 잉크젯 장치는, 최근, 배선 형성 또는 막 형성용의 장치로서도 이용되게 되어 오고 있다. 이러한 용도의 확대와 함께, 각각의 용도에 적합한 성능을 가지는 재료를 개발하는 것이 요청되어 오고 있다.
예를 들면 일렉트로루미네센스 소자나, 유기 트랜지스터의 개발 분야에서는, 잉크젯법, 도포법 등의 습식법을 사용해서 발광층, 수송층, 또는 반도체층 등을 형성하고 있다. 그리고, 이들 층을 형성하기 위한 재료로서, 주로 고분자 화합물이 이용되고 있다.
그러나, 고분자 화합물 뿐만 아니라 저분자 화합물에 관해서도 잉크젯법 등 의 습식법을 사용한 막 형성이 용이해지면, 보다 다양한 소자를 제조할 수 있다.
그 때문에, 고분자 화합물 뿐만 아니라, 저분자 화합물을 사용해서 소자를 제조하는 기술의 개발이 행해지고 있으며, 예를 들면 특허문헌 1에서는, 자기조직화막을 형성하는 공정을 설치함으로써, 저분자 화합물을 재료로서 사용한 잉크젯법에 의한 박막 형성을 하는 방법에 대해서 개시되어 있다(특허문헌 1: 일본국 공개특허공보 특개 2003-234522호).
또한 특허문헌 2에서는, 고분자 발광 재료를 용해한 유기용매의 용액을 사용해서 도포법에 의해 발광층을 형성할 때, 유기용매에 의해 홀 주입층이 침입된다고 하는 문제가 생기는 것에 대해서 기재되어 있다(특허문헌 2: 일본국 공개특허공보 특개 2003-163086호). 그리고, 그 부적합을 해소하기 위해서 유기용제 불용성 고분자를 주성분으로서 포함하는 홀 주입층을 설치한 발광소자에 대해서 개시하고 있다. 특허문헌 2에 의하면, 이러한 홀 주입층은, 반응 개시제를 포함하는 용액을 도포해서 형성한 막에 수은 램프를 조사하는 방법에 의해 형성된다. 그러나, 이러한 방법에서는 반응 개시제가 불순물로서 막 중에 잔존해 버릴 경우가 있다.
(발명의 개시)
본 발명은, 습식법을 사용해서 용이하게 제조할 수 있는 전자 디바이스를 제공하는 것을 과제로 한다.
본 발명의 전자 디바이스의 한개는, [2+2] 고리화 부가반응([2+2] ｃｙｃｌｏａｄｄｉｔｉｏｎ)에 의해 생성된 화합물을 포함하는 층을 가지는 전자 디바이스 다. 여기에서, 전자 디바이스로서는, 발광소자, 트랜지스터 등의 반도체 소자를 들 수 있다
본 발명의 전자 디바이스의 한개는, 제1층과 제2층을 가진다. 제1층은, 공역 이중결합을 포함하는 제1 화합물을 포함한다. 여기에서, 제1 화합물의 분자량은 100∼1000인 것이 바람직하다. 제2층은, 상기 제1 화합물이 2분자, 부가반응에 의해 고리 형상의 구조를 형성함으로써 생성된 제2 화합물을 포함한다. 여기에서, 전자 디바이스로서는, 발광소자, 트랜지스터 등의 반도체 소자를 들 수 있다.
본 발명의 전자 디바이스의 제조방법의 한개는, 제1 공정과 제2 공정을 가진다. 제1 공정은, 공역 이중결합을 포함하는 화합물을 포함하는 제1층을 형성하는 공정이다. 여기에서 상기 화합물의 분자량은 100∼1000인 것이 바람직하다. 제2 공정은, 제1층에 포함되는 화합물에 대해서 [2+2] 고리화 부가반응이 생기도록 제1층에 빛을 조사하는 공정이다. 여기에서, 전자 디바이스로서는, 발광소자, 트랜지스터 등의 반도체 소자를 들 수 있다.
본 발명의 발광소자의 한개는, 제1 전극과 제2 전극과의 사이에, [2+2] 고리화 부가반응에 의해 생성된 화합물을 포함하는 층을 가지는 발광소자다.
본 발명의 발광소자의 한개는, 제1 전극과 제2 전극과의 사이에, 제1층과 제2층을 가지는 발광소자다. 제1층은, 제1 화합물을 포함한다. 제2층은, 제2 화합물을 포함한다. 여기에서, 제1 화합물은 공역 이중결합을 포함하는 화합물이다. 제1 화합물의 분자량은 100∼1000인 것이 바람직하다. 그리고, 제2 화합물은, 제1 화합물이 2분자, 부가반응에 의해 고리 형상의 구조를 형성함으로써 생성된 화합물이 다.
본 발명의 발광소자의 제조방법의 한개는, 공역 이중결합을 포함하는 화합물을 포함하는 층을 형성하는 공정과, [2+2] 고리화 부가반응이 생기도록 그 층에 빛을 조사하는 공정을 포함하는 제조방법이다. 공역 이중결합을 포함하는 화합물의 분자량은 100∼1000인 것이 바람직하다.
본 발명의 반도체 소자의 한개는, 제1 반도체층과 제2 반도체층과의 사이에, [2+2] 고리화 부가반응에 의해 생성된 화합물을 포함하는 층을 가지는 트랜지스터다.
본 발명의 반도체 소자의 한개는, 제1 반도체층과, 제2 반도체층과, 제3 반도체층을 가지는 트랜지스터다. 제1 반도체층은, 제1 화합물을 포함한다. 제2 반도체층은, 제2 화합물을 포함한다. 여기에서, 제1 화합물은 공역 이중결합을 포함하는 화합물이다. 제1 화합물의 분자량은 100∼1000인 것이 바람직하다. 그리고, 제2 화합물은, 제1 화합물이 2분자, 부가반응에 의해 고리 형상의 구조를 형성함으로써 생성된 화합물이다. 또한 제1 반도체층과 제3 반도체층은 우선적으로 수송되는 캐리어의 극성이 다르다.
본 발명의 반도체 소자의 제조방법의 한개는, 공역 이중결합을 포함하는 화합물을 포함하는 층을 형성하는 공정과, [2+2] 고리화 부가반응이 생기도록 그 층에 빛을 조사하는 공정을 포함하는 제조방법이다. 공역 이중결합을 포함하는 화합물의 분자량은 100∼1000인 것이 바람직하다.
본 발명에 의해, 습식법을 사용해서 형성한 복수의 층을 적층시킨 구조를 갖 는 발광소자, 반도체 소자등의 전자 디바이스를 용이하게 제조할 수 있다. 또한 습식법 중에서도 특히 묘화법을 사용함으로써 저비용의 전자 디바이스의 제조가 용이하게 된다. 또한 본 발명에 의해, 불순물의 함유량이 적은 전자 디바이스를 용이하게 제조할 수 있다.
또한, 본 발명에 의해, 저비용으로 저렴한 발광 장치, 반도체장치, 및 그것들을 설치함으로써 저비용으로 염가의 전자기기를 얻을 수 있다.
도 1은 본 발명의 발광 장치의 구조에 관하여 설명하는 도면.
도 2a 내지 도 2d는 본 발명의 발광 장치의 제조방법에 관하여 설명하는 도면.
도 3a 내지 도 3c는 본 발명의 발광 장치의 제조방법에 관하여 설명하는 도면.
도 4는 본 발명을 적용한 발광 장치에 관하여 설명하는 도면.
도 5는 본 발명을 적용한 발광 장치에 포함되는 회로에 관하여 설명하는 도면.
도 6은 본 발명을 적용한 발광 장치의 평면도.
도 7은 본 발명을 적용한 발광 장치의 프레임 동작에 관하여 설명하는 도면.
도 8a 내지 도 8c는 본 발명을 적용한 발광 장치의 단면도.
도 9a 내지 도 9c는 본 발명을 적용한 전자기기의 도면.
도 10은 본 발명의 반도체장치에 관하여 설명하는 도면.
이하, 본 발명의 일 태양에 관하여 설명한다. 단, 본 발명은 많은 다른 태양으로 실시하는 것이 가능해서, 본 발명의 취지 및 그 범위에서 일탈하는 않고 그 형태 및 상세를 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 실시예의 기재 내용에 한정해서 해석되는 것은 아니다.
(실시예1)
본 실시예에서는, 도 1에서 나타내는 바와 같이, 제1 전극(101)과 제2 전극(102)의 사이에 복수의 층을 가지는 본 발명의 발광소자의 제조방법에 대해서, 도2a∼도 2d, 도3a∼도3c을 사용하여 설명한다. 또한, 도 1에서는, 제1층(111), 제2층(112), 제3층(113), 제4층(114), 제5층(115)의 5층이 적층되어 있지만, 적층하는 층의 수에 대해서 특별하게 한정은 없다.
제1 전극(101) 위에, 제1 전극(10)1의 일부가 노출하도록 개구부가 설치된 격벽층(121)을 형성한다.
여기에서, 제1 전극(101)에 대해서 특별하게 한정은 없고, 인듐 주석 산화물, 산화 규소를 포함하는 인듐 주석 산화물, 2∼20%의 산화아연을 포함하는 산화인듐 이외에, 알루미늄(Ａｌ), 금(Ａｕ), 백금(Ｐｔ), 니켈(Ｎｉ), 텅스텐(W), 크롬(Ｃｒ), 몰리브덴(Ｍｏ), 철(Ｆｅ), 코발트(Ｃｏ), 동(Ｃｕ), 팔라듐(Ｐｄ) 등의 도전성을 가지는 물질을 사용해서 형성하면 좋다. 또한 격벽층(121)에 대해서도 특별하게 한정은 없고, 산화 규소 등의 무기물 또는 아크릴, 폴리이미드, 레지스트 등 유기물 등을 사용해서 형성하면 좋다. 또한 실록산 등을 사용해서 격벽층(121)을 형성해도 좋다.
다음에 제1 전극(101) 위에, 공역 이중결합을 포함하는 화합물(제1 화합물)을 포함하는 제1층(111)을 형성한다. 제1 화합물은, [2+2] 고리화 부가반응에 의해 화합물을 생성하는 것이 용이한 저분자 화합물인 것이 바람직하다. 여기에서 저분자 화합물이란, 분자량이 100∼1000인 화합물을 말한다. 이러한 화합물로서, 예를 들면 안트라센, 안트라센 유도체, 계피산, 계피산 유도체, 쿠말린 유도체 등을 들 수 있다.
제1층(111)의 형성 방법에 대해서 특별하게 한정은 없다. 제 1층(111)은, 증착법, 도포법, 또는 묘화법 등의 어느 한가지의 방법을 사용해서 형성해도 좋다. 여기에서, 묘화법이란, 재료가 되는 용액을 적하하는 타이밍, 위치를 제어하면서 원하는 부위에 선택적으로 막을 형성하는 방법이다. 또한, 묘화법을 사용함으로써, 층을 형성하기 위한 재료가 되는 물질을 낭비없이 사용할 수 있어, 재료의 사용 효율이 높은 발광소자를 제조할 수 있다.
다음에 제1층(111)에 빛을 조사하여, 제1 화합물을 [2+2] 고리화 부가반응시킨다. 여기에서, [2+2] 고리화 부가반응이란, 광반응의 한가지로서, 공역 이중결합을 포함하는 화합물이 부가에 의해 고리 형상의 구조를 형성하는 반응을 말한다.
제1 화합물을 [2+2] 고리화 부가반응시킴으로써 제1 화합물의 광이량체인 제 2 화합물이 생성된다. 예를 들면 제1 화합물이 안트라센일 경우에는, 광조사에 의해 안트라센의 광이량체가 제2 화합물로서 생성된다. 이렇게 하여, 제2 화합물을 포함하는 제2층(112)이 형성된다.
빛의 조사 방법 등에 대해서 특별하게 한정은 없다. 조사하는 빛의 파장, 조사 시간, 조사 강도 등은, [2+2] 고리화 부가반응이 발생하도록, 제1 화합물의 특성에 맞춰서 조절하면 좋다. 또한 제1층(111)에 있어서 표면(빛이 입사하는 쪽의 면)로부터 막두께 방향으로 어느 깊이까지의 영역을 제2층(112)으로 변화시킬지에 대해서 특별하게 한정은 없다.
이상과 같이 해서 형성된 제2층(112)은, 제1층(111)보다도 용매, 특히 유기용매에 대한 용해성이 낮은 층이다.
다음에 제2층(112) 위에, 공역 이중결합을 포함하는 화합물(제3 화합물)을 포함하는 제3층(113)을 형성한다. 제3 화합물은, [2+2] 고리화 부가반응에 의해 화합물을 생성하는 것이 용이한 저분자 화합물인 것이 바람직하고, 전술한 제1 화합물과 같은 것을 사용할 수 있다.
제3층(113)의 형성 방법에 대해서 특별하게 한정은 없다. 증착법, 도포법, 또는 묘화법 등의 어느 한가지의 방법을 사용해서 형성해도 좋다. 제2층(112)은 용매, 특히 유기용매에 대하여 용해하기 어려운 층이기 때문에, 제2층(112)의 층 위에는, 증착법과 같은 건식법 뿐만 아니라, 용매, 특히 유기용매를 포함하는 용액을 재료로 한 도포법, 묘화법 등의 습식법에 의해서도 층을 형성하는 것을 용이하게 할 수 있다. 또한 묘화법을 사용함으로써, 층을 형성하기 위한 재료가 되는 물질을 낭비없이 사용할 수 있어, 재료의 사용 효율이 높은 발광소자를 제조할 수 있다.
다음에 제3층(113)에 빛을 조사하여, 제3 화합물을 [2+2] 고리화 부가반응시킨다. 제3 화합물을 [2+2] 고리화 부가반응시킴으로써 제3 화합물의 2량체인 제4 화합물이 생성된다. 이렇게 하여, 제4 화합물을 포함하는 제4층(114)이 형성된다.
빛의 조사 방법 등에 대해서 특별하게 한정은 없다. 조사하는 빛의 파장, 조사 시간, 조사 강도 등은, [2+2] 고리화 부가반응이 발생하도록, 제3 화합물의 특성에 맞춰서 조절하면 좋다. 또한 제3층(113)에 있어서 표면(빛이 입사하는 쪽의 면)로부터 막두께 방향으로 어느 깊이까지의 영역을 제4층(114)으로 변화시킬지에 대해서 특별하게 한정은 없다.
다음에 제4층(114) 위에 제5층(115)을 형성한다. 제5층(115)의 형성 방법에 대해서 특별하게 한정은 없고, 증착법, 도포법, 또는 묘화법 등, 어떤 방법을 사용해서 형성해도 좋다. 제4층(114)은, [2+2] 고리화 부가반응에 의해 생성된 제4 화합물로 이루어지는 층이기 때문에, 제4층(114)의 층 위에는, 증착법과 같은 건식법 뿐만 아니라, 도포법, 묘화법 등의 습식법에 의해서도 층을 형성하는 것을 용이하게 할 수 있다. 또한, 묘화법을 사용함으로써, 층을 형성하기 위한 재료가 되는 물질을 낭비없이 사용할 수 있어, 재료의 사용 효율이 좋게 발광소자를 제조할 수 있다. 또한 제5층(115)은 저분자 화합물 뿐만 아니라 고분자 화합물을 사용해서 형성해도 좋다. 여기에서, 고분자 화합물이란, 분자 내에 동기 구조를 가지고, 분자량에 분포를 가지는 화합물이다. 이렇게, 특히 [2+2] 고리화 부가반응에 의해 생성된 물질을 포함하는 층을 설치할 필요가 없는 경우에는, 제 5층(115)은 전술한 것과 같이 저분자 화합물 뿐만 아니라 고분자 화합물을 사용해서 형성해도 좋다. 단, 저분자 화합물을 사용했을 경우에는, 중합개시제 등의 불순물을 포함하지 않는 발광소자를 얻을 수 있다.
이상과 같이, [2+2] 고리화 부가반응에 의해 생성된 화합물을 포함하는 제2층(112)이나 제4층(114)을 설치함으로써, 제3층(113)이나 제5층(115)을 습식법에 의해 형성하는 것이 용이하게 된다. 이렇게 본 발명의 발광소자는, 습식법에 의해 제조하는 것이 용이하고, 그 때문에, 특히 묘화법을 사용해서 막형성하는 것에 의해 저비용으로 제조할 수 있다고 하는 것이다. 또한, 묘화법의 구체적인 예로서는, 잉크젯법 등을 들 수 있다.
다음에 제5층(115) 위에 제2 전극(102)을 형성한다. 여기에서, 제2 전극(102)에 대해서 특별하게 한정은 없고, 인듐 주석 산화물, 산화 규소를 포함하는 인듐 주석 산화물, 2∼20%의 산화아연을 포함하는 산화인듐 외에, 알루미늄(Ａｌ), 금(Ａｕ), 백금(Ｐｔ), 니켈(Ｎｉ), 텅스텐(W), 크롬(Ｃｒ), 몰리브덴(Ｍｏ), 철(Ｆｅ), 코발트(Ｃｏ), 동(Ｃｕ), 팔라듐(Ｐｄ) 등의 도전성을 가지는 물질을 사용해서 형성하면 좋다. 또한, 제1 전극(101)과 제2 전극(102)과의 어느 한쪽 또는 양쪽은, 가시광선을 투과할 수 있는 도전물로 형성되어 있는 것이 바람직하다. 이것에 의해, 발광한 빛을 어느 한쪽 또는 양쪽의 전극을 거쳐서 추출할 수 있다.
또한, 본 실시예에서는, 제1층(111)과 제3층(113)의 2층에 대하여, [2+2] 고리화 부가반응을 일으키기 위한 처리를 하였다. 그러나, 증착법, 도포법, 묘화법 등의 성막 방법에 의해 형성한 모든 층에 대하여 그와 같은 처리를 행할 필요는 없 다. 예를 들면 제5층(115)에 포함되는 용매에 대하여 제3 화합물이 불용이라고 했을 경우에는, 제4층(114)은 반드시 형성할 필요는 없기 때문에, 제1층(111)에 대하여만 [2+2] 고리화 부가반응을 일으키게 하기 위한 처리를 행해도 된다.
제1 전극(101)과 제2 전극(102)에 전압을 인가하고, 전류를 흘려보냈을 때에, 전자와 정공이 재결합해서 발광 물질을 여기한다. 여기된 발광 물질이 기저상태로 되돌아올 때에 발광한다. 어느 층에 발광 물질을 포함하는게 할지에 대해서 특별하게 한정은 없다. 도 1에 나타내는 것 같은 발광소자에 있어서는, 양쪽 전극에서 떨어져 있는 제3층(113)에 포함하는게 하는 것이 바람직하다. 이것에 의해, 금속에 기인한 소광이 발생하는 것을 방지할 수 있다. 여기에서, 발광 물질이란, 발광 효율이 양호하고, 원하는 발광 파장의 발광을 보일 수 있는 물질이다. 따라서, 전술의 제3 화합물이, [2+2] 고리화 부가반응을 일으킬 수 있고, 또한 발광 효율도 양호한 경우에는, 제3 화합물을 발광 물질로서 사용해도 된다. 또한 제3 화합물과 다른 물질을 발광시키고 싶은 경우에는, 제3 화합물과 함께, 원하는 발광 파장의 발광을 보일 수 있는 물질을 혼합시키면 좋다. 발광 물질로 사용하는 물질에 대해서 특별하게 한정은 없고, 형광을 발광하는 물질 외에, 인광을 발광하는 물질 등을 사용할 수 있다. 또한 제3층(113)에 있어서 전자와 정공이 재결합하도록, 제1층(111), 제2층(112), 제4층(114), 제5층(115)의 막 두께, 캐리어 수송성 등을 조절하면 좋다. 또한 두개의 전극 중 음극으로서 기능하는 쪽의 전극과 접하도록 불화 리튬, 불화 칼슘, 리튬, 칼슘 등, 알칼리 금속 혹은 알칼리 토류 금속을 포함하는 층 등을 설치하고, 전자의 주입을 보조해도 좋다. 또한 양극으로서 기능하는 쪽 의 전극과 접하도록 몰리브덴 산화물, 바나듐 산화물 등의 금속 산화물 등을 포함하는 층을 설치하고, 정공의 주입을 보조해도 좋다.
이상에 설명한 본 발명의 발광소자의 제조방법을 실시함으로써, 습식법을 사용해서 형성한 복수의 층을 적층시킨 발광소자를 용이하게 제조할 수 있다. 또한 습식법 중에서도 특히 묘화법을 사용해서 제조함으로써, 저비용으로 제조할 수 있다. 또한 본 발명의 발광소자의 제조방법을 실시함으로써, 중합개시제 등의 불순물을 포함하지 않는 발광소자를 제조할 수 있다.
(실시예2)
본 실시예에서는 본 발명을 적용한 반도체 소자에 대해서 도 10을 사용하여 설명한다.
도 10에 있어서, 지지체(200) 위에는 게이트 전극(201)을 덮도록, 게이트 절연층(202)이 설치된다. 게이트 전극(201)에 대해서 특별하게 한정은 없고, 알루미늄, 동, 금, 은 등의 도전성을 가지는 재료를 사용해서 형성된 것을 사용할 수 있다. 또한 게이트 절연층(202)에 대해서도 특별하게 한정은 없고, 산화 규소 또는 질화 규소 등의 무기물 외에, 유기물을 사용해서 형성된 것이라도 좋다. 또한 지지체(200)에 대해서도 특별하게 한정은 없고, 유리 기판, 석영 기판 등의 외에, 플라스틱 기판 등의 가요성을 가지는 기판을 사용할 수 있다.
게이트 절연층(202) 위에는, 게이트 전극(201) 및 게이트 절연층(202)과 중첩하도록 제1 반도체층(203)이 설치된다. 제1 반도체층(203)은, 공역 이중결합을 포함하는 화합물(제5 화합물)을 포함하는 층이다. 제5 화합물은, [2+2] 고리화 부가반응에 의해 화합물을 생성하는 것이 용이한 저분자 화합물인 것이 바람직하다. 여기에서 저분자 화합물이란, 분자량이 100∼1000인 화합물을 말한다. 이러한 화합물로서, 예를 들면 안트라센, 안트라센 유도체, 계피산, 계피산 유도체, 쿠말린 유도체, 펜타센 유도체 등을 들 수 있다.
제1 반도체층(203)의 형성 방법에 대해서 특별하게 한정은 없고, 증착법, 도포법, 또는 묘화법 등의 어느 방법을 사용해서 형성해도 좋다. 단, 묘화법을 사용함으로써, 층을 형성하기 위한 재료가 되는 물질을 낭비 없이 사용할 수 있어, 재료의 사용 효율이 좋게 트랜지스터를 제조할 수 있다.
또한 도 10의 트랜지스터는, 제1 반도체층(203)과 접해서 제2 반도체층(204)을 가진다. 제2 반도체층(204)은, 제1 반도체층(203)에 빛을 조사하여, [2+2] 고리화 부가반응을 일으키게 함으로써 생성된 제5 화합물의 2량체(제6 화합물)을 포함하는 층이다. 이렇게 하여 형성된 제2 반도체층(204)은, 용매, 특히 유기용매에 용해하기 어렵다고 하는 성질을 가진다.
제2 반도체층(204) 위에는 한층 더 제3 반도체층(205)을 가진다. 제3 반도체층(205)의 형성 방법에 대해서 특별하게 한정은 없고, 증착법, 도포법, 또는 묘화법 등의 어느 방법을 사용해서 형성해도 좋다. 제2 반도체층(204)은 용매, 특히 유기용매에 용해하기 어려운 층이기 때문에, 제2 반도체층(204)의 층 위에는, 증착법과 같은 건식법 뿐만 아니라, 용매, 특히 유기용매를 포함하는 용액을 재료로 한 도포법, 묘화법 등의 습식법에 의해서도 층을 형성하는 것을 용이하게 할 수 있다. 또한 묘화법을 사용함으로써, 층을 형성하기 위한 재료가 되는 물질을 낭비 없이 사용할 수 있어, 재료의 사용 효율이 좋게 트랜지스터를 제조할 수 있다.
또한 제1 반도체층(203), 제3 반도체층(205)으로서는, 각각, 펜타센, 폴리티오펜 등의 저분자 화합물 또는 고분자 화합물을 사용해서 형성된 층을 사용할 수 있다.
여기에서, 제1 반도체층(203)과 제3 반도체층(205)의 어느 한쪽은 ｎ형의 반도체(정공보다도 전자의 이동도가 높고, 전자가 우선적으로 수송되는 반도체)로 형성된 층이며, 다른 쪽은 ｐ형의 반도체(전자보다도 정공의 이동도가 높고, 정공이 우선적으로 수송되는 반도체)로 형성된 층이다. 즉 제1 반도체층(203)과 제3 반도체층(205)은 우선적으로 수송되는 캐리어의 극성이 다르다.
제3 반도체층(205) 위에는, 소스 전극(206), 드레인 전극(207)을 가진다. 소스 전극(206), 드레인 전극(207)에 대해서 특별하게 한정은 없고, 알루미늄, 동, 금,은 등 외에, 폴리(에틸렌디옥시티오펜)/폴리(스티렌술폰산) 수용액(ＰＥＤＯＴ/ＰＳＳ) 등을 사용해서 형성된 도전성을 가지는 유기물을 사용해서 형성된 것을 사용할 수 있다. 또한 소스 전극(206), 드레인 전극(207)의 형성 방법에 관해서도 특별하게 한정은 없고, 증착법, 도포법, 또는 묘화법 등의 어느 방법을 사용해서 형성해도 좋다. 또한 도포법이나 묘화법 등의 습식법을 사용하는 경우에는, 제3 반도체층(205)에 빛을 조사해서 [2+2] 고리화 부가반응을 일으키게 하여, 용매, 특히 유기용매에 용해하기 어려운 층을 형성해도 좋다.
이상에서 설명해 본 발명의 트랜지스터에 있어서, 소스 전극(206)과 드레인 전극(207)과의 사이에 전위차가 생기도록 전압을 인가함과 동시에, 게이트 전극(201)에 양의 전압을 인가했을 때, ｎ형의 반도체를 포함하는 측의 층에 있어서 채널이 형성되어, 전류가 흐른다. 또한 소스 전극(206)과 드레인 전극(207)과의 사이에 전위차가 생기도록 전압을 인가함과 동시에, 게이트 전극(201)에 음의 전압을 인가했을 때, ｐ형의 반도체를 포함하는 측의 층에 있어서 채널이 형성되어, 전류가 흐른다. 구체적으로는, 제1 반도체층(203)이 ｎ형의 반도체로 형성된 층이며 제3 반도체층(205)이 ｐ형의 반도체로 형성된 층일 때, 게이트 전극(201)에 양의 전압을 인가하면 제1 반도체층(203)에 채널이 형성된다. 또한 게이트 전극(201)에 음의 전압을 인가하면 제3 반도체층(205)에 채널이 형성된다.
이상에서 설명한 본 발명의 반도체 소자의 제조방법을 실시함으로써, 습식법을 사용해서 형성한 복수의 층을 적층시킨 반도체 소자를 용이하게 제조할 수 있다. 또한 습식법 중에서도 특히 묘화법을 사용해서 제조함으로써, 저비용으로 제조할 수 있다. 또한, 반도체 소자의 구조는, 도 10에 나타낸 것에 한정되는 것이 아니고, 도 10과 다른 구조를 가지는 것이라도 좋다.
(실시예3)
본 발명의 발광소자는 저비용으로 제조할 수 있으므로, 본 발명의 발광소자를 화소 등으로서 사용함으로써, 저렴한 발광 장치, 반도체장치 등을 제조할 수 있다. 또한 본 발명을 실시함으로써 중합개시제 등의 불순물에 기인한 발광소자의 문제점이 적은 발광 장치를 얻을 수 있다.
본 실시예에서는, 본 발명의 발광소자를 포함하고, 표시 기능을 가지는 발광 장치의 회로 구성 및 구동 방법에 대해서 도 4∼7을 사용하여 설명한다.
도 4는 본 발명을 적용한 발광 장치를 윗면에서 본 모식도다. 도 4에 있어서, 기판(6500) 위에는, 화소부(6511)과, 소스 신호선 구동회로(6512)과, 기록용 게이트 신호선 구동회로(6513)과, 소거용 게이트 신호선 구동회로(6514)가 설치되어 있다. 소스 신호선 구동회로(6512)과, 기록용 게이트 신호선 구동회로(6513)과, 소거용 게이트 신호선 구동회로(6514)는, 각각, 배선군을 거쳐서, 외부 입력 단자인 ＦＰＣ(플렉시블 프린트 서킷)(6503)와 접속하고 있다. 그리고, 소스 신호선 구동회로(6512)과, 기록용 게이트 신호선 구동회로(6513)과, 소거용 게이트 신호선 구동회로(6514)는, 각각, ＦＰＣ(6503)로부터 비디오 신호, 클록 신호, 스타트 신호, 리셋트 신호 등을 받아들인다. 또한 ＦＰＣ(6503)에는 프린트 배선기판(ＰＷＢ)(6504)이 부착되어 있다. 또한, 구동회로부는, 상기한 바와 같이 반드시 화소부(6511)과 동일기판 위에 설치될 필요는 없고, 예를 들면 배선 패턴이 형성된 ＦＰＣ 위에 ＩＣ칩을 실장한 것(ＴＣＰ) 등을 이용하여, 기판 외부에 설치되어서 있어도 된다.
화소부(6511)에는, 열방향으로 연장된 복수의 소스 신호선이 행방향으로 늘어서서 배열하고 있다. 또한 전류 공급선이 행방향으로 늘어서서 배열하고 있다. 또한 화소부(6511)에는, 행방향으로 연장된 복수의 게이트 신호선이 열방향으로 늘어서서 배열하고 있다. 또한 화소부(6511)에는, 발광소자를 포함하는 1조의 회로가 복수 배열하고 있다.
도 5은, 1 화소를 동작하기 위한 회로를 표시한 도면이다. 도 5에 나타내는 회로에는, 제1 트랜지스터(901)과 제2 트랜지스터(902)과 발광소자(903)가 포함되어 있다.
제1 트랜지스터(901)과, 제2 트랜지스터(902)는, 각각, 게이트 전극과, 드레인 영역과, 소스 영역을 포함하는 3단자의 소자이며, 드레인 영역과 소스 영역의 사이에 채널 영역을 가진다. 여기에서, 소스 영역과 드레인 영역이란, 트랜지스터의 구조나 동작조건 등에 의해 바뀌기 때문에, 어느 하나가 소스 영역 또는 드레인 영역인지를 한정하는 것이 곤란하다. 따라서, 본 실시예에 있어서는, 소스 또는 드레인으로서 기능하는 영역을, 각각 제1전극, 제2전극으로 표기한다.
게이트 신호선 911과, 기록용 게이트 신호선 구동회로 913은 스위치 918에 의해 전기적으로 접속 또는 비접속의 상태가 되도록 설치되어 있다. 또한 게이트 신호선 911과, 소거용 게이트 신호선 구동회로 914는 스위치 919에 의해 전기적으로 접속 또는 비접속의 상태가 되도록 설치되어 있다. 또한 소스 신호선 912은, 스위치 920에 의해 소스 신호선 구동회로 915 또는 전원 916 중 어느 하나에 전기적으로 접속하도록 설치되어 있다. 그리고, 제1 트랜지스터(901)의 게이트는 게이트 신호선 911에 전기적으로 접속하고 있다. 또한 제1 트랜지스터의 제1전극은 소스 신호선 912에 전기적으로 접속하고, 제2전극은 제2 트랜지스터(902)의 게이트 전극과 전기적으로 접속하고 있다. 제2 트랜지스터(902)의 제1전극은 전류 공급선 917과 전기적으로 접속하고, 제2전극은 발광소자(903)에 포함되는 한 개의 전극과 전기적으로 접속하고 있다. 또한, 스위치 918은, 기록용 게이트 신호선 구동회로 913 에 포함되어 있어도 된다. 또한 스위치 919에 대해서도 소거용 게이트 신호선 구동회로 914 중에 포함되어 있어도 된다. 또한 스위치 920에 대해서도 소스 신호선 구동회로 915 중에 포함되어 있어도 된다.
또한 화소부에 있어서의 트랜지스터나 발광소자 등의 배치에 대해서 특별하게 한정은 없지만, 예를 들면 도 6의 평면도에 나타낸 바와 같이 배치할 수 있다. 도 6에 있어서, 제1 트랜지스터(1001)의 제1전극은 소스 신호선(1004)에 접속하고, 제2 전극은 제2 트랜지스터(1002)의 게이트 전극에 접속하고 있다. 또한 제2트랜지스터의 제1전극은 전류 공급선(1005)에 접속하고, 제2전극은 발광소자의 전극(1006)에 접속하고 있다. 게이트 신호선(1003)의 일부는 제1 트랜지스터(1001)의 게이트 전극으로서 기능한다.
다음에 구동방법에 관하여 설명한다. 도7은 시간경과에 따른 프레임의 동작 에 관하여 설명하는 도면이다. 도 7에 있어서, 가로방향은 시간경과를 나타내고, 세로방향은 게이트 신호선의 주사 단계수를 표시하고 있다.
본 발명의 발광 장치를 사용해서 화상표시를 행할 때, 표시 기간에 있어서는, 화면의 고쳐 쓰기 동작과 표시 동작이 반복해 행해진다. 이 고쳐 쓰기 회수에 대해서 특별하게 한정은 없지만, 화상을 보는 사람이 어른거림(플리커)를 느끼지 않도록 적어도 1초간에 60회 정도로 하는 것이 바람직하다. 여기에서, 1화면 (1프레임)의 고쳐 쓰기 동작과 표시 동작을 행하는 기간을 1프레임 기간으로 한다.
1프레임은, 도 7에 나타나 있는 바와 같이 기록 기간(501a, 502a, 503a, 504a)와 유지 기간(501b, 502b, 503b, 504b)을 포함하는 4개의 서브프레임(501, 502, 503, 504)으로 시분할되어 있다. 발광하기 위한 신호를 주어진 발광소자는, 유지 기간에 있어서 발광 상태가 되어 있다. 각각의 서브프레임에 있어서의 유지 기간의 길이의 비교는, 제1 서브프레임(501):제2 서브프레임(502):제3 서브프레임(503):제4 서브프레임(504)=23:22:21:20=8:4:2:1로 되어 있다. 이것에 의해 4비트 계조를 표현할 수 있다. 단, 비트수 및 계조수는 여기에 기재된 것에 한정되지 않고, 예를 들면 8개의 서브프레임을 설치해 8비트 계조를 행할 수 있도록 하여도 좋다.
1프레임에 있어서의 동작에 관하여 설명한다. 우선, 서브프레임 501에 있어서, 1행째로부터 최하행까지 순차적으로 기록 동작이 행해진다. 따라서, 행에 따라 기록 기간의 시작 시간이 다르다. 기록 기간 501a가 종료한 행에서 순차적으로 유지 기간 501b로 옮겨간다. 해당 유지 기간에 있어서, 발광하기 위한 신호를 주어지고 있는 발광소자는 발광 상태가 되어 있다. 또한 유지 기간 501b이 종료한 행에서 순차적으로 다음 서브프레임 502로 옮겨가, 서브프레임 501의 경우와 마찬가지로 1행째로부터 최하행까지 순차적으로 기록 동작이 행해진다. 이상과 같은 동작을 반복하여, 서브프레임 504의 유지 기간 504b까지 종료한다. 서브프레임 504에 있어서의 동작을 종료하면 다음 프레임으로 옮겨간다. 이렇게, 각 서브프레임에 있어서 발광한 시간의 적산 시간이, 1프레임에 있어서의 각각의 발광소자의 발광 시간이 된다. 이 발광 시간을 발광소자마다 변화시켜 하나의 화소 내에서 다양하게 조합함으로써, 명도 및 색도가 다른 여러가지 표시색을 형성할 수 있다.
서브프레임 504와 같이, 최하행째까지의 기록이 종료하기 전에, 이미 기록을 끝내고, 유지 기간으로 이행한 행에 있어서의 유지 기간을 강제적으로 종료시키고 싶을 때는, 유지 기간 504b의 뒤에 소거 기간 504c을 설치하여, 강제적으로 비발광의 상태가 되도록 제어하는 것이 바람직하다. 그리고, 강제적으로 비발광 상태로 한 행에 대해서는, 일정 기간, 비발광의 상태를 유지한다(이 기간을 비발광 기간 504d로 한다). 그리고, 최하행째의 기록기간이 종료하면 즉시, 1행째로부터 순차적으로 다음(또는 프레임)의 기록기간으로 이행한다. 이것에 의해, 서브프레임 504의 기록 기간과, 그 다음 서브프레임의 기록 기간이 중첩하는 것을 막을 수 있다.
또한, 본 실시예에서는, 서브프레임 501 내지 504는 유지 기간이 긴 것부터 순차적으로 나열하고 있지만, 반드시 본 실시예와 같이 나란하게 할 필요는 없고, 예를 들면 유지 기간이 짧은 것부터 순차적으로 나열하고 있어도 좋고, 또는 유지 기간이 긴 것과 짧은 것이 랜덤하게 나열하고 있어도 된다. 또한 서브프레임은, 다시 복수의 프레임으로 분할되어 있어도 된다. 즉, 같은 영상신호를 주고 있는 기간, 게이트 신호선의 주사를 여러번 행해도 된다.
여기에서, 기록 기간 및 소거 기간에 있어서의, 도 5에서 나타내는 회로의 동작에 관하여 설명한다.
우선 기록기간에 있어서의 동작에 관하여 설명한다. 기록기간에 있어서, ｎ행째(n은 자연수)의 게이트 신호선(911)은, 스위치(918)을 통해 기록용 게이트 신호선 구동회로(913)과 전기적으로 접속하고, 소거용 게이트 신호선 구동회로(914)와는 비접속이다. 또한 소스 신호선(912)은 스위치(920)을 통해 소스 신호선 구동 회로와 전기적으로 접속하고 있다. 여기에서, ｎ행째(n은 자연수)의 게이트 신호선(911)에 접속한 제1 트랜지스터(901)의 게이트에 신호가 입력되어, 제1 트랜지스터(901)은 온이 된다. 그리고, 이때, 1열째로부터 최종열째까지의 소스 신호선에 동시에 영상신호가 입력된다. 또한, 각 열의 소스 신호선(912)으로부터 입력되는 영상신호는 서로 독립된 것이다. 소스 신호선(912)으로부터 입력된 영상신호는, 각각의 소스 신호선에 접속한 제1 트랜지스터(901)을 통해 제2 트랜지스터(902)의 게이트 전극에 입력된다. 이때 제2 트랜지스터(902)로 입력된 신호에 의해, 전류 공급선(917)으로부터 발광소자(903)에 공급되는 전류치가 결정된다. 그리고, 그 전류치에 의존해서 발광소자(903)은 발광 또는 비발광이 결정된다. 예를 들면 제2 트랜지스터(902)이 P채널형인 경우에는, 제2 트랜지스터(902)의 게이트 전극에 Ｌｏｗ Ｌｅｖｅｌ의 신호가 입력됨으로써 발광소자(903)가 발광한다. 한편, 제2 트랜지스터(902)이 N채널형인 경우에는, 제2 트랜지스터(902)의 게이트 전극에 Ｈｉｇｈ Ｌｅｖｅｌ의 신호가 입력됨으로써 발광소자(903)이 발광한다.
다음에 소거 기간에 있어서의 동작에 관하여 설명한다. 소거 기간에 있어서, ｎ행째(n은 자연수)의 게이트 신호선(911)은, 스위치(919)를 통해 소거용 게이트 신호선 구동회로(914)과 전기적으로 접속하고, 기록용 게이트 신호선 구동회로(913)와는 비접속이다. 또한 소스 신호선(912)은 스위치(920)을 통해 전원(916)과 전기적으로 접속하고 있다. 여기에서, ｎ행째의 게이트 신호선(911)에 접속한 제1 트랜지스터(901)의 게이트에 신호가 입력되어, 제1 트랜지스터(901)은 온이 된다. 그리고, 이때, 1열째로부터 최종열째까지의 소스 신호선에 동시에 소거 신호가 입력된다. 소스 신호선(912)로부터 입력된 소거 신호는, 각각의 소스 신호선에 접속한 제1 트랜지스터(901)을 통해 제2 트랜지스터(902)의 게이트 전극에 입력된다. 이때 제2 트랜지스터(902)에 입력된 신호에 의해, 전류 공급선(917)으로부터 발광소자(903)에의 전류의 공급이 저지된다. 그리고, 발광소자(903)은 강제적으로 비발광이 된다. 예를 들면 제2 트랜지스터(902)이 P채널형인 경우에는, 제2 트랜지스터(902)의 게이트 전극에 Ｈｉｇｈ Ｌｅｖｅｌ의 신호가 입력됨으로써 발광소자(903)은 비발광이 된다. 한편, 제2 트랜지스터(902)이 N채널형인 경우에는, 제2 트랜지스터(902)의 게이트 전극에 Ｌｏｗ Ｌｅｖｅｌ의 신호가 입력됨으로써 발광소자(903)은 비발광이 된다.
또한, 소거 기간에서는, ｎ행째(n은 자연수)에 대해서는, 이상에서 설명한 것 같은 동작에 의해 소거하기 위한 신호를 입력한다. 그러나, 상기한 바와 같이, ｎ행째가 소거 기간인 동시에, 다른 행(ｍ행째(m은 자연수)로 한다)에 관해서는 기록기간이 되는 경우가 있다. 이러한 경우, 같은 열의 소스 신호선을 이용해서 ｎ행째에는 소거를 위한 신호를, ｍ행째에는 기록을 위한 신호를 입력할 필요가 있기 때문에, 이하에 설명하는 것 같이 동작시키는 것이 바람직하다.
먼저 설명한 소거 기간에 있어서의 동작에 의해, ｎ행째의 발광소자(903)가 비발광이 된 후, 즉시, 게이트 신호선과 소거용 게이트 신호선 구동회로(914)를 비접속의 상태로 하는 동시에, 스위치(920)을 바꾸어서 소스 신호선과 소스 신호선 구동회로(915)와 접속시킨다. 그리고, 소스 신호선과 소스 신호선 구동회로(915)를 접속시키는 동시에, 게이트 신호선과 기록용 게이트 신호선 구동회로(913)를 접속 시킨다. 그리고, 기록용 게이트 신호선 구동회로(913)로부터 ｍ행째의 신호선에 선택적으로 신호가 입력되어, 제1 트랜지스터가 온되는 동시에, 소스 신호선 구동회로(915)에서는, 1열째로부터 최종열째까지의 소스 신호선에 기록을 위한 신호가 입력된다. 이 신호에 의해, ｍ행째의 발광소자는, 발광 또는 비발광이 된다.
이상과 같이 해서 ｍ행째에 대해서 기록기간을 마치면, 즉시, (n+1)행째의 소거 기간으로 이행한다. 그를 위해, 게이트 신호선과 기록용 게이트 신호선 구동회로(913)을 비접속으로 함과 동시에, 스위치(920)을 바꾸어서 소스 신호선을 전원(916)과 접속한다. 또한 게이트 신호선과 기록용 게이트 신호선 구동회로(913)을 비접속으로 함과 동시에, 게이트 신호선에 대해서는, 소거용 게이트 신호선 구동회로(914)과 접속 상태로 한다. 그리고, 소거용 게이트 신호선 구동회로(914)로부터 (n+1)행째의 게이트 신호선에 선택적으로 신호를 입력해서 제1 트랜지스터에 신호를 온하는 동시에, 전원(916)으로부터 소거 신호가 입력된다. 이렇게 하여, (n+1)행째의 소거 기간을 마치면, 즉시, ｍ행째의 기록기간으로 이행한다. 이하, 마찬가지로, 소거 기간과 기록기간을 반복하여, 최하행째의 소거 기간까지 동작시키면 좋다.
또한, 본 실시예에서는, ｎ행째의 소거 기간과 (n+1)행째의 소거 기간의 사이에 ｍ행째의 기록기간을 설치하는 태양에 관하여 설명했지만, 이에 한정하지 않고, (n-1)행째의 소거 기간과 ｎ행째의 소거 기간과의 사이에 ｍ행째의 기록기간을 형성해도 된다.
또한 본 실시예에서는, 서브프레임 504와 같이 비발광 기간 504d를 설치할 때, 소거용 게이트 신호선 구동회로(914)과 어떤 한개의 게이트 신호선을 비접속 상태로 하는 동시에, 기록용 게이트 신호선 구동회로(913)과 다른 게이트 신호선를 접속 상태로 하는 동작을 반복하고 있다. 이러한 동작은, 특히 비발광 기간을 설치하지 않는 프레임에 있어서 실시해도 상관이 없다.
(실시예4)
본 발명의 전자 디바이스를 포함하는 발광 장치의 단면도의 일 태양에 대해서, 도 8a 내지 도 8c를 사용하여 설명한다.
도 8a 내지 도 8c에 있어서, 점선으로 둘러싸여져 있는 것은, 본 발명의 발광소자(12)를 구동하기 위해서 설치되는 트랜지스터(11)이다. 발광소자(12)은, 실시예 1에서 서술한 것 같이 제1 전극(13)과 제2 전극(14)과의 사이에 복수의 층이 적층된 층(15)을 가지는 본 발명의 발광소자이다. 트랜지스터(11)의 드레인과 제1 전극(13)과는, 제1 층간 절연막(16)(16a, 16b, 16c)을 관통하고 있는 배선(17)에 의해 전기적으로 접속되어 있다. 또한 발광소자(12)은, 격벽층(18)에 의해, 인접해서 설치되어 있는 다른 발광소자와 분리되어 있다. 이러한 구성을 가지는 본 발명의 발광 장치는, 본 실시예에 있어서, 기판(10) 위에 설치되어 있다.
또한, 도 8a 내지 도 8c에 표시된 트랜지스터(11)은, 반도체층을 중심으로 해서 기판과 반대측에 게이트 전극이 설치된 톱 게이트형의 것이다. 단, 트랜지스터(11)의 구조에 대해서는, 특별하게 한정은 없고, 예를 들면 보텀 게이트형의 것이라도 좋다. 또한 보텀 게이트의 경우에는, 채널을 형성하는 반도체층 위에 보호 막이 형성된 것(채널 보호형)이어도 좋고, 또는 채널을 형성하는 반도체층의 일부가 오목형이 된 것(채널에치형)이어도 좋다.
또한 트랜지스터(11)을 구성하는 반도체층은, 결정성, 비결정성의 어느쪽의 것이라도 좋다. 또한 세미아모포스 등이어도 좋다. 또한 무기물로 이루어지는 반도체 외에, 유기물로부터 이루어지는 반도체를 포함하는 반도체층이라도 된다.
또한, 세미아모포스 반도체란, 다음과 같은 것이다. 비정질과 결정 구조(단결정, 다결정을 포함한다)의 중간적인 구조를 가지고, 자유에너지적으로 안정한 제3 상태를 가지는 반도체이며, 단거리질서를 가져 격자변형을 가지는 결정질한 영역을 포함하고 있는 것이다. 또한 적어도 막 중의 일부의 영역에는, 0.5∼20nm의 결정립을 포함하고 있다. 라만 스펙트럼이 520cm-1보다도 저파수측으로 쉬프트하고 있다. X선회절에서는 Ｓｉ 결정격자에 유래되는 (111), (220)의 회절 피크가 관측된다. 미결합수(댕글링본드)을 종단시키기 위해 수소 또는 할로겐을 적어도 1원자% 또는 그 이상 포함하게 하고 있다. 소위 미결정 반도체(마이크로 크리스탈 반도체)로도 말해지고 있다. 규화물 기체를 글로방전분해(플라스마 CVD)해서 형성한다. 규화물 기체로서는, ＳｉＨ4, 그 밖에도 Ｓｉ2H6, ＳｉＨ2Ｃｌ2, ＳｉＨＣｌ3, ＳｉＣｌ4, ＳｉＦ4 등을 사용하는 것이 가능하다. 이 규화물 기체를 H2, 또는, H2과 Ｈｅ, Ａｒ, Ｋｒ, Ｎｅ으로부터 선택된 1종 또는 복수종의 희가스 원소로 희석해도 좋다. 희석율은 2∼1000배의 범위이다. 압력은 개략 0.1Ｐａ∼133Ｐａ의 범위, 전원 주파수는 1MHz∼120MHz, 바람직하게는 13MHz∼60MHz. 기판 가열온도는 300℃ 이하d 이면 되고, 바람직하게는 100∼250℃. 막 중의 불순물 원소로서, 산소, 질소, 탄소 등의 대기 성분의 불순물은 1×1020/ｃｍ3이하로 하는 것이 바람직하고, 특히, 산소 농도는 5×1019/ｃｍ3 이하, 바람직하게는 1×1019/ｃｍ3 이하로 한다. 또한, 세미아모포스 반도체를 사용한 ＴＦＴ(박막 트랜지스터)의 이동도는 약 1∼10cm2/Ｖｓｅｃ가 된다.
또한 반도체층이 결정성인 것의 구체적인 예로서는, 단결정 또는 다결정성의 규소, 또는 실리콘 게르마늄 등으로 이루어지는 것을 들 수 있다. 이것들은 레이저 결정화에 의해 형성된 것이라도 좋고, 예를 들면 니켈 등을 사용한 고상성장법에 의한 결정화에 의해 형성된 것이라도 좋다.
또한, 반도체층이 비정질의 물질, 예를 들면 아모퍼스 실리콘으로 형성될 경우에는, 트랜지스터(11) 및 그 밖의 트랜지스터(발광소자를 구동하기 위한 회로를 구성하는 트랜지스터)는 모두 N채널형 트랜지스터로 구성된 회로를 가지는 발광 장치인 것이 바람직하다. 그 이외에 대해서는, N채널형 또는 P채널형의 어느 한개의 트랜지스터로 구성된 회로를 가지는 발광 장치라도 좋고, 양쪽의 트랜지스터로 구성된 회로를 가지는 발광 장치라도 좋다.
더욱이, 제1 층간 절연막(16)은, 도8a 내지 도8c에 나타나 있는 바와 같이 다층이어도 좋고, 또는 단층이어도 좋다. 또한, 16a는 산화 규소나 질화 규소와 같은 무기물로 이루어지고, 16b은 아크릴이나 실록산(실리콘(Ｓｉ)과 산소(O)의 결합으로 골격구조가 구성되고, 알킬기 등의 치환기를 가지는 화합물), 도포 성막 가능 한 산화 규소 등의 자기평탄성을 가지는 물질로 이루어진다. 더욱이, 16c은 아르곤(Ａｒ)을 포함하는 질화규소막으로 이루어진다. 또한, 각 층을 구성하는 물질에 대해서는, 특별하게 한정은 없고, 여기에 서술한 것 이외의 것을 사용해도 된다. 또한 이들 이외의 물질로 이루어지는 층을 한층 더 조합하여도 좋다. 이렇게, 제1 층간 절연막(16)은, 무기물 또는 유기물의 양쪽을 사용해서 형성된 것이라도 좋고, 또는 무기물과 유기물의 어느쪽인가 한 개로 형성된 것이라도 좋다.
격벽층(18)은, 엣지부에 있어서, 곡률 반경이 연속적으로 변화되는 형상인 것이 바람직하다. 또한 격벽층(18)은, 아크릴이나 실록산, 레지스트, 산화 규소 등을 사용해서 형성된다. 또한 격벽층(18)은, 무기물과 유기물의 어느쪽인가 한개로 형성된 것이라도 좋고, 또는 양쪽을 사용해서 형성된 것이라도 좋다.
또한, 도8a, 도 8c에서는, 제1 층간 절연막(16)만이 트랜지스터(11)과 발광소자(12)의 사이에 설치된 구성이지만, 도 8b과 같이, 제1 층간 절연막(16)(16a, 16b) 외에, 제2층간 절연막(19)(19a, 19b)이 설치된 구성의 것이라도 좋다. 도 8b에 나타내는 발광 장치에 있어서는, 제1 전극(13)은 제2층간 절연막(19)을 관통하여, 배선(17)과 접속하고 있다.
제2층간 절연막(19)은, 제1 층간 절연막(16)과 마찬가지로, 다층이라도 좋고, 또는 단층이라도 좋다. 19a는 아크릴이나 실록산, 도포 성막가능한 산화 규소 등의 자기평탄성을 가지는 물질로 이루어진다. 더욱이, 19b은 아르곤(Ａｒ)을 포함하는 질화규소막으로 이루어진다. 또한, 각 층을 구성하는 물질에 대해서는, 특별하게 한정은 없고, 여기에 서술한 것 이외의 것을 사용해도 된다. 또한 이것들 이 외의 물질로 이루어지는 층을 한층 더 조합하여도 좋다. 이렇게, 제2층간 절연막(19)은, 무기물 또는 유기물의 양쪽을 사용해서 형성된 것이라도 좋고, 또는 무기물과 유기물의 어느쪽인가 한 개로 형성된 것이라도 좋다.
발광소자(12)에 있어서, 제1 전극(13) 및 제2 전극(14)이 모두 투광성을 가지는 물질로 구성되어 있을 경우, 도8a의 백색 화살표로 나타내는 바와 같이, 제1 전극(13)측과 제2 전극(14)측의 양쪽에서 발광을 추출할 수 있다. 또한 제2 전극(14)만이 투광성을 가지는 물질로 구성되어 있을 경우, 도 8b의 백색 화살표로 나타내는 바와 같이, 제2 전극(14)측에서만 발광을 추출할 수 있다. 이 경우, 제1 전극(13)은 반사율이 높은 재료로 구성되어 있거나, 또는 반사율이 높은 재료로 이루어지는 막(반사막)이 제1 전극(13)의 하방에 설치되는 것이 바람직하다. 또한 제1 전극(13)만이 투광성을 가지는 물질로 구성되어 있을 경우, 도 8c의 백색 화살표로 나타내는 바와 같이, 제1 전극(13)측에서만 발광을 추출할 수 있다. 이 경우, 제2 전극(14)은 반사율이 높은 재료로 구성되어 있거나, 또는 반사막이 제2 전극(14)의 윗쪽에 설치되는 것이 바람직하다.
또한 발광소자(12)는, 제1 전극(13)의 전위보다도 제2 전극(14)의 전위가 높아지도록 전압을 인가했을 때에 동작하는 것 같이 층(15)이 적층된 것이라도 좋고, 또는, 제1 전극(13)의 전위보다도 제2 전극(14)의 전위가 낮아지도록 전압을 인가했을 때에 동작하는 것 같이 층(15)이 적층된 것이라도 좋다. 전자의 경우, 트랜지스터(11)는 N채널형 트랜지스터이며, 후자의 경우, 트랜지스터(11)는 P채널형 트랜지스터이다.
이상과 같이, 본 실시예에서는, 트랜지스터에 의해 발광소자의 구동을 제어하는 액티브형의 발광 장치에 관해 설명했지만, 이밖에, 트랜지스터 등의 구동용의 소자를 특히 설치하지 않고 발광소자를 구동시키는 패시브형의 발광 장치라도 된다. 패시브형의 발광 장치에 있어서도, 저구동전압으로 동작하는 본 발명의 발광소자를 포함함으로써, 저소비 전력으로 구동시킬 수 있다.
(실시예5)
본 발명의 발광 장치는 저비용으로 제조할 수 있는 것이기 때문에, 본 발명의 발광 장치를 설치함으로써 저비용의 전자기기를 얻을 수 있다.
본 발명을 적용한 발광 장치를 설치한 전자기기의 하나의 실시예를 도 9a 내지 도 9c에 나타낸다.
도9a는 본 발명을 적용해서 제조한 노트형의 퍼스널컴퓨터이며, 본체(5521), 샤시(5522), 표시부(5523), 키보드(5524) 등으로 구성되어 있다. 본 발명의 발광소자를 가지는 발광 장치를 표시부로서 조립함으로써 퍼스널컴퓨터를 완성할 수 있다.
도 9b는, 본 발명을 적용해서 제조한 전화기이며, 본체(5552)에는 표시부(5551)과, 음성출력부(5554), 음성입력부(5555), 조작 스위치(5556, 5557), 안테나(5553) 등으로 구성되어 있다. 본 발명의 발광소자를 가지는 발광 장치를 표시부로서 조립함으로써 전화기를 완성할 수 있다.
도 9c는, 본 발명을 적용해서 제조한 텔레비젼 수상기이며, 표시부(5531), 샤시(5532), 스피커(5533) 등으로 구성되어 있다. 본 발명의 발광소자를 가지는 발광 장치를 표시부로서 조립함으로써 텔레비젼 수상기를 완성할 수 있다.
이상과 같이 본 발명의 발광 장치는, 각종 전자기기의 표시부로서 사용하는데도 대단히 적합하다.
또한, 상기에서 서술한 전자기기 외에, 내비게이션 장치, 또는 조명 기기 등에 본 발명의 발광소자를 가지는 발광 장치를 설치해도 상관이 없다.
[부호의 설명]
101: 제1 전극 102: 제2 전극 111: 제1층 112: 제2층
113: 제3층 114: 제4층 115: 제5층 121: 격벽층
200: 지지체 201: 게이트 전극 202: 게이트 절연층 203: 제1 반도체층
204: 제2 반도체층 205: 제3 반도체층 206: 소스 전극 207: 드레인 전극
6500: 기판 6503: 플렉시블 프린트 서킷(ＦＰＣ) 6504: 프린트 배선기판(ＰＷＢ) 6511: 화소부 6512: 소스 신호선 구동회로
6513: 기록용 게이트 신호선 구동회로 6514: 소거용 게이트 신호선 구동회로
901: 제1 트랜지스터 902: 제2 트랜지스터 903: 발광소자
911: 게이트 신호선 912: 소스 신호선 913: 기록용 게이트 신호선 구동회로
914: 소거용 게이트 신호선 구동회로 915: 소스 신호선 구동회로
916: 전원 917: 전류 공급선 918: 스위치
919: 스위치 920: 스위치 1001: 제1 트랜지스터
1002: 제2 트랜지스터 1003: 게이트 신호선
1004: 소스 신호선 1005: 전류 공급선
1006: 전극 501: 서브프레임 502: 서브프레임
503: 서브프레임 504: 서브프레임 501a: 기록 기간
501b: 유지 기간 502a: 기록 기간 502b: 유지 기간
503a: 기록 기간 503b: 유지 기간 504a: 기록 기간
504b: 유지 기간 504c: 소거 기간 504d: 비발광 기간
10: 기판 11: 트랜지스터 12: 발광소자
13: 제1 전극 14: 제2 전극 15: 층
16: 층간 절연막 17: 배선 18: 격벽층
19: 층간 절연막 5521: 본체 5522: 샤시
5523: 표시부 5524: 키보드 5551: 표시부
5552: 본체 5553: 안테나 5554: 음성출력부
5555: 음성입력부 5556: 조작 스위치 5531: 표시부
5532: 샤시 5533: 스피커

Claims (20)

  1. 공역 이중결합을 포함하고 분자량 100∼1000인 제1 화합물을 포함하는 제1층과,
    상기 제1 화합물의 부가반응에 형성된 고리 형상의 구조를 갖는 제2 화합물을 포함하는 제2층을 가지고,
    상기 제1층과 상기 제2층이 적층하고 있는 발광장치.
  2. 제 1항에 있어서,
    상기 제 1 화합물은 안트라센, 안트라센 유도체, 계피산, 계피산 유도체, 쿠말린 유도체 및 펜타센 유도체로 구성된 그룹에서 선택된 발광장치.
  3. 제 1항에 따른 발광장치를 적어도 갖는 전자기기로서,
    상기 전자기기가 노트형의 퍼스널컴퓨터, 전화기, 텔레비젼 수상기, 내비게이션 시스템 및 조명 기기로 구성된 그룹에서 선택되는 전자기기.
  4. 제1 전극과 제2 전극과의 사이에 제1층과 제2층을 가지고,
    상기 제1층은, 공역 이중결합을 포함하고 분자량 100∼1000인 제1 화합물을 포함하 고,
    상기 제2층은, 상기 제 1 화합물의 부가반응에 의해 형성된 고리 형상의 구조를 갖는 제2 화합물을 포함하는 발광장치.
  5. 제 4항에 있어서,
    상기 제 1 화합물은 안트라센, 안트라센 유도체, 계피산, 계피산 유도체, 쿠말린 유도체 및 펜타센 유도체로 구성된 그룹에서 선택된 발광장치.
  6. 제 4항에 따른 발광장치를 적어도 갖는 전자기기로서,
    상기 전자기기가 노트형의 퍼스널컴퓨터, 전화기, 텔레비젼 수상기, 내비게이션 시스템 및 조명 기기로 구성된 그룹에서 선택되는 전자기기.
  7. 제1 반도체층과, 제3 반도체층과의 사이에 제2반도체층을 가지고,
    상기 제1 반도체층은, 공역 이중결합을 포함하고 분자량 100∼1000인 제1 화합물을 포함하고,
    상기 제2 반도체층은, 상기 제1 화합물의 부가반응에 의해 형성된 고리 형상의 구조를 갖는 제2 화합물을 포함하고,
    상기 제3 반도체층과 제1 반도체층 사이에 우선적으로 수송되는 캐리어의 극성이 다른 발광장치.
  8. 제 7항에 있어서,
    상기 제 1 화합물은 안트라센, 안트라센 유도체, 계피산, 계피산 유도체, 쿠말린 유도체 및 펜타센 유도체로 구성된 그룹에서 선택된 발광장치.
  9. 제 7항에 따른 발광장치를 적어도 갖는 전자기기로서,
    상기 전자기기가 노트형의 퍼스널컴퓨터, 전화기, 텔레비젼 수상기, 내비게이션 시스템 및 조명 기기로 구성된 그룹에서 선택되는 전자기기.
  10. 배열된 복수의 발광소자를 가지고,
    상기 발광소자는,
    공역 이중결합을 포함하고 분자량 100∼1000인 제1 화합물을 포함하는 제1층과,
    상기 제1 화합물이 부가반응에 의해 형성되는 고리 형상의 구조를 갖는 제2 화합물을 포함하는 제2층을 가지고,
    제1층과 제2층이 적층하고 있는 발광장치.
  11. 제 10항에 있어서,
    상기 제 1 화합물은 안트라센, 안트라센 유도체, 계피산, 계피산 유도체, 쿠말린 유도체 및 펜타센 유도체로 구성된 그룹에서 선택된 발광장치.
  12. 제 10항에 따른 발광장치를 적어도 갖는 전자기기로서,
    상기 전자기기가 노트형의 퍼스널컴퓨터, 전화기, 텔레비젼 수상기, 내비게이션 시스템 및 조명 기기로 구성된 그룹에서 선택되는 전자기기.
  13. 제 10항에 따른 발광장치를 표시부에 사용하고 있는 전자기기.
  14. 공역 이중결합을 포함하고 분자량 100∼1000인 화합물을 포함하는 층을 형성하는 단계와,
    상기 화합물의 [2+2] 고리화 부가반응이 생기도록 상기 층에 빛을 조사하는 단계를 포함하는 발광장치의 제조방법.
  15. 제 14항에 있어서,
    상기 화합물은 안트라센, 안트라센 유도체, 계피산, 계피산 유도체, 쿠말린 유도체 및 펜타센 유도체로 구성된 그룹에서 선택된 발광장치의 제조방법.
  16. 제 14항에 있어서,
    상기 층을 형성하는 방법은 증착법, 도포법 및 묘화법으로 구성된 그룹에서 선택되는 발광장치의 제조방법.
  17. 공역 이중결합을 포함하고 분자량 100∼1000인 화합물을 포함하는 제1층을 형성하는 단계와,
    상기 화합물의 [2+2] 고리화 부가반응이 생기도록 상기 제1층 위에 빛을 조사해 제2층을 형성하는 단계와,
    상기 제2층 위에 제3층을 형성하는 단계를 포함하는 발광장치의 제조방법.
  18. 제 17항에 있어서,
    상기 화합물은 안트라센, 안트라센 유도체, 계피산, 계피산 유도체, 쿠말린 유도체 및 펜타센 유도체로 구성된 그룹에서 선택된 발광장치의 제조방법.
  19. 제 17항에 있어서,
    상기 제1층을 형성하는 방법은 증착법, 도포법 및 묘화법으로 구성된 그룹에서 선택되는 발광장치의 제조방법.
  20. 제 17항에 있어서,
    상기 제3층을 형성하는 방법은 증착법, 도포법 및 묘화법으로 구성된 그룹에서 선택되는 발광장치의 제조방법.
KR1020077005298A 2004-08-23 2005-08-12 발광장치 및 그 제조방법 KR101229388B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004242869 2004-08-23
JPJP-P-2004-00242869 2004-08-23
PCT/JP2005/015108 WO2006022192A2 (en) 2004-08-23 2005-08-12 Electronic device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20070052779A true KR20070052779A (ko) 2007-05-22
KR101229388B1 KR101229388B1 (ko) 2013-02-05

Family

ID=35967928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005298A KR101229388B1 (ko) 2004-08-23 2005-08-12 발광장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US7791067B2 (ko)
EP (1) EP1782661B1 (ko)
KR (1) KR101229388B1 (ko)
CN (1) CN100521844C (ko)
WO (1) WO2006022192A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
CN101904011B (zh) * 2007-12-27 2012-12-26 索尼公司 薄膜半导体装置和场效应晶体管
CN102157659A (zh) * 2011-03-24 2011-08-17 北京交通大学 一种全湿法制备的聚合物pled器件及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60213951A (ja) 1984-04-10 1985-10-26 Meidensha Electric Mfg Co Ltd 光導電性組成物
US4720432A (en) * 1987-02-11 1988-01-19 Eastman Kodak Company Electroluminescent device with organic luminescent medium
US4769292A (en) * 1987-03-02 1988-09-06 Eastman Kodak Company Electroluminescent device with modified thin film luminescent zone
JPH04100066A (ja) 1990-08-20 1992-04-02 Konica Corp 画像形成方法
DE4325885A1 (de) 1993-08-02 1995-02-09 Basf Ag Elektrolumineszierende Anordnung
JPH08146628A (ja) 1994-11-22 1996-06-07 Mita Ind Co Ltd 電子写真感光体
US6559256B2 (en) 1994-12-28 2003-05-06 Cambridge Display Technology Ltd. Polymers for use in optical devices
EP1715021A3 (en) 1994-12-28 2007-08-22 Cambridge Display Technology Limited Polymers for use in optical devices
DE19500912A1 (de) 1995-01-13 1996-07-18 Basf Ag Elektrolumineszierende Anordnung
US5747183A (en) * 1996-11-04 1998-05-05 Motorola, Inc. Organic electroluminescent light emitting material and device using same
EP1423991A4 (en) 2001-07-27 2009-06-17 Univ Ohio State METHOD FOR PRODUCING POLYMER LIGHT EMISSION ELEMENTS BY LAMINATION
JP4419373B2 (ja) 2001-10-10 2010-02-24 セイコーエプソン株式会社 薄膜形成方法、電子デバイスの形成方法
JP2003163086A (ja) 2001-11-27 2003-06-06 Nippon Hoso Kyokai <Nhk> 有機ｅｌ素子および有機ｅｌディスプレイ
JP4299028B2 (ja) 2002-03-11 2009-07-22 Ｔｄｋ株式会社 有機ｅｌ素子
JP2003315523A (ja) 2002-04-25 2003-11-06 Ricoh Co Ltd 回折光学素子およびその製造方法および光ピックアップ装置および光ディスクドライブ装置
JP2004107216A (ja) * 2002-09-13 2004-04-08 Seiko Epson Corp 膜形成方法
US20040175656A1 (en) * 2003-03-06 2004-09-09 Eric Baer Photo-patternable nanomaterials
US7795805B2 (en) * 2006-06-20 2010-09-14 Lg Display Co., Ltd. Organic light emitting device and method of manufacturing the same

Also Published As

Publication number Publication date
EP1782661A2 (en) 2007-05-09
CN101006754A (zh) 2007-07-25
EP1782661B1 (en) 2013-05-29
KR101229388B1 (ko) 2013-02-05
EP1782661A4 (en) 2009-12-23
US20110014728A1 (en) 2011-01-20
US8324016B2 (en) 2012-12-04
US20080087880A1 (en) 2008-04-17
CN100521844C (zh) 2009-07-29
US7791067B2 (en) 2010-09-07
WO2006022192A3 (en) 2006-06-01
WO2006022192A2 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
KR100773823B1 (ko) 발광장치
KR101152947B1 (ko) 발광장치
US8426866B2 (en) Display device and driving method thereof, semiconductor device, and electronic apparatus
JP2022001942A (ja) 発光装置
US7528811B2 (en) Semiconductor display device and electronic appliance
JP4831874B2 (ja) 発光装置及び電子機器
JP5178859B2 (ja) 電子装置、表示装置
CN102496346B (zh) 显示装置
JP2002333862A (ja) 発光装置及び電子機器
JP2014041357A (ja) 発光装置
JP2003223138A (ja) 発光装置およびその駆動方法
JP5127099B2 (ja) 電子装置、表示装置
KR101229388B1 (ko) 발광장치 및 그 제조방법
JP2006011403A (ja) 発光素子、発光装置、電子機器および発光素子の作製方法
JP4836513B2 (ja) 発光素子、発光装置、照明機器、電子機器および半導体素子
US20060066263A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP2003162254A (ja) 表示装置およびそれを用いた電子機器
JP4869491B2 (ja) 発光装置
KR100599727B1 (ko) 유기 ｅｌ 발광셀의 커패시터 및 그 제조 방법
KR20070110515A (ko) 발광소자, 발광장치 및 전자기기
JP5201791B2 (ja) 表示装置及び電子機器
JP4741286B2 (ja) 半導体装置及びその作製方法
JP2005228751A (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 8