KR20070052518A - 플립칩 패키지 기판 및 그의 제조방법 - Google Patents

플립칩 패키지 기판 및 그의 제조방법 Download PDF

Info

Publication number
KR20070052518A
KR20070052518A KR1020050110233A KR20050110233A KR20070052518A KR 20070052518 A KR20070052518 A KR 20070052518A KR 1020050110233 A KR1020050110233 A KR 1020050110233A KR 20050110233 A KR20050110233 A KR 20050110233A KR 20070052518 A KR20070052518 A KR 20070052518A
Authority
KR
South Korea
Prior art keywords
flip chip
connection pad
chip package
connection terminal
insulating member
Prior art date
Application number
KR1020050110233A
Other languages
English (en)
Inventor
박성은
신영환
이효수
김상욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050110233A priority Critical patent/KR20070052518A/ko
Publication of KR20070052518A publication Critical patent/KR20070052518A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 플립칩 패키지 기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 접속패드의 표면에 절연부재의 개구부보다 큰 폭의 요홈을 형성하여 접속단자와 접촉하는 접속패드의 표면을 증가시키고, 요홈을 따라 접속단자를 형성하여 절연부재에 의해 걸려 고정되는 쐐기부를 접속단자에 포함시킴으로써, 접속단자와 플립칩 인쇄회로기판 간의 접착력을 향상시키고, 접속단자가 플립칩 인쇄회로기판으로부터 용이하게 이탈되지 못하도록 방지하여 외부환경에 대한 내충격성을 향상시킨 플립칩 패키지 기판 및 그 제조방법에 관한 것이다.
플립칩 패키지 기판, 접속패드, 요홈, 쐐기부, 접속단자, 에칭

Description

플립칩 패키지 기판 및 그의 제조방법{Flip chip package printed circuit board and method for manufacturing the same}
도 1은 종래의 일례에 따른 플립칩 패키지 기판의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 플립칩 패키지 기판의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 플립칩 패키지 기판의 제조공정을 도시한 순서도이다.
도 4a 내지 도 4h는 본 발명의 일 실시예에 따른 플립칩 패키지 기판의 제조공정을 도시한 공정도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 동박적층판 110 : 절연층
120 : 동박층 130 : 관통홀
140 : 도금층 150 : 회로패턴
152 : 접속패드 154 : 요홈
160 : 베이스 기판 170 : 절연부재
172 : 개구부 180 : 표면처리층
190 : 접속단자 200 : 플립칩 패키지 기판
Ⅰ : 쐐기부
본 발명은 플립칩 패키지 기판 및 그 제조방법에 관한 것으로, 보다 상세하게는, 접속패드 표면에 요홈을 형성하고 접속단자를 형성하는 플립칩 패키지 기판 및 그 제조방법에 관한 것이다.
반도체 조립의 역사는 전체적으로 큰 변화가 없다는 게 특징이다. 한가지 근본적인 변화라면 관통홀(through-hole) 어셈블리에서 표면실장기술(SMT)로의 전환을 들 수 있다. 근래에는 핀 카운트가 증가하면서 볼 그리드 어레이(ball grid array; BGA) 방식 등 에어리어 어레이 패키지(area array package)의 개발이 이루어졌다. 소비자 제품의 경박단소화 추세에 의해 미세화, 소형화가 더욱 강조되고 있다. 이러한 미세화 추세에 따라 칩 스케일 패키징(chip scale packaging; CSP)이란 개념이 나오게 되었다. 실장 기술은 사이즈가 작은 집적회로(IC)와 사이즈가 큰 인쇄회로기판(PCB)을 연결하는 기술로, 초미세 IC 와 PCB 사이즈 간의 격차를 메워주는 한편 유기 계열(organic-based) PCB와 실리콘 사이의 열팽창계수의 차이를 보정함으로써 시스템 전체의 장기적인 신뢰성을 보장하는 것이 핵심 기능이다.
또한, 생산효율을 높이기 위해 리드 프레임이 없는 즉, 선 없는 반도체로 불리는 것으로 실장 시에 베어칩을 기판에 직접 접착하는 플립칩 실장 기술 등이 급부상하고, 웨이퍼를 개별적인 칩으로 분리하지 않고 여러 칩이 붙어 있는 상태에서 다이본딩, 몰딩, 트리밍, 마킹 등 일련의 조립공정을 마친 후 이를 절단해 곧바로 완제품을 만드는 방법인 웨이퍼 레벨 패키지(wafer level package; WLP)도 개발되고 있는 추세이다.
여기서, 플립칩 패키지는 기존의 와이어 본드 패키지보다 처리할 수 있는 소비전력이 높고 뛰어난 열성능을 갖는다. 또한, 병목 작용을 하는 와이어 본드가 필요 없기 때문에 전기적 성능이 좋다. 플립칩 패키지 기판은 일반적으로 솔더볼과 같은 접속 단자를 이용하여 반도체 칩 또는 반도체 기판을 연결하여 패키지를 형성하게 된다.
도 1은 종래의 일례에 따른 플립칩 패키지 기판의 단면도로써, 이를 참조하여 설명하면 다음과 같다.
도 1에 도시된 바와 같이, 플립칩 패키지 기판(20)은 접속패드(6')를 포함하는 회로패턴(6)이 표면에 형성된 베이스 기판(8), 베이스 기판(8) 양면에서 접속패드(6')가 노출되도록 개구부가 형성된 절연부재(10), 노출된 접속패드(6') 상면에 형성된 표면처리층(12) 및 표면처리층(12) 상면에 형성된 접속 단자(14)를 포함한다.
여기서, 베이스 기판(10)의 양면에 형성된 회로패턴(6)은 내부 비아홀(4)에 의해 서로 전기적으로 연결될 수 있다.
상술한 바와 같이, 종래의 플립칩 패키지 기판(20)에 있어서는, 절연부재(10)의 개구부 내에서 표면처리층(12)이 형성된 접속패드(6') 상면에 접속단자(14)를 형성함으로써, 이후에 표면처리층(12)이 범핑(bumping), 와이어 본딩(wire bonding) 등의 공정을 수행하면서 열·물리학적으로 영향을 받게 되면, 그 상면에 형성된 접속단자(14)가 분실되는 등의 불량을 발생시키게 된다.
즉, 접속 패드(6')의 산화를 방지할 뿐만 아니라, 접속단자(14)와의 접착력을 높여주는 표면처리층(12)은 그 종류에 따라 이후에 수행하는 범핑, 와이어 본딩 등의 공정에서 가해지는 열과 압력에 의해 용이하게 손상을 입게 되어, 플립칩 패키지 기판(20)과 접속단자(14)와의 결합력을 떨어뜨려 제품의 신뢰성을 저하시키는 문제점이 있었다.
본 발명은 상술한 바와 같은 문제를 해결하기 위하여, 접속단자(14)와의 결합력을 향상시켜 제품의 신뢰성이 증가된 플립칩 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명은, 적어도 하나의 접속패드를 포함하는 회로패턴이 표면에 형성된 베이스 기판, 접속패드의 중심부에 대응되는 개구부를 형성하면서 베이스 기판의 표면에 형성되는 절연부재, 및 접속패드 위로 형성되는 접속단자를 포함하고, 접속패드의 표면에는 개구부보다 큰 폭의 요홈이 형성되고, 접속단자는 요홈을 따라 절연부재의 하부로 돌출되는 쐐기부를 포함하여 형성되는 것을 특징으로 하는 플립칩 패키지 기판을 제공한다.
본 발명에 따른 플립칩 패키지 기판에 있어서, 요홈은 저면은 평평하고, 양 끝단은 소정의 경사를 구비하는 접시형상인 것을 특징으로 한다.
또한, 본 발명에 따른 플립칩 패키지 기판에 있어서, 요홈의 상면에서 접속패드를 보호하기 위한 표면처리층을 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 플립칩 패키지 기판에 있어서, 요홈은 접속패드에 에칭 공정을 수행하여 형성되는 것을 특징으로 한다.
또한, 본 발명에 따른 플립칩 패키지 기판에 있어서, 접속패드는 본딩패드 및/또는 범프패드인 것을 특징으로 한다.
또한, 본 발명에 따른 플립칩 패키지 기판에 있어서, 베이스 기판은 내부에 적어도 하나의 내층 회로패턴을 더 포함하는 것을 특징으로 한다.
상기 기술적 과제를 해결하기 위하여, 본 발명은, (A) 적어도 하나의 접속패드를 포함하는 회로패턴이 표면에 형성된 베이스 기판을 제공하는 단계, (B) 접속패드의 중심부에 대응되는 개구부를 형성하면서 베이스 기판의 표면에 절연부재를 형성하는 단계, (C) 개구부에 의해 노출된 접속패드의 중심부 및 절연부재에 의해 피복된 접속패드의 주변부를 에칭하여 개구부보다 큰 폭의 요홈을 형성하는 단계, 및 (D) 접속패드 위로 접속단자를 형성하는 단계를 포함하고, 접속단자는 요홈을 따라 절연부재의 하부로 돌출되는 쐐기부를 포함하여 형성되는 것을 특징으로 하는 플립칩 패키지 기판의 제조방법을 제공한다.
본 발명에 따른 플립칩 패키지 기판의 제조방법에 있어서, (C) 단계 이후에, (E) 요홈에 표면처리를 수행하여 표면처리층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 플립칩 패키지 기판의 제조방법에 있어서, 요홈은 저 면은 평평하고, 양 끝단은 소정의 경사를 구비하는 접시형상인 것을 특징으로 한다.
또한, 본 발명에 따른 플립칩 패키지 기판의 제조방법에 있어서, 접속패드는 본딩패드 및/또는 범프패드인 것을 특징으로 한다.
또한, 본 발명에 따른 플립칩 패키지 기판의 제조방법에 있어서, 베이스 기판은 내부에 적어도 하나의 내층 회로패턴을 더 포함하는 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다.
도 2를 참조하여 설명하면, 본 발명의 일 실시예에 따른 인쇄회로기판(200)은 접속패드(152)를 포함하는 회로패턴(150)이 표면에 형성된 베이스 기판(160), 접속패드(152)의 중심부에 대응되는 개구부를 형성하면서 베이스 기판(160)의 표면에 형성되는 절연부재(170), 접속패드(152) 상면에 형성된 표면처리층(180) 및 표면처리층(180) 위로 형성되는 접속단자(190)를 포함한다.
여기서, 접속패드(152)의 표면에는 절연부재(170)에 형성된 개구부보다 큰 폭의 요홈(154)이 형성되고, 접속단자(190)는 요홈(154)을 따라 절연부재(170)의 하부로 돌출되는 쐐기부(Ⅰ)를 포함한다.
이때, 요홈(154)은 저면이 평평하고, 양 끝단이 소정의 경사를 구비하는 접시형상을 갖는 것으로 에칭 공정을 수행하여 형성하는 것이 바람직하다.
또한, 접속패드(152)는 본딩패드 및 범프패드를 포함한다.
절연부재(170)는 접속패드(152)가 노출되도록 회로패턴(150) 상면에 형성되어, 이후, 전자부품(미도시) 실장 시, 접속패드(152)를 제외한 회로패턴(150)의 오접속이 일어나지 않도록 회로패턴(150)을 보호해줄 수 있다. 여기서, 절연부재(170)는 소정의 열에서도 충분히 견디는 내열성 수지로 형성되는 것이 바람직하다.
본 발명의 다른 실시예에 있어서, 베이스 기판(160)은 내부에 회로패턴(150)과 전기적으로 연결되는 적어도 하나의 내부 회로패턴(미도시)을 더 포함할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 플립칩 인쇄회로기판(200)에 있어서는, 접속패드(152)의 표면에 절연부재(170)의 개구부보다 큰 폭의 요홈(154)을 형성하여 접속단자(190)와 접촉하는 접속패드(152)의 표면을 증가시킴으로써 접속단자(190)와 플립칩 인쇄회로기판(200) 간의 접착력을 향상시키고, 절연부재(170)의 하부까지 형성된 요홈(154)을 따라 접속단자(190)를 형성하여 절연부재(170)에 의해 걸려 고정되는 접속단자(190)의 쐐기부(Ⅰ)를 형성함으로써, 접속단자(190)가 플립칩 인쇄회로기판(200)으로부터 용이하게 이탈되지 못하도록 방지하여 외부환경에 대한 내충격성을 강하게 해준다.
이하, 도 3은 본 발명의 일 실시예에 따른 플립칩 인쇄회로기판의 제조방법을 도시한 순서도이고, 도 4a 내지 도 4h는 본 발명의 일 실시예에 따른 플립칩 인쇄회로기판의 제조방법을 도시한 공정도이다.
도 3 및 도 4를 참조하여 본 발명의 일 실시예에 따른 플립칩 인쇄회로기판의 제조방법을 상세하게 설명하면 다음과 같다.
먼저, 적어도 하나의 접속패드를 포함하는 회로패턴이 표면에 형성된 베이스 기판을 제공한다(S100).
도 4a에 도시된 바와 같이, 절연층(110)의 양면에 동박층(120)이 형성된 동박적층판(100)을 제공한다.
여기서, 절연층(110)으로는 유리섬유에 에폭시 수지(Epoxy resin)를 침투시킨 유리/에폭시, 종이와 페놀을 섞어 만든 종이/페놀, 유리섬유에 불소수지를 섞어 만들어 고주파용에 적합한 유리/불소수지 및 유연성이 좋은 폴리이미드(Polyimide)계 필름 등을 사용할 수 있다.
이후, 도 4b에 도시된 바와 같이, 동박적층판(100)에 동박적층판(100)을 관통하는 관통홀(130)을 형성한다.
관통홀(130)은 이후, 동박층(120)에 형성될 회로패턴을 전기적으로 연결시키기 위한 것으로, 일례로 드릴 비트를 이용한 드릴링 공정을 수행하여 원하는 위치에 형성할 수 있다.
실시예에 따라서, 관통홀(130) 형성 후, 드릴링 시 발생하는 동박(120)의 버(burr) 및 관통홀(130) 내벽의 먼지 입자와 동박(120) 표면의 먼지, 지문 등을 제거하는 디버링(deburring), 관통홀(130) 내벽에 부착된 녹은 수지 찌꺼기를 제거하는 디스미어(desmear) 공정을 더 수행할 수 있다.
다음으로, 도 4c에 도시된 바와 같이, 관통홀(130)이 형성된 동박적층판(100)에 도금층(140)을 형성한다.
관통홀(130) 내벽은 절연물질인 절연층(110)을 포함하고 있으므로, 전도성을 부여하기 위하여 무전해 도금 및 전해 도금을 수행하여 도금층(140)을 형성한다.
여기서, 무전해 동도금을 수행한 후 전해 동도금을 수행하는 이유는 전기분해에 의한 전해 동도금을 절연층(110) 상에 직접 실시할 수 없기 때문이다. 따라서, 화학동도금인 무전해 동도금을 수행한 후, 전해 동도금을 실시하여 도금층(140)을 형성할 수 있다. 또한, 무전해 동도금만으로는 도금막을 두껍게 하기 어렵고, 물성도 전해 동도금에 미치지 못하여 전해 동도금을 함께 수행하는 것이 바람직하다.
이후, 도 4d에 도시된 바와 같이, 도금층(140)이 형성된 동박층(120)에 회로패턴(150)을 형성하여 베이스 기판(160)을 완성한다.
회로패턴(150)은 일례로, 도금층(140)이 형성된 동박층(120)의 상면에 감광성 물질(미도시)을 도포하고 패턴이 형성된 아트워크 필름을 밀착시킨 후, 노광 및 현상 공정을 수행하여 에칭 레지스트 패턴을 형성하고 에칭 공정을 수행하는 포토리소그래피(photolithography) 공법으로 형성할 수 있다.
이때, 절연층(110)의 양면에 형성된 회로패턴(150)은 도금층(140)이 형성된 관통홀(134)에 의해 서로 전기적으로 연결될 수 있다.
여기서, 회로패턴(150)은 본딩패드 및 범프패드로 구성되어 이후에 접속단자가 형성되는 접속패드(152)를 포함한다.
본 발명의 다른 실시예에 따라서, 회로패턴(150) 상면에 추가의 절연층(미도시) 및 추가의 회로층(미도시)를 교대로 원하는 수만큼 더 형성하여 다층의 베이스 기판(미도시)을 이용할 수 있다.
다음으로, 접속패드의 중심부에 대응되는 개구부를 형성하면서 베이스 기판의 표면에 절연부재를 형성한다(S200).
즉, 도 4e에 도시된 바와 같이, 베이스 기판(160)의 양면에 접속패드(152)의 중심부에 대응되는 개구부(172)를 형성하면서 절연부재(170)를 형성한다.
절연부재(170)는 이후, 접속단자가 형성되어 외부와 전기적으로 연결되는 접소패드(152)의 중심부를 제외하고, 나머지 회로패턴(150)을 보호하기 위하여 형성하는 것으로, 배선간의 단락 및 오접속 등과 같은 불량을 방지시켜주고, 전자 부품을 실장 시, 원하지 않는 접속 등을 방지시켜 줄 수 있다. 절연부재(170)는 일례로, 접속 단자의 용해온도에서도 충분히 견디는 내열성 수지로 만들어진 PSR(Photo imageable solder resist ink)과 같은 솔더 레지스트용 잉크를 사용하는 것이 바람직하다.
이후, 개구부에 의해 노출된 접속패드의 중심부 및 절연부재에 의해 피복된 접속패드의 주변부를 에칭하여 개구부보다 큰 폭의 요홈을 형성한다(S300).
즉, 도 4f에 도시된 바와 같이, 절연부재(170)의 개구부(172)에 의해 노출된 접속패드(152)의 중심부 및 절연부재(170)에 의해 피복된 접속패드(152)의 주변부를 에칭하여, 요홈(154)을 형성한다.
절연부재(170)가 형성된 베이스 기판(160)을 에칭액에 담그어, 노출된 접속패드(152)의 중심부에서 절연부재(170)에 의해 피복된 접속패드(152)의 주변부까지 에칭하면 절연부재(170)의 개구부(172)보다 큰 폭의 요홈(154)을 형성할 수 있다. 여기서, 에칭액은 일례로, 염화철(CuFe), 2염화동(CuCl2), 알칼리(Alkali) 에칭액 및 과산화수소-황산계 에칭액 등을 사용할 수 있다.
접속패드(152)의 표면에 형성된 요홈(154)은 이후, 접속단자와의 접착면적을 증가시켜줄 뿐만 아니라, 접속패드(152)의 주변부 상에 형성된 절연부재(170)에 의해 접속단자가 걸려 고정시킴으로써 제품의 신뢰성을 향상시켜줄 수 있다.
이때, 요홈(154)은 저면은 평평하고, 양 끝단은 소정의 경사를 구비하는 접시형상인 것이 바람직하다.
다음으로, 요홈(154)에 표면처리를 수행하여 표면처리층(180)을 형성한다(S400).
즉, 도 4g에 도시된 바와 같이, 접속패드(152)의 표면에 형성된 요홈(154)에 표면처리를 수행하여 표면처리층(180)을 형성한다.
표면처리층(180)은 이후, 접속단자가 접착되는 접속패드(152)의 요홈(154)의 산화를 방지하고, 접속단자와의 접착력을 향상시키며, 접속패드(152)에 좋은 전도성을 부여하기 위한 것으로, 일례로, OSP(Organic Solderability Preservative), HASL(Hot Air Solder Leveling), 프리플럭스(Pre-flux) 코팅, 무전해 니켈/금도금, 무전해 팔라디움(Pd) 도금, 무전해 은(Ag) 도금 및 무전해 주석 도금 등을 수행하여 형성할 수 있다.
이후, 접속패드 위로 접속단자를 형성한다(S500).
도 4h에 도시된 바와 같이, 표면처리층(180)이 형성된 접속패드(152)의 요홈 (154)에 접속단자(190)를 형성하여 플립칩 인쇄회로기판(200)을 완성한다.
접속단자(190)는 접속패드(152)의 요홈(154)을 따라 절연부재(170)의 하부로 돌출되는 쐐기부(Ⅰ)를 포함하여 형성된다. 여기서, 절연부재(170)의 하부 및 접속패드(152)의 요홈(154) 사이에 형성된 쐐기부(Ⅰ)는 접속단자(152)가 절연부재(170)에 걸려 고정될 수 있게 해줌으로써, 접속단자(152)와 플립칩 인쇄회로기판(200) 간의 결합력을 높여 외부환경에 대한 내충격성을 향상시켜줄 수 있다.
접속단자(190)는 표면처리층(180)이 형성된 기판 상면에 일례로, 스크린 인쇄 방식으로 접속 단자액을 도포하고, 리플로우(reflow) 및 디플럭스(deflux) 공정을 수행하여 형성할 수 있다. 또한, 접속단자(190)는 도전성 페이스트와 일례로, 염화물·플루오르화물·수지(樹脂) 등의 재질로 형성된 플럭스(flux)가 혼합된 물질로써, 이후 전자부품을 플립칩 인쇄회로기판(200)에 고정시켜 줄 뿐만 아니라, 전기적으로도 연결시켜 줄 수 있다. 여기서, 플럭스는 용해한 금속과 반응하여 도전성 페이스트 내의 불순물 침투를 방지시켜주고, 도전성 페이스트와 섞여 접속단자(190)의 용융점을 낮게 만들어 준다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 플립칩 인쇄회로기판의 제조방법에 따르면, 접속패드(152)가 포함된 회로패턴(150)을 형성한 후, 접속패드(152)의 중심부에 대응하는 개구부(172)가 형성된 절연부재(170)를 형성하고, 노출된 접속패드(152)의 중심부는 물론, 절연부재(170)에 피복된 접속패드(152)의 주변부까지 에칭하여, 접속패드(152)의 표면에 개구부(172)보다 큰 폭의 요홈(154)을 형성함으로써, 접속단자(190)를 접속패드(152) 상에 절연부재(170)의 하부로 돌출 되는 쐐기부(Ⅰ)를 포함하도록 요홈(154)을 따라 형성하여 플립칩 인쇄회로기판(200)과 접속단자(190)와의 결합력을 향상시켜 외부환경에 대한 내충격성을 향상시키는 효과를 가져올 수 있다.
즉, 종래의 플립칩 인쇄회로기판의 제조방법에 있어서는, 노출된 접속패드(6') 상에 표면처리층(12)을 형성하고 접속단자(14)를 형성함으로써, 접속단자(14)와의 접착력을 높여주는 표면처리층(12)의 불량에 따라 접속단자(14)와 플립칩 인쇄회로기판(20) 간의 결합력이 떨어져 제품의 신뢰성 저하를 가져오는 문제점이 있었지만, 본 발명에 있어서는, 표면처리층(180)의 불량에 상관없이 접속패드(152) 표면에 형성된 요홈(154)에 의하여 접속단자(190)가 절연부재(170)의 하부에 돌출된 쐐기부(Ⅰ)를 포함함으로써, 접속단자(190)가 절연부재(170)에 의해 물리적으로 플립칩 인쇄회로기판(200)에 고정됨으로써, 제품의 신뢰성을 향상시킬 수 있다.
이상에서 기술한 바와 같이, 본 발명은 특정 실시예를 통하여 설명되었으나, 본 발명의 범위가 상기 실시예로 한정되는 것이 아니며 본 발명의 범위 내에서 다양한 변형이 가능하다. 본 발명의 범위는 이하의 특허청구범위의 해석에 의해서만 한정된다.
본 발명의 플립칩 인쇄회로기판 및 그 제조방법에 따르면, 접속패드의 표면에 절연부재의 개구부보다 큰 폭의 요홈을 형성하여 접속단자와 접촉하는 접속패드의 표면을 증가시키고, 요홈을 따라 접속단자를 형성하여 절연부재에 의해 걸려 고 정되는 쐐기부를 접속단자에 포함시킴으로써, 접속단자와 플립칩 인쇄회로기판 간의 접착력을 향상시키고, 접속단자가 플립칩 인쇄회로기판으로부터 용이하게 이탈되지 못하도록 방지하여 외부환경에 대한 내충격성을 향상시킬 수 있다.

Claims (11)

  1. 적어도 하나의 접속패드를 포함하는 회로패턴이 표면에 형성된 베이스 기판;
    상기 접속패드의 중심부에 대응되는 개구부를 형성하면서 상기 베이스 기판의 표면에 형성되는 절연부재; 및
    상기 접속패드 위로 형성되는 접속단자;
    를 포함하고,
    상기 접속패드의 표면에는 상기 개구부보다 큰 폭의 요홈이 형성되고, 상기 접속단자는 상기 요홈을 따라 상기 절연부재의 하부로 돌출되는 쐐기부를 포함하여 형성되는 것을 특징으로 하는 플립칩 패키지 기판.
  2. 제1항에 있어서, 상기 요홈은 저면은 평평하고, 양 끝단은 소정의 경사를 구비하는 접시형상인 것을 특징으로 하는 플립칩 패키지 기판.
  3. 제1항에 있어서, 상기 요홈의 상면에서 상기 접속패드를 보호하기 위한 표면처리층을 더 포함하는 것을 특징으로 하는 플립칩 패키지 기판.
  4. 제1항에 있어서, 상기 요홈은 상기 접속패드에 에칭 공정을 수행하여 형성되는 것을 특징으로 하는 플립칩 패키지 기판.
  5. 제1항에 있어서, 상기 접속패드는 본딩패드 및/또는 범프패드인 것을 특징으로 하는 플립칩 패키지 기판.
  6. 제1항에 있어서, 상기 베이스 기판은 내부에 적어도 하나의 내층 회로패턴을 더 포함하는 것을 특징으로 하는 플립칩 패키지 기판.
  7. (A) 적어도 하나의 접속패드를 포함하는 회로패턴이 표면에 형성된 베이스 기판을 제공하는 단계;
    (B) 상기 접속패드의 중심부에 대응되는 개구부를 형성하면서 상기 베이스 기판의 표면에 절연부재를 형성하는 단계;
    (C) 상기 개구부에 의해 노출된 접속패드의 중심부 및 상기 절연부재에 의해 피복된 접속패드의 주변부를 에칭하여 상기 개구부보다 큰 폭의 요홈을 형성하는 단계; 및
    (D) 상기 접속패드 위로 접속단자를 형성하는 단계;
    를 포함하고,
    상기 접속단자는 상기 요홈을 따라 상기 절연부재의 하부로 돌출되는 쐐기부를 포함하여 형성되는 것을 특징으로 하는 플립칩 패키지 기판의 제조방법.
  8. 제7항에 있어서, 상기 (C) 단계 이후에,
    (E) 상기 요홈에 표면처리를 수행하여 표면처리층을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 플립칩 패키지 기판의 제조방법.
  9. 제7항에 있어서, 상기 요홈은 저면은 평평하고, 양 끝단은 소정의 경사를 구비하는 접시형상인 것을 특징으로 하는 플립칩 패키지 기판의 제조방법.
  10. 제7항에 있어서, 상기 접속패드는 본딩패드 및/또는 범프패드인 것을 특징으로 하는 플립칩 패키지 기판의 제조방법.
  11. 제7항에 있어서, 상기 베이스 기판은 내부에 적어도 하나의 내층 회로패턴을 더 포함하는 것을 특징으로 하는 플립칩 패키지 기판의 제조방법.
KR1020050110233A 2005-11-17 2005-11-17 플립칩 패키지 기판 및 그의 제조방법 KR20070052518A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050110233A KR20070052518A (ko) 2005-11-17 2005-11-17 플립칩 패키지 기판 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110233A KR20070052518A (ko) 2005-11-17 2005-11-17 플립칩 패키지 기판 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20070052518A true KR20070052518A (ko) 2007-05-22

Family

ID=38275156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110233A KR20070052518A (ko) 2005-11-17 2005-11-17 플립칩 패키지 기판 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20070052518A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019013566A1 (ko) * 2017-07-12 2019-01-17 주식회사 아모텍 기능성 컨택터
CN116759321A (zh) * 2023-08-21 2023-09-15 广州市艾佛光通科技有限公司 一种半导体芯片焊盘及其制作方法、芯片封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019013566A1 (ko) * 2017-07-12 2019-01-17 주식회사 아모텍 기능성 컨택터
CN116759321A (zh) * 2023-08-21 2023-09-15 广州市艾佛光通科技有限公司 一种半导体芯片焊盘及其制作方法、芯片封装方法

Similar Documents

Publication Publication Date Title
CN101480116B (zh) 电路基板、电子器件配置及用于电路基板的制造工艺
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
KR100831514B1 (ko) 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판
US10043726B2 (en) Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity
US20030127737A1 (en) Semiconductor device
US20120077317A1 (en) Multilayered printed circuit board and method for manufacturing the same
JP2009004744A (ja) プリント基板
US6969674B2 (en) Structure and method for fine pitch flip chip substrate
JP2007048976A (ja) プリント回路板、およびプリント回路板を備えた電子機器
JP2010287870A (ja) プリント基板及びそれを含んだ半導体装置、並びにプリント基板の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
KR20070052518A (ko) 플립칩 패키지 기판 및 그의 제조방법
JP2005019937A (ja) 高密度チップスケールパッケージ
KR101044154B1 (ko) 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
JP4159631B2 (ja) 半導体パッケージの製造方法
JP2007081150A (ja) 半導体装置及び基板
JP3563170B2 (ja) 半導体装置の製造方法
JP3938017B2 (ja) 電子装置
JPH06291246A (ja) マルチチップ半導体装置
JP3955086B2 (ja) バンプ付き基板の製造方法
JP3777687B2 (ja) チップキャリア
KR19990002341A (ko) 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application