KR20070042482A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20070042482A
KR20070042482A KR1020060101371A KR20060101371A KR20070042482A KR 20070042482 A KR20070042482 A KR 20070042482A KR 1020060101371 A KR1020060101371 A KR 1020060101371A KR 20060101371 A KR20060101371 A KR 20060101371A KR 20070042482 A KR20070042482 A KR 20070042482A
Authority
KR
South Korea
Prior art keywords
transistor
electrode
display device
electron
potential
Prior art date
Application number
KR1020060101371A
Other languages
English (en)
Other versions
KR101340862B1 (ko
Inventor
야수노리 요시다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070042482A publication Critical patent/KR20070042482A/ko
Application granted granted Critical
Publication of KR101340862B1 publication Critical patent/KR101340862B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

전기 소자가 저전압을 인가받는 고 신뢰성의 디스플레이 장치를 제공하기 위한 것이다. 디스플레이 장치는 픽셀이 개별적인 추출 게이트 전극, 에미터 어레이, 상기 에미터 어레이에 직렬로 접속되는 구동 트랜지스터, 상기 추출 게이트 전극의 전위를 제어하는 전위 제어 회로 및 스위칭 소자와 전압 유지 소자를 포함하는 회로를 갖는 능동 매트릭스 FED 디스플레이 장치이다. 구동 트랜지스터의 Vgs에 따라서 추출 게이트 전극의 전위를 변화시킴으로써, 능동 매트릭스 구동 방법은 에미터 어레이에 구동 트랜지스터를 직렬로 접속함으로써 수행되고 구동 트랜지스터에 인가되는 전압은 감소될 수 있다.
구동 트랜지스터, 픽셀 회로, 전위 제어 회로, 추출 게이트 전극, 애노드 전극

Description

디스플레이 장치{Display device}
도1a 및 도1b는 본 발명의 디스플레이 장치의 픽셀 회로 및 디스플레이 영역 구조를 도시한 도면.
도2a 및 도2b는 본 발명의 디스플레이 장치의 픽셀 회로 및 발광 소자를 도시한 도면.
도3a 및 도3b는 본 발명의 디스플레이 장치의 예시적인 발광 소자들을 도시한 도면.
도4는 본 발명의 예시적인 전위 제어 회로를 도시한 도면.
도5a 및 도5b는 본 발명의 능동 매트릭스 FED 소자의 동작점들을 도시한 도면.
도6은 본 발명의 디스플레이 장치의 픽셀부의 상부도.
도7은 본 발명의 디스플레이 장치의 픽셀부의 상부도.
도8은 본 발명의 디스플레이 장치의 픽셀부의 상부도.
도9는 본 발명의 디스플레이 장치의 픽셀부의 상부도.
도10a 내지 도10e는 본 발명의 디스플레이 장치의 제조 공정을 도시한 도면.
도11a 내지 도11d는 본 발명의 디스플레이 장치의 제조 공정을 도시한 도면.
도12a 내지 도12c는 본 발명의 디스플레이 장치의 제조 공정을 도시한 도면.
도13a 내지 도13c는 본 발명의 디스플레이 장치의 제조 공정을 도시한 도면.
도14는 종래의 능동 매트릭스 디스플레이 장치의 FED 소자를 도시한 도면.
도15는 종래의 능동 매트릭스 디스플레이 장치의 FED 소자의 동작점을 도시한 도면.
도16은 종래의 능동 매트릭스 디스플레이 장치의 FED 소자의 동작점을 도시한 도면.
도17a 및 도17b는 종래의 능동 매트릭스 디스플레이 장치의 FED 소자의 동작점을 도시한 도면.
도18은 종래의 수동 매트릭 FED의 디스플레이 영역 구조를 도시한 도면.
도19a 및 도19b는 종래의 능동 매트릭스 FED의 픽셀 회로 및 디스플레이 영역 구조를 도시한 도면.
도20a는 본 발명의 디스플레이 장치의 픽셀 회로를 도시한 도면이며, 도20b는 이의 타이밍 챠트.
도21a는 본 발명의 디스플레이 장치의 픽셀 회로를 도시한 도면이며, 도21b는 이의 타이밍 챠트.
도22a는 본 발명의 디스플레이 장치의 픽셀 회로를 도시한 도면이며, 도22b는 이의 타이밍 챠트.
도23은 본 발명의 디스플레이 장치를 도시한 도면.
도24a 내지 도24d는 본 발명의 디스플레이 장치에 포함되는 추출 게이트 전극의 전위 제어 회로들을 도시한 도면.
도25는 본 발명의 디스플레이 장치의 픽셀부를 도시한 도면.
도26은 본 발명의 디스플레이 장치의 픽셀부를 도시한 도면.
도27은 본 발명의 디스플레이 장치의 픽셀부를 도시한 단면도.
도28은 본 발명의 디스플레이 장치의 픽셀부를 도시한 단면도.
도29는 본 발명의 디스플레이 장치의 픽셀부를 도시한 단면도.
도30a 및 도30b는 본 발명의 디스플레이 장치의 발광 소자들을 도시한 도면.
도31a 및 도31b는 본 발명에 적용될 수 있는 디스플레이 장치를 사용하여 이동 물체들을 도시한 도면.
도32a 및 도32b는 본 발명에 적용될 수 있는 디스플레이 장치를 사용하여 이동 물체들을 도시한 도면.
도33은 본 발명에 적용될 수 있는 디스플레이 장치를 사용하여 이동 물체들을 도시한 도면.
도34는 본 발명에 적용될 수 있는 디스플레이 장치를 사용하여 이동 물체들을 도시한 도면.
도35는 본 발명에 적용될 수 있는 디스플레이 장치를 사용하여 구조의 애플리케이션 모드를 도시한 도면.
도36은 본 발명에 적용될 수 있는 디스플레이 장치를 사용하여 구조의 애플리케이션 모드를 도시한 도면.
도37은 본 발명에 적용될 수 있는 디스플레이 장치를 사용하여 전자 장치용 설치 방법을 도시한 도면.
도38a 내지 도38d는 본 발명에 적용될 수 있는 디스플레이 장치를 사용하는 전자 장치용 설치 방법을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
28: 데이터 선
29: 주사선
40: 전위 제어 회로
41: 픽셀 영역
44: 에미터
46: 추출 게이트 전극
47: 절연재
43: 에미터 어레이
본 발명은 전자 발광 소자를 포함하는 디스플레이 장치에 관한 것이다. 특히, 본 발명은 각 픽셀에 트랜지스터 및 상기 트랜지스터를 사용함으로써 그레이 스케일을 제어하는 필드 전자 방출 소자를 포함하는 디스플레이 장치에 관한 것이다.
최근에, 플랫 패널(플랫 패널 형) 디스플레이 장치는 주류인 음극선관(CRT)를 대체하는 영상 디스플레이 장치로서 활발하게 개발되고 있다. 이와 같은 플랫 패널 디스플레이 장치로서, 전계 효과에 의해 방출되는 전자들을 사용하여 전자 빔을 여기시킴으로써 광을 방출하는 전자-방출 소자들(또한 필드 전자-방출 소자들)을 포함하는 디스플레이 장치, 즉 즉 전자 방출 디스플레이(FED: 필드 방출 디스플레이)가 제안되고 있다. 전자 방출 디스플레이 장치는 동영상의 고 디스플레이 성능 및 저 전력 소모로 인해 관심을 끌고 있고, 액정들을 사용하는 디스플레이 장치와 달리 자체-루미너스 발광 소자들을 사용하는 디스플레이 장치이기 때문에 디스플레이 영상의 컨트래스트가 높은 이점이 있다.
FED는 캐소드 전극을 갖는 제1 기판 및 인광층이 제공된 애노드 전극을 갖는 제2 기판이 서로에 대향되도록 배치되는 구조를 갖고, 제1 기판 및 제2 기판은 밀봉재로 밀봉된다. 캐소드 전극으로부터 방출되는 전자는 제1 기판 및 제2 기판 간의 공간을 통해서 이동하여 애노드 전극에 제공되는 인광층을 여기시켜, 영상이 발광에 의해 디스플레이되도록 한다. 제1 기판 및 제2 기판 둘 다는 밀봉재로 밀봉되고 공간은 고 진공으로 유지된다.
FED는 전극들의 구성에 따라서 다이오드-형 FED, 트라이오드-형 FED 및 테트로드-형 FED로 분류될 수 있다. 다이오드-형 FED는 스트라이프된 패턴의 캐소드 전극들이 제1 전극의 표면 위에 형성되는 구조를 갖는 반면에, 스트라이프된 패턴의 애노드 전극들은 캐소드 전극과 교차되도록 제2 전극의 표면 위에 형성된다. 캐소드 전극 및 애노드 전극 간의 거리는 수 ㎛ 내지 수 mm이다. 전압을 전극들에 인가함으로써 캐소드 전극 및 애노드 전극으로부터 그리고 이사이에서 전자가 방출된다. 인가될 전압은 10kV보다 작은 한 임의의 전압 레벨일 수 있다. 방출된 전자는 애노드 전극에 제공되는 인광층에 도달하여 인광층을 여기시켜, 영상이 발광에 의해 디스플레이되도록 할 수 있다.
트라이오드-형 FED는 절연막이 캐소드 전극들이 형성되는 제1 기판 위에 형성되는 구조를 갖고, 추출 게이트 전극들이 그 사이에 개입되는 절연막을 갖는 캐소드 전극들과 교차되도록 형성된다. 캐소드 전극들 및 추출 게이트 전극들을 위로부터 볼 때, 이들 전극들은 스트라이프들 또는 매트릭스로 배열되고; 각 캐소드 전극 및 각 추출 게이트 전극의 교차 영역에 있는 절연막에서, 전자 소스인 전자-방출 소자가 형성된다. 고 전계를 전자-방출 소자에 인가하기 위하여 전압을 캐소드 전극 및 추출 게이트 전극에 인가함으로써, 전자는 전자-방출 소자로부터 방출될 수 있다. 이 전자는 추출 게이트의 전압보다 높은 전압이 인가되는 제2 기판의 애노드 전극을 향하여 끌어당겨져, 애노드 전극에 제공되는 인광층을 여기시켜 영상이 발광에 의해 디스플레이되도록 할 수 있다.
테트로드-형 FED는 플래코이드(placoid) 또는 박막 컨버전트 전극이 트라이오드-형 FED의 추출 게이트 전극 및 애노드 전극 간에 형성되고 컨버전트 전극이 각 픽셀에서 개구를 갖는 구조를 갖는다. 이와 같은 컨버전트 전극에 의해 각 픽셀에서 발광 소자로부터 방출되는 전자들을 수렴함으로써, 애노드 전극에 제공되는 인광층은 여기될 수 있음으로, 영상은 발광에 의해 디스플레이될 수 있다.
전자-방출 소자들로서, 스핀토-형 전자-방출 소자, 표면-도통 전자-방출 소자, 에지-형 전자-방출 소자, MIM(메탈-인슐레이터-메탈) 소자, 카본 나노튜브 전자-방출 소자 등이 있다.
스핀토-형 전자-방출 소자는 원뿔형 전자-방출 소자를 포함하는 전자-방출 소자이다. 스핀토-형 전자-방출 소자는 (1) 전자-방출 소자가 전계의 최대 농도를 갖는 게이트 전극의 주임 영역에 전자-방출 소자가 배치되는 구조를 갖기 때문에 전자 방출 효율이 높으며, (2) 전자-방출 소자들의 배열을 갖는 패턴들이 전계의 분포를 위한 적절한 배열을 설정하도록 정확하게 드로잉될 수 있기 때문에 전자-방출 소자의 전류의 동일-평면 균일성이 높고, (3) 전자들의 방출 방향이 양호하게 레귤레이팅되는 점 등에서, 다른 전자-방출 소자들과 비교하여, 이점들을 갖는다.
종래의 스핀토-형 전자-방출 소자들로서, 금속을 증착시킴으로써 형성되는 원뿔형 전자-방출 소자(참조문헌 1 :일본 공개 특허 출원 번호 2002-175764 참조), MOSFET를 사용하여 원뿔형 전자-방출부를 갖도록 형성되는 소자( 참조 번호 2: 일본 공개 특허 출원 번호 평11-102637 참조)등이 있다.
여기서, 도14 및 도15와 관련하여 전자-방출 소자의 전기 특성이 설명된다. 도14에 설명된 구조는 수동 매트릭스 구동을 사용하는 한 픽셀에서 발광 소자의 예시적인 구조를 도시한다. 도14에 설명된 구조는 다수의 전자-방출 소자들(지금부터, 또한 에미터들이라 칭함)(10)이 배열되는 에미터 어레이, 상기 에미터 어레이에 전계를 인가하는 추출 게이트 전극(11), 상기 에미터 어레이로부터 상기 추출 게이트 전극(11)을 전기적으로 절연하는 절연막(12), 수 ㎛ 내지 수mm의 거리로 에미터 어레이로부터 떨어져서 제공되는 애노드 전극(15), 발광 재료(또한 형광 재료로 설명됨)(16), 및 캐소드 전극(17)을 포함한다.
이 명세서에서, 발광 기능을 갖는 전기 소자는 발광 소자로서 설명된다는 점 에 유의하라. 즉, 에미터 어레이, 발광 재료(16), 및 애노드 전극(15)을 포함하는 전기 소자는 발광 소자에 대응한다. 발광 소자는 도14에 도시된 바와 같은 추출 게이트 전극(11)을 포함한다는 점에 유의하라. 게다가, 에미터 어레이는 캐소드 전극(17)에 전기적으로 접속될 수 있거나 에미터 어레이는 캐소드 전극(17) 위에 형성될 수 있다. 게다가, 추출 게이트 전극(11)의 전위는 Veg로 표시되며, 애노드 전극(15)의 전위는 Va로 표시되고, 캐소드 전극(17)의 전위는 Vc로 표시된다.
이 명세서에서, 접속은 특정한 설명이 없는 한 전기 접속을 의미한다. 다른 한편으로, 분리(separation)는 물체가 또 다른 물체에 접속되지 않고 또 다른 물체로부터 전기적으로 절연되는 상태를 의미한다.
도15는 바이어스된 상태에 있는 도14의 구조를 갖는 발광 소자의 전기 특성들을 도시한다. 도15는 추출 게이트 전극(11) 및 캐소드 전극(17)(Veg-Vc)간에서 전압을 스윙하도록 소드 전극(17) 및 애노드 전극(15)의 전위들을 고정시키는 경우에 발광 소자의 전류-전압 특성을 도시한다. 도15에 도시된 바와 같이, 발광 소자의 전류-전압 특성은 (Veg-Vc)가 에미터 어레이의 임계 전압(지금부터, 또한 Veth로 설명됨)에 도달할 때까지 전류가 거의 흐르지 않도록 한다. 그러나, 전류는 (Veg-Vc)가 Veth보다 높게될 때 급격하게 그리고 고속으로 흐른다. 발광 소자의 루미넌스는 이 전류량, 애노드 전극(15)의 전위인 Va, 캐소드 전극(17)의 전위인 Vc, 발광 재료(16)의 특성들에 따라서 결정된다. 예를 들어, 발광 재료(16)의 특성들이 동일하고 애노드 전극(15)의 전위인 Va 및 캐소드 전극(17)의 전위인 Vc가 동일하면, 발광 소자의 루미넌스는 에미터 어레이로 흐르는 전류량에 좌우된다. 애노드 전극(15)의 전위인 Va의 전계가 전자-방출 소자들로부터 방출되는 전자들을 가속시키도록 주로 작동하여, 발광 소자의 전류-전압 특성에 거의 기여하지 않도록 한다는 점에 유의하라. 즉, 발광 소자로 흐르는 전류는 추출 게이트 전극(11) 및 캐소드 전극(17)(Veg-Vc) 간의 전압에 의해 실질적으로 결정된다.
여기서, 발광 소자를 포함하는 디스플레이 장치의 구동 방법이 설명된다. 디스플레이 장치의 구동 방법들은 대략 능동 매트릭스 구동 방법 및 수동 매트릭스 구동 방법으로 분류된다. 수동 매트릭스 구동을 사용하는 디스플레이 장치는 저비용으로 제조될 수 있는데, 그 이유는 발광 소자들이 전극들의 매트릭스 간에 개입되는 간단한 구조를 갖기 때문이다. 그러나, 수동 매트릭스 구동은 대면적 또는 고선명 디스플레이 장치에 항상 적합한 것은 아닌데, 그 이유는 특정 픽셀이 구동되는 동안 다른 픽셀들이 구동될 수 없기 때문이다.
도14에서, 에미터 어레이는 매트릭스로 형성되는 추출 게이트 전극(11) 및 캐소드 전극(17)에 의해 구동되고 추출 게이트 전극(11) 및 캐소드 전극(17)(Veg-Vc) 간의 전압은 각 전극들에 적절한 전위들을 인가함으로서 제어되어 발광 소자의 루미넌스를 제어한다. 도18은 수동 매트릭스 구동 방법에 의해 구동되는 발광 소자들이 매트릭스로 배열되는 예를 도시한 것이다.
다른 한편으로, 능동 매트릭스 구동 방법을 사용하는 디스플레이 장치의 제조 비용은 종종 수동 매트릭스 구동을 사용하는 디스플레이 장치보다 높은데, 그 이유는 능동 소자들 및 루미넌스 정보를 유지하는 수단이 각 픽셀에 제공되기 때문이다. 그러나, 특정 픽셀이 구동되는 경우 조차도, 다른 픽셀들은 광을 방출하며, 동시에 루미넌스 정보를 유지한다. 도19a는 능동 매트릭스 구동 방법에 의해 구동되는 발광 소자들이 매트릭스로 배열되는 예를 도시한 것이다. 도19a가 단지 4개의 발광 소자들을 도시하지만, 4개 이상의 발광 소자들이 종종 제공된다. 능동 매트릭스 구동 방법을 사용하는 디스플레이 장치는 다수의 데이터 선들(28), 다수의 데이터 선들(28)에 직각 또는 거의 직각이 되도록 배열되는 다수의 주사 선들(29), 데이터 선들(28) 및 주사 선들(29)이 서로 교차되는 영역에서 배열되는 다수의 픽셀 회로들(24) 및 다수의 발광 소자들을 포함한다. 픽셀 회로들(24)은 직렬로 에미터 어레이에 접속되는 능동 소자인 구동 트랜지스터(Tr1), 구동 트랜지스터의 게이트 전극 전위 제어 회로(23) 및 캐소드 전극(27)을 포함한다. 캐소드 전극(27)은 구동 트랜지스터(Tr1)의 소스 전극 또는 드레인 전극 중 어느 하나의 전위를 제어하기 위한 전극이고 캐소드 전극(27)은 주사 선들(29)가 같은 다른 배선들과 공유될 수 있다는 점에 유의하라.
도19b는 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)의 예를 도시한다. 하이 신호가 단자(S)으로 입력되어 단자(D)에 접속되는 데이터 선(28)의 전위를 커패시터(31) 및 단자(Q)(이 동작은 또한 "데이터 기록(data writing)"으로 설명된다)에 전송할 때 트랜지스터(30)는 도통(턴온)된다. 이 후, 로우 신호가 단자(S)에 접속되어 단자(D)에 접속되는 데이터 선(28)의 전위들을 커패시터(31) 및 단자(Q)에 전송하지 않도록 할때 트랜지스터(30)는 도통되지 않는다(턴오프). 그러므로, 트랜지스터(30)가 온되는 기간에서 단자(Q)의 전위는 트랜지스터(30)가 다시 턴온될 때까지 커패시터(31)에 유지된다. 이 때 커패시터(31) 및 단자(D)의 전위들 에 따라서, 구동 트랜지스터(Tr1)의 Vgs는 Vgs에 대응하는 드레인 전류가 구동 트랜지스터(Tr1)을 통해서 계속 흐르도록 결정된다. 이 방식으로, 능동 매트릭스 구동 방법이 실현된다.
능동 매트릭스 구동 방법을 사용하는 종래 전자-방출 디스플레이 디바이스로서, 비특허 문헌 1(IDW'04 pp. 1225-1228" HfC coated Si-FEA with built-in poly-Si TFT")에 서술된 디스플레이 장치가 예로서 제공된다. 비 특허 문헌 1에서, Hfc가 비정질 실리콘으로 제조되는 에미터 위에 형성되고 스퍼터링 처리가 에미터 어레이의 전류-전압 특성들을 개선시키기 위하여 적용되는 예가 설명된다. 게다가, 폴리실리콘으로 제조되는 박막 트랜지스터(지금부터, 또한 TFT로 설명됨)가 직렬로 에미터 어레이에 접속되어 능동 매트릭스 구동 방법을 수행하는 예가 또한 설명된다.
전류 구동-형 발광 소자, 특히, 2개의 단자들을 갖는 소자인 유기 EL 소자를사용하는 능동 매트릭스 구동 방법을 사용하는 디스플레이 장치에서, 트랜지스터들의 특성 변화로 인한 발광 소자들의 루미넌스 변화를 위한 보상 방법과 관련된 기술들이 존재한다(참조 문헌 3: 일본 공개 특허 출원 번호 2004-246204, 참조 문헌 4: PCT 국제 출원 번호 2002-514320의 일본어 번역문, 참조 문헌 5: PCT 국제 출원 번호 2002-517806의 일본어 번역문 참조).
이 방식으로, 2개의 단자들을 갖는 소자인 유기 EL 소자를 사용하는 능동 매트릭스 구동 방법을 사용하는 디스플레이 장치에서 트랜지스터들의 변화에 대한 보상이 검사된다.
상술된 바와 같이, FED의 발광 소자들은 능동 매트릭스 구동 방법에 의해 구동될 때, 발광 소자들로 흐르는 전류를 제어하는 능동 소자가 필요로 된다. 트랜지스터 또는 박막 트랜지스터는 이 능동 소자에 적용될 수 있다. 능동 소자로서 트랜지스터를 사용하는 경우에, FED의 발광 소자의 에미터(10) 및 구동 트랜지스터(Tr1)의 소스 전극 또는 드레인 전극 중 어느 하나의 에미터가 서로에 전기적으로 접속되며; 상기 구동 트랜지스터(Tr1)의 소스 전극 또는 드레인 전극 중 어느 하나의 다른 한 에미터가 캐소드 전극(27)에 전기적으로 접속되고, 구동 트랜지스터(Tr1) 및 발광 소자로 흐르는 전류(Ids)가 구동 트랜지스터(Tr1)의 게이트 전극에 인가되는 전압(지금부터, Vgs로 설명됨)을 제어함으로써 제어되는 도16에 도시된 바와 같은 구조가 제공될 수 있다. 종래 디스플레이 디바이스에서, FED의 발광 소자들이 능동 매트릭스 구동 방법에 의해 구동될 때, 추출 게이트 전극(11)이 전체 발광 소자들에 의해 공유되고 특정 전위(Veg)에서 고정된다는 점에 유의하라. 게다가, 애노드 전극(15)의 전위는 Va로 고정된다. 이 때, 구동 트랜지스터(Tr1)의 소스 전극 및 드레인 전극 간에 인가되는 전압은 Vds로 표시되는 반면에, 발광 소자들의 추출 게이트 전극(11) 및 에미터(10) 간에 인가되는 전압은 Vege로 표시된다.
구동 트랜지스터(Tr1) 및 발광 소자로 흐르는 전류(Ids) 및 도16에 도시된 바와 같이 발광 소자 및 구동 트랜지스터(Tr1)가 서로 접속하는 경우에 에미터(10) 전위가 도17a 및 도17b와 관련하여 설명된다. 도17a에서, 포인트 "a"는 구동 트랜지스터(Tr1)의 게이트 전극 및 소스 전극 간에 고레벨의 전압(Vgs)을 인가하여 구 동 트랜지스터(Tr1) 및 발광 소자로 흐르는 전류량(Ids)를 증가시켜 발광 소자의 루미넌스를 증가시키는 경우의 동작점을 도시한다. 실선(A)은 구동 트랜지스터(Tr1)의 전류-전압 특성을 도시하고 실선(B)은 발광 소자의 전류-전압 특성을 도시한다. 다른 한편으로, 도17b에서, 포인트 "a"는 구동 트랜지스터(Tr1)의 게이트 전극 및 소스 전극 간에 저 레벨의 전압(Vgs)을 인가하여 구동 트랜지스터(Tr1) 및 발광 소자로 흐르는 전류량(Ids)를 감소시켜 발광 소자의 루미넌스를 감소시키는 경우의 동작점을 도시한다. 실선(A)은 구동 트랜지스터(Tr1)의 전류-전압 특성을 도시하고 실선(B)은 발광 소자의 전류-전압 특성을 도시한다.
구동 트랜지스터(Tr1)의 소스-드레인 전압(Vds)은 발광 소자의 루미넌스가 도17a에 도시된 바와 같이 높을 때 상대적으로 낮은 반면에, 구동 트랜지스터(Tr1)의 소스-드레인 전압(Vds)는 감소되어 발광 소자의 루미넌스를 감소시킨다. 도17a 및 도17b로부터, Vds의 범위는 다음 식1로 표시된다.
[식 1] 0<Vds<Veg-Vc-Veth
여기서, 비-특허 문헌 1에 서술된 전압 값을 인용함으로써, (Veg-Vc)는 약 5V이고 Veth는 약 35V이다. 즉, Vds의 최대값은 식 1로부터 약 20V가 되도록 추정될 수 있다.
이 방식으로, FED의 발광 소자가 능동 매트릭스 구동 방법에 의해 구동될 때, 매우 높은 전압이 유기 EL 소자를 사용하는 경우와 다르게 구동 트랜지스터(Tr1)에 인가된다. 이 포인트는 능동 매트릭스 구동 방법을 사용하여 전계 전자-방출 발광 소자들을 구동하는 경우의 문제들 중 하나이다. 따라서, 유기 EL 소자를 사용하여 능동 매트릭스 구동 방법에 의해 구동되는 디스플레이 장치의 픽셀 회로는 매우 높은 전압이 트랜지스터에 인가되기 때문에 간단히 사용될 수 없다. 비특허 문헌1에서, 구동 트랜지스터(Tr1)이 20V의 고전압을 견디도록 하기 위하여, 구동 트랜지스터(Tr1)의 채널 길이를 길게하고 구동 트랜지스터(Tr1)의 게이트 전극을 가지 형상(tine shape)으로 만드는 것과 같은 조치들이 취해진다.
그러나, 구동 트랜지스터(Tr1)의 내전압을 증가시키고자 하는 노력들이 행해진 경우조차도, 구동 트랜지스터(Tr1)는 고 전압이 계속적으로 인가될 때 손쉽게 열화된다. 게다가, 고전압이 트랜지스터에 계속적으로 인가될 때, 이의 신뢰성은 극히 저하된다. 이는 제품의 수율을 감소시켜, 또한 비용면에서 매우 좋치 못하게 된다. 따라서, 트랜지스터에 인가되는 전압은 가능한 낮은 것이 바람직하다.
게다가, 유기 EL 소자와 같은 발광 소자를 사용하는 능동 매트릭스 디스플레이 장치에 대해서, 참조문헌 3 내지 참조문헌 5에 도시된 바와 같은 트랜지스터들의 특성 변화로 인한 발광 소자들의 루미넌스 변화에 대한 보상 방법과 관련되는 기술들이 존재한다. 전자-방출 소자를 사용하는 능동 매트릭 방법을 사용하는 전계 전자-방출 디스플레이 장치에서, 트랜지스터들의 특성 변화, 발광 소자들의 변화, 발광 소자들의 특성 열화로 인한 발광 소자들의 루미넌스 변화 등에 대한 보상 방법은 중요하게 된다.
상기 문제들과 관련하여, 본 발명의 목적은 구동 트랜지스터(Tr1)를 에미터 어레이에 직렬로 접속시킴으로써 능동 매트릭스 구동 방법을 수행하는 능동 매트릭 스 FED를 제공하는 것인데, 여기서 구동 트랜지스터(Tr1)에 인가되는 전압은 FED의 신뢰성 및 수율을 개선시켜 저비용으로 제조하도록 할 수 있다. 게다가, 본 발명의 또 다른 목적은 트랜지스터들의 특성 변화, 발광 소자들의 특성 열화 등으로 인한 발광 소자들의 루미넌스 변화가 보상되는 능동 매트릭스 FED를 제공하는 것이다.
상술된 목적들과 관련하여, 본 발명은 다수의 픽셀들을 갖는 능동 매트릭스 FDE 디스플레이 장치를 제공하는 것인데, 각 픽셀은 다른 추출 게이트 전극들에 접속되지 않는 개개 추출 게이트 전극, 에미터 어레이, 에미터 어레이에 직렬로 접속되는 구동 트랜지스터(Tr1), 추출 게이트 전극의 전위를 제어하는 전위 제어 회로 및 스위칭 소자와 전압 유지 소자를 포함하는 회로를 갖는다. 구동 트랜지스터의 Vgs에 따라서 추출 게이트 전극의 전위를 변화시킴으로써, 능동 매트릭스 구동 방법은 구동 트랜지스터를 에미터 어레이에 직렬로 접속시킴으로써 수행되고 구동 트랜지스터에 인가되는 전압은 감소된다.
본 발명의 한 가지 양상을 따른 디스플레이 장치는 에미터 아래에 제공되는 제1 전극, 에미터 주위에 제공되는 제2 전극, 트랜지스터 및 전위 제어 회로를 포함한다. 트랜지스터의 소스 또는 드레인 중 어느 하나는 제1 전극에 접속되며, 전위 제어 회로의 제1 단자는 제2 전극에 접속되고, 전위 제어 회로의 제2 단자는 트랜지스터의 게이트에 접속된다.
본 발명의 한 가지 양상을 따른 디스플레이 장치는 에미터 아래에 제공되는 제1 전극, 에미터 주위에 제공되는 제2 전극, 제1 트랜지스터 및 전위 제어 회로를 포함한다. 전위 제어 회로는 제2 트랜지스터 및 저항기를 포함하며, 상기 저항기의 단자들 중 한 단자는 제2 전극에 접속되며, 상기 저항기의 다른 단자는 제2 트랜지스터의 소스 또는 드레인 중 어느 하나에 접속되며, 제1 트랜지스터의 게이트는 제2 트랜지스터의 게이트에 접속된다. 제1 트랜지스터의 소스 또는 드레인 중 하나는 제1 전극에 접속된다.
본 발명의 한 가지 양상을 따른 디스플레이 장치는 픽셀 회로 및 발광 소자를 각각 포함하는 다수의 픽셀들을 포함한다. 발광 소자는 추출 게이트 전극, 애노드 전극, 형광 재료를 포함하고, 픽셀 회로는 전위 제어 회로 및 능동 소자를 포함한다. 추출 게이트 전극은 전계를 전자-방출 소자에 인가하는 기능을 가지며, 애노드 전극은 전자-방출 소자로부터 방출되는 전자를 가속하는 기능을 가지며, 형광 재료는 애노드 전극에 직접적으로 또는 간접적으로 접속되도록 형성되며, 전위 제어 회로는 추출 게이트 전극의 전위를 제어하는 기능을 갖고, 능동 소자는 직렬로 발광 소자에 접속되어 발광 소자로 흐르는 전류를 제어한다.
본 발명의 한 가지 양상을 따른 디스플레이 장치는 픽셀 회로 및 발광 소자를 각각 포함하는 다수의 픽셀들을 포함한다. 발광 소자는 추출 게이트 전극, 애노드 전극, 형광 재료를 포함하고, 픽셀 회로는 전위 제어 회로 및 능동 소자를 포함한다. 추출 게이트 전극은 전계를 전자-방출 소자에 인가하는 기능을 가지며, 애노드 전극은 전자-방출 소자로부터 방출되는 전자를 가속하는 기능을 가지며, 형광 재료는 애노드 전극에 직접적으로 또는 간접적으로 접속되도록 형성되며, 전위 제어 회로는 능동 소자의 게이트의 전위에 따라서 추출 게이트 전극의 전위를 제어하는 기능을 갖고, 능동 소자는 직렬로 발광 소자에 접속되어 발광 소자로 흐르는 전 류를 제어한다.
본 발명에서, 픽셀 회로는 능동 소자의 게이트 전극으로의 신호 공급을 제어하는 스위칭 소자를 더 포함할 수 있다.
본 발명에서, 픽셀 회로는 스위칭 소자 및 전압 유지 소자를 포함하는 회로를 더 포함할 수 있다.
본 발명의 디스플레이 장치는 픽셀 회로에 전기적으로 접속되는 캐소드 전극을 포함하고, 적어도 능동 소자는 캐소드 전극 및 전자-방출 소자 간에 전기적으로 접속된다.
본 발명에서, 능동 소자는 트랜지스터일 수 있으며, 픽셀 회로는 트랜지스터 및 커패시터를 포함할 수 있고 전위 제어 회로는 트랜지스터 및 저항기를 포함할 수 있다.
본 발명에서 저항기는 다이오드-접속된 트랜지스터를 포함할 수 있다.
본 발명에서, 전자-방출 소자는 스핀토-형 전자-방출 소자, 카본 나노튜브 전자-방출 소자, 표면-도통 전자-방출 소자 및 핫 전자 전자-방출 소자 중 어느 하나일 수 있다.
본 발명에서, 스위칭 소자 및 전압 유지 소자를 갖는 회로에 포함되는 모든 트랜지스터들은 동일한 극성을 가질 수 있다.
본 발명에서, 전위 제어 회로에 포함되는 모든 트랜지스터들은 동일한 극성을 가질 수 있다.
본 발명에서, 전자-방출 소자는 표면-도통 전자-방출 소자이고 다수의 전자- 방출 소자들은 각 픽셀 전극에 대해서 제공된다.
상술된 바와 같이, 각 픽셀에 개별적인 추출 게이트 저극을 제공하고 구동 트랜지스터(Tr1)의 Vgs에 따라서 추출 게이트 전극의 전위를 변화시킴으로써, 능동 매트릭스 드라이브는 에미터 어레이에 직렬로 접속되는 구동 트랜지스터로 그리고 구동 트랜지스터에 인가되는 감소된 전압으로 수행될 수 있다. 따라서, 신뢰성 및 수율이 개선되고 저비용으로 제조될 수 있는 능동 매트릭스 FED가 제공될 수 있다. 게다가, 전계 전자-방출 발광 소자를 사용하는 능동 매트릭스 구동 방법에 의해 구동되는 디스플레이 장치에서, 트랜지스터들의 특성 변화, 발광 소자들의 변화, 발광 소자들의 특성 열화 등으로 인한 발광 소자들의 루민넌스 변화가 거의 없는 고품질 능동 매트릭스 FED가 제공될 수 있다. 게다가, 발광 소자들을 구동시키는 전류를 흐르는 경로의 저항 성분들이 감소될 수 있기 때문에 에너지 손실이 거의 없고 저전력 소모하는 디스플레이 장치가 제공될 수 있다.
본 발명이 도면과 관련하여 실시예 모드로 충분히 설명되지만, 각종 변경들 및 수정들이 행해질 수 있다는 것을 당업자들은 이해할 것이다. 그러므로, 이와 같은 변경들 및 수정들이 본 발명의 범위를 벗어나지 않는한, 이들은 본원에 포함되는 것으로서 간주되어야 한다. 그러므로, 본 발명은 이하의 설명으로 제한되지 않는다. 동일한 기능을 갖는 부분들은 동일한 참조 번호들로 표시되고 이에 대해서 반복 설명은 생략된다.
본 발명에서, 적용될 수 있는 트랜지스터 유형은 특정 유형으로 제한되지 않 는다. 비정질 실리콘 또는 다결정 실리콘으로 상징되는 비단결정 반도체 막을 포함하는 박막 트랜지스터(TFT), 반도체 기판, SOI 기판 등을 사용함으로써 형성되는 MOS 트랜지스터, PN 접합 트랜지스터, 바이폴라 트랜지스터, 유기 반도체, 카본 나노튜브, 등을 사용하는 트랜지스터, 또는 다른 트랜지스터가 적용될 수 있다. 게다가, 트랜지스터가 형성되는 기판 유형은 특정 유형으로 제한되지 않는다. 그러므로, 트랜지스터는 단결정 기판, SOI 기판, 유리 기판 등 위에 형성될 수 있다.
본 발명에서 "접속되는(being connected)"은 "전기적으로 접속되는(being electrically connected)"과 동의어라는 점에 유의하라. 이 명세서에서 설명된 구성들에서, 다른 소자들은 소정 접속 관계를 갖는 소자들 간에 개입될 수 있다. 즉, 전기 접속을 실행할 수 있는 다른 소자들(예를들어, 스위치, 트랜지스터, 커패시터, 저항기, 또는 다이오드)가 제공될 수 있다.
[실시예 모드1]
이 실시예 모드에서, 본 발명을 따른 디스플레이 장치는 도1a 및 도1b와 관련하여 설명된다. 본 발명의 디스플레이 장치는 다수의 데이터 선들(28), 각 데이터 선들에 대해 직각이되도록 제공될 수 있는 다수의 주사선들(29), 상기 데이터 선들(28) 및 주사선들(29)의 교차 영역(또한 픽셀 영역으로 설명됨)에 제공되는 픽셀 회로, 및 발광 소자들을 포함한다. 각 발광 소자는 에미터 어레이(43), 형광 재료 및 애노드 전극을 포함하고, 상기 형광 재료 및 애노드 전극은 대향 기판 상에 제공된다. 에미터 어레이(43)는 에미터(44), 상기 에미터 아래에 제공되는 캐소드 전극, 상기 에미터의 상부 주변을 둘러싸도록 제공되는 추출 게이트 전극(46), 및 각 에미터를 절연하기 위하여 전체 에미터의 주변을 둘러싸도록 제공되는 절연재(47)를 포함한다. 본 발명의 디스플레이 장치는 또한 추출 게이트 전극(46) 위에 있는 에미터(44)의 주변에서 에미터 등으로부터 방출되는 전자들을 수렴하기 위한 전극을 포함할 수 있다.
픽셀 영역(41)은 구동 트랜지스터의 게이트 전극 전위 제어 회로(23), 전자-방출 소자에 인가되는 전류를 제어하는 구동 트랜지스터(Tr1), 및 구동 트랜지스터(Tr1)의 Vgs에 따라서 발광 소자의 추출 게이트 전극(46)의 저위를 제어하는 추출 게이트 전극의 전위 제어 회로(40)를 포함한다. 픽셀 영역(41)은 절연 표면 위에 형성될 수 있다. 절연 표면은 유리 기판과 같은 절연 표면의 표면 또는 절연 재료로 커버되는 반도체 기판의 표면을 의미한다. 전압 유지 수단은 전기 컨덕터들 간에 개입되는 절연 재료를 포함하는 커패시터를 의미한다.
이 실시예 모드에서, 스핀토-형 전자-방출 소자들을 사용하여 설명이 행해지고, 4×4 =16 스핀토-형 전자-방출 소자들이 한 픽셀 영역(41)에 제공되는 픽셀 구성이 설명된다. 그러나, 본 발명은 이에 국한되지 않는다. 한 픽셀 영역(41)은 한 전자-방출 소자를 포함할 수 있거나, 다수의 전자-방출 소자들을 포함할 수 있다. 한 픽셀 영역(41)에서 다수의 전자-방출 소자들을 제공하는 경우에, 구동 트랜지스터(Tr1)은 하나일 수 있다. 고 전류 밀도를 얻기 위하여, 다수의 스핀토-형 전자-방출 소자들은 구동 트랜지스터(Tr1)에 접속되는 것이 바람직하다는 점에 유의하라.
데이터선들 및 주사선들이 규칙적으로 직각으로 만나는 픽셀 구성이 도1a 및 도1b에 도시되지 만, 본 발명의 픽셀 구성은 본 발명이 픽셀의 회로 구성에 관련되기 때문에 스트라이프 배열 이외에도 소위 델타 배열인각 주사선들 또는 각 데이터선들을 이동시킴으로써 픽셀 영역(41)의 다른 배열에 적용될 수 있다. 델타 배열의 경우에, 전자-방출 소자들로부터 방출되는 전자들을 사용함으로써 적색 형광 재료, 노색 형광 재료 및 청색 형광 재료의 배열들은 또한 델타 배열로 배열된다.
도2a 및 도2b는 도1a 및 도1b에 서술된 본 발명의 디스플레이 장치의 픽셀 회로와 상기 픽셀 회로로 제어되는 발광 소자의 접속을 도시한 회로도이다. 도2a에 설명된 픽셀 회로는 적어도 하나의 데이터 선(28), 하나의 주사선(29), 구동 트랜지스터의 하나의 게이트 전극 전위 제어 회로(23), 하나의 구동 트랜지스터(Tr1), 및 추출 게이트 전극의 하나의 전위 제어 회로(40)를 포함한다. 캐소드(27)의 전위는 발광 소자(42)과 광을 방출하는 기간에서 구동 트랜지스터(Tr1)을 포화 영역에서 수행하도록 결정된다. 그러므로, 캐소드(27)는 도1a 및 도1b에 도시된 바와 같이 구동 트랜지스터(Tr1)를 위한 전원선으로서 제공될 수 있거나, 픽셀 영역의 주사선 또는 다른 영역들의 주사선에 접속될 수 있다. 도1a 및 도1b에 도시된 바와 같이 구동 트랜지스터(Tr1)용 전원 공급선으로서 캐소드(27)을 제공하는 경우에, 전하들은 안정적으로 구동 트랜지스터(Tr1) 및 발광 소자(42)에 공급될 수 있다. 게다가, 캐소드 전극(27)을 픽셀 영역의 주사선 또는 다른 영역들의 주사선(29)에 공급하는 경우에, 픽셀 영역에서 캐소드 전극(27)과 다른 영역의 면적 디멘젼은 확대될 수 있는데, 이는 픽셀 영역 설계면에서 유용하다. 구동 트랜지스터(Tr1)의 동작 영역이 포화 영역에 국한되지 않음으로, 이는 선형 영역이 될 수 있다는 점에 유의하라.
구동 트랜지스터의 게이트 전극 전위 제어 회로(23)는 구동 트랜지스터(Tr1)의 Vgs를 제어하는 회로이고 데이터 선(28)에 접속되는 단자(D), 주사선(29)에 접속되는 단자(S), 및 구동 트랜지스터(Tr1)의 게이트 전극에 접속되는 단자(Q)를 포함한다. 각 픽셀 영역에서 추출 게이트 전극(11)은 다른 픽셀 영역들에서 추출 게이트 전극들로부터 전기적으로 절연되어 능동 매트릭스 구동 방법을 사용함으로써 FED의 구동 발광 소자들에서 개별적으로 제어되도록 한다. 게다가, 캐소드 전극(27)의 전위는 Vc로 표시되고 애노드 전극(15)의 전위는 Va로 표시된다. 애노드 전극(15)의 전위(Va)은 고정된 전위일 수 있다. 이 때, 구동 트랜지스터(Tr1)의 소스 전극 및 드레인 전극 간에 인가되는 전압은 Vds로 표시되는 반면에, 발광 소자들의 추출 게이트 전극(11) 및 에미터 어레이들(43)에 인가되는 전압은 Vege로 표시된다.
구동 트랜지스터의 게이트 전극 전위 제어 회로(23)는 스위칭 소자를 갖는 매트릭스로 디스플레이 장치에 제공되는 다수의 픽셀 회로들을 구동하도록 시간면에서 분리하고 전압 유지 수단으로 구동 트랜지스터(Tr1)의 Vgs를 유지하는 기능들을 갖는다. 도2b는 스위칭 소자 및 전압 유지 소자를 포함하는 예시적인 회로를 도시한 것이다. 도2b에 설명된 회로에서, 커패시터(31)는 트랜지스터(30)의 한 단자에 접속되며, 트랜지스터(30)는 하이 신호를 게이트 전극측인 단자(S)에 입력함으로써 턴온되고, 트랜지스터(3) 측의 소스 전극 또는 드레인 전극 중 한 전극인 단자(D) 및 소스 전극 또는 드레인 전극 중 다른 한 전극인 단자(Q)에 접속되는 데 이터 라인(28)의 전위는 커패시터(31)에 전송된다. 즉, 데이터는 이에 기록된다.
이 후, 트랜지스터(30)가 로우 신호를 단자(S)에 입력함으로써 턴오프될 때, 단자(D)에 접속되는 데이터 라인(28)의 전위는 커패시터(31) 및 단자(Q)에 전송되지 않는다. 그 후, 트랜지스터가 온되는 기간에서 단자(Q)의 전위는 트랜지스터(30)가 다시 턴온될 때까지 커패시터(31)에 유지된다. 구동 트랜지스터(Tr1)의 Vgs는 커패시터(31) 및 단자(Q)의 전위들에 따라서 결정되고 Vgs에 대응하는 드레인 전류는 구동 트랜지스터(Tr1)을 통해서 계속적으로 흐른다. 이 방식으로, 능동 매트릭스 구동 방법이 성취될 수 있다. 본 발명의 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)에서 구동 트랜지스터(Tr1)의 게이트 전극의 기생 용량은 구동 트랜지스터(Tr1)의 게이트 전극의 전위를 유지하는 커패시터로 대체될 수 있다. 그러므로, 구동 트랜지스터(Tr1)의 게이트 전극의 전위를 유지하는 커패시터는 이 명세서에서 설명된 예들에서 반드시 제공될 필요는 없다.
구동 트랜지스터(Tr1)의 게이트 전극은 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)의 단자(Q) 및 추출 게이트 전극의 전위 제어 회로(40)의 단자(Qin)에 접속된다. 구동 트랜지스터(Tr1)의 소스 전극 또는 드레인 전극 중 하나는 캐소드 전극(27)에 접속된다. 구동 트랜지스터(Tr1)의 소스 전극 또는 드레인 전극 중 다른 하나는 발광 소자(42)의 단자(EA)에 접속된다. 스위칭 소자들 등이 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)의 구성에 따라서 캐소드 전극(27) 및 구동 전극(Tr1) 간에 개입되고 발광 소자(42)의 단자(EA) 및 구동 트랜지스터(Tr1) 간에 개입되는 경우가 존재한다는 점에 유의하고, 본 발명은 이와 같은 경우를 포 함한다. 트랜지스터는 스위칭 소자로서 적용될 수 있다.
추출 게이트 전극의 전위 제어 회로(40)는 구동 트랜지스터(Tr1)의 게이트 전극에 접속되는 단자(Qin) 및 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)의 단자(Q) 및 발광 소자(42)의 단자(EG)에 접속되는 단자(EGin)을 포함한다. 추출 게이트 전극의 전위 제어 회로(40)는 단자(Q)로 입력되는 구동 트랜지스터(Tr1)의 Vgs에 따라서 전압을 단자(EGin)를 통해서 발광 소자(42)의 단자(EG)에 출력하는 기능을 갖는다. 이와 같은 기능 및 효과를 갖는 예시적인 회로가 이하에 설명될 것이다.
발광 소자(42)는 애노드 전극(15)에 접속되는 단자(A), 구동 트랜지스터(Tr1)의 소스 전극 또는 드레인 전극 중 어느 하나에 접속되는 단자(EA), 및 추출 게이트 전극의 전위 제어 회로(40)의 단자(EGin)에 접속되는 단자(EG)를포함한다. 발광 소자(42)의 단자(EA)는 에미터(10)에 접속되는 반면에, 발광 소자(42)의 단자(EG)는 추출 게이트 전극(11)에 접속된다. 종래 디스플레이 장치에서, 추출 게이트 전극(11)의 전위는 모든 발광 소자들에 의해 공유되고 EFD의 발광 소자들이 능동 매트릭스 구동 방법을 사용함으로써 구동될 때 특정 전위(Veg)로 고정되는 반면, 본 발명에서 추출 게이트 전극(11)이 갭려적으로 각 픽셀에 형성되는 경우가 포함된다. 게다가, 애노드 전극(15)의 전위는 Va로 표시된다.
추출 게이트 전극의 전위 제어 회로(40)를 위한 필요한 기능들을 갖는 예시적인 회로는 도4와 관련하여 설명된다. 도4에 설명된 추출 게이트 전극의 전위 제어 회로(40)의 예시적인 회로는 와이어(EGmax), 와이어(EGmin), 와이어(REF), 트랜 지스터(Tr2), 트랜지스터(Tr3) 및 저항기(R)를 포함한다. 트랜지스터(Tr2) 및 트랜지스터(Tr3)가 P-채널 트랜지스터들이지만, 이들은 N-채널 트랜지스터들일 수 있다. 게다가, 저항기(R)는 예를 들어 와이어링 재료들보다 높은 옴값을 갖는 재료로 형성되며, 이는 실리콘 또는 인듐 주석 산화물(또한 ITO로 설명됨)으로 형성될 수 있다.
트랜지스터(Tr3), 저항기(R) 및 트랜지스터(Tr2)는 와이어(EGmax) 및 와이어(EGmin) 간에 이 순서로 직렬로 접속된다. 게다가, 트랜지스터(Tr3) 및 저항기(R)의 접속 노드는 단자(EGin)에 접속된다. 게다가, 트랜지스터(Tr2)의 게이트 전극은 단자(Qin)에 접속된다. 와이어(REF)는 트랜지스터(Tr3)의 게이트 전극에 접속된다.
다음에, 도4에 설명된 추출 게이트 전극의 전위 제어 회로(40)에 인가되는 바이어스 전압이 설명된다. 전위(Vmax)는 와이어(EGmax)에 인가되며, 전위(Vmin)은 와이어(EGmin)에 인가되고, 전위(Vref)는 와이어(REF)에 인가된다. 전위 (Vmax)가 발광 소자(42)의 추출 게이트 전극(11)에 접속되는 단자(EG)에 인가되는 전압(Veg)의 최대 값이기 때문에, 전위(Vmax)는 발광 소자(42) 및 구동 트랜지스터(Tr1)으로 최대 전류를 공급함으로써 최대 루미넌스를 얻는데 필요한 추출 게이트 전극(11)의 전위 보다 높게 설정되는 것이 바람직하다. 전위 (Vmin)가 전위(Vmax) 보다 낮은 전위 및 트랜지스터(Tr2) 및 트랜지스터(Tr3)가 포화 영역에서 수행될 때의 전위 뿐만 아니라 트랜지스터(Tr2)의 게이트 전극의 전위와 같거나 낮은 전위(Vc+Vgs)이다. 특히, 캐소드 전극(27)이 와이어(EGmin)에 접속되면, 와이어(EGmin)과 다른 영 역의 면적 디멘젼은 확대될 수 있는데, 이는 픽셀 영역의 설계면에서 유용하다. 게다가, 와이어(EGmin)가 픽셀의 주사선 또는 다른 픽셀들의 주사선 중 어느 하나에 접속될 수 있다.
전위(Vref)는 트랜지스터(Tr3)의 게이트 전극에 공급되어 트랜지스터(Tr3), 저항기(R), 및 트랜지스터(Tr2)를 통해서 흐르는 전류(Iref)를 적절한 값으로 유지시킨다. Iref의 필요한 값은 저항기(R)의 저항값 및 트랜지스터(Tr2)의 특성을 따른다. 단자(EGin)의 전위(VEG)가 오직 단자(Qin)의 (VQ)의 전위 보다 높게 되도록 할 필요가 있기 때문에 단자(EGin) 트랜지스터(Tr2) 및 트랜지스터(Tr3)가 선형 영역에서 수행될 수 있다는 점에 유의하라.
다음에, 바이어스 전압이 상술된 조건 하에서 도2a 및 도2b의 추출 게이트 전극의 전위 제어 회로(400에 인가될 때의 동작이 설명된다. 우선, 트랜지스터(Tr2) 및 저항기(R)의 접속 노드의 전극의 전위가 와이어(EGmin)의 전위보다 높다. 즉, 트랜지스터(Tr2) 및 저항기(R)의 접속 노드는 트랜지스터(Tr2)의 소스 전극이다. 따라서, 트랜지스터(Tr2)는 접지된 드레인과의 소스 팔로워 접속된다. 이 때, Iref를 흐로도록 하는데 충분히 높은 트랜지스터(Tr2)의 게이트-소스 전압(지금부터 Vgs2로 설명됨)은 트랜지스터(Tr2)를 통해서 전류(Iref)가 흐르기 때문에 Vgs2로 인가된다. Vgs2는 트랜지스터(Tr2)가 포화 영역에서 수행될 때 Iref의 값에만 좌우된다. 그러므로, Vgs2는 Iref가 변화되지 않는한 변화되지 않는다. 여기서, 트랜지스터(Tr2)의 게이트 전극의 전위는 구동 트랜지스터(Tr1)의 게이트 전극의 전위(Vc+ Vgs)와 동일하다. 따라서, 트랜지스터(Tr2)의 소스 전극의 전위는 (Vc+Vgs+Vgs2)가 된다.
게다가, 트랜지스터(R)의 대향 전극들 간에 인가되는 전압(Vr)은 (Iref×r)로 표시되는데, 여기서 저항기(R)의 옴 값은 전류(Iref)가 저항기(R)를 통해서 흐르기때문에 r이된다. 여기서, 트랜지스터(R)의 2개의 전극들 간의 낮은 전위를 갖는 전극이 트랜지스터(Tr2)의 소스 전극이기 때문에, 트랜지스터(R)의 2개의 전극들 간의 고 전위를 갖는 전극(EGin)의 전위는 다음 식2로 표시된다.
[식 2] Veg=Vc+Vgs+Vgs2+Vr
식 2의 우측에서, Vc는 캐소드 전극의 전위이고 임의로 결정될 수 있다. 참조 심볼(Vgs)은 구동 트랜지스터(Tr1)의 게이트-소스 전압을 표시하고, 이는 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)의 전위 또는 데이터선(28)의 전위에 따라서 결정되는 발광 소자(42)에 공급되는 전류량을 결정하는 전압이다. Vgs가 높을 수록, 발광 소자의 휘도는 높게되는데, 그 이유는 많은 량의 전류가 구동 트랜지스터(Tr1) 및 발광 소자(42)를 통해서 흐르기 때문이다. 참조 심볼들(Vgs2 및 Vr) 둘 다는 단지 Irf만을 따르는 전위들을 표시한다. 즉, 발광 소자(42)의 추출 게이트 전극(11)의 전위(Veg)는 전류(Iref)가 변화되지 않을 때 구동 트랜지스터(Tr1)의 Vgs를 따라서 변화된다. 이 방식으로, 추출 게이트 전극의 전위 제어 회로(40)가 실현된다.
여기서, 추출 게이트 전극의 전위 제어 회로(40)는 구동 트랜지스터(Tr1)의 게이트 전극의 전위에 따라서 발광 소자(42)의 추출 게이트 전극(11)으로 구동 트 랜지스터(Tr1)의 게이트 전극의 전위 보다 높은 전위를 출력하는 회로일 수 있다. 도24a 내지 도24d는 도4에 설명된 추출 게이트 전극의 전위 제어 회로(40)의 다른 예들을 도시한다.
도24a는 도4의 트랜지스터(Tr3)의 대체로서 저항기를 사용하는 예를 도시한 것이다. 도24b는 도4의 저항기를 대체하는 것으로서 다이오드-접속된 트랜지스터를 사용하는 예를 도시한 것이다. 도24c는 도4의 트랜지스터(Tr3) 및 단자(EGin) 간에 저항기를 부가한 예를 도시한 것이다. 이 방식으로, 추출 게이트 전극의 전위 제어 회로(40)의 전기 특성들은 EGin의 전위(VEG)가 Qin의 전위(VQ)보다 높게되도록 되고 전위들(VEG 및 VQ)이 도24d에 도시된 바와 같이 정의 상관으로 변화될 수 있도록 될 수 있다. 그러므로, 각종 회로들은 도4에 설명된 예 이외에도 사용될 수 있다.
EGin의 전위가 예를 들어 구동 트랜지스터(Tr1)의 게이트 전극을 추출 게이트 전극에 접속하는 경우에서 처럼 Qin의 전위(Vq)보다 높지 않을 때, 구동 트랜지스터(Tr1)의 Vgs는 높게되어 신뢰성을 감소시키는데, 그 이유는 발광 소자(42)의 임계 전압과 같거나 높은 고 전압이 Qin에 인가될 필요가 있기 때문이다. 그러므로, EGin의 전위(VEG)는 Qin의 전위(VQ)보다 높게될 필요가 있다.
다음에, 도4에 도시된 바와 같이, 구동 트랜지스터(Tr1)의 소스 전극 및 드레인 전극(이하부터 소스-드레인 전압으로 설명됨)간의 전압(Vds)이 추출 게이트 전극의 전위 제어 회로(40)에 의해 변경되는 방법이 도5a 및 도5b와 관련하여 설명된다.
도5a에서, 포인트 "a"는 구동 트랜지스터(Tr1) 및 발광 소자(42)로 흐르는 전류량(Ids)을 증가시켜 발광 소자(42)의 루미넌스를 증가시키도록 하기 위하여 구동 트랜지스터(Tr1)의 게이트-소스 전압(Vgs)으로서 고 레벨의 전압들을 인가하는 경우에서 동작점을 도시한다. 실선(A)는 구동 트랜지스터(Tr1)의 전류-전압 특성들을 도시한다. 실선 B는 발광 소자(42)의 전류-전압 특성들을 도시한다. 다른 한편으로, 도5b에서, 포인트 "a"는 구동 트랜지스터(Tr1) 및 발광 소자(42)로 흐르는 전류량(Ids)을 감소시켜 발광 소자(42)의 루미넌스를 감소시키도록 하기 위하여 구동 트랜지스터(Tr1)의 게이트-소스 전압(Vgs)으로서 저 레벨의 전압들을 인가하는 경우에서 동작점을 도시한다. 실선(A)는 구동 트랜지스터(Tr1)의 전류-전압 특성들을 도시한다. 실선 B는 발광 소자(42)의 전류-전압 특성들을 도시한다. 참고로, 도5b의 파선은 추출 게이트 전극의 전위 제어 회로(40)를 사용하지 않는 경우에 발광 소자(42)의 전류-전압 특성들을 도시한다. 본 발명의 발광 소자(42)의 전류-전압 특성들이 도5b의 파선과 비교될 때, 구동 트랜지스터(Tr1)의 소스-드레인 전압(Vds)는 종래의 디스플레이 장치의 전압보다 낮게되는데, 그 이유는 발광 소자(42)의 전류-전압 특성들이 좌측 방향으로 이동되고 동작점이 이에 대응하여 우측 방향으로 이동되기 때문이다.
이는 발광 소자(42)의 추출 게이트 전극(11)에 인가되는 전압(Veg)이 식 2를 토대로 구동 트랜지스터(Tr1)의 게이트-소스 전압(Vgs)의 레벨에 따라서 변경되기 때문이다. 따라서, 구동 트랜지스터(Tr1)은 포화 영역에서 수행되고 발광 소자(42)의 루미넌스가 낮을 때 높게되는 구동 트랜지스터(Tr1)의 Vds는 감소될 수 있다. 여기서, Veg의 범위는 구동 트랜지스터(Tr1)의 게이트-소스 전압(Vgs)의 범위에 의해 결정된다. 구동 트랜지스터(Tr1)의 임계 전압이 Vth로 표시될 때, Veg의 최소값은 (Vth+Vgs2+Vr+Vc)이다. 따라서, 구동 트랜지스터(Tr1)의 Vds의 범위는 다음 식 3으로 표시될 수 있다.
[식 3] 0<Vds<Vth+Vgs2+Vr-Veth
식 3의 우측에서, Vgs2 및 Vr은 전류(Iref), 트랜지스터(Tr2)의 특성들, 저항기(R)의 옴값으로 결정될 수 있다. 고전압이 트랜지스터(Tr2)로 인가되지 않기 때문에 Vgs2을 증가시키는 것보다 저항기(R)의 옴값을 증가시킴으로써 Vr을 증가시키는 것이 바람직하다는 점에 유의하라.
여기서, 비특허 문헌 1에 서술된 전압값과 관련하여, Veg는 약 55V이며, Veth는 약 35V이며, Vgs는 최대 약 13V이고 Vc는 0V일 수 있다. 즉, 본 발명에서, 발광 소자(42)가 최대 루미넌스로 광을 방출할 때, 다른말로서, Vgs가 최대일 때, 발광 소자(42)의 추출 게이트 전극(11)으로 인가되는 전압(Veg)는 약 55V일 수 있다. 게다가, 고전압을 트랜지스터(Tr2)에 인가하지 않도록 하기 위하여 트랜지스터(Tr2)의 게이트-소스 전압(Vgs2)는 약 2V가 되도록 설정되어야 한다. 이 때, 트랜지스터(Tr2)의 소스 전극의 전위는 약 15v이기 때문에, 저항기(R)에 인가되는 전압은 약 40V가 되도록 설정되는 것이 바람직하다.
예로서 상술된 전압값들을 취함으로써, 발광 소자(42)의 루미넌스를 최소화하는 경우의 Vds가 추정된다. 구동 트랜지스터(Tr1)의 임계 전압이 V일 때, 발광 소자(42)의 루미넌스를 최소화하는 경우에서 Vgs 및 Vg2는 각각 1V 및 2V이고, 저 항기(R)에 인가되는 전압은 40V이다. 그러므로, 발광 소자(42)의 추출 게이트 전극(11)의 전위(Veg)는 43V이다. 따라서, 구동 트랜지스터(Tr1)의 소스-드레인 전압(Vds)은 Veg-Veth=43-35=8V이다. 구동 트랜지스터(Tr1)의 소스-드레인 전압(Vds)는 추출 게이트 전극의 전위 제어 회로(40)가 제공되지 않을 때 약 20V이지만, 발광 소자(42)는 본 발명의 픽셀 구성을 사용함으로써 10V만큼 낮은 또는 그 보다 낮은 Vds로 구동될 수 있다. Vmax가 60V보다 높지 않은 것이 바람직한데, 그 이유는 트랜지스터(Tr3)의 소스-드레인 전압이 전위(Veg)가 낮을 때 높게되기 때문이다.
[실시예 모드 2]
본 발명의 디스플레이 장치는 픽셀 회로에서 실시예 모드 1에 설명된 추출 게이트 전극의 전위 제어 회로(40)를 포함한다. 그러나, 이는 또한 픽셀 회로에서 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)를 포함한다. 본 발명이 아날로그 값으로 디스플레이 장치를 구동하는 경우 및 디지털 값으로 이를 구동하는 경우에 적용될 수 있지만, 특히 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)가 아날로그 값들을 처리할 수 있는 회로가 되는 본 발명의 디스플레이 장치에서 바람직한데, 그 이유는 추출 게이트 전극의 전위 제어 회로(40)가 구동 트랜지스터(Tr1)의 게이트-소스 전압(Vgs)가 아날로그 값을 갖는 경우 조차도 아날로그 값으로 발광 소자(42)의 추출 게이트 전극(11)을 제어할 수 있기 때문이다.
그러나, 구동 트랜지스터(Tr1)의 전기 특성들은 각 픽셀에서 가변한다. 그 후, 구동 트랜지스터(Tr1) 및 발광 소자(42)를 통해서 흐르는 전류값은 동일한 Vgs가 여러 픽셀들에서 구동 트랜지스터(Tr1)의 게이트 전극 및 소스 전극 간에 인가 되는 경우 조차도 가변하는 경우가 존재한다. 발광 소자(42)의 루미넌스는 여러 픽셀들 간에서 가변되는 것이 관찰되는데, 그 이유는 자신에 흐르는 전류값에 비례하기 때문이다. 게다가, 악영향 정도는 디지털 값들로 구동되는 디스플레이 장치보다 아날로그 값들로 구동되는 디스플레이 장치에서 더욱 크다. 본 발명의 디스플레이 장치에서, 픽셀들 간의 변화를 보상하는 것은 필요한 인자이다.
그러므로, 이 실시예 모드에서, 트랜지스터들의 특성 변화 및 이의 동작으로 인한 발광 소자들의 루미넌스 변화를 보상하는 픽셀 회로가 설명된다. 트랜지스터들의 특성 변화를 보상하는 회로는 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)로 성취될 수 있다. 트랜지스터들의 특성 변화를 보상하는 기능을 갖는 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)의 예가 후술된다.
도20a는 임계 전압들을 보상하는 예시적인 픽셀 회로를 도시하는 반면에, 도20b는 이의 구동 신호들의 예시적인 타이밍 챠트를 도시한다. 도20a에 설명된 임계 전압들을 보상하는 픽셀 회로에서, 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)는 트랜지스터(Tr61), 트랜지스터(Tr62), 트랜지스터(Tr63), 트랜지스터(Tr64), 와이어(SW61), 와이어(S262), 와이어(SW63), 와이어(PWR61), 와이어(PWR62), 와이어(PWR63), 커패시터(C61), 및 커패시터(C62)를 포함한다.
커패시터(C61) 및 커패시터(C62)는 직렬로 접속된다. 커패시터(C62)에 접속되지 않는 커패시터(C61)의 전극들 중 한 전극은 단자(Q)에 접속된다. 커패시터(C61)에 접속되지 않는 커패시터(C62)의 전극들 중 한 전극은 와이어(PWR62)에 접속된다. 트랜지스터(Tr61)의 게이트 전극은 와이어(SW61)에 접속된다. 트랜지스 터(Tr61)의 소스 전극 또는 드레인 전극 중 한 전극은 와이어(PWR61)에 접속되고 트랜지스터(Tr61)의 소스 전극 또는 드레인 전극 중 다른 한 전극은 단자(Q)에 접속된다. 트랜지스터(Tr62)의 게이트 전극은 와이어(SW62)에 접속된다. 트랜지스터(Tr61)의 소스 전극 또는 드레인 전극 중 한 전극은 발광 소자(42)의 단자(EA)에 접속되고 트랜지스터(Tr62)의 소스 전극 또는 드레인 전극 중 다른 한 전극은 단자(Q)에 접속된다. 트랜지스터(Tr63)의 게이트 전극은 와이어(SW63)에 접속된다. 트랜지스터(Tr63)의 소스 전극 또는 드레인 전극 중 한 전극은 와이어(PWR63)에 접속되고 트랜지스터(Tr63)의 소스 전극 또는 드레인 전극 중 다른 한 전극은 커패시터(C61) 및 커패시터(C62)의 접속 노드에 접속된다(이하부터, 이 노드는 또한 전극(P6)으로서 설명된다). 트랜지스터(Tr64)의 게이트 전극은 단자(S)에 접속된다. 트랜지스터(Tr64)의 소스 전극 또는 드레인 전극 중 한 전극은 단자(D)에 접속되고 트랜지스터(Tr64)의 소스 전극 또는 드레인 전극 중 다른 한 전극은 전극(P6)에 접속된다.
도20a에 설명된 픽셀 회로에서, 구동 트랜지스터(Tr1)는 N-채널 트랜지스터로서 설명되는 반면에 트랜지스터들(Tr2 및 Tr3)은 P-채널 트랜지스터들로서 설명된다. 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)에 포함되는 스위칭 소자들은 모두 N-채널 트랜지스터들로서 설명된다. 그러나, 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)의 동작은 스위칭 소자들의 극성들에 의해 제한되지 않는다. 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)에 포함되는 스위칭 소자들이 P-채널 트랜지스터들일 때, 신호들이 도20b에 서술된 대응하는 와이어들의 신호 들로부터 반전되는 타이밍 챠트가 사용될 수 있다.
와이어(PWR61)에 인가되는 전위는 도20b에서 초기화 기간(203) 및 임계 와이어링 기간(204)에서 도20b의 임계 전압에 의해 캐소드 전극(27)의 전위와 같거나 높게되는 것이 바람직하다. 게다가, 와이어(PWR61)에 인가되는 전위는 다른 기간들에서 임의로 설정될 수 있다. 그러나, 와이어(PWR61)에 인가되는 전위는 전체 기간들에서 일정한 전위인 것이 바람직하다. 와이어(PWR62)에 인가되는 전위는 전체 기간들에서 일정한 전위인 것이 바람직하다. 와이어(PWR62)에 인가되는 전위가 임의적이지만, 캐소드 전극(27)의 전위와 거의 동일할 수 있다. 와이어(PWR62)는 캐소드 전극에 접속될 수 있다. TR61을 턴오프시키는데 충분한 전위가 오프 상태에서 와이어(SW61)에 인가되는 반면에 SW61을 선형 영역에서 수행하도록 하는데 충분한 전위가 온 상태에서 와이어(SW61)에 인가되는 것이 바람직한데, 그 이유는 와이어(SW61)가 스위칭 소자로서 트랜지스터(Tr61)을 구동하는 와이어이기 때문이다. 트랜지스터 (TR62)을 턴오프시키는데 충분한 전위가 오프 상태에서 와이어(SW62)에 인가되는 반면에 트랜지스터(Tr62)를 선형 영역에서 수행하도록 하는데 충분한 전위가 온 상태에서 와이어(SW62)에 인가되는 것이 바람직한데, 그 이유는 와이어(SW62)가 스위칭 소자로서 구동 트랜지스터(Tr62)을 구동하는 와이어이기 때문이다. 트랜지스터(TR63)을 턴오프시키는데 충분한 전위가 오프 상태에서 와이어(SW63)에 인가되는 반면에 트랜지스터(Tr63)을 선형 영역에서 수행하도록 하는데 충분한 전위가 온 상태에서 와이어(SW63)에 인가되는 것이 바람직한데, 그 이유는 와이어(SW63)가 스위칭 소자로서 트랜지스터(Tr63)을 구동하는 와이어이기 때문이 다. 트랜지스터(Tr64)를 선형 영역에서 턴오프시키거나 수행하도록 하는데 충분하도록 단자(S)에 인가되는 전위를 설정하도록 하는 것이 바람직하다. 단자(D)에 인가되는 전위는 주변 드라이버 회로로 영상 데이터로부터 만들어진 전위인 데이터 전위이다. 이 실시예 모드는 실시예 모드 1에서 설명된 추출 게이트 전극의 전위 제어 회로(40)에 포함되는 와이어(REF)의 전위가 주사선 선택 기간(202)에 따라서 변화될 수 있는 특징을 갖는다는 점에 유의하라. 이 특징에 의하면, 주사선 선택 기간(202)에서 발광 소자들의 전기 상태가 다른 기간들과 다르게 선택적으로 이루어질 수 있다. 그러므로, 이 실시예 모드에서, 와이어(REF)는 주사선(29)과 동일한 방식으로 스트라이프들로 패턴닝되어 와이어(REF)의 전위가 각 주사선에 의해 독립적으로 설정되도록 한다. 전류(Iref)를 감소시키는데 충분한 전위가 오프 상태에서 와이어(REF)에 인가되는 반면에 실시예 모드1에서 설명된 전류(Iref)를 공급할 수 있는 전위가 온 상태에서 와이어(REF)로 인가되는 것이 바람직하다.
다음에, 픽셀 회로의 동작들이 도20a 및 도20b와 관련하여 설명된다. 우선, 한 프레임 기간은 주사선 선택 기간(202) 및 발광 기간(206)을 포함한다. 주사선 선택 기간(202)이 종료될 때, 다음 주사선 선택 기간(202A)이 시작된다는 점에 유의하라. 기록을 행하기 위하여 이 방식으로 순차적으로 주사함으로써, 데이터 전위들은 전체 픽셀들로 기록될 수 있다. 게다가, 주사선 선택 기간(202)은 초기화 기간(203), 임계 와이어링 기간(204) 및 데이터 기록 기간(205)을 포함한다. 주사선 선택 기간(202)에서, 추출 게이트 전극의 전위 제어 회로(40)의 와이어(REF)는 트랜지스터(Tr3)를 턴오프시키도록 고 레벨로 설정될 수 있다. 이는 Iref를 감소시켜 저항기(R) 및 트랜지스터(Tr2)에 인가되는 전압을 감소시킨다. 그 후, 발광 소자(42)의 추출 게이트 전극(11)의 전위는 발광 소자(42)의 임계 전압과 같거나 낮게 될 수 있는데, 그 이유는 단자(EGin)의 전위가 감소되기 때문이다. 즉, 발광 소자(42)의 온/오프 상태들은 와이어(REF)의 전위를 가변시킴으로써 제어될 수 있다. 종래의 디스플레이 장치의 임계 전압을 보상하기 위한 픽셀 회로에서, 스위칭 소자는 직렬로 접속되는 애노드 전극(15), 발광 소자(42), 구동 트랜지스터(Tr1), 및 캐소드 전극(27) 중의 소자들 중에서 임의의 2개의 소자 간에 개입되는 경우가 존재한다. 그러나, 스위칭 소자가 온 상태에 있는 경우조차도 와이어들보다 더 높은 옴 값을 갖는다. 낭비적인 전력 소모를 억압하기 위하여, 가능한 만큼 많은 저항기인 소자들을 감소시킬 필요가 있는데, 그 이유는 많은 전류가 발광 소자(42)를 포함하는 경로를 통해서 흐르기 때문이다. 그러므로, 이 스위칭 소자는 제공되지 않는 것이 바람직하다. 이 방식으로 본 발명의 디스플레이 장치의 픽셀 회로를 구동함으로써, 전력 소모는 감소될 수 있는데, 그 이유는 스위칭 소자가 발광 소자(42)를 포함하는 경로상에 제공될 필요가 없기 때문이다. 신뢰성을 보장하기 위하여, 와이어(EGmin)의 전위가 트랜지스터(Tr3)가 오프 상태일 때 증가되는 구성이 사용될 수 있는데, 그 이유는 트랜지스터(Tr3)의 소스-드레인 전압이 단자(EGin)의 전위를 감소시키기 위하여 트랜지스터(Tr3)를 턴오프시킬 때 증가되기 때문이다. 예를 들어, 픽셀의 주사선(29), 와이어(SW61), 와이어(SW62), 및 와이어(SW63)가 와이어(EGmin)에 접속될 수 있다. 도20b에서, 와이어(SW62) 및 와이어(SW63)가 공유될 수 있는데, 그 이유는 이들이 동일한 구동 신호들의 파형들을 갖기 때문이라는 점에 유의하라. 와이어들을 공유함으로써, 와이어들의 레이아웃 면적 디멘죤은 감소될 수 있다. 다른 소자들의 면적 디멘젼들은 증가되어 설계의 자유도를 증가시킨다. 와이어들의 기생 커패시턴스는 감소되어 신호들의 파형들의 덜니스(dullness)를 감소시키고 전력 소모는 감소될 수 있다.
게다가, 도20b에서, 와이어(REF)의 전위는 전체 주사선 선택 기간(202)에서 고레벨이 되는 반면에, 와이어(REF)의 전위는 데이터 기록 기간(205)에서 반드시 고 레벨될 필요가 없음으로, 이는 저레벨로 될 수 있다. 와이어(SW62) 및 와이어(SW63)의 구동 신호들의 파형들은 와이어(REF)의 전위가 데이터 기록 기간(205)에서 저 레벨일 때 동일하기 때문에, 이의 타이밍 발생 회로들은 와이어(SW62) 및와이어(SW63)에 의해 공유될 수 있다.
초기화 기간(203)은 구동 트랜지스터(Tr1)의 임계 전압에 의해 소스 전극의 전위보다 높게되거나 구동 트랜지스터(Tr1)을 턴온시키기 위하여 이보다 높게 되도록 구동 트랜지스터(Tr1)의 게이트 전극 및 드레인 전극의 전위들을 증가시키는 기간이다. 이 때, 발광 소자는 오프 상태가 되도록 설정된다. 이 상태를 성취하기 위한 트랜지스터들(Tr61, Tr62, Tr63, Tr64, 및 Tr3)의 상태들은 예를 들어 도20b에 도시된 바와 같이 설정될 수 있는데, 여기서 트랜지스터들(Tr61, Tr62, 및 Tr63)은 턴온되는 반면에, 트랜지스터들(Tr64 및 Tr3)은 턴오프된다. 이 방식으로 상태들을 설정함으로써, 구동 트랜지스터(Tr1)의 게이트 전극 및 드레인 전극 및 단자(Q) 측 상의 커패시터(C61)의 전극의 전위들이 와이어(PWR61)의 전위가 되는 반면에, 커패시터(C61)의 대향 전극의 전위는 와이어(PWR63)의 전위가 되어, 커패시터(C61)에 인가되는 전압이 구동 트랜지스터(Tr1)의 임계 전압과 같거나 높게되도록 증가된다. 초기화 기간(203)이 반드시 주사선 선택 기간(202)으로 될 필요는 없음으로 또 다른 로우의 주사선 선택 기간이될 수 있다는 점에 유의하라.
임계 기록 기간(204)은 커패시터(C61)의 대향 전극들에 구동 트랜지스터(Tr1)의 임계 전압에 대응하는 전위차를 인가하도록 하는 기간이다. 이 상태를 성취하기 위한 트랜지스터들(Tr61, Tr62, Tr63, Tr64 및 Tr3)의 상태들은 예를 들어 도20b에 도시된 바와 같이 설정될 수 있는데, 여기서, 트랜지스터들(Tr62 및 Tr63)은 턴온되는 반면에, 트랜지스터들(Tr61, Tr64, Tr3)은 턴오프된다. 구동 트랜지스터(Tr1)을 플로우팅 상태로 되도록 하기 위하여 구동 트랜지스터(Tr1)의 게이트 전극 및 드레인 전극을 접속하기 위하여 캐소드 전극(27)의 전위와 거의 동일하게 되도록 전극(P6)의 전위를 설정함으로써, 초기화 기간(203)에서 커패시터(C61)에 충전되는 전하들은 구동 트랜지스터(Tr1)을 통해서 흘러, 그 결과 구동 트랜지스터(Tr1)가 턴오프되어 커패시터(C61)에 충전되는 전하들이 구동 트랜지스터(Tr1)를 통해서 흘러나오고 구동 트랜지스터(Tr1)의 게이트-소스 전압이 구동 트랜지스터(Tr1)의 임계 전압과 동일하게 될 때 초기화 기간(203)에서 커패시터(C61) 내에 충전되는 전하들의 유출을 중지시키도록 한다. 따라서, 구동 트랜지스터(Tr1)의 임계 전압에 대응하는 전압은 커패시터(C61)의 대향 전극들에 인가될 수 있다.
데이터 기록 기간(205)은 구동 트랜지스터(Tr1)의 게이트 전극에 주변 드라이버 회로로 영상 데이터로부터 만들어진 데이터 전위 및 구동 트랜지스터(Tr1)의 임계 전압의 합에 대응하는 전압을 인가하는 기간이다. 이 상태를 성취하기 위하여 트랜지스터들(Tr61, Tr62, Tr63, Tr64 및 Tr3)의 상태들은 예를 들어 도20b에 도시된 바와 같이 설정될 수 있는데, 여기서 트랜지스터(Tr64)는 턴온되는 반면에, 트랜지스터들(Tr61, Tr62, Tr63, Tr3)은 턴오프된다. 상술된 바와 같이, 트랜지스터(Tr3)는 데이터 기록 기간(205)에서 온 상태로 될 수 있다. 트랜지스터들(Tr61, Tr62)을 턴 오프시킴으로써, 구동 트랜지스터(Tr1)의 게이트 전극은 다른 전극들로부터 플로우팅 상태로 된다. 그러므로, 임계 기록 기간(204)에서 커패시터(C61)에 인가되는 구동 트랜지스터(Tr1)의 임계 전압에 대응하는 전압은 전극(P6)의 전위에 좌우됨이 없이 유지된다. 주변 드라이버 회로로 영상 데이터로부터 만들어진 데이터 전위를 단자(D)에 인가하기 위하여 이 조건에서 트랜지스터(Tr64)를 턴온하고 트랜지스터(Tr63)를 턴오프함으로써, 전극(P6)의 전위는 데이터 전위와 동일하게 된다. 이 때, 커패시터(C61)에 유지되는 임계 전압은 변화되지 않는다. 따라서, 구동 트랜지스터(Tr1)의 임계 전압 및 데이터 전위의 합에 대응하는 전압은 구동 트랜지스터(Tr1)의 게이트 전극에 인가된다.
발광 기간(206)은 구동 트랜지스터(Tr1) 및 발광 소자(42)에 일정 전류값을 연속적으로 공급함으로써 데이터 전압에 따라서 발광 소자(42)가 루미넌스를 갖는 광을 연속적으로 방출하도록 하는 한 프레임 기간 동안 데이터 기록 기간(205)에서 구동 트랜지스터(Tr1)의 게이트 전극으로 기록되는 전압을 유지하는 기간이다. 이 상태를 성취하기 위한 트랜지스터들(Tr61, Tr62, Tr63, Tr64 및 Tr3)의 상태들은 턴온되는 반면에, 트랜지스터들(Tr61, Tr62, Tr63 및 Tr64)은 턴오프된다. 트랜지스터들(Tr63 및 Tr64)이 데이터 전위가 전극(P6)으로 기록되는 조건으로 턴오프 될 때, 전극(P6)의 전위는 데이터 전위로서 유지된다. 그러나, 구동 트랜지스터(Tr1) 및 발광 소자(42)로 흐르는 전류는 전극(P6)의 전위가 픽셀 회로에서 각종의 신호들에 대한 잡음 영향으로 인해 변동할 때 변동함으로, 발광 소자(42)의 루미넌스 변동을 억압하기 위하여 전극(P6)의 전위를 안정화시킬 필요가 있다. 그러므로, 와이어(PWR62)을 일정 전위로 설정함으로써 전극(P6)의 전위의 변동을 억압하는 것이 바람직하다.
도21a는 본 발명의 임계 전압들을 보상하기 위한 예시적인 픽셀 회로를 도시하고 도21b는 이 구동 신호들의 예시적인 타이밍 챠트를 도시한다. 도21a에 설명된 회로에서, 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)는 트랜지스터(Tr71), 트랜지스터(Tr72), 트랜지스터(Tr73), 트랜지스터(Tr74), 와이어(SW71), 와이어(SW72), 와이어(SW73), 와이어(PWR71), 와이어(PWR72), 와이어(PWR73), 커패시터(C71) 및 커패시터(C72)를 포함한다.
커패시터(C71) 및 커패시터(C72)는 직렬로 접속되고 커패시터(C72)에 접속되는 커패시터(C71)의 전극들 중 한 전극은 단자(Q)에 접속된다. 커패시터(C72)에 접속되지 않은 커패시터(C71)의 다른 전극은 지금부터 전극(P7)으로서 설명된다. 커패시터(C71)에 접속되지 않은 커패시터(C72)의 전극들 중 한 전극은 와이어(PWR)(72)에 접속된다. 트랜지스터(Tr71)의 게이트 전극은 와이어(SW71)에 접속된다. 트랜지스터(Tr71)의 소스 전극 또는 드레인 전극 중 한 전극은 와이어(PWR71)에 접속된다. 트랜지스터(Tr71)의 소스 전극 또는 드레인 전극 중 다른 한 전극은 단자(Q)에 접속된다. 트랜지스터(Tr72)의 게이트 전극은 와이어(SW72)에 접속된다. 트랜지스터(Tr72)의 소스 전극 또는 드레인 전극 중 다른 한 전극은 발광 소자(42)의 단자(EA)에 접속된다. 트랜지스터(Tr72)의 소스 전극 또는 드레인 전극 중 다른 한 전극은 단자(Q)에 접속된다. 트랜지스터(Tr73)의 소스 전극 또는 드레인 전극 중 하나는 와이어(PWR73)에 접속된다. 트랜지스터(Tr73)의 소스 전극 또는 드레인 전극 중 다른 한 전극은 전극(P7)에 접속된다. 트랜지스터(Tr74)의 게이트 전극은 단자(S)에 접속된다. 트랜지스터(Tr74)의 소스 전극 또는 드레인 전극 중 한 전극은 단자(D)에 접속된다. 트랜지스터(Tr74)의 소스 전극 또는 드레인 전극 중 다른 한 전극은 전극(P7)에 접속된다.
도21a에 설명된 픽셀 회로에서, 구동 트랜지스터(Tr1)은 N-채널 트랜지스터로서 설명되는 반면에, 트랜지스터들(Tr2 및 Tr3)은 P-채널 트랜지스터들로 설명된 다. 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)에 포함되는 스위칭 소자들은 모두 N-채널 트랜지스터들로서 설명된다. 그러나, 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)의 동작은 스위칭 소자들의 극성들에 의해 좌우되지 않는다. 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)에 포함되는 스위칭 소자들이 P-채널 트랜지스터들일 때, 신호들이 도21b에 서술된 대응하는 와이어들의 신호들로부터 반전되는 타이밍 챠트가 사용될 수 있다.
도21a에 설명된 픽셀 회로에서, 와이어(SW71), 와이어(SW72), 및 와이어(SW73)의 전압들은 와이어(SW61), 와이어(SW61), 및 와이어(SW63)의 전압들 각각에 대응하는 반면에, 와이어(PWR71) 및 와이어(PWR73)의 전압들은 와이어(PWR61) 및 와이어(PWR63) 각각에 대응함으로, 반복 설명은 생략될 것이다. 와이어(PWR72) 의 전위가 와이어(PWR62)의 전위와 다르고 와이어(PWR72)의 전위가 캐소드 전극(27)의 전위와 거의 동일한 것이 바람직하다는 점에 유의하라. 이 실시예 모드는 와이어(REF)의 전위가 실시예 모드1에 설명된 추출 게이트 전극의 전위 제어 회로(40)에 포함되는 와이어(REF)의 전위가 주사선 선택 기간(202)에 따라서 변화될 수 있다는 특징을 갖는다는 점에 유의하라. 이 특징에 의해, 주사선 선택 기간(202)에서 발광 소자들의 전기 상태는 다른 기간들과 다르게 선택적으로 행해질 수 있다. 그러므로, 이 실시예 모드에서, 와이어(REF)는 주사선(29)와 동일한 방식으로 스트라이프들로 패턴닝되어 와이어(REF)의 전위가 각 주사선에 의해 독립적으로 설정되는 바람직하다. 와이어(REF)에 인가되는 전위는 오프 상태에서 전류(Iref)를 감소시킬 정도로 충분히 낮은 반면에, 온 상태에서 실시예 모드 1에서 설명된 전류(Iref)를 공급할 수 있는 전위가 바람직하다.
다음에, 픽셀 회로의 동작들이 도21a 및 도21b와 관련하여 설명된다. 우선, 한 프레임 기간은 주사선 선택 기간(202) 및 발광 기간(206)을 포함한다. 주사선 선택 기간(202)이 종료될 때, 다음 주사선 선택 기간(202A)이 시작된다는 점에 유의하라. 기록을 행하기 위하여 이 방식으로 순차적으로 주사함으로써, 데이터 전위들은 전체 픽셀들로 기록될 수 있다. 게다가, 주사선 선택 기간(202)은 초기화 기간(203), 임계 와이어링 기간(204) 및 데이터 기록 기간(205)을 포함한다. 주사선 선택 기간(202)에서, 추출 게이트 전극의 전위 제어 회로(40)의 와이어(REF)는 트랜지스터(Tr3)를 턴오프시키도록 고 레벨로 설정될 수 있다. 이는 Iref를 감소시켜 저항기(R) 및 트랜지스터(Tr2)에 인가되는 전압을 감소시킨다. 그 후, 발광 소 자(42)의 추출 게이트 전극(11)의 전위는 발광 소자(42)의 임계 전압과 같거나 낮게 될 수 있는데, 그 이유는 단자(EGin)의 전위가 감소되기 때문이다. 즉, 발광 소자(42)의 온/오프 상태들은 와이어(REF)의 전위를 가변시킴으로써 제어될 수 있다. 종래의 디스플레이 장치의 임계 전압을 보상하기 위한 픽셀 회로에서, 스위칭 소자는 직렬로 접속되는 애노드 전극(15), 발광 소자(42), 구동 트랜지스터(Tr1), 및 캐소드 전극(27) 중의 소자들 중에서 임의의 2개의 소자 간에 개입되는 경우가 존재한다. 그러나, 스위칭 소자가 온 상태에 있는 경우조차도 와이어들보다 더 높은 옴 값을 갖는다. 낭비적인 전력 소모를 억압하기 위하여, 가능한 만큼 많은 저항기인 소자들을 감소시킬 필요가 있는데, 그 이유는 많은 전류가 발광 소자(42)의 캐소드 전극(27) 및 단자(EA) 간에서 흐르기 때문이다. 그러므로, 이 스위칭 소자는 제공되지 않는 것이 바람직하다. 이 방식으로 본 발명의 디스플레이 장치의 픽셀 회로를 구동함으로써, 전력 소모는 감소될 수 있는데, 그 이유는 스위칭 소자가 발광 소자(42)를 포함하는 경로상에 제공될 필요가 없기 때문이다. 신뢰성을 보장하기 위하여, 와이어(EGmin)의 전위가 트랜지스터(Tr3)가 오프 상태일 때 증가되는 구성이 사용될 수 있는데, 그 이유는 트랜지스터(Tr3)의 소스-드레인 전압이 단자(EGin)의 전위를 감소시키기 위하여 트랜지스터(Tr3)를 턴오프시킬 때 증가되기 때문이다. 예를 들어, 픽셀의 주사선(29), 와이어(SW71), 와이어(SW72), 및 와이어(SW73)가 와이어(EGmin)에 접속될 수 있다.
도21b에서, 와이어(SW72) 및 와이어(SW73)가 공유될 수 있는데, 그 이유는 이들이 동일한 구동 신호들의 파형들을 갖기 때문이라는 점에 유의하라. 와이어들 을 공유함으로써, 와이어들의 레이아웃 면적 디멘젼은 감소될 수 있다. 다른 소자들의 면적 디멘젼들은 증가되어 설계의 자유도를 증가시킨다. 와이어들의 기생 커패시턴스는 감소되어 신호들의 파형들의 덜니스를 감소시키고 전력 소모는 감소될 수 있다.
게다가, 도21b에서, 와이어(REF)의 전위는 전체 주사선 선택 기간(202)에서 고레벨이 되는 반면에, 와이어(REF)의 전위는 데이터 기록 기간(205)에서 반드시 고 레벨될 필요가 없음으로, 이는 저레벨로 될 수 있다. 와이어(SW72) 및 와이어(SW73)의 구동 신호들의 파형들은 와이어(REF)의 전위가 데이터 기록 기간(205)에서 저 레벨일 때 동일하기 때문에, 이의 타이밍 발생 회로들은 와이어(SW72) 및와이어(SW73)에 의해 공유될 수 있다.
초기화 기간(203)은 구동 트랜지스터(Tr1)의 임계 전압에 의해 소스 전극의 전위보다 높게되거나 구동 트랜지스터(Tr1)를 턴온시키기 위하여 이보다 높게 되도록 구동 트랜지스터(Tr1)의 게이트 전극 및 드레인 전극의 전위들을 증가시키는 기간이다. 이 때, 발광 소자(42)는 오프 상태가 되도록 설정된다. 이 상태를 성취하기 위한 트랜지스터들(Tr71, Tr72, Tr73, Tr74, 및 Tr3)의 상태들은 예를 들어 도21b에 도시된 바와 같이 설정될 수 있는데, 여기서 트랜지스터들(Tr71, Tr72, 및 Tr73)은 턴온되는 반면에, 트랜지스터들(Tr74 및 Tr3)은 턴오프된다. 이 방식으로 상태들을 설정함으로써, 구동 트랜지스터(Tr1)의 게이트 전극 및 드레인 전극 및 단자(Q) 측 상의 커패시터(C61)의 전극의 전위들이 와이어(PWR71)의 전위가 되는 반면에, 커패시터(C71)의 대향 전극의 전위는 와이어(PWR73)의 전위가 되어, 커패 시터(C71)에 인가되는 전압이 구동 트랜지스터(Tr1)의 임계 전압과 같거나 높게되도록 증가된다. 초기화 기간(203)이 반드시 주사선 선택 기간(202)으로 될 필요는 없음으로 또 다른 로우의 주사선 선택 기간이될 수 있다는 점에 유의하라.
임계 기록 기간(204)이 커패시터(C71) 및 커패시터(C72)의 대향 전극들에 구동 트랜지스터(Tr1)의 임계 전압에 대응하는 전위차를 인가하도록 하는 기간이다. 이 상태를 성취하기 위한 트랜지스터들(Tr71, Tr72, Tr73, Tr74 및 Tr3)의 상태들은 예를 들어 도21b에 도시된 바와 같이 설정될 수 있는데, 여기서, 트랜지스터들(Tr72 및 Tr73)은 턴온되는 반면에, 트랜지스터들(Tr71, Tr74, Tr3)은 턴오프된다. 구동 트랜지스터(Tr1)를 플로우팅 상태로 되도록 하기 위하여 구동 트랜지스터(Tr1)의 게이트 전극 및 드레인 전극을 접속하기 위하여 캐소드 전극(27)의 전위와 거의 동일하게 되도록 전극(P7)의 전위를 설정함으로써, 초기화 기간(203)에서 커패시터(C71 및 C72)에 충전되는 전하들은 구동 트랜지스터(Tr1)을 통해서 흘러, 그 결과 구동 트랜지스터(Tr1)가 턴오프되어 커패시터(C71 및 C72)에 충전되는 전하들이 구동 트랜지스터(Tr1)을 통해서 흘러나오고 구동 트랜지스터(Tr1)의 게이트-소스 전압이 구동 트랜지스터(Tr1)의 임계 전압과 동일하게 될 때 초기화 기간(203)에서 커패시터(C71 및 C72) 내에 충전되는 전하들의 유출을 중지시키도록 한다. 따라서, 구동 트랜지스터(Tr1)의 임계 전압에 대응하는 전압은 커패시터(C71 및 C72)의 대향 전극들에 인가될 수 있다.
데이터 기록 기간(205)은 구동 트랜지스터(Tr1)의 게이트 전극에 주변 드라이버 회로로 영상 데이터로부터 만들어진 데이터 전위 및 구동 트랜지스터(Tr1)의 임계 전압의 합에 대응하는 전압을 인가하는 기간이다. 이 상태를 성취하기 위하여 트랜지스터들(Tr71, Tr72, Tr73, Tr74 및 Tr3)의 상태들은 예를 들어 도21b에 도시된 바와 같이 설정될 수 있는데, 여기서 트랜지스터(Tr64)는 턴온되는 반면에, 트랜지스터들(Tr71, Tr72, Tr73, Tr3)은 턴오프된다. 상술된 바와 같이, 트랜지스터(Tr3)는 데이터 기록 기간(205)에서 온 상태로 될 수 있다. 트랜지스터들(Tr71, Tr72)을 턴 오프시킴으로써, 단자(Q)는 다른 전극들로부터 플로우팅 상태로 된다. 그러므로, 일정 전위를 갖는 와이어(PWR72)에 접속되는 커패시터(C72)가 단자(Q)에 접속되기 때문에, 단자(Q)의 전위는 커패시터들(C71 및 C72)(각각 C1 및 C2로 표시됨)의 용량 값들에 좌우되는 전위 및 전극(P7)의 전위가 된다. 캐소드 전극(27)의 전위가 Vc로 표시되고 구동 트랜지스터(Tr1)의 임계 전압이 Vth로 표시될 때, 와이어들(PWR72 및 PWR73)의 전위들은 Vc로 표시되고 단자(Q)의 전위는 임계 기록 기간(204)이 종료될 때의 시간에서 (Vc+Vth)로 표시된다. 그 후, 데이터 기록 기간(205)에서, 전극(P7)의 전위만이 주변 드라이버 회로 영상 데이터(또한 Vdata로 설명됨)로부터 만들어진 데이터 전압이 될 때 구동 트랜지스터(Tr1)의 게이트-소스 전위(Vgs)는 다음 식 4로 표시될 수 있다.
[식 4] Vgs=(C1/(C1+C2)×(Vdata-Vc)+Vth
데이터 기록 기간(205) 후 구동 트랜지스터(Tr1)의 게이트-소스 전위는 임계 전압(Vth) 그 자체를 포함한다. 따라서, 발광 소자(42)로 흐르는 전류 값 및 이의 루미넌스는 (Vdata-Vc)를 포함하는 항을 제어함으로써 각 픽셀에서 Tr1의 임계값에 의해 영향받음이 없이 제어될 수 있다.
발광 기간(206)은 구동 트랜지스터(Tr1) 및 발광 소자(42)에 일정 전류값을 연속적으로 공급함으로써 데이터 전압에 따라서 발광 소자(42)가 루미넌스를 갖는 광을 연속적으로 방출하도록 하는 한 프레임 기간에 걸쳐서 데이터 기록 기간(205)에서 구동 트랜지스터(Tr1)의 게이트 전극으로 기록되는 전압을 유지하는 기간이다. 이 상태를 성취하기 위한 트랜지스터들(Tr71, Tr72, Tr73, Tr74 및 Tr3)의 상태들이 예를 들어 도21b에 도시된 바와 같이 설정되는데, 여기서 트랜지스터(Tr3)는 턴온되는 반면에, 트랜지스터들(Tr71, Tr72, Tr73 및 Tr74)은 턴오프된다. 트랜지스터들(Tr73 및 Tr74)이 데이터 전위가 전극(P7)에 기록되는 조건으로 턴오프될 때, 전극(P7) 및 단자(Q)의 전위들은 현재대로 유지된다. 그러나, 구동 트랜지스터(Tr1) 및 발광 소자(42)로 흐르는 전류는 전극(P7)의 전위가 픽셀 회로에서 각종의 신호들에 대한 잡음 영향으로 인해 변동할 때 변동함으로, 발광 소자(42)의 루미넌스 변동을 억압하기 위하여 전극(P7) 및 단자(Q6)의 전위들을 안정화시킬 필요가 있다. 그러므로, 와이어(PWR72)를 일정 전위로 설정함으로써 전극(P7) 및 단자(Q)의 전위들의 변동을 억압하는 것이 바람직하다.
도22a는 본 발명의 예시적인 픽셀 회로를 도시하고 도22b는 이 구동 신호들의 예시적인 타이밍 챠트를 도시한다. 도22a에 설명된 회로에서, 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)는 트랜지스터(Tr81), 트랜지스터(Tr82), 트랜지스터(Tr83), 트랜지스터(Tr84), 와이어(SW81), 와이어(SW82) 및 커패시터(C82) 를 포함한다. 주변 드라이버 회로로 영상 데이터로부터 만들어진 데이터 전류(Idata)를 공급하기 위한 전류원(80)이 픽셀 회로 외부에 제공될 수 있다는 점에 유의하라.
커패시터(C82)의 전극들 중 한 전극은 와이어(PWR82)에 접속되는 반면에, 커패시터(C82)의 다른 전극들은 단자(Q)에 접속된다. 트랜지스터(Tr82)의 게이트 전극은 SW82에 접속된다. 트랜지스터(Tr82)의 소스 전극 또는 드레인 전극 중 한 전극은 발광 소자(42)의 단자(EA)에 접속된다. 트랜지스터(Tr82)의 소스 전극 또는 드레인 전극 중 다른 한 전극은 단자(Q)에 접속된다. 트랜지스터(Tr84)의 게이트 전극은 단자(S)에 접속된다. 트랜지스터(Tr84)의 소스 전극 또는 드레인 전극 중 한 전극은 단자(D)에 접속된다. 트랜지스터(Tr84)의 소스 전극 또는 드레인 전극 중 다른 전극은 단자(Q)에 접속된다.
도22a에 설명된 픽셀 회로에서, 구동 트랜지스터(Tr1)는 N-채널 트랜지스터로서 설명되는 반면에, 트랜지스터들(Tr2 및 Tr3)은 P-채널 트랜지스터들로 설명된 다. 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)에 포함되는 스위칭 소자들은 모두 N-채널 트랜지스터들로서 설명된다. 그러나, 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)의 동작은 스위칭 소자들의 극성들에 의해 좌우되지 않는다. 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)에 포함되는 스위칭 소자들이 P-채널 트랜지스터들일 때, 신호들이 도22b에 서술된 대응하는 와이어들의 신호들로부터 반전되는 타이밍 챠트가 사용될 수 있다.
와이어(PWR82)에 인가되는 전위는 전체 기간들에서 일정한 전위인 것이 바람직하다. 와이어(PWR82)에 인가되는 전위가 임의적이지만, 캐소드 전극(27)의 전위와 거의 동일할 수 있다. 와이어(PWR82)는 캐소드 전극에 접속될 수 있다. 와이 어(SW82)에 인가되는 전위는 와이어(SW82)가 오프 상태일 때 트랜지스터(Tr82)를 턴오프시키도록 충분히 낮은 것이 바람직한 반면에, 와이어(SW82)에 인가되는 전위는 와이어(SW82)가 온 상태일 때 트랜지스터(Tr82)가 선형 영역에서 수행하도록 충분히 높은 것이 바람직한데, 그 이유는 와이어(SW82)가 스위칭 소자로서 트랜지스터(Tr82)를 구동시키는 와이어이기 때문이다. 단자(S)에 인가되는 전위는 트랜지스터(Tr84)가 턴오프되도록 충분히 낮거나 트랜지스터(Tr84)가 충분히 높게되어 선형 영역에서 수행하도록 하는 것이 바람직하다. 단자(D)에 인가되는 전위는 주변 드라이버 회로로 영상 데이터로부터 만들어진 전위인 데이터 전위이다. 도22a에 설명된 픽셀 회로에서, 데이터는 전류(Idata)로서 공급되고 주사선 선택 기간(202)에서 픽셀 회로에 입력된다.
이 실시예 모드는 실시예 모드1에서 설명되는 추출 게이트 전극의 전위 제어 회로(40)에 포함되는 와이어(REF)의 전위가 주사선 선택 기간(202)에 따라서 변화될 수 있는 특징을 갖는다는 점에 유의하라. 이 특징에 의하면, 주사선 선택 기간(202)에서 발광 소자들의 전기 상태가 다른 기간들과 다르게 선택적으로 이루어질 수 있다. 그러므로, 이 실시예 모드에서, 와이어(REF)는 주사선(29)과 동일한 방식으로 스트라이프들로 패턴닝되어 전위가 각 주사선에 의해 독립적으로 설정되도록 한다. 와이어(REF)에 인가되는 전위는 전류(Iref)를 감소시키도록 충분히 낮은 것이 바람직한 반면에, 실시예 모드1에서 설명된 전류(Iref)를 공급할 수 있는 전위가 온 상태에 있는 것이 바람직하다.
다음에, 픽셀 회로의 동작들이 도22a 및 도22b와 관련하여 설명된다. 우선, 한 프레임 기간은 주사선 선택 기간(202) 및 발광 기간(206)을 포함한다. 주사선 선택 기간(202)이 종료될 때, 다음 주사선 선택 기간(202A)이 시작된다는 점에 유의하라. 기록을 행하기 위하여 이 방식으로 순차적으로 주사함으로써, 데이터 전위들은 전체 픽셀들로 기록될 수 있다. 주사선 선택 기간(202)에서, 추출 게이트 전극의 전위 제어 회로(40)의 와이어(REF)는 트랜지스터(Tr3)를 턴오프시키도록 고 레벨로 설정될 수 있다. 이는 Iref를 감소시켜 저항기(R) 및 트랜지스터(Tr2)에 인가되는 전압을 감소시킨다. 그 후, 발광 소자(42)의 추출 게이트 전극(11)의 전위는 발광 소자(42)의 임계 전압과 같거나 낮게 될 수 있는데, 그 이유는 단자(EGin)의 전위가 감소되기 때문이다. 즉, 발광 소자(42)의 온/오프 상태들은 와이어(REF)의 전위를 가변시킴으로써 제어될 수 있다.
종래의 디스플레이 장치의 전류 입력 픽셀은 직렬로 접속되는 애노드 전극(15), 발광 소자(42), 구동 트랜지스터(Tr1), 및 캐소드 전극(27) 중의 소자들 중에서 임의의 2개의 소자 간에 개입되는 스위칭 소자를 필요로 한다. 스위칭 소자는 온 상태에 있는 경우조차도 와이어들보다 더 높은 옴 값을 갖는다. 낭비적인 전력 소모를 억압하기 위하여, 가능한 만큼 많은 저항기인 소자들을 감소시킬 필요가 있는데, 그 이유는 많은 전류가 발광 소자(42)를 포함하는 경로를 통해서 흐르기 때문이다. 이 방식으로 본 발명의 디스플레이 장치의 픽셀 회로를 구동함으로써, 전력 소모는 감소될 수 있는데, 그 이유는 스위칭 소자가 발광 소자(42)를 포함하는 경로상에 제공될 필요가 없기 때문이다. 신뢰성을 보장하기 위하여, 와이어(EGmin)의 전위가 트랜지스터(Tr3)가 오프 상태일 때 증가되는 구성이 사용될 수 있는데, 그 이유는 트랜지스터(Tr3)의 소스-드레인 전압이 단자(EGin)의 전위를 감소시키기 위하여 트랜지스터(Tr3)를 턴오프시킬 때 증가되기 때문이다. 예를 들어, 픽셀의 주사선(29) 및 와이어(SW82)가 와이어(EGmin)에 접속될 수 있다.
도22b에서, 와이어(SW72) 및 주사선(29)이 공유될 수 있는데, 그 이유는 이들이 동일한 구동 신호들의 파형들을 갖기 때문이라는 점에 유의하라. 와이어들을 공유함으로써, 와이어들의 레이아웃 면적 디멘젼은 감소될 수 있다. 다른 소자들의 면적 디멘젼들은 증가되어 설계의 자유도를 증가시킨다. 와이어들에 부착되는 기생 커패시턴스는 감소되어 신호들의 파형들의 덜니스를 감소시키고 전력 소모는 감소될 수 있다. 게다가, 도22b에서, 와이어(REF)의 구동 전압의 파형은 와이어(SW82) 및 주사선(29)의 구동 신호들의 파형들과 동일하기 때문에, 이의 타이밍 발생 회로들은 이들에 의해 공유될 수 있다.
주사선 선택 기간(202)은 구동 트랜지스터(Tr1)의 게이트 전극 및 소스 전극이 서로에 접속되는 조건으로 구동 트랜지스터(Tr1)에 주변 드라이버 회로로 영상 데이터로부터 만들어진 데이터 전류를 공급함으로써, 구동 트랜지스터(Tr1)의 소스 전극 또는 게이트 전극에 거의 동일한 전위를 갖는 전극 및 구동 트랜지스터(Tr1)의 게이트 전극 간에 제공되는 커패시터에 구동 트랜지스터(Tr1)가 데이터 전류를 공급하도록 Vgs를 인가하기 위한 기간이다. 이 상태를 성취하기 위하여 트랜지스터들(Tr82, Tr84 및 Tr3)의 상태들은 예를 들어 도22b에 도시된 바와 같이 설정될 수 있는데, 여기서 트랜지스터(Tr82 및 Tr84)는 턴온되는 반면에, 트랜지스터(Tr3)는 턴오프된다. 데이터 전류(Idata)가 이 상태에서 전류원(80)으로터 데이터 라인(28) 을 통해서 흐를 때, 데이터 전류(Idata)는 또한 트랜지스터(Tr82 및 Tr84)를 통해서 구동 트랜지스터(Tr1)으로 공급된다. 이 때, 구동 트랜지스터(Tr1)의 게이트-소스 전압(Vgs)은 이의 소스-드레인 전압(Vds)와 동일함으로, 이의 게이트 전극 및 소스 전극은 서로에 접속된다. 즉 구동 트랜지스터(Tr1)는 포화 영역에서 수행된다. 이 때, 데이터 전류(Idata)를 공급하도록 충분히 높게되는 Vgs는 포화 영역에서 동작하는 구동 트랜지스터(Tr1)에 인가된다.
발광 기간(206)은 구동 트랜지스터(Tr1) 및 발광 소자(42)에 일정 전류값을 연속적으로 공급함으로써 데이터 전압에 따라서 발광 소자(42)가 루미넌스를 갖는 광을 연속적으로 방출하도록 하는 한 프레임 기간에 걸쳐서 데이터 기록 기간(205)에서 구동 트랜지스터(Tr1)의 게이트 전극으로 기록되는 전압을 유지하는 기간이다. 이 상태를 성취하기 위한 트랜지스터들(Tr82, Tr84, 및 Tr3)의 상태들이 예를 들어 도22b에 도시된 바와 같이 설정되는데, 여기서 트랜지스터(Tr3)는 턴온되는 반면에, 트랜지스터들(Tr82 및 Tr874)은 턴오프된다. 트랜지스터들(Tr82 및 Tr84)이 턴오프되는 경우 조차도 주사선 선택 기간(202)에서 구동 트랜지스터(Tr1)에 인가되는 게이트-소스 전압(Vgs)은 커패시터(C82)에 의해 유지된다. 따라서, 발광 기간(206)의 Vgs는 주사선 선택 기간(202)에서 처럼 포화 영역에서 동작하는 구동 트랜지스터(Tr1)에 데이터 전류(Idata)를 공급할 정도롤 충분히 높은 고 레벨을 갖는다. 구동 트랜지스터(Tr1)에 인가되는 소스-게이트 전압들이 주사선 선택 기간(202) 및 발광 기간(206)에서 반드시 동일할 필요는 없지만, 구동 트랜지스터(Tr1)를 통해서 흐르는 전류(Ids)는 구동 트랜지스터(Tr1)가 포화 영역에서 동작 하는 한 게이트-소스 전압(Vgs)에 의해서만 결정됨으로써, Ids는 Idata와 동일하게 된다. 즉, 균일성 및 고 품질을 갖는 디스플레이 장치는 구동 트랜지스터(Tr1)의 특성들의 변화에 의해 영향받음이 없이 얻어질 수 있는데, 그 이유는 데이터 전류(Idata)와 동일한 전류값을 갖는 Ids가 임계 전압(Vth) 및 이동도와 같은 구동 트랜지스터(Tr1)의 Vth의 전기 특성과 관계없이 발광 소자(42)에 공급될 수 있기 때문이다.
도22a에 도시된 전류 입력 픽셀 회로는 유기 EL 소자와 같은 다른 전류-구동되는 발광 소자들을 사용할 수 있다는 점에 유의하라. Idata가 발광 시에 작은 전류값으로 인해 작게 되기 때문에 한 프레임 동안 필요로 되는 시간이 너무 길다는, 특히 커패시터(C82) 또는 데이터 라인의 기생 용량을 충전하는 시간이 낮은 그레이 스케일들을 갖는 데이터 전류(Idata)를 기록할 때 너무 길게된다는 문제가 있다. 그러나, 이와 같은 문제는 전자-방출 소자들을 사용하는 본 발명에서 피해질 수 있다. 이는 발광 소자(42)의 루미넌스를 결정하는 팩터들이 이에 흐르는 전류값 뿐만 아니라 애노드 전극(15)에 제공되는 발광 재료의 특성 및 애노드 전극(15)의 전위에 좌우되기 때문이다. 즉, 동일한 휘도를 얻는 경우에, 전류값은 특정값으로 제한되지 않음으로, 이는 각종 값들이 될 수 있다. 따라서, 작은 Idata로 인한 충전 시간의 부족 문제는 애노드 전극(15)의 전압 또는 발광 소자(16)의 특성들을 설계함으로써 피해져, 발광 소자(42)로 흐르는 전류(Ids)는 발광 소자(42)의 루미넌스를 변경함이 없이 증가되도록 한다. 이 때, 전류(Ids)의 값은 크게되어, 스위칭 소자들이 애노드 전극(15), 발광 소자(42), 구동 트랜지스터(Tr1), 및 캐소드 전극(27) 과 같은 소자들 간에 제공될 필요가 없는 본 발명의 픽셀 회로는 저항 성분들로 인한 에너지 손실이 최소로 억압될 수 있다는 점에서 매우 유용하다.
본 발명의 픽셀 회로의 구동 트랜지스터의 게이트 전극 전위 제어 회로(23)는 상술된 예시적인 회로 이외에도 각종 회로들을 사용할 수 있다. 본 발명은 상술된 예시적인 회로 이외에도 다른 회로들에 적용될 수 있는데, 그 이유는 본 발명의 디스플레이 장치가 애노드 전극(15), 발광 소자(42), 구동 트랜지스터(Tr1), 및 캐소드 전극(27)과 같은 각 소자들 간에 제공될 필요가 없다라는 특징을 갖기 때문이다. 추출 게이트 전극의 전위 제어 회로(40)의 구성은 상술된 구성으로 제한되지 않음으로 임의의 구성이 발광 소자(42)의 추출 게이트 전극(11)이 픽셀 회로의 동작에 따라서 제어될 수 있는 한 사용될 수 있음으로, 발광 소자(42)의 전기 상태는 제어될 수 있다.
[실시예 모드 3]
이 실시예 모드에서, 본 발명의 전체 디스플레이 장치의 구성이 설명된다. 본 발명의 디스플레이 장치의 각종 구성들이 고려될 수 있지만, 여기선, 실시예 모드2에서 설명된 픽셀 회로의 동작을 실현하는 주변 드라이버 회로의 예시적인 구성에 대해서 설명한다. 도23은 도20a, 도21a 또는 도22a에 설명된 픽셀 회로들을 포함하는 디스플레이 장치의 예시적인 구성을 도시한 것이다. 도23에 설명된 디스플레이 장치는 픽셀부(90), 제어 회로(91), 전원 회로(92), 영상 데이터 변환기 회로(93), 데이터선 드라이버(94), 및 주사선 드라이버(95)를 포함한다. 전원 회로(92)는 제어 회로 및 영상 데이터 변환기 회로를 위한 전원(CV) , 드라이버들을 위한 전원(DV), 고전압 전원(HV) 및 픽셀부를 위한 전원(PV)을 포함한다. 데이터선 드라이버(94)는 시프트 레지스터(SR1), 래치 회로(LAT) 및 D/A 변환기(DAC)를 포함한다. 데이터선 드라이버(94)는 시프트 레지스터(SR1), 래치 회로(LAT) 및 D/A 변환기(DAC)를 포함한다. 주사선 드라이버 회로(95)는 시프트 레지스터(SR2), 펄스폭 제어 회로(PWC), 레벨 시프터(LS1), 및 레벨 시프터(LS2)를 포함한다.
픽셀부(90)는 다수의 데이터선들(28)을 통해서 데이터선 드라이버(94)에 접속되고 픽셀부는 또한 다수의 와이어들을 통해서 주사선 드라이버(96)에 접속된다. 제어 회로(91)는 각 회로들을 제어하기 위한 와이어들을 통해서 전원 회로(92), 영상 데이터 변환기 회로(93), 데이터선 드라이버(94), 및 주사선 드라이버(95)에 접속된다. 전원 회로(92)는 각 회로의 전원을 공급한다. 제어 회로 및 영상 데이터 변환기 회로용 전원(CV)은 제어 회로(91) 및 영상 데이터 변환기 회로(93)에 접속된다. 드라이버들을 위한 전원(DV)은 데이터선 드라이버(94) 및 주사선 드라이버(95)에 접속된다. 고전압원(HV)은 픽셀부(90)내의 애노드 전극(15)에 접속된다. 픽셀부를 위한 전원(PV)은 픽셀 회로에서 전원 와이어에 접속된다. 영상 데이터 변환기 회로(93)는 데이터선 드라이버(94) 내의 래치 회로(LAT) 및 영상 데이터 입력 단자에 접속된다.
전원(CV)으로부터 제어 회로(91) 및 영상 데이터 컨버터 회로(93)에 공급되는 전압은 가능한 낮은 것이 바람직한데, 그 이유는 이들이 회로(91)를 제어하고 영상 데이터 컨버터 회로(93)는 논리 동작들을 행하기 때문인데, 따라서 이는 약 3V인 것이 바람직하다. 드라이버들을 위한 전원(DV)으로부터 데이터선 드라이 버(94) 및 주사선 드라이버(95)에 공급되는 전압은 가능한 낮은 것이 바람직한데, 그 이유는 시프트 레지스터들(SR1 및 SR2), 래치 회로(LAT) 및 펄스폭 제어 회로(PWC)가 논리 동작들을 행하기 때문인데, 따라서, 이는 약 3V인 것이 바람직하다. 그러나, D/A 변환기(DAC) 및 레벨 시프터들(LS1 및 LS2)에 대해서, 드라이버들을 위한 전원(DV)은 논리 동작을 행하도록 하는데 필요로 되는 것보다 높은 전압을 공급할 수 있는 구성을 가질 수 있는데, 그 이유는 공급된 전압이 단지 픽셀 회로의 동작들에 대해서 필요로 하기 때문이다. 게다가, 픽셀부를 위한 전원(PV)은 또한 픽셀 회로의 동작을 위하여 필요로 되는 전압을 공급하기 때문에, 드라이버들을 위한 전원(DV)은 논리 동작을 행하는데 필요로 되는 전압보다 높은 전압을 공급할 수 있는 구성을 가질 수 있다. 고전압 전원(HV)은 수 kV 내지 수십 kV만큼 높은 전압을 공급할 수 있는 구성을 가질 수 있는데, 그 이유는 픽셀부(90) 내의 애노드 전극(15)이 수 kV 내지 수십 kV만큼 높은 전압으로 인가되어 전자-방출 소자로부터 방출된 전자를 가속할 필요가 있기 때문이다.
제어 회로(91)는 데이터선 드라이버(94) 및 주사선 드라이버(95)에 공급될 클록들을 발생시키는 동작, 시프트 레지스터들(SR1 및 SR2), 래치 회로(LAT), 및 펄스폭 제어 회로(PWC)로 입력될 타이밍 펄스들을 발생시키는 동작 등을 행하는 구성을 가질 수 있다. 게다가, 제어 회로(91)는 영상 데이터 변환기 회로에 공급될 클록들을 발생시키는 동작, 래치 회로(LAT)로 변환된 영상 데이터를 출력하는 타이밍 펄스들을 발생시키는 동작 등을 행하는 구성을 가질 수 있다. 전원 회로(92)는 전원 전압이 변경되는 구성을 가질 수 있고 이와 같은 전압 변화는 상이한 디스플 레이 장치들 간에서 픽셀 회로의 동작에 필요로 되는 전압이 변화되는 경우를 준비시 및 또한 발광 소자가 열화될 때 조차도 최적의 루미넌스에서 광을 방출하도록 제어 회로(92)로 제어될 수 있다.
영상 데이터가 영상 데이터 변환기 회로(93)에 입력될 때, 영상 데이터 변환기 회로(93)는 신호가 제어 회로(91)로부터 공급되는 타이밍에 따라서 데이터선 드라이버(94)로 입력될 수 있는 데이터로 영상 데이터를 변환시키고 나서 데이터를 래치 회로에 출력한다. 다음에, 이는 아날로그 신호를 갖는 영상 데이터 입력을 영상 변환기 회로(93)에 의해 디지털 신호로 변환시키고 나서 디지털 신호의 영상 데이터를 래치 회로(LAT)로 출력하는 구성일 수 있다. 데이터 선 드라이버(94)는 제어 회로(91)로부터 공급되는 타이밍 펄스 및 클록 신호에 따라서 시프트 레지스터(SR1)를 동작시키며, 시분할에 의해 래치 회로(LAT)로 입력되는 영상 데이터에서 취해지고, 래치 회로(LAT)로 취해진 데이터에 따라서 D/A 변환기(DAC)에 의해 다수의 데이터 라인들(28)로 아날로그 아날로그 값을 갖는 데이터 전류 또는 데이터 전압을 출력한다. 데이터선들(28)로 출력되는 데이터 출력 또는 데이터 전압의 갱신은 제어 회로(91)로부터 공급되는 래치 펄스에 의해 행해질 수 있다. 데이터 선들(28)로 출력되는 데이터 전류 또는 데이터 전압의 갱신에 따라서, 주사선 드라이버(95)는 제어 회로(91)로부터 공급되는 타이밍 펄스 및 클록 펄스에 응답하여 시프트 레지스터(SR2)를 동작시켜 주사선들(29)을 순차적으로 주사한다. 이 때, 도20a 및 도20b에 도시된 바와 같이 픽셀 회로를 구동하는 경우에서 처럼, 순차적인 주사 동작을 위한 각 신호의 펄스폭은 주사선 선택 기간(202)에서 도시된 펄스폭 일 수 있거나, 각 신호의 펄스폭은 제어 회로(PWC)를 사용함으로써 제어될 수 있는데, 그 이유는 각 신호의 실제 펄스폭이 주사선 선택 기간(202) 내에서 가변하는 경우가 존재하기 때문이다. 파형을 셰이핑하기 위하여 각 신호의 펄스 폭을 제어한 후, 신호는 레벨 시프터들(LS1 및 LS2)에 의해 픽셀 회로의 동작에 필요한 전압으로 변환될 수 있다. 이 때, 예를 들어, 와이어(REF)로 입력되는 신호들의 전압들이 다른 와이어들로 입력되는 신호들의 전압들로부터 크게 상이하기 때문에, 전압 변환은 각 신호에 대해서 개별적으로 수행될 수 있다. 이 때, 각 신호는 상이한 전압을 갖는 경우 조차도 동일한 스위칭 타이밍을 가지면, 시프트 레지스터들(SR1 및 SR2) 및 펄스폭 제어 회로(시프트 레지스터들(SR1 및 SR2) 및 펄스폭 제어 회로를 포함하는 회로는 또한 총괄적으로 타이밍 발생 회로로 설명된다)가 공유될 수 있는 구조 및 레벨 시프터들(LS1 및 LS2)만이 상이할 수 있다. 이는 회로의 크기를 감소시키고 전력 소모를 감소시킨다. 도23에서, 주사선 드라이버(95)가 픽셀부(90)의 한 측상에 배치되는 예가 도시된다는 점에 유의하라. 그러나, 다수의 상이한 주사선 드라이버들은 각 신호들을 위하여 사용될 수 있다. 게다가, 주사선 드라이버(95)는 픽셀부(90)의 각 측상에 배치될 수 있다. 픽셀부(90)의 각 층에 주사선 드라이버(95)를 배치함으로써, 디스플레이 밸런스의 무게 평형은 전자 장치상에 설치될 때 개선되어, 배열을 위한 자유도를 증가시키는데 유용하다. 상술된 바와 같이, 본 발명의 트랜지스터는 임의 종류의 트랜지스터들일 수 있고 임의 종류의 기판들 위에 형성될 수 있다는 점에 유의하라. 도23에 도시된 바와 같은 회로는 유리 기판, 플라스틱 기판, 단결정 기판, SOI 기판 또는 임의의 다른 기판들 위에 형성 될 수 있다. 도23의 회로들의 일부가 한 기판위에 형성되는 반면에, 도23의 회로들의 다른 부분들은 또 다른 기판 위에 형성될 수 있다. 즉, 도23의 모든 회로들이 동일한 기판 위에 형성될 필요는 없다. 예를 들어, 도23에서, 픽셀부(90) 및 주사선 드라이버(95)는 유리 기판 위의 트랜지스터들로 형성될 수 있는 반면에, 데이터선 드라이버(94)(또는 이의 일부)는 단결정 기판 위에 형성되어, 이의 IC 칩이 COG(Chip On Glass)에 접속된다. 대안적으로, IC 칩은 TAB(Tape Automated Bonding) 또는 인쇄 배선 기판에 접속될 수 있다.
[실시예 모드 4]
이 실시예 모드에서, 본 발명의 발광 소자의 예시적인 구조가 도3a 내지 도3d와 관련하여 설명된다.
도3a는 도2a의 발광 소자(42)의 각 단자에 대응하는 스핀토-형 전자-방출 소자를 사용하는 발광 소자의 각 전극을 도시한 도면이다. 도3a에서, 발광 소자는 제2 기판(도시되지 않음)위에 형성되는 애노드 전극(15), 상기 애노드 전극(15)에 직접 또는 간접적으로 접속되도록 형성되는 발광 재료(16), 제1 기판(도시되지 않음) 위에 형성되는 커눌러 에미터(conular emitter)(10), 절연막(12) 및 추출 게이트 전극(11)을 포함한다. 도2a의 발광 소자(42)의 단자(A)는 애노드 전극(15)에 접속되며, 단자(EA)는 에미터(10)에 접속되고 단자(EG)는 추출 게이트 전극(11)에 접속된다.
도3b는 도2a의 발광 소자(42)의 각 단자에 대응하는 카본 나노튜브(또한 CNT로 설명됨)전자-방출 소자를 사용하는 발광 소자의 각 전극을 도시한 도면이다. 도 3b에서, 발광 소자는 제2 기판(도시되지 않음) 위에 형성되는 애노드 전극(15), 상기 애노드 전극(15)에 직접 또는 간접적으로 접속되도록 형성되는 발광 재료(16), 제1 기판(도시되지 않음) 위에 형성되는 아시쿨러 에미터(acicular emitter)(10), 절연막(12) 및 추출 게이트 전극(11)을 포함한다. 아시쿨러 에미터(10b)는 카본 나노튜브로 형성될 수 있다는 점에 유의하라. 게다가, 다수의 아시큘러 에미터(10b)는 도3b에 도시된 바와 같이 집합될 수 있다는 점에 유의하라. 도2a의 발광 소자(42)의 단자(A)는 애노드 전극(15)에 접속되며, 단자(EA)는 에미터(10)에 접속되고 단자(EG)는 추출 게이트 전극(11)에 접속된다.
도3c는 도2a의 발광 소자(42)의 각 단자에 대응하는 표면-도통 전자-방출 소자를 사용하는 발광 소자의 각 전극을 도시한 도면이다. 도3a에서, 발광 소자는 제2 기판(도시되지 않음)위에 형성되는 애노드 전극(15), 상기 애노드 전극(15)에 직접 또는 간접적으로 접속되도록 형성되는 발광 재료(16), 제1 기판(18) 위에 형성되는 박막 에미터(10c), 및 추출 게이트 전극(11)을 포함한다. 도2a의 발광 소자(42)의 단자(A)는 애노드 전극(15)에 접속되며, 단자(EA)는 에미터(10c)에 접속되고 단자(EG)는 추출 게이트 전극(11)에 접속된다.
도3d는 도2a의 발광 소자(42)의 각 단자에 대응하는 핫 전자 전자-방출 소자를 사용하는 발광 소자의 각 전극을 도시한 도면이다. 도3d에서, 발광 소자는 제2 기판(도시되지 않음)위에 형성되는 애노드 전극(15), 상기 애노드 전극(15)에 직접 또는 간접적으로 접속되도록 형성되는 발광 재료(16), 제1 기판(18) 위에 형성되는 섬형 에미터(10d), 절연막(12) 및 추출 게이트 전극(11)을 포함한다. 도2a의 발광 소자(42)의 단자(A)는 애노드 전극(15)에 접속되며, 단자(EA)는 에미터(10d)에 접속되고 단자(EG)는 추출 게이트 전극(11)에 접속된다.
본 발명이 픽셀 회로에 관계되기 때문에, 상술된 발광 소자들의 수많은 구조들이 적용될 수 있다.
[실시예 모드 5]
이 실시예 모드에서, 픽셀부의 상부도가 설명된다. 이 실시예 모드에서, 박막 트랜지스터(TFT)는 트랜지스터로서 사용될 수 있다.
도6에 도시된 바와 같이, 픽셀 부는 주사선(902) 및 신호선(903)이 서로 교차되는 영역에서 발광 소자를 포함한다. 게다가, 전원선(904)은 신호선(903)과 병렬로 제공된다. 발광 소자는 N-채널 스위칭 트랜지스터(900) 및 N-채널 구동 트랜지스터(901)를 포함하고 상기 구동 트랜지스터에 접속되는 픽셀 전극(906)은 다수의 에미터들(907)을 포함한다. 이 실시예 모드에서, 3×5=15 에미터들이 제공되는 경우가 설명된다. 그러나, 에미터들의 수는 하나 또는 복수개 일 수 있다. 에미터들의 수가 증가됨에 따라서, 하나의 픽셀부로부터 발생되는 전자들의 수는 증가됨으로, 전력 소모의 감소가 기대될 수 있다. 스위칭 트랜지스터(900)는 하나의 반도체 막을 위한 다수의 게이트 전극들을 갖는 트랜지스터, 즉 멀티-채널 트랜지스터 사용함으로써 형성된다. 그러나, 이는 하나의 게이트 전극을 갖는 트랜지스터를 사용함으로써 형성될 수 있다. 구동 트랜지스터(901)는 채널폭보다 긴 채널 길이를 갖는다. 채널의 길이를 증가시킴으로써, 트랜지스터들의 변화는 감소될 수 있다. 본 발명의 디스플레이 장치가 톱-방출이라 칭하는 픽셀 전극 위에서 방출되는 전자 들로 영상 디스플레이를 행하기 때문에, 트랜지스터들 등의 배열 자유도가 높게된다. 그러므로, 구동 트랜지스터(901)의 반도체 막은 채널 길이가 길게 형성되도록 설계될 수 있다. 스위칭 트랜지스터(900)의 소스 전극 또는 드레인 전극 중 하나는 구동 트랜지스터(901)의 게이트 전극에 전기적으로 접속된다. 그러므로, 선택 신호가 주사 선(902)에 입력되어 스위칭 트랜지스터(900)를 선택할 때, 비디오 신호는 신호선(903)으로부터 입력되고 전류는 스위칭 트랜지스터(900)의 소스 전극 및 드레인 전극 간에 흐른다. 그 후, 구동 트랜지스터의 게이트 전압이 자신의 임계 전압보다 높게될 때, 구동 트랜지스터(901)는 전류가 전원선(904)으로부터 공급되도록 선택된다. 따라서, 전압은 픽셀 전극(906) 위에 형성되는 에미터들(907)에 인가되어, 전자들이 에미터들(907)로부터 방출되도록 한다.
각 트랜지스터의 게이트 전극 및 주사선(902)은 동일한 도전막으로부터 형성될 수 있다. 즉, 도전막을 형성하고 나서 이를 소정 형상으로 처리함으로써, 각 트랜지스터의 게이트 전극 및 주사선(902)이 얻어질 수 있다. 물론, 각 트랜지스터의 게이트 전극들 및 주사선(902)은 서로 다른 도전막들로부터 형성될 수 있다. 그러나, 이들은 공정들의 수를 감소시키기 위하여 동일한 도전막으로부터 형성되는 것이 바람직하다. 게다가, 주사선(903), 전원선(904), 스위칭 트랜지스터(900)를 구동 트랜지스터(901)에 전기적으로 접속시키는 와이어, 및 픽셀 전극(906)은 동일한 도전막으로부터 형성될 수 있다. 즉, 도전막을 형성하고 나서 이를 소정 형상으로 처리함으로써, 신호선(903), 전원선(904), 스위칭 트랜지스터(900)를 구동 트랜지스터(901)에 전기적으로 접속하는 와이어 및 픽셀 전극(906)이 얻어질 수 있다. 물 론, 신호선(903), 전원선(904), 스위칭 트랜지스터(900)를 구동 트랜지스터(901)에 전기적으로 접속시키는 와이어, 및 픽셀 전극(906)은 서로 다른 도전막들로부터 형성될 수 있다. 그러나, 이들은 공정들의 수를 감소시키기 위하여 동일한 도전막으로부터 형성되는 것이 바람직하다. 이들 도전막들은 알려진 재료들을 사용함으로써 형성될 수 있다. 전력 소모를 감소시키기 위하여, 저 옴값을 갖는 재료들이 바람직하게 사용된다. 게다가, 도전막들 간의 단락을 방지하기 위하여, 절연막은 이들간에 개입된다. 절연막은 무기 재료 또는 유기 재료로 형성될 수 있다.
이와 같은 픽셀부로 인해, 능동 매트릭스 FED 장치가 제공될 수 있다.
[실시예 모드 6]
이 실시예 모드에서, 상술된 실시예 모드와 다른 픽셀부의 상부도가 설명된다. 이 실시예 모드에서, 박막 트랜지스터(TFT)는 트랜지스터로서 사용될 수 있다는 점에 유의하라.
도7은 구동 트랜지스터(911)의 형상이 직사각형이고 이의 채널 길이가 도7에 도시된 바와 같은 상술된 실시예 모드의 길이보다 길다는 점에서 도6과 상이하다. 게다가, 도7은 픽셀 전극(916)이 신호선(903), 전원선(904), 및 스위칭 트랜지스터(900)를 구동 트랜지스터(901)에 전기적으로 접속시키는 와이어의 도전막과 다른 도전막으로 형성된다는 점에 도6과 다르다. 픽셀 전극(916)이 서로다른 도전막으로 형성되기 때문에, 픽셀 전극(906)의 면적 디멘젼은 확대된다. 즉, 픽셀 전극(916)은 인접 픽셀의 픽셀 전극과 접촉하지 않도록 제공되는데, 그 이유는 이는 톱-방출 디스플레이 장치이기 때문이다. 따라서, 픽셀 전극(916)은 주사선(912), 신호 선(913), 및 전원선(914)과 중첩하는 영역에서 형성될 수 있다. 신호 에미터 또는 다수의 에미터들 중 하나가 픽셀 전극(916)에 형성될 수 있다. 게다가, 전원선(914)의 일부는 픽셀 전극(916)에 형성될 수 있다. 게다가, 전원선(914)의 일부는 넓게 형성되어 커패시터(918)를 형성한다. 커패시터는 전원선(914), 구동 트랜지스터(911)의 반도체 막의 일부 및 이들간에 제공되는 절연막으로부터 형성된다. 게다가, 스위칭 트랜지스터(910), 주사선(912) 및 주사선(912)은 상술된 실시예 모드와 유사하다.
이와 같은 픽셀 부로 인해, 능동 매트릭스 FED 장치가 제공될 수 있다.
[실시예 모드 7]
이 실시예 모드에서, 상술된 실시예 모드와 다른 픽셀부의 상부도가 설명된다. 이 실시예 모드에서, 박막 트랜지스터(TFT)는 트랜지스터로서 사용될 수 있다는 점에 유의하라.
도8은 구동 트랜지스터(921)의 형상이 직사각형이고 트랜지스터가 도8에 도시된 바와 같이 다수의 게이트 전극들을 갖는 멀티-채널 트랜지스터라는 점에서 상술된 실시예 모드와 다르다. 다수의 게이트 전극들은 직사각형 형상으로 처리되는 반도체 막과 중첩하도록 제공되고 다수의 게이트 전극들은 빗살 형상들로 제공된다. 이 방식으로 빗살 형상들로 제공되는 게이트 전극들로 인해, 멀티-채널 구동 트랜지스터(901)는 효율적으로 형성될 수 있다. 게다가, 전원선(924)의 일부는 커패시터(928)를 형성하기 위하여 확대된다. 상술된 실시예 모드들과 달리, 커패시터(921)의 용량은 증가될 수 있는데, 그 이유는 이것이 직사각형 구동 트랜지스 터(921)의 눌려진 부분 위에 제공되기 때문이다. 커패시터(928)는 전원선(924), 구동 트랜지스터(921)의 반도체 막의 일부, 및 이들간에 제공되는 절연막으로부터 형성된다. 이와 같은 배열은 직사각형 구동 트랜지스터를 갖는 상술된 실시예 모드의 픽셀에 공급될 수 있다. 게다가, 상술된 실시예 모드와 달리, 픽셀 전극(926)은 신호선(903), 전원선(904), 및 스위칭 트랜지스터(900)를 구동 트랜지스터(901)에 전기적으로 접속시키는 와이어의 도전막과 다른 도전막으로 형성된다. 픽셀 전극((26)은 서로다른 도전막으로 형성되기 때문에, 픽셀 전극(926)의 면적 디멘젼은 확대된다. 즉, 픽셀 전극(926)은 인접한 픽셀의 픽셀 전극과 접촉하지 않도록 제공되는데, 그 이유는 이는 톱-방출 디스플레이 장치이기 때문이다. 따라서, 픽셀 전극은 주사선(922), 신호선(923), 및 전원선(924)과 중첩하는 영역에서 형성될 수 있다. 신호 에미터 또는 다수의 에미터들 중 하나가 픽셀 전극(926)에 형성될 수 있다. 게다가, 스위칭 트랜지스터(920), 주사선(922) 및 주사선(922)은 상술된 실시예 모드와 유사하다.
이와 같은 픽셀 부로 인해, 능동 매트릭스 FED 장치가 제공될 수 있다.
[실시예 모드 8]
이 실시예 모드에서, 상술된 실시예 모드와 다른 표면-도통 전자 방출 소자들을 포함한 픽셀부의 상부도가 설명된다. 이 실시예 모드에서, 박막 트랜지스터(TFT)는 트랜지스터로서 사용될 수 있다는 점에 유의하라.
도9에 도시된 바와 같이, 서로 교차되는 제1 전극(931) 및 제2 전극을 포함하는 픽셀부(933)는 한 쌍의 전극들을 갖는 에미터(934)를 갖는다. 4×4 에미터들 이 에미터(934)에 제공되는 경우가 설명된다. 그러나, 본 발명은 이에 국한되지 않는다. 에미터들(934)의 수는 하나 또는 복수개일 수 있다. 에미터들의 수가 증가되면 될 수록, 하나의 픽셀부로부터 발생된 전자들의 수 또한 증가된다. 따라서, 전력 감소가 기대될 수 있다. 제1 전극(931)은 픽셀부(933)에서 빗살형으로 처리되어 다수의 에미터들을 형성하고 각 에미터(934)의 전극들 중 한 전극에 접속된다. 게다가, 제2 전극(932)은 빗살 형상을 갖고 에미터(934)의 다른 전극에 접속되도록 제1 전극(931)과 평행함과 동시에 균일한 간격들로 배치된다. 에미터(934)의 제2 전극(932) 및 다른 전극은 동일한 도전막으로부터 형성될 수 있다는 점에 유의하라. 물론, 에미터(934)의 또 다른 전극은 동일한 도전막으로부터 형성될 수 있다. 제1 전극(931) 및 제2 전극(932)은 알려진 도전 재료들을 사용함으로써 형성될 수 있다. 전력 소모를 감소시키기 위하여, 저 옴값을 갖는 재료를 사용하는 것이 바람직하다. 도면에 도시되지 않았지만, 픽셀부(933)는 스위칭 트랜지스터 및 구동 트랜지스터를 형성하는 박막 트랜지스터들을 포함한다. 구동 트랜지스터는 제1 전극(931)에 전기적으로 접속되고, 제1 전극(931)의 선택은 구동 트랜지스터의 온/오프에 의해 제어된다. 제1 전극(931)이 선택될 때, 전자는 구동 트랜지스터에 접속되는 에미터(934)의 전극들 중 한 전극으로부터 방출된다.
이와 같은 픽셀부로 인해, 능동 매트릭스 FED 장치가 제공될 수 있다.
[실시예 모드 9]
이 실시예 모드에서, 능동 매트릭스 FED 장치를 제조하는 방법이 설명된다.
도10a에 도시된 바와 같이, 절연면을 갖는 기판(950)(지금부터 절연 기판으 로 설명됨)이 준비된다. 유리 기판, 석영 기판, 플라스틱 기판 등은 절연 기판(950)으로서 사용될 수 있다. 예를 들어, 플라스틱 기판을 사용함으로써, 높은 가요성 및 경량의 액정 디스플레이 장치가 제공될 수 있다. 게다가, 폴리싱 등에 의해 유리 기판을 얇게함으로써, 얇은 액정 디스플레이 장치가 제공될 수 있다. 게다가, 절연층이 형성되는 금속 등으로 만들어진 도전성 기판 또는 실리콘으로 만들어진 반도체 기판이 절연 기판(950)으로서 사용될 수 있다.
베이스 막(951)(이하부터, 베이스 절연막으로 설명됨)으로서 기능하는 절연막은 절연 기판(950) 위에 형성된다. 베이스 절연막(951)으로 인해, 절연 기판(950)으로부터 알칼라인 금속과 같은 불순물들의 침투가 방지될 수 있다. 산화 실리콘 또는 질화 실리콘이 베이스 절연막(951)으로서 사용될 수 있고, 이와 같은 재료로 인해, 불순물들의 침투는 더욱 효율적으로 방지될 수 있다. 게다가, 베이스 절연막(951)은 CVD 또는 스퍼터링에 의해 형성될 수 있다.
도10b에 도시된 바와 같이, 반도체 막은 소정 형상을 갖는 섬형 반도체 막(954)으로 처리될 베이스 절연막(951)위에 형성된다. 반도체 막(954)은 실리콘 및 게르마늄의 실리콘 재료 또는 혼합 재료를 사용함으로써 형성될 수 있다. 게다가, 반도체 막(954)은 비정질 반도체 막, 마이크로결정질 반도체 막 또는 결정질 반도체 막을 사용함으로써 형성될 수 있다. 결정질 반도체 막을 사용함으로써, 이는 우수한 전기 특성을 갖기 때문에 픽셀부의 스위칭 소자에 적합하게 될 수 있다. 게다가, 구동 회로부와 동일한 기판위에 픽셀부를 형성하는 경우에, 마이크로결정질 반도체 막은 드라이버 회로부의 스위칭 소자로서 사용될 수 있다.
게이트 절연막(955)은 반도체 막(954)을 커버하도록 형성된다. 게이트 절연막(955)은 산화 실리콘 또는 질화 실리콘으로 형성될 수 있고 단층 구조 또는 적층 구조를 가질 수 있다. 이와 같은 게이트 절연막(955)은 CVD 또는 스퍼터링에 의해 형성될 수 있다.
도10c에 도시된 바와 같이, 게이트 전극은 반도체 막(954)위에 형성되는데, 게이트 절연막(955)이 이들간에 개입되어 있다. 게이트 전극은 단층 구조 또는 적층 구조를 가질 수 있다. 이 실시예 모드에서, 게이트 전극은 제1 도전막(957) 및 제2 도전막(958)을 갖는 적층 구조를 갖도록 형성된다. 제1 도전막(957) 및 제2 도전막(958)은 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 또는 은(Ag)으로부터 선택된 원소 또는 주 성분으로서 이들 원소들을 포함하는 질화물 재료로부터 형성될 수 있다. 적층 구조를 사용함으로써, 게이트 전극은 각종 상이한 기능들을 가질 수 있다. 예를 들어, 제1 도전막(957)은 에칭 스토퍼의 기능을 가질 수 있는 반면에, 제2 도전막(958)은 전기 저항을 감소시키는 기능을 가질 수 있다.
도10d에 도시된 바와 같이, 반도체 막(954)은 게이트 전극을 사용함으로써 자체-정렬된 방식으로 불순물들로 도핑된다. 제1 도전막(957) 아래의 반도체 막은 또한 불순물들로 도핑되는데, 그 이유는 제1 도전막(957)이 얇고 따라서 저 농도 불순물 영역(960) 및 고 농도 불순물 영역(959)가 형성될 수 있다. 이 방식으로 저 농도 불순물 영역(960)을 갖는 박막 트랜지스터의 구조를 LDD(얇게 도핑된 드레인) 구조라 칭하고, 저 농도 불순물 영역(960)이 게이트 전극과 중첩하는 구조는 GOLD(게이트-드레인 중첩된 LDD) 구조라 칭한다. 저 농도 불순물 영역(960)을 갖는 이와 같은 박막 트랜지스터는 게이트 길이가 더욱 짧게됨에 따라서 발생되는 쇼트 채널 효과를 방지할 수 있다.
도10e에 도시된 바와 같이, 절연막(961)은 게이트 전극, 반도체 막 등을 커버하도록 형성된다. 절연막(961)은 무기 재료 또는 유기 재료 중 하나로 형성될 수 있다. 무기 재료로서, 예를 들어 산화 실리콘 또는 질화 실리콘이 사용될 수 있다. 유기 재료는 아크릴 수지, 폴리이미드 수지, 멜라민 수지, 폴리에스테르 수지, 폴리카보네이트 수지, 페놀 수지, 에폭시 수지, 폴리아세탈 폴리에테르, 폴리우레탄, 폴리아미드(나일론), 퓨란 수지, 또는 디아릴프탈레이트 수지와 같은 유기 화합물; 시료로서 실록산 폴리머-계 재료를 사용함으로써 형성되고 실리카 유리로 상징되는 실리콘, 산소 및 수소로 이루어진 화합물들 중에서 Si-O-Si 본드를 포함하는 무기 실록산 폴리머; 실리콘에 결합되는 수소가 알킬실록산 폴리머, 알킬실세스퀴녹산 폴리머, 실세스퀴녹산 하이드라이드 폴리머, 알킬실세스퀴녹한 하이드라이드 폴리머로 상징되는 메틸 또는 페놀과 같은 유기 그룹으로 치환되는 유기 실록산 폴리머, 등으로 형성된다. 이와 같은 유기 재료는 코팅 방법, 드롭릿 방출 방법 등에 의해 형성될 수 있다. 게다가, 절연막(961)은 단층 구조 또는 적층 구조 중 어느 한 구조를 가질 수 있다. 예를 들어, 평활성을 개선시키기 위하여, 유기 재료로 이루어진 절연막은 불순물들의 침투를 방지할 수 있는 무기 재료로 이루어진 절연막이 그 위에 형성될 수 있도록 형성된다.
도11a에 도시된 바와 같이, 개구부는 와이어(962)를 형성하기 위하여 절연 막(961)에 형성된다. 개구부는 건식 에칭 또는 습식 에칭에 의해 고농도 불순물 영역(959)위에 형성될 수 있다. 즉, 와이어(962)는 불순물 영역에 접속되는 소스 전극 또는 드레인 전극으로서 기능한다. 와이어(962)는 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 은(Ag), 또는 실리콘(Si)으로부터 선택된 원소 또는 주성분으로서 이들 원소들을 포함하는 합금 재료로 형성될 수 있다. 와이어(962)는 단층 구조 또는 Ti 막, Al 및 Si의 합금막 및 Ti막을 적층함으로써 얻어지는 적층 구조를 사용할 수 있다. 와이어 저항은 Al 및 Si의 합금막으로 감소되고 가열에 의해 초래되는 힐록(hillock)은 Si로 방지될 수 있다. 이 방식으로, 제1 박막 트랜지스터(963) 및 제2 박막 트랜지스터(966)가 형성될 수 있다. 제1 박막 트랜지스터(963)는 스위칭 트랜지스터로서 기능하는 반면에, 제2 박막 트랜지스터(966)는 구동 트랜지스터로서 기능한다. 에미터가 제2 박막 트랜지스터(966)의 소스 전극 또는 드레인 전극 중 어느 한 전극위에 형성되기 때문에, 이는 대면적 디멘젼을 갖도록 형성된다. 이 실시예 모드에서, 제1 박막 트랜지스터(963) 및 제2 박막 트랜지스터(966)는 N-채널 박막 트랜지스터들로서 형성된다. 그러나, 이 트랜지스터들 둘 다는 P-채널 트랜지스터들일 수 있거나, 이들 중 하나는 P-채널 트랜지스터일 수 있고 이들 중 다른 하나는 N-채널 트랜지스터일 수 있다.
도11b에 도시된 바와 같이, 에칭 층(964)은 박막 트랜지스터들(963 및 966)을 커버하도록 형성된다. 에칭 층(964)은 무기 재료 또는 유기 재료 중 어느 하나로 형성될 수 있다. 무기 재료로서, 산화 실리콘 또는 질화 실리콘과 같은 실리콘 재료 또는 실리콘과 게르마늄의 혼합 재료가 사용될 수 있다. 유기 재료는 아크릴 수지, 폴리이미드 수지, 멜라민 수지,폴리에스테르 수지, 폴리카보네이트 수지, 페놀 수지, 에폭시 수지, 폴리아세탈 폴리에테르, 폴리우레탄, 폴리아미드(나일론), 퓨란 수지, 또는 디아릴프탈레이트 수지와 같은 유기 화합물; 시료로서 실록산 폴리머-계 재료를 사용함으로써 형성되고 실리카 유리로 상징되는 실리콘, 산소 및 수소로 이루어진 화합물들 중에서 Si-O-Si 본드를 포함하는 무기 실록산 폴리머; 실리콘에 결합되는 수소가 알킬실록산 폴리머, 알킬실세스퀴녹산 폴리머, 실세스퀴녹산 하이드라이드 폴리머, 알킬실세스퀴녹한 하이드라이드 폴리머로 상징되는 메틸 또는 페놀과 같은 유기 그룹으로 치환되는 유기 실록산 폴리머, 등으로 형성된다. 이와 같은 유기 재료는 코팅 방법, 드롭릿 방출 방법 등에 의해 형성될 수 있다. 게다가, 에칭 층(964)은 와이어(962) 및 절연막(961)에 대한 선택비를 갖는 한 임의의 재료로 형성될 수 있는데, 그 이유는 에칭층(964)이 나중 프로세스에서 에칭되고 에칭층(964)이 실리콘 재료로 형성되는 경우 에칭이 간단화될 수 있기 때문이다. 그 후, 마스크(965)는 에칭 층(964) 위에 선택적으로 형성되어, 제2 박막 트랜지스터(966)의 소스 전극 도는 드레인 전극 중 어느 한 전극과 부분적으로 중첩되도록 된다. 마스크(965)는 무기 재료 또는 유기 재료 중 어느 한 재료로 형성될 수 있다. 유기 재료를 사용하는 경우에, 저항 재료 또는 아크릴 재료가 사용될 수 있다.
그 후, 에칭층(964)은 도11c에 도시된 바와 같이 마스크(965)를 사용함으로써 에칭된다. 이 때, 건식 에칭 또는 습식 에칭이 사용될 수 있다. 등방성 에칭은 에칭 층(964)이 마스크(965) 아래의 부분이 제거되는 정도로 에칭되기 때문에 바람 직하게 적용된다. 게다가, 에칭은 1회 이상 행해질 수 있다. 따라서, 에칭 시간은 단축될 수 있다.
마스크(965)가 제거될 때, 도11d에 도시된 바와 같이, 에칭층(964)은 테이퍼링된 에지를 갖는다. 즉, 에칭층((64)은 원형의 원뿔 형상 및 4각추로 상징되는 원뿔 형상을 갖는다. 도전막(968)은 원뿔 형상을 갖는 에칭 층(964)을 커버하도록 형성된다. 도전막(968)은 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 은(Ag), 또는 실리콘(Si)으로부터 선택된 원소 또는 주성분으로서 이들 원소들을 포함하는 합금 재료로 형성될 수 있다. 도전막(968)은 원뿔 형상을 갖는 에칭 층(964)을 커버하도록 선택적으로 형성된다.
도12a에 도시된 바와 같이, 절연막(970)은 와이어(962) 및 도전막(968)을 커버하도록 형성된다. 절연막(970)은 절연막(961)을 제조하기 위한 재료 또는 방법과 동일하게 형성될 수 있다. 절연막(970)은 무기 재료로 형성될 수 있는데, 그 이유는 원뿔 형상을 갖는 에칭 층(964)의 형상에 따라서 형성되는 것이 바람직하기 때문이다. 이와 같은 절연막(970)은 CVD 또는 스퍼터링에 의해 형성될 수 있다.
도전막(972)은 도12b에 도시된 바와 같은 원뿔 형상을 갖는 에칭 층(964) 주위에 형성된다. 도전막(972)은 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 또는 은(Ag)으로부터 선택된 원소 또는 주성분으로서 이들 원소들을 포함하는 합금 재료로 형성될 수 있다. 도전막(972)은 CVD 또는 스퍼터링에 의해 형성될 수 있다. 도전막(972)은 추출 게이트 전극으로서 기능할 수 있다.
도12c에 도시된 바와 같이, 기판(이하부터 대향 기판으로 설명됨)(978)은 절연 기판(950)에 대향되도록 부착된다. 대향 기판(978)은 애노드 전극(976) 및 형광 재료(975)를 포함한다. 대향 기판(978)의 부착에 의해 형성되는 공간은 불활성 가스로 채워질 수 있다. 스페이서는 절연 기판(950) 및 대향 기판(978) 간의 갭을 유지하도록 형성되는 것이 바람직하다. 원주형 스페이서 또는 구형 스페이서가 스페이서로서 사용될 수 있다. 애노드 전극(976)은 발광 특성들을 갖는 것을 필요로 하고 ITO, 산화 아연(ZnO), 인듐 아연 산화물(IZO), 갈륨이 첨가된 산화 아연(GZO)과 같은 투광 도전성 재료를 사용할 수 있다. 게다가, 산화 실리콘을 갖는 인듐 주석 산화물(이하부터, ITSO로 설명됨) 또는 산화 아연(ZnO)이 혼합되는 ITO가 또한 사용될 수 있다. 형광 재료(975)는 적색(R), 녹색(G) 및 청색(B) 각각에 대해 개별적으로 형성될 수 있다.
이 방식으로 형성되는 디스플레이 장치는 애노드 전극(976)을 향하여 당겨지도록 원뿔 형상을 갖는 도전막(968)로부터 방출되는 전자들로 영상들을 디스플레이하고 나서 형광 재료(975)를 통과할 수 있다.
이 방식으로, 능동 매트릭스 FED 장치가 제공될 수 있다.
[실시예 모드 10]
이 실시예 모드에서, 상술된 실시예 모드와 다른 능동 매트릭스 FED를 제조하는 방법이 설명된다.
도13a에 도시된 바와 같이, 도11a에 도시된 와이어(962)는 상술된 모드의 프로세스를 통해서 형성된다. 이 때, 제2 박막 트랜지스터(966)에 접속되는 와이 어(962)는 도11a에 도시된 것보다 작은 면적의 디멘젼을 갖도록 처리될 수 있다. 도13b에 도시된 바와 같이 절연막(961) 위에 절연막(980)을 적층시키기 위하여, 즉, 절연막(980)을 적층시킴으로써, 전극 등은 최상부 면의 절연 표면을 효율적으로 사용함으로써 형성될 수 있다. 절연막(980)은 절연막(961)을 제조하는 재료 또는 방법과 동일하게 형성될 수 있다. 절연막(980)은 평활성을 개선시키기 위하여 유기 재료로 형성되는 것이 바람직하다. 개구부는 와이어(962)에 전기적으로 접속되도록 도전막(981)을 형성하기 위하여 절연막(980)에 형성된다. 도전막(981)은 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 또는 은(Ag)으로부터 선택된 원소 또는 주성분으로서 이들 원소들을 포함하는 합금 재료로 형성될 수 있다. 폭(d1)을 갖는 개구부는 도전막(981)의 소정 위치에 형성된다. 폭 (d1)은 전력 소모를 감소시키기 위하여 가능한 작은 것이 바람직하다.
대향 기판(978)은 도13c에 도시된 바와 같이 부착된다. 대향 기판(978)은 애노드 전극(976) 및 형광 재료(975)를 포함한다. 대향 기판(978)의 부착에 의해 형성되는 공간은 불활성 가스로 채워질 수 있다. 스페이서는 절연 기판(950) 및 대향 기판(978) 간의 갭을 유지하도록 형성되는 것이 바람직하다. 원주형 스페이서 또는 구형 스페이서가 스페이서로서 사용될 수 있다. 애노드 전극(976)은 발광 특성들을 갖는 것을 필요로 하고 ITO, 산화 아연(ZnO), 인듐 아연 산화물(IZO), 갈륨이 첨가된 산화 아연(GZO)과 같은 투광 도전성 재료를 사용할 수 있다. 게다가, 산화 실리콘을 갖는 인듐 주석 산화물(이하부터, ITSO로 설명됨) 또는 산화 아연(ZnO)이 혼합되는 ITO가 또한 사용될 수 있다. 형광 재료(975)는 적색(R), 녹색(G) 및 청 색(B) 각각에 대해 개별적으로 형성될 수 있다.
이 방식으로 형성된 디스플레이 장치는 애노드 전극(976)을 향하여 당겨지도록 원뿔 형상을 갖는 도전막(968)로부터 방출되는 전자들로 영상들을 디스플레이하고 나서 형광 재료(975)를 통과할 수 있다.
이 방식으로, 능동 매트릭스 FED 장치가 제공될 수 있다.
[실시예 모드 11]
이 실시예 모드에서, 도25 및 도26과 관련하여 도22a에 도시된 본 발명의 전류 입력 픽셀 회로의 예시적인 레이아웃이 설명된다. 도25는 트랜지스터로서 폴리실리콘 TFT의 경우에서 도22a에 도시된 본 발명의 픽셀 회로의 예시적인 레이아웃을 도시한다.
도25에 도시된 픽셀 회로의 예시적인 레이아웃은 주사선(29), 데이터선(28), 와이어(EGmax), 와이어(EGmin), 캐소드 전극(27), 와이어(REF), 구동 트랜지스터(Tr1), 트랜지스터(Tr2), 트랜지스터(Tr3), 트랜지스터(Tr82), 트랜지스터(Tr83), 트랜지스터(Tr84), 저항기(R), 단자(EA), 및 단자(EG)를 포함한다.
주사선(29)은 도25에 도시된 바와 같이 거의 직각 방향으로 트랜지스터(Tr84)의 게이트 전극을 연장시킴으로써 트랜지스터(Tr82)의 게이트 전극에 접속될 수 있다. 게이트 전극을 연장시키는 방향은 직각 방향으로 제한되는 것이 아니라, 직선 방향 또는 대각선 방향일 수도 있다. 이와 같은 배열을 사용함으로써, 트랜지스터(Tr82)를 제어하는 전용 와이어가 필요로 되지 않는다. 그러므로, 픽셀 영역은 와이어와 다른 용도로 사용될 수 있는데, 이는 설계 자유도가 증가되고 더큰 크기를 갖는 더 큰 요소가 픽셀 영역에 형성될 수 있다는 점에서 유용하다. 물론, 트랜지스터(Tr84)의 게이트 전극을 제어하는 전용 와이어가 제공될 수 있다.
와이어(REF)는 주사선(29)과 병렬이 되도록 배치될 수 있는데, 그 이유는 와이어(REF)에 주사선(29)과 거의 동일한 타이밍에서 신호가 입력되기 때문이다. 게다가, 데이터선(28), 와이어(EGmax), 와이어(EGmin), 및 캐소드 전극(27)은 주사선(29) 및 와이어(REF)와 거의 수직이 되도록 배치될 수 있다. 가능한 낮은 저항을 갖는 와이어층이 바람직하게 사용될 수 있는데, 그 이유는 전력 소모를 감소시키는 효과가 특히 대전류가 이와 같은 와이어를 통해서 흐를 때 저 저항으로 인해 증가되기 때문이다. 게다가, 와이어(EGmin)는 주사선(29)에 수직으로 될 필요가 없지만, 주사선(29)에 병렬로 배치될 수 있는데, 그 이유는 주사선(29)와 거의 동일한 타이밍에서 신호가 입력되기 때문이다.
구동 트랜지스터(Tr1)의 채널은 도25에 도시된 바와 같이 거의 직각으로 구부려질 수 있다. 이는 구동 트랜지스터(Tr1)가 픽셀부에서 효율적으로 배치되도록 한다. 게다가, 이는 다수의 채널들을 사용하는 멀티-게이트 트랜지스터일 수 있다. 이는 구동 트랜지스터(Tr1)가 오프 상태일 때 누설 전류를 감소시킨다. 트랜지스터(Tr2)의 게이트 전극은 도25에 도시된 바와 같이 구동 트랜지스터(Tr1)의 게이트 전극에 접속될 수 있다. 트랜지스터(Tr3)는 와이어들 아래에 채널이 위치되도록 배치될 수 있다. 이는 트랜지스터(Tr3)가 픽셀부에서 효율적으로 배치되도록 한다.
저항기(R)는 저항값을 증가시키기 위하여 저항기의 총길이가 다수의 부분들에서 구부려짐으로써 늘어나도록 배치된다. 저항기(R)는 폴리실리콘, 비정질 실리 콘, ITO 또는 트랜지스터들의 게이트 전극들과 동일한 도전막과 같은 요소들을 전기적으로 접속시키는 와이어링 재료보다 높은 저항율을 갖는 재료로 형성되는 것이 바람직하다. 게다가, 저항기(R) 및 트랜지스터(Tr2)의 소스 전극 또는 드레인 전극 중 하나의 접속부는 채널부에 접속될 수 있다. 이는 폴리실리콘으로 저항기(R)를 형성하는 경우에 바람직하다. 게다가, 트랜지스터(Tr2)의 소스 전극 또는 드레인 전극 중 하나가 와이어 층에 접속되고 나서 와이어 층 및 저항기(R)가 서로에 접속될 수 있다. 이는 폴리실리콘 이외의 재료, 예를 들어, 트랜지스터들의 게이트 전극들과 동일한 도전막으로 저항기(R)를 형성하는 경우에 바람직하다.
단자(EA) 및 단자(EG)는 와이어 층으로 형성될 수 있다. 단자(EA)를 발광 소자(42)에 접속시키는 접촉의 크기는 픽셀 회로에서 다른 접촉들보다 크게되어 접촉 저항을 감소시키는 것이 바람직한데, 그 이유는 단자(EA)를 통해서 흐르는 전류는 단자(EG)를 통해서 흐르는 전류보다 크기 때문이다. 이는 더 많은 전류를 흐르게 하는 경로의 저항값을 감소시키는데, 이것이 전력 소모를 감소시킬 수 있다는 점에서 유용하다.
도25가 트랜지스터로서 폴리실리콘 TFT를 사용하는 경우에 도22에 도시된 본 발명의 픽셀 회로의 예시적인 레이아웃을 도시하였지만, 본 발명에 적용될 수 있는 픽셀 회로는 이에 국한되지 않는다. 예를 들어, 도20a 및 도21a에 도시된 픽셀 회로들이 적용될 수 있다.
도26은 트랜지스터로서 비정질 실리콘 TFT를 사용하는 경우에 도22a에 도시된 본 발명의 픽셀 회로의 예시적인 레이아웃을 도시한 것이다.
도26에 도시된 픽셀 회로의 예시적인 레이아웃은 주사선(29), 데이터 선(28), 와이어(EGmax), 와이어(EGmin), 캐소드 전극(27), 와이어(REF), 구동 트랜지스터(Tr1), 트랜지스터(Tr2), 트랜지스터(Tr3), 트랜지스터(Tr82), 트랜지스터(Tr83), 트랜지스터(Tr84), 저항기(R), 단자(EA), 및 단자(EG)를 포함한다.
주사선(29)은 도26에 도시된 바와 같이 거의 직각 방향으로 트랜지스터(Tr84)의 게이트 전극을 연장시킴으로써 트랜지스터(Tr82)의 게이트 전극에 접속될 수 있다. 게이트 전극을 연장시키는 방향은 직각 방향으로 제한되는 것이 아니라, 직선 방향 또는 대각선 방향일 수도 있다. 이와 같은 배열을 사용함으로써, 트랜지스터(Tr82)를 제어하는 전용 와이어가 필요로 되지 않는다. 그러므로, 픽셀 영역은 와이어와 다른 용도로 사용될 수 있는데, 이는 설계 자유도가 증가되고 더큰 크기를 갖는 더 큰 요소가 픽셀 영역에 형성될 수 있다는 점에서 유용하다. 물론, 트랜지스터(Tr84)의 게이트 전극을 제어하는 전용 와이어가 제공될 수 있다.
와이어(REF)는 주사선(29)과 병렬이 되도록 배치될 수 있는데, 그 이유는 와이어(REF)에 주사선(29)과 거의 동일한 타이밍에서 신호가 입력되기 때문이다. 게다가, 데이터선(28), 와이어(EGmax), 와이어(EGmin), 및 캐소드 전극(27)은 주사선(29) 및 와이어(REF)와 거의 수직이 되도록 배치될 수 있다. 가능한 낮은 저항을 갖는 와이어층이 바람직하게 사용될 수 있는데, 그 이유는 전력 소모를 감소시키는 효과가 특히 대전류가 이와 같은 와이어를 통해서 흐를 때 저 저항으로 인해 증가되기 때문이다. 게다가, 와이어(EGmin)는 주사선(29)에 수직으로 될 필요가 없지만, 주사선(29)에 병렬로 배치될 수 있는데, 그 이유는 주사선(29)과 거의 동일한 타이밍에서 신호가 입력되기 때문이다.
구동 트랜지스터(Tr1)의 소스 전극 또는 드레인 전극 중 한 전극은 도26에 도시된 바와 같이 거의 직각으로 구부려질 수 있다. 폴리실리콘(TFT)은 단결정 또는 다결정으로 구동 트랜지스터(Tr1)을 형성하는 경우보다 낮은 이동도를 가짐으로, 소수의 전류들이 TFT를 통해서 흐를 수 있다. 따라서, 구동 트랜지스터(Tr1)의 소스 전극 또는 드레인 전극을 구부리면 구동 트랜지스터(Tr1)의 채널 폭을 효율적으로 확장시키는데 유용하다. 게다가, 구동 트랜지스터(Tr1)는 픽셀 부에 효율적으로 배치될 수 있다. 게다가, 이는 다수의 채널들을 사용하는 멀티-게이트 트랜지스터일 수 있다. 이는 구동 트랜지스터(Tr1)이 오프 상태일 때 구동 트랜지스터(Tr1)가 감소된 누설 전류를 갖도록 한다. 트랜지스터(Tr2)의 게이트 전극은 도26에 도시된 바와 같이 구동 트랜지스터(Tr1)의 게이트 전극에 접속될 수 있다. 도26에 도시된 바와 같이, 트랜지스터(Tr3)의 소스 전극 또는 드레인 전극 중 한 전극에 접속되는 와이어는 와이어들 아래를 통과함으로써 게이트 전극과 동일한 도전막에 접속될 수 있다. 이는 트랜지스터(Tr3)가 픽셀부에 효율적으로 배치되도록 한다. 이 방식으로 트랜지스터(Tr3)를 배치함으로써, 에칭이 마스크로서 와이어 층을 사용하여 채널을 형성하기 위하여 행해지는 비정질 실리콘(TFT)를 제조하는 방법을 사용하는 경우에, 비정질 실리콘 및 와이어는 트랜지스터(Tr3)가 채널과 동일한 층을 갖는 와이어 아래에 배치될 때 서로에 전기적으로 접속되는 것을 방지할 수 있다. 이는 또한 트랜지스터(Tr2)에 대한 것이라 칭할 수 있다는 점에 유의하라.
저항기(R)는 저항값을 증가시키기 위하여 저항기의 총길이가 다수의 부분들 에서 구부려짐으로써 늘어나도록 배치된다. 저항기(R)는 폴리실리콘, 비정질 실리콘, ITO 또는 트랜지스터들의 게이트 전극들과 동일한 도전막과 같은 요소들을 전기적으로 접속시키는 와이어링 재료보다 높은 저항율을 갖는 재료로 형성되는 것이 바람직하다. 게다가, 저항기(R) 및 트랜지스터(Tr2)의 소스 전극 또는 드레인 전극 중 하나의 접속부는 채널부에 접속될 수 있다. 이는 폴리실리콘으로 저항기(R)를 형성하는 경우에 바람직하다. 게다가, 트랜지스터(Tr2)의 소스 전극 또는 드레인 전극 중 하나가 와이어 층에 접속되고 나서 와이어 층 및 저항기(R)가 서로에 접속될 수 있다. 이는 폴리실리콘 이외의 재료, 예를 들어, 트랜지스터들의 게이트 전극들과 동일한 도전막으로 저항기(R)를 형성하는 경우에 바람직하다.
단자(EA) 및 단자(EG)는 와이어 층으로 형성될 수 있다. 단자(EA)를 발광 소자(42)에 접속시키는 접촉의 크기는 픽셀 회로에서 다른 접촉들보다 크게되어 접촉 저항을 감소시키는 것이 바람직한데, 그 이유는 단자(EA)를 통해서 흐르는 전류는 단자(EG)를 통해서 흐르는 전류보다 크기 때문이다. 이는 더 많은 전류를 흐르게 하는 경로의 저항값을 감소시키는데, 이것이 전력 소모를 감소시킬 수 있다는 점에서 유용하다.
도26이 트랜지스터로서 비정질 실리콘 TFT를 사용하는 경우에 도22에 도시된 본 발명의 픽셀 회로의 예시적인 레이아웃을 도시하였지만, 본 발명에 적용될 수 있는 픽셀 회로는 이에 국한되지 않는다. 예를 들어, 도20a 및 도21a에 도시된 픽셀 회로들이 적용될 수 있다.
[실시예 모드 12]
다음에, 트랜지스터의 반도체 막을 위한 비정질 실리콘(a-Si:H)막을 사용하는 경우가 설명된다. 도27은 톱-게이트 트랜지스터를 사용하는 경우를 도시한다. 도28 및 도29는 바텀-게이트 트랜지스터를 사용하는 경우를 도시한다.
도27은 반도체 층에 대해 비정질 실리콘을 사용하는 톱-게이트 구조를 갖는 트랜지스터의 단면을 도시한 것이다. 도27에 도시된 바와 같이, 베이스 막(2802)은 기판(2801) 위에 형성된다.
기판으로서, 유리 기판, 석영 기판, 세라믹 기판, 등이 사용될 수 있다. 게다가, 베이스 막(2802)으로서, 질화 알루미늄(AlN), 산화 실리콘(SiO2), 산화질화 실리콘(SiOxNy) 등의 단층 또는 이의 적층이 사용될 수 있다.
게다가, 전극(2804), 전극(2805), 및 전극(2806)은 베이스 막(2802) 위에 형성된다. N-형 도전율을 갖는 N-형 반도체 층(2807) 및 N-형 반도체 층(2808)은 전극(2805) 및 전극(2806)위에 각각 형성된다. 반도체 층(2809)은 전극(2806) 및 전극(2805) 간에 형성되고 베이스 막(2802) 위에 형성된다. 반도체 층(2809)의 일부는 연장되어 N-형 반도체 층(2807) 및 N-형 반도체 층(2808)을 커버한다. 이 반도체 층(2809)이 비정질 실리콘(a-Si:H), 마이크로결정질 반도체(μ-Si:H) 등으로 이루어진 비결정질 반도체 막으로 형성된다는 점에 유의하라. 게이트 절연막(2810)은 반도체 층(2809) 위에 형성된다. 게다가, 게이트 절연막(2810)과 동일한 층과 동일한 재료로 형성되는 절연막(2811)은 전극(2804) 위에 형성된다. 게이트 절연막(2810)은 산화 실리콘 막, 질화 실리콘 막 등으로 형성된다.
게이트 전극(2812)은 게이트 절연막(2810) 위에 형성된다. 게다가, 게이트 전극(2812)과 동일한 재료 및 동일한 층으로 형성되는 전극(2813)은 전극(2804)위에 형성되는데, 절연막(2811)이 그 사이에 개입된다. 전극(2804) 및 전극(2813) 간에 절연막(2811)을 샌드위치함으로써, 커패시터(2819)가 형성된다. 접촉(2817)을 제외한 영역에서, 층간 절연막(2814)은 트랜지스터(2818) 및 커패시터(2819)를 커버하도록 형성된다.
접촉(2817)에서, 전극(2815) 및 전극(2805)는 서로에 전기적으로 접속된다. 전극(2815)은 전자원의 베이스 전극이 된다. 전자원은 실시예 모드들 9 및 10에 도시된 바와 같이 전극(2815) 위에 형성된다. 여기서, 전극(2815)은 각 픽셀에 독립적으로 제공될 수 있고 다른 픽셀들에 전기적으로 접속될 필요가 없다. 전극(2815)이 각 픽셀에 독립적으로 제공되면, 발광 소자에 공급되는 전류가 트랜지스터로 제어되는 본 발명의 픽셀 회로의 구조가 사용될 수 있다.
도28은 반도체 층을 위한 비정질 실리콘이 사용되는 바텀-게이트 구조를 갖는 트랜지스터를 사용하는 디스플레이 장치의 패널의 부분적인 단면도를 도시한다.
베이스 막(2902)는 기판(2901) 위에 형성된다. 게다가, 전극(2903)은 베이스 막(2902) 위에 형성된다. 게이트 전극(2903)과 동일한 재료 및 동일한 층으로 형성되는 전극(2904)이 형성된다. 전극(2903)에 사용되는 재료로서, 인으로 도핑되는 다결정 실리콘이 사용될 수 있다. 다결정 실리콘 이외에, 금속 및 실리콘의 화합물인 실리사이드가 또한 사용될 수 있다.
게다가, 절연막(2905)은 전극(2903) 및 전극(2904)를 커버하도록 형성된다. 절연막(2905)은 산화 실리콘 막, 질화 실리콘 막 등으로 형성된다.
반도체 층(2906)은 절연막(2905) 위에 형성된다. 게다가, 반도체 층(2906)과 동일한 재료 및 동일한 층으로 형성되는 반도체 층(2907)이 형성된다.
기판으로서, 유리 기판, 석영 기판, 세라믹 기판, 등이 사용될 수 있다. 게다가, 베이스 막(2902)으로서, 질화 알루미늄(AlN), 산화 실리콘(SiO2), 산화질화 실리콘(SiOxNy) 등의 단층 또는 이의 적층이 사용될 수 있다.
N-형 도전율을 각각 갖는 N-형 반도체 층들(2908 및 2909)은 반도체 층(2906) 위에 형성되는 반면에, N-형 반도체 층(2910)은 반도체 층(2907) 위에 형성된다.
전극(2911 및 2912)은 N-형 반도체들(2908 및 2909)위에 각각 형성되고 전극들(2911 및 2912)의 재료 및 층과 동일하게 형성되는 전극(2913)은 N-형 반도체 층(2910) 위에 형성된다.
도28에 도시된 바와 같이, 절연막(2905)가 반도체 층(2907) 간에 개입되는 구조를 사용함으로써, N-형 반도체 층(2910), 전극(2913), 전극(2904), 커패시터(2920)가 형성된다. 커패시터(2920)을 형성하는 경우에, 반도체 층(2907) 및 N-형 반도체 층(2910)은 반드시 제공될 필요가 없다는 점에 유의하라. 즉, 커패시터(2920)는 절연막(2905)이 전극(2913) 및 전극(2904) 간에 개입되는 구조를 사용함으로써 형성될 수 있다.
접촉(2918)을 배제하는 영역에서, 층간 절연막(2914)은 트랜지스터(2919) 및 커패시터(2920)을 커버하기 위하여 형성된다. 게다가, 전극(2911)의 에지들 중 하나는 연장되고 전극(2915)은 접촉(2918)에서 연장된 전극(2911) 위에 형성된다.
접촉(2918)에서, 전극(2915) 및 전극(2911)은 서로에 전기적으로 접속된다. 전극(2915)은 전자원의 베이스 전극이 된다. 전자원은 실시예 모드들 9 및 10에 도시된 바와 같이 전극(2915) 위에 형성된다. 여기서, 전극(2915)은 각 픽셀에 독립적으로 제공되고 다른 픽셀들에 전기적으로 접속될 필요가 없다. 전극(29150이 각 픽셀에 독립적으로 제공되면, 발광 소자에 공급되는 전류가 구동 트랜지스터로 제어될 수 있는 본 발명의 구조가 사용될 수 있다.
역으로 스태거링된 채널-에칭된 구조를 갖는 트랜지스터가 설명되었지만, 채널-보호된 구조를 갖는 트랜지스터가 사용될 수 있다는 점에 유의하라. 채널-보호된 구조를 갖는 트랜지스터를 사용하는 경우가 도29와 관련하여 설명된다.
도29에 도시된 채널-보호된 구조를 갖는 트랜지스터는 에칭 마스크로서 작용하도록 채널 절연 재료(3001)이 반도체 층(2906)의 채널이 형성되는 영역위에 제공된다는 점에서 도28에 도시된 채널-에칭된 구조를 갖는 트랜지스터(2919)와 상이하다. 공통 참조 번호들이 도28 및 도29에 공통된 부분들에 사용된다.
도29에 도시된 바와 같이, 에칭 마스크로서 작용하도록 절연 재료(3001)가 채널-에칭된 구조를 갖는 트랜지스터(2919)의 반도체 층의 채널이 형성되는 영역위에 제공되지 않는 경우 조차도, 채널은 전극(2911)을 패턴닝하는 저항막이 광에 노출될 때 하프톤 또는 그레이 톤이라 칭하는 마스크를 사용함으로써 전용 마스크를 사용함이 없이 에칭될 수 있다는 점에 유의하라. 이는 포토리소그래피의 공정수를 감소시켜 제조 비용을 감소시킬 수 있다.
본 발명의 픽셀을 구성하는 트랜지스터의 반도체 층(채널 형성 영역, 소스 영역, 드레인 영역 등)에 대해 비정질 실리콘을 사용함으로써, 제조 비용을 감소시킬 수 있다.
본 발명의 픽셀 구성에 적용될 수 있는 트랜지스터들 및 커패시터들의 구조들이 상술된 형태들로 제한되지 않는다는 점에 유의하라. 이로 인해, 트랜지스터들 및 커패시터들의 각종 구조들이 사용될 수 있다.
[실시예 모드 13]
이 실시예 모드에서, 도30a 및 도30b와 관련하여 도3a 및 도3b에 도시된 표면-도통 전자-방출 소자를 사용하는 발광 소자의 예시적인 형상이 설명된다. 도30 a에 도시된 표면-도통 전자-방출 소자는 에미터(10c), 추출 게이트 전극(11), 픽셀(100), 제2 기판(도시되지 않음) 위에 형성되는 애노드 전극(15), 애노드 전극(15) 위에 형성되는 발광 재료(16)를 포함한다.
에미터(10c)는 추출 게이트 전극(11)를 둘러싸도록 형성되고 도25 및 도26의 단자(EA)에 전기적으로 접속되는 것이 바람직하다.
추출 게이트 전극(11)은 에미터(10c)에 의해 둘러싸이도록 형성되고 도25 및 도26의 단자(EA)에 전기적으로 접속되는 것이 바람직하다.
발광 재료(16)는 애노드 전극(15) 위에 형성된다. 도시되지 않았지만, 애노드 전극(15) 위에 형성되는 발광 재료(16)는 이로부터 방출되는 광의 칼러들에 따라서 다수 종류의 재료들을 포함할 수 있다. 게다가, 발광 재료(16)의 크기는 픽 셀(100)의 크기와 거의 동일한 것이 바람직하다.
픽셀(100)은 적어도 하나의 에미터(10c) 및 추출 게이트 전극(11)을 포함한다. 에미터들(10c) 및 추출 게이트 전극들(11)의 수가 작을 때, 전극이 미세하게 처리될 필요가 없기 때문에 수율이 개선될 수 있다는 이점이 있다. 대안적으로, 에미터들(10c) 및 추출 게이트 전극들(11)이 클 때, 에미터 당 전자 방출량이 작게된는 경우 조차도 충분한 루미넌스가 얻어질 수 있기 때문에 구동 전압은 전력 소모를 감소시키도록 충분히 낮게되는 이점이 있다. 전극의 형상을 처리하는 것은 에미터들(10c) 및 추출 게이트 전극들(11)의 수가 너무 크게될 때 제조 비용을 증가시키는 것이 어렵기 때문에, 픽셀(100)에 포함되는 에미터들(10c)의 수는 1보다 작지 않고 16 보다 크지 않은 것이 바람직하고 또한 픽셀(100)에 포함되는 추출 게이트 전극들(11)의 수는 1보다 작지 않고 16보다 크지 않은 것이 바람직하다.
지금부터, 픽셀(100)에 포함되는 에미터들(10c)의 수가 1인 경우가 설명되고 또한 픽셀(100)에 포함되는 추출 게이트 전극들(11)의 수가 1인 경우가 설명된다. 전계가 추출 게이트 전극(11) 및 에미터(10c) 간에서 발생될 때, 전자는 에미터(10c)로부터 방출된다. 방출된 전자는 애노드 전극(15)에 의해 발생되는 전계에 의해 영향받아, 이는 궤도를 변경함과 동시에 애노드 전극위에 위치되고 이 애노드 전극을 향하여 당겨진다. 그 후, 애노드 전극915)을 향하여 당겨지는 전자는 발광 재료(16)와 충돌하여, 발광 재료(16)의 재료에 따라서 칼러를 갖는 광을 방출시킨다. 이 방식으로, 표면-도통 전자-방출 요소를 사용하는 발광 요소는 광을 방출한다.
여기서, 발광 재료(160의 방출 강도의 분포는 에미터(10c)로부터 방출되는 전자의 방향에 좌우되어, 균일하게 되지 않도록 된다. 예를 들어, 발광 재료(16)가 픽셀(100)의 우측에 위치되는 에미터(10c)로부터 방출되는 전자(e1)로 광을 방출하는 영역은 도30b에서 (101)과 같은 형상을 가짐으로, 발광 재료(160는 전자(e1)에 의해서만 균일하게 광을 방출할 수 없다.
그 후, 에미터(10c)는 도30a에 도시된 바와 같이 추출 게이트 전극(11)을 둘러싸도록 형성될 수 있다. 이는 에미터(10c)로부터 전자들(e2, e3, 및 e4)이 많은 방향들에서 발광 재료(16)와 충돌하도록 하여, 발광 재료(16)의 방출 강도의 분포가 (101, 102, 103, 및 104)가 도30b에서 서로에 부가되는 영역에서 균일하게 되도록 한다.
에미터(10c) 및 추출 게이트 전극(11)의 형상들이 도30a에 도시된 바와 같이 직사각형이 되도록 제한되지 않음으로, 각종 형상들이 사용될 수 있다는 점에 유의하라. 예를 들어, 이들은 6각형 또는 8각형일 수 있다. 대안적으로, 발광 재료(16)는 동심원들의 형상들을 갖는 리딩 게이트 전극(11) 및 에미터(10c)로 균일하게 광을 방출할 수 있다.
이 실시예에서 표면-도통 전자-방출 소자를 사용하는 발광 소자는 트랜지스터들을 갖는 기판 위에 제조될 수 있다는 점에 유의하라. 이는 루미넌스가 증가되도록 픽셀들의 방출 듀티비를 개선시킨다. 게다가, 전력 소모는 감소될 수 있다.
이 실시예 모드에서 표면-도통 전자 방출 소자를 사용하는 발광 소자는 트랜 지스터를 갖지 않는 기판 위에 제조될 수 있다는 점에 유의하라. 이는 표면-도통 전자-방출 소자를 사용하는 발광 재료를 상대적으로 손쉽게 제조하도록 하여, 수율을 개선시킨다. 게다가, 이동 영상을 디스플레이시 (결상 후) 블러를 갖지 않는 임펄스-형 디스플레이 장치가 제공될 수 있다.
이 실시예는 이 명세서에서 다른 실시예와 자유롭게 결합될 수 있다.
[실시예 모드 14]
이 실시예에서, 도면과 관련하여 디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 디스플레이 패널의 응용 예들이 설명된다. 이 디스플레이 부를 위한 본 발명의 디스플레이 장치를 사용하는 디스플레이 패널은 이동 물체 또는 구조에 결합될 수 있다.
도32a 및 도32b 각각은 디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 예시적인 디스플레이 패널로서 디스플레이 장치와 결합한 이동 물체를 도시한다. 도32a는 디스플레이 장치에 결합한 예시적인 이동 물체로서 기차 몸체(3201) 내의 유리 문에 부착되는 디스플레이 패널(3202)를 도시한 것이다. 디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 도32a에 도시된 디스플레이 패널(3202)은 외부 신호들에 응답하여 디스플레이 부 상에 디스플레이되는 영상들을 손쉽게 스위칭할 수 있다. 그러므로, 디스플레이 패널 상의 영상들은 승객들의 연령들 또는 성별이 변화되는 시간 사이클에 따라서 주기적으로 스위칭되어, 더욱 효율적인 광고 효과를 기대할 수 있다.
디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 디스플레이 패널을 설 치하는 위치는 도32a에 도시된 바와 같은 기차 몸체의 유리문으로 제한되지 않음으로, 디스플레이 패널은 디스플레이 패널의 형상을 변경시킴으로서 각종 장소들에 배치될 수 있다는 점에 유의하라. 도32b는 이의 예를 도시한 것이다.
도32b는 기차몸체의 내부 도면을 도시한 것이다. 도32b에서, 도32a에 도시된 유리 문들에 부착되는 디스플레이 패널들(3202)이외에도 유리창에 부착되는 디스플레이 패널(3203) 및 천장에 매달리는 디스플레이 패널(3204)가 도시된다. 본 발명의 픽셀 구성을 각각 갖는 디스플레이 패널(3203)은 자체-루미너스 디스플레이 요소들을 갖는다. 그러므로, 피크를 벗어난 시간들에서 영상들을 디스플레이 하지 않으면서 러시 아워에서 광고들을 위한 영상들을 디스플레이 함으로써, 외부 뷰들이 기차 창문들로부터 보여질 수 있다. 게다가, 본 발명의 디스플레이 장치를 갖는 디스플레이 패널(3204)는 필름 형태로 기판 위에 유기 트랜지스터들과 같은 스위칭 소자들을 제공함으로써 유연하게 구부려질 수 있고 영상들은 자체-루미너스 디스플레이 소자들을 구동함으로써 디스플레이 패널(3204) 상에 디스플레이될 수 있다.
디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 디스플레이 패널이 디스플레이 장치에 결합하는 이동 물체에 적용되는 또 다른 예가 도33과 관련하여 설명된다.
도33은 디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 예시적인 디스플레이 패널로서 디스플레이 장치에 결합하는 이동 물체를 도시한다. 도33은 디스플레이 장치에 결합하는 예시적인 이동 물체로서 차량의 몸체(3302)에 결합되는 디스플레이 패널(3301)을 도시한다. 도33에 도시된 디스플레이 부로서 본 발명의 디 스플레이 장치를 갖는 디스플레이 패널(3301)은 차량의 몸체에 결합되고 차량의 동작에 관한 정보 또는 요구에 따라서 차량의 외부로부터 입력되는 정보를 디스플레이한다. 게다가, 이는 차량의 목적지로의 항법 기능을 갖는다.
디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 디스플레이 패널을 설치하기 위한 위치가 도33에 도시된 바와 같은 차량 몸체의 정면부분으로 제한되지 않음으로, 디스플레이 패널은 디스플레이 패널의 형상을 변경시킴으로써 유리창 또는 문들과 같은 각종 장소들에 배치될 수 있다는 점에 유의하라.
디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 디스플레이 패널이 디스플레이 장치에 결합되는 이동 물체에 적용되는 또 다른 예가 도31a 및 도31b와 관련하여 설명된다.
도31a 및 도31b 각각은 디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 예시적인 디스플레이 패널로서 디스플레이 장치와 결합한 이동 물체를 도시한다. 도31a는 디스플레이 장치에 결합하는 예시적인 이동 물체로서 비행기 몸체(3101) 내부의 승객의 좌석위 천장 부분에 결합되는 디스플레이 패널(3102)을 도시한 것이다. 디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 도31a에 도시된 디스플레이 패널(3102)은 힌지부(3103)을 갖는 비행기 몸체(3101)상에 고정됨으로써, 승객들은 힌지부(3103)의 텔레스코픽 모션의 도움으로 디스플레이 패널(3102)을 볼수 있도록 한다. 이 디스플레이 패널(3102)은 정보를 디스플레이하는 기능 뿐만아니라 승객들의 동작에 의한 광고 또는 오락 수단의 기능을 갖는다. 게다가, 도31b에 도시된 바와 같이 힌지부를 접음으로써 디스플레이 패널(3102)을 비 행기 몸체(3101)에 보관함으로써, 비행기의 이착륙 동안 안전성이 보장될 수 있다. 디스플레이 패널은 또한 긴급시 디스플레이 패널의 디스플레이 소자들을 밝게함으로써 안내 빛으로서 사용될 수 있다는 점에 유의하라.
디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 디스플레이 패널을 설치하기 위한 위치가 비행기 몸체의 천장으로 제한되지 않음으로, 디스플레이 패널은 디스플레이 패널의 형상을 변경시킴으로써 좌석들 또는 문들과 같은 각종 장소들에 배치될 수 있다는 점에 유의하라. 예를 들어, 디스플레이 패널은 좌석의 뒷면에 설치되어, 뒷좌석의 승객이 디스플레이 패널을 수행하여 시청할 수 있도록 할 수 있다.
이 실시예가 예시적인 이동 물체로서 기차 몸체, 차량 몸체 및 비행기 몸체를 도시하였지만, 본 발명은 이들로 제한되지 않고 모터바이크들, 4륜 차량들(자동차, 버스, 등 포함), 기차(모노레일들, 레일로드들 등 포함), 배 및 선박, 등에 적용될 수 있다. 본 발명의 디스플레이 장치를 갖는 디스플레이 패널을 사용함으로써, 디스플레이 패널의 크기 감소 및 저전력 소모가 성취될 수 있을 뿐만 아니라 우수한 동작을 갖는 디스플레이 매체를 갖는 이동 물체가 제공될 수 있다. 게다가, 이동 물체에 결합되는 다수의 디스플레이 패널들상에 디스플레이되는 영상들 모두가 즉각 스위치될 수 있기 때문에, 특히, 본 발명은 불특정 다수의 고객들에 광고하는 매체 또는 긴급시 정보 디스플레이 보드로 적용되도록 하는데 대단히 유용하다.
디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 디스플레이 패널이 어 떤 구조에 적용되는 예가 도34와 관련하여 설명된다.
도34는 영상들을 디스플레이할 수 있는 가요성 디스플레이 패널이 디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 예시적인 디스플레이 패널로서 필름 형태로 기판 위에 유기 트랜지스터들과 같은 스위치 소자들을 제공하고 자체-루미너스 디스플레이 소자들을 구동시킴으로써 실현되는 예를 도시한다. 도34에서, 디스플레이 패널은 구조로서 전화 폴과 같은 외부 폴의 구부려진 표면상에 제공되고 특히 여기선 디스플레이 패널들(3402)가 원주형 물체들인 전화 폴들(3401)에 부착되는 구조가 설명된다.
도34에 도시된 디스플레이 패널들(3402)는 사람들의 눈 레벨보다 높게되도록 전화 폴들의 높이의 약 1/2에 위치된다. 디스플레이 패널들이 이동 물체(3403)로부터 뷰잉될 때, 디스플레이 패널들(3402) 상의 영상들은 인식될 수 있다. 외부 전화 폴들과 같은 많은 수들과 함께 서있는 전화 폴들상에 제공되는 디스플레이 패널들(3402) 상에 상기 영상들을 디스플레이 함으로써, 시청자들은 디스플레이된 정보 또는 광고를 인식할 수 있다. 도34의 전화 폴들(3401) 상에 제공되는 디스플레이 패널들(3402)은 외부 신호들을 사용함으로써 상기 영상들을 손쉽게 디스플레이할 수 있다. 그러므로, 대단히 유효한 정보 디스플레이 및 광고 효과들을 기대할 수 있다. 게다가, 자체-루미너스 디스플레이 소자들은 본 발명의 디스플레이 패널내의 디스플레이 소자들로서 제공되기 때문에, 이는 한밤중에도 매우 가시될 수 있는 디스플레이 매체로서 유효하게 사용될 수 있다.
디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 디스플레이 장치가 어 떤 구조에 적용되는 또 다른 예가 도34와 다른 도35와 관련하여 설명된다.
도35는 디스플레이부로서 본 발명의 디스플레이 장치를 갖는 디스플레이 패널의 또 다른 응용 예를 도시한 것이다. 도35에서, 사전제조된 욕조 유닛(3501)의 측벽에 결합되는 디스플레이 패널(3502)의 예가 도시된다. 디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 도35에 도시된 디스플레이 패널(3502)는 사전제조된 욕조 유닛(3501)에 결합되어, 목욕자가 디스플레이 패널(3502)를 볼수 있도록 한다. 디스플레이 패널(3501)은 목욕자의 조작에 의해 정보를 디스플레이하는 기능 뿐만 아니라 광고 또는 오락 수단의 기능을 갖는다.
디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 디스플레이 패널을 설치하는 위치는 도35에 도시된 사전제조된 욕조 유닛(3501)의 측벽으로 제한되지 않음으로, 디스플레이 패널은 디스플레이 패널의 형상을 변경함으로써 각종 장치들에 배치될 수 있어 거울 또는 욕조의 부분에 결합될 수 있다.
도36은 큰 디스플레이 부를 갖는 텔레비젼 세트가 건물에 제공되는 예를 도시한 것이다. 도36은 하우징(3610), 디스플레이 부(3611), 동작부인 원격 제어 장치(3612), 스피커 부(3613), 등을 포함한다. 디스플레이 부로서 본 발명의 디스플레이 장치를 갖는 디스플레이 패널은 디스플레이 부(3611)의 제조에 적용된다. 도36의 텔레비젼 세트는 벽걸이 형 텔레비젼 세트로서 건물에 결합되고 큰 공간없이 설치될 수 있다.
이 실시예가 예시적인 구조들로서 원주형 텔레비젼 폴, 사전제조된 욕조 유닛, 건물의 내측등을 도시하지만, 이 실시예는 이들로 제한되지 않고 디스플레이 장치에 결합할 수 있는 임의의 구조들에 적용될 수 있다. 본 발명의 디스플레이 장치를 갖는 디스플레이 패널을 사용함으로써, 디스플레이 패널의 크기 감소 및 저전력 소모가 성취될 수 있을 뿐만 아니라 우수한 동작을 갖는 디스플레이 매체를 갖는 이동 물체가 제공될 수 있다.
본 발명의 반도체 장치로서, 카메라(예를 들어, 비디오 카메라, 디지털 카메라 등), 고글 디스플레이, 항법 시스템, 오디오 재생 장치(예를 들어, 카 오디오, 오디오 컴포넌트 세트, 등), 컴퓨터, 게임기, 휴대용 정보 단말기(예를 들어, 이동 컴퓨터, 이동 전화, 휴대용 게임기, 전자 책 등), 기록 매체(특히, 디지털 비디오 디스크(DVD)와 같은 기록 매체를 재생하고 재생된 영상을 디스플레이하는 디스플레이를 갖는 장치)가 제공된 영상 재생 장치 등이 제공될 수 있다. 도38a 내지 38d 및 도37은 예시적인 반도체 장치들을 도시한 것이다.
도38a는 주 본체(3801), 디스플레이 부(3802), 촬상부, 동작 키들(3804), 셔터(3806), 등을 포함하는 디지털 카메라를 도시한다. 도38a는 촬상부가 도시되지 않도록 디스플레이 부의 측면으로부터 보여지는 뷰라는 점에 유의하라. 본 발명을 사용함으로써, 고 신뢰성 및 저 전력 소모하는 디지털 카메라가 제공될 수 있다.
도38b는 주 본체(3811), 하우징(3812), 디스플레이 부(3813), 키보드(3814), 외부 접속 포트(3815), 포인팅 마우스(38166) 등을 포함하는 노트북 개인용 컴퓨터를 도시한다. 본 발명을 사용함으로써, 고 신뢰성 및 저 전력 소모하는 노트북 개인용 컴퓨터가 제공될 수 있다.
도38c는 주 본체(3821), 하우징(3822), 디스플레이 부A(3823), 디스플레이 부 B(3824), 기록 매체(가령 DVD), 기록부(3825), 동작 키들(3826), 스피커 부(3827) 등을 포함하는 기록 매체(특히, DVD 플레이어)가 제공되는 휴대용 영상 재생 장치를 도시한다. 디스플레이 부 A(3823)는 주로 영상 데이터를 디스플레이하는 반면에 디스플레이 부 B(3824)는 주로 텍스트 데이터를 디스플레이한다. 기록 매체가 제공되는 영상 재생 장치는 홈 게임기 등을 포함한다. 본 발명을 사용함으로써, 고 신뢰성 및 저 전력 소모하는 영상 재생 장치가 제공될 수 있다.
도38d는 하우징(3831), 지지 베이스(3832), 디스플레이 부(3833), 스피커(3834), 비디오 입력 단자(3835) 등을 포함하는 디스플레이 장치를 도시한다. 이 디스플레이 장치는 디스플레이 부(3833) 및 구동 회로들에 상술된 모드들로 도시된 제조 방법에 의해 형성되는 박막 트랜지스터들을 적용함으로써 제조될 수 있다. 디스플레이 장치는 개인용 컴퓨터들, 텔레비젼 방송 수신, 및 광고 디스플레이를 위한 모든 정보 디스플레이 장치들을 포함한다. 본 발명을 사용함으로써, 대형 디스플레이 장치, 특히 고신뢰성 및 저 전력소모하는 22 인치들 내지 55 인치들의 대형 스크린 크기를 갖는 장치가 제공될 수 있다.
게다가, 도37에 도시된 이동 전화에서, 동작 키들(3704), 마이크로폰(3705) 등을 포함하는 주 본체A(3701)는 힌지(3710)에 의해 디스플레이 부A(3708), 디스플레이 패널B(3709), 스피커(3706) 등을 포함하는 주 본체(B)(902)에 연결됨으로써, 이들은 힌지(3710)에 의해 개폐될 수 있다. 디스플레이 패널A(3708) 및 디스플레이B(3709)는 회로 기판(3707)을 갖는 하우징(3703)에 결합된다. 디스플레이 패널A(3708) 및 디스플레이 패널B(3709)의 화소 부들은 하우징(3703) 내에 형성되는 개 구 윈도우로부터 뷰잉될 수 있도록 배열된다.
픽셀들의 수와 같이 디스플레이 패널A(3708) 및 디스플레이 패널B(3709)의 사양은 이동 전화(3700)의 기능들에 따라서 설정될 수 있다. 예를 들어, 디스플레이 패널A(3708)이 주 스크린으로서 작용하도록 하는 반면에 디스플레이 패널B(3709)은 및 보조-스크린으로서 작용하도록 디스플레이 패널 A(3708) 및 디스플레이 패널B(3709)은 결합될 수 있다.
본 발명을 사용함으로써, 고 신뢰성 및 저 전력 소모하는 휴대용 정보 단말기가 제공될 수 있다.
이 실시예의 이동 전화는 기능들 및 용도들에 따라서 각종 모드들로 변경될 수 있다. 예를 들어, 카메라를 갖는 이동 전화는 촬상 센서를 힌지(3710)에 결합시킴으로써 제공될 수 있다. 대안적으로, 동자 키들(3704), 디스플레이 패널 A(3708), 및 디스플레이 패널 B(3709)가 하나의 하우징에 결합되는 구조를 사용함으로써, 상술된 동작 효과가 얻어질 수 있다. 게다가, 대안적으로, 이 실시예 모드의 구성을 다수의 디스플레이 부들을 갖는 휴대용 정보 단말기에 적용함으로써, 유사한 효과가 얻어질 수 있다.
이 실시예는 이 명세서 내의 다른 실시예 모드들 또는 실시예와 자유롭게 결합될 수 있다.
본 출원은 본원에 참조된 2005년 10월 18일에 일본 특허청에 출원된 일본 우선군 출원 번호 2005-303767호를 토대로 한다.
본 발명으로 인해, 구동 트랜지스터(Tr1)를 에미터 어레이에 직렬로 접속시킴으로써 능동 매트릭스 구동 방법을 수행하는 능동 매트릭스 FED를 제공하여, 구동 트랜지스터(Tr1)에 인가되는 전압이 FED의 신뢰성 및 수율을 개선시켜 저비용으로 제조하도록 하고, 트랜지스터들의 특성 변화, 발광 소자들의 특성 열화 등으로 인한 발광 소자들의 루미넌스 변화가 보상되는 능동 매트릭스 FED를 제공할 수 있다.

Claims (32)

  1. 디스플레이 장치에 있어서,
    에미터 아래에 제공되는 제1 전극;
    상기 에미터 주위에 제공되는 제2 전극;
    트랜지스터; 및
    전위 제어 회로를 포함하고,
    상기 트랜지스터의 소스 또는 드레인 중 하나는 상기 제1 전극에 접속되며,
    상기 전위 제어 회로의 제1 단자는 상기 제2 전극에 접속되고,
    상기 전위 제어 회로의 제2 단자는 상기 트랜지스터의 게이트에 접속되는, 디스플레이 장치.
  2. 디스플레이 장치에 있어서,
    에미터 아래에 제공되는 제1 전극;
    상기 에미터 주위에 제공되는 제2 전극;
    제1 트랜지스터; 및
    전위 제어 회로를 포함하고,
    상기 전위 제어 회로는 제2 트랜지스터 및 저항기를 포함하며,
    상기 저항기의 단자들 중 한 단자는 상기 제2 전극에 접속되며,
    상기 저항기의 다른 단자는 상기 제2 트랜지스터의 소스 또는 드레인 중 하 나에 접속되며,
    상기 제1 트랜지스터의 게이트는 상기 제2 트랜지스터의 게이트에 접속되며,
    상기 제1 트랜지스터의 소스 또는 드레인 중 하나는 상기 제1 전극에 접속되는, 디스플레이 장치.
  3. 발광 소자 및 픽셀 회로를 각각 포함하는 다수의 픽셀들을 포함하는 디스플레이 장치에 있어서,
    상기 발광 소자는 추출 게이트 전극(extraction gate electrode), 애노드 전극, 및 형광 재료를 포함하며,
    상기 픽셀 회로는 전위 제어 회로 및 능동 소자를 포함하며,
    상기 추출 게이트 단자는 전자-방출 소자에 전계를 인가하는 기능을 가지며,
    상기 애노드 전극은 상기 전자-방출 소자로부터 방출되는 전자를 가속하는 기능을 가지며,
    상기 형광 재료는 상기 애노드 전극에 직접 또는 간접적으로 접속되도록 형성되며,
    상기 전위 제어 회로는 상기 추출 게이트 전극의 전위를 제어하는 기능을 가지며,
    상기 능동 소자는 상기 발광 소자로 흐르는 전류를 제어하기 위하여 직렬로 상기 발광 소자에 접속되는, 디스플레이 장치.
  4. 발광 소자 및 픽셀 회로를 포함하는 다수의 픽셀들을 포함하는 디스플레이 장치에 있어서,
    상기 발광 소자는 추출 게이트 전극, 애노드 전극, 및 형광 재료를 포함하며,
    상기 픽셀 회로는 전위 제어 회로 및 능동 소자를 포함하며,
    상기 추출 게이트 전극은 전자-방출 소자에 전계를 인가하는 기능을 가지며,
    상기 애노드 전극은 상기 전자-방출 소자로부터 방출되는 전자를 가속하는 기능을 가지며,
    상기 형광 재료는 상기 애노드 전극에 직접 또는 간접적으로 접속되도록 형성되며,
    상기 전위 제어 회로는 상기 능동 소자의 게이트의 전위에 따라서 상기 추출 게이트 전극의 전위를 제어하는 기능을 가지며,
    상기 능동 소자는 상기 발광 소자로 흐르는 전류를 제어하기 위하여 직렬로 상기 발광 소자에 접속되는, 디스플레이 장치.
  5. 제3항에 있어서, 상기 픽셀 회로는 상기 능동 소자의 게이트 전극으로 신호의 공급을 제어하는 스위칭 소자를 더 포함하는, 디스플레이 장치.
  6. 제4항에 있어서, 상기 픽셀 회로는 상기 능동 소자의 게이트 전극으로 신호의 공급을 제어하는 스위칭 소자를 더 포함하는, 디스플레이 장치.
  7. 제3항에 있어서, 상기 픽셀 회로는 스위칭 소자를 포함하는 회로 및 전압 유지 회로를 더 포함하는, 디스플레이 장치.
  8. 제4항에 있어서, 상기 픽셀 회로는 스위칭 소자를 포함하는 회로 및 전압 유지 회로를 더 포함하는, 디스플레이 장치.
  9. 제3항에 있어서, 상기 픽셀 회로에 전기적으로 접속되는 캐소드 전극을 더 포함하며, 적어도 상기 능동 소자는 상기 캐소드 전극 및 상기 전자-방출 소자 간에 전기적으로 접속되는, 디스플레이 장치.
  10. 제4항에 있어서, 상기 픽셀 회로에 전기적으로 접속되는 캐소드 전극을 더 포함하며, 적어도 상기 능동 소자는 상기 캐소드 전극 및 상기 전자-방출 소자 간에 전기적으로 접속되는, 디스플레이 장치.
  11. 제3항에 있어서,
    상기 능동 소자는 트랜지스터이며,
    상기 픽셀 회로는 트랜지스터 및 커패시터를 포함하고,
    상기 전위 제어 회로는 트랜지스터 및 저항기를 포함하는, 디스플레이 장치.
  12. 제4항에 있어서,
    상기 능동 소자는 트랜지스터이며,
    상기 픽셀 회로는 트랜지스터 및 커패시터를 포함하고,
    상기 전위 제어 회로는 트랜지스터 및 저항기를 포함하는, 디스플레이 장치.
  13. 제11항에 있어서, 상기 저항기는 다이오드-접속된 트랜지스터를 포함하는, 디스플레이 장치.
  14. 제12항에 있어서, 상기 저항기는 다이오드-접속된 트랜지스터를 포함하는, 디스플레이 장치.
  15. 제3항에 있어서, 상기 전자-방출 소자는 스핀토-형 전자-방출 소자(spinto-type electron-emissive element)인, 디스플레이 장치.
  16. 제4항에 있어서, 상기 전자-방출 소자는 스핀토-형 전자-방출 소자인, 디스플레이 장치.
  17. 제3항에 있어서, 상기 전자 방출 소자는 카본 나노튜브 전자-방출 소자(carbon nanotube electron-emissive element)인, 디스플레이 장치.
  18. 제4항에 있어서, 상기 전자 방출 소자는 카본 나노튜브 전자-방출 소자인, 디스플레이 장치.
  19. 제3항에 있어서, 상기 전자-방출 소자는 표면-도통 전자-방출 소자(surface-conduction electron-emissive element)인, 디스플레이 장치.
  20. 제4항에 있어서, 상기 전자-방출 소자는 표면-도통 전자-방출 소자인, 디스플레이 장치.
  21. 제3항에 있어서, 상기 전자-방출 소자는 핫-전자 전자-방출 소자(hot-electron electron-emissive element)인, 디스플레이 장치.
  22. 제4항에 있어서, 상기 전자-방출 소자는 핫-전자 전자-방출 소자인, 디스플레이 장치.
  23. 제3항에 있어서, 스위칭 소자 및 전압 유지 소자를 갖는 회로에 포함되는 모든 트랜지스터들은 동일한 극성을 갖는, 디스플레이 장치.
  24. 제4항에 있어서, 스위칭 소자 및 전압 유지 소자를 갖는 회로에 포함되는 모든 트랜지스터들은 동일한 극성을 갖는, 디스플레이 장치.
  25. 제3항에 있어서, 상기 전위 제어 회로에 포함되는 모든 트랜지스터들은 동일한 극성을 갖는, 디스플레이 장치.
  26. 제4항에 있어서, 상기 전위 제어 회로에 포함되는 모든 트랜지스터들은 동일한 극성을 갖는, 디스플레이 장치.
  27. 제3항에 있어서, 상기 전자-방출 소자는 표면-도통 전자-방출 소자이고, 다수의 표면-도통 전자-방출 소자들은 하나의 픽셀 전극에 대해서 제공되는, 디스플레이 장치.
  28. 제4항에 있어서, 상기 전자-방출 소자는 표면-도통 전자-방출 소자이고, 다수의 표면-도통 전자-방출 소자들은 하나의 픽셀 전극에 대해서 제공되는, 디스플레이 장치.
  29. 제1항에 있어서, 상기 디스플레이 장치는 디지털 카메라, 노트북 개인용 컴퓨터, 휴대용 영상 재생 장치 및 이동 전화를 포함하는 그룹으로부터 선택되는 전자 장치에 사용되는, 디스플레이 장치.
  30. 제2항에 있어서, 상기 디스플레이 장치는 디지털 카메라, 노트북 개인용 컴 퓨터, 휴대용 영상 재생 장치 및 이동 전화를 포함하는 그룹으로부터 선택되는 전자 장치에 사용되는, 디스플레이 장치.
  31. 제3항에 있어서, 상기 디스플레이 장치는 디지털 카메라, 노트북 개인용 컴퓨터, 휴대용 영상 재생 장치 및 이동 전화를 포함하는 그룹으로부터 선택되는 전자 장치에 사용되는, 디스플레이 장치.
  32. 제4항에 있어서, 상기 디스플레이 장치는 디지털 카메라, 노트북 개인용 컴퓨터, 휴대용 영상 재생 장치 및 이동 전화를 포함하는 그룹으로부터 선택되는 전자 장치에 사용되는, 디스플레이 장치.
KR1020060101371A 2005-10-18 2006-10-18 표시 장치 KR101340862B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005303767 2005-10-18
JPJP-P-2005-00303767 2005-10-18

Publications (2)

Publication Number Publication Date
KR20070042482A true KR20070042482A (ko) 2007-04-23
KR101340862B1 KR101340862B1 (ko) 2013-12-13

Family

ID=37546641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060101371A KR101340862B1 (ko) 2005-10-18 2006-10-18 표시 장치

Country Status (5)

Country Link
US (1) US7825877B2 (ko)
EP (1) EP1777690B1 (ko)
KR (1) KR101340862B1 (ko)
CN (1) CN1953134B (ko)
TW (1) TWI417835B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8248392B2 (en) * 2004-08-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device using light emitting element and driving method of light emitting element, and lighting apparatus
KR100801139B1 (ko) * 2005-12-08 2008-02-05 한국전자통신연구원 전계 방출 픽셀 및 전계 방출 디스플레이
TWI328331B (en) * 2006-07-21 2010-08-01 Asustek Comp Inc Level shifter
TW200929312A (en) * 2007-12-28 2009-07-01 Tatung Co Active field emission substrate and active field emission display
JP4816686B2 (ja) 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
KR101104073B1 (ko) * 2008-12-18 2012-01-12 한국전자통신연구원 전계 방출 장치
US8094102B2 (en) * 2009-01-18 2012-01-10 Apa Electronic Co.,Ltd. Single full-color LED with driving mechanism
KR20100112861A (ko) * 2009-04-10 2010-10-20 삼성전자주식회사 영상표시장치
KR101253565B1 (ko) * 2009-09-22 2013-04-11 삼성전자주식회사 디스플레이 장치
KR20110055337A (ko) * 2009-11-18 2011-05-25 삼성전자주식회사 디스플레이장치
GB201010295D0 (en) * 2010-06-18 2010-08-04 Liquavista Bv Electrowetting display driving system
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US9465236B2 (en) 2013-03-15 2016-10-11 Johnson & Johnson Vision Care, Inc. Ophthalmic devices incorporating photonic elements
CN111830758B (zh) 2015-02-12 2021-07-13 株式会社半导体能源研究所 显示装置
US10133428B2 (en) * 2015-05-29 2018-11-20 Samsung Display Co., Ltd. Flexible display device including a flexible substrate having a bending part and a conductive pattern at least partially disposed on the bending part
KR102402759B1 (ko) * 2015-05-29 2022-05-31 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
JP6365457B2 (ja) * 2015-08-05 2018-08-01 株式会社デンソー 半導体記憶装置、及びその書込み方法
TWI731691B (zh) * 2020-05-21 2021-06-21 緯創資通股份有限公司 發光二極體顯示系統及模組
CN112102740B (zh) * 2020-09-29 2022-05-03 厦门天马微电子有限公司 显示面板及其驱动方法、显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04221990A (ja) * 1990-12-25 1992-08-12 Sony Corp 画像表示装置
US5638086A (en) * 1993-02-01 1997-06-10 Micron Display Technology, Inc. Matrix display with peripheral drive signal sources
US5387844A (en) * 1993-06-15 1995-02-07 Micron Display Technology, Inc. Flat panel display drive circuit with switched drive current
US6118417A (en) * 1995-11-07 2000-09-12 Micron Technology, Inc. Field emission display with binary address line supplying emission current
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
EP0978114A4 (en) 1997-04-23 2003-03-19 Sarnoff Corp PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD
KR100250422B1 (ko) * 1997-07-25 2000-04-01 김영남 전계 방출 표시기의 셀 구동장치
JP3867118B2 (ja) 1997-09-29 2007-01-10 独立行政法人産業技術総合研究所 Ｍｏｓｆｅｔ型電子放出素子
US6184874B1 (en) * 1997-11-19 2001-02-06 Motorola, Inc. Method for driving a flat panel display
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
US6843697B2 (en) * 1999-06-25 2005-01-18 Micron Display Technology, Inc. Black matrix for flat panel field emission displays
KR20010054891A (ko) * 1999-12-08 2001-07-02 오길록 고휘도 전계방출 디스플레이 소자
US6559819B1 (en) * 2000-07-17 2003-05-06 Motorola, Inc. Method for extending an operating range of a field emission display and circuit therefor
TWM309746U (en) * 2000-10-19 2007-04-11 Matsushita Electric Ind Co Ltd Driving apparatus for a field emission device, field emission device, electron source, light source, image display apparatus, electron gun, electron beam apparatus, cathode ray tube, and discharge tube
JP2002175764A (ja) 2000-12-07 2002-06-21 Sony Corp 表示用パネル及びこれを用いた表示装置
JP2002231628A (ja) * 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP3937907B2 (ja) * 2002-05-01 2007-06-27 ソニー株式会社 冷陰極電界電子放出表示装置
JP3832415B2 (ja) * 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP3901105B2 (ja) 2003-02-14 2007-04-04 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
FR2853133B1 (fr) * 2003-03-27 2005-04-29 Commissariat Energie Atomique Dispositif et procede de commande et de controle d'une dose d'electrons emise par un micro-emetteur
TW200511584A (en) * 2003-09-15 2005-03-16 Ind Tech Res Inst Thin film transistor structure for field emission display
JP2006066676A (ja) * 2004-08-27 2006-03-09 Seiko Epson Corp 電気光学装置及び電子機器
FR2884639A1 (fr) * 2005-04-14 2006-10-20 Thomson Licensing Sa Panneau d'affichage d'images a matrice active, dont les emetteurs sont alimentes par des generateurs de courant pilotables en tension
JP4050777B1 (ja) 2007-04-06 2008-02-20 株式会社デジタルマックス 画像表示システム

Also Published As

Publication number Publication date
TWI417835B (zh) 2013-12-01
KR101340862B1 (ko) 2013-12-13
CN1953134B (zh) 2012-02-29
CN1953134A (zh) 2007-04-25
EP1777690B1 (en) 2012-08-01
EP1777690A3 (en) 2009-10-21
TW200729131A (en) 2007-08-01
US20070085778A1 (en) 2007-04-19
US7825877B2 (en) 2010-11-02
EP1777690A2 (en) 2007-04-25

Similar Documents

Publication Publication Date Title
KR101340862B1 (ko) 표시 장치
JP4753373B2 (ja) 表示装置及び表示装置の駆動方法
US7170232B2 (en) Display device and method of driving the same
JP5152448B2 (ja) 画素駆動回路及び画像表示装置
US20180019292A1 (en) Element substrate and light-emitting device
US6608620B1 (en) Display apparatus
US7928932B2 (en) Display element drive circuit and display apparatus
KR101239157B1 (ko) 반도체 장치, 표시 장치 및 그 구동 방법 및 전자 기기
JP5695813B2 (ja) 表示装置、表示モジュール、及び電子機器
EP1465142B1 (en) Light emitting display, display panel, and driving method thereof
US7569849B2 (en) Pixel driver circuit and pixel circuit having the pixel driver circuit
KR101239162B1 (ko) 표시장치와 그 구동방법, 반도체장치, 및 전자기기
US7378739B2 (en) Capacitor and light emitting display using the same
KR101014899B1 (ko) 유기 발광 표시 디바이스
KR101112555B1 (ko) 표시 장치 및 그 구동 방법
US20120280964A1 (en) Display apparatus and display-apparatus driving method
KR20140115287A (ko) 표시장치 및 표시장치의 구동방법
US11404517B2 (en) Display panel
JP4952886B2 (ja) 表示装置及びその駆動制御方法
JP5110847B2 (ja) 表示装置
JP5473199B2 (ja) 発光表示デバイス
US20240177668A1 (en) Display device
CN118116314A (zh) 显示装置、控制显示装置的方法以及子像素电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 6