TWI417835B

TWI417835B - 場發射顯示裝置

Info

Publication number: TWI417835B
Application number: TW095137609A
Authority: TW
Inventors: Yasunori Yoshida
Original assignee: Semiconductor Energy Lab
Priority date: 2005-10-18
Filing date: 2006-10-12
Publication date: 2013-12-01
Also published as: KR101340862B1; CN1953134B; CN1953134A; EP1777690B1; EP1777690A3; TW200729131A; KR20070042482A; US20070085778A1; US7825877B2; EP1777690A2

Description

場發射顯示裝置

本發明係關於一種包括電子發射元件的顯示裝置，尤其關於一種在每個像素中包含一個電晶體以及一個利用電晶體控制灰度級的場電子發射元件的顯示裝置。

近年來，平板(平板型)顯示器作為取代主流陰極射線管(CRT)的影像顯示裝置得到了積極的開發。作為這樣一種平板顯示器，提出了包括依靠利用電場效應發射出的電子的電子束激勵來發射光的電子發射元件(也稱作場電子發射元件)的顯示裝置，即電子發射顯示(FED：場發射顯示器)器。電子發射顯示裝置受到關注是因為其動態影像的高顯示性能以及低功耗，並且由於其與利用液晶的顯示裝置不同，該電子發射顯示裝置為一種利用自發光的發光元件的顯示裝置，所以還具有顯示影像對比度高的優點。

FED具有這樣的結構，即其中具有陰極的第一基板與具有設置有螢光層的陽極的第二基板彼此相對設置，並且第一基板和第二基板用密封材料密封。從陰極發射的電子移動經過第一基板和第二基板之間的空間，以激勵設置到陽極的螢光層，以便影像能藉由光發射顯示。第一基板和第二基板雙雙用密封材料密封，其間隔保持高真空。

根據電極的結構，FED可以分類為二極體型FED、三極管型FED和四極管型FED。二極體型FED具有這樣的結構：在第一電極的表面之上形成帶狀圖案的陰極，同時在第二電極的表面之上形成帶狀圖案的陽極，以致於陽極與陰極交叉。陰極和陽極的距離為幾微米到幾毫米。藉由陰極和陽極之間施加電壓而在陰極和陽極之間發射電子。

用於施加的電壓可以是任何電位的電壓，只要它小於10kV。發射的電子到達提供給陽極的螢光層以激勵螢光層，以便影像可以藉由光發射顯示。

三極管型FED具有這樣的結構：在形成有陰極的第一基板之上形成絕緣膜，提取閘極電極形成為與陰極交叉，兩極間夾置絕緣膜。當從上面看形成的陰極和提取閘極電極時，它們呈帶狀或矩陣狀分佈；並且在處於每個陰極與每個提取閘極電極相交的區域中的絕緣膜中形成作為電子源的電子發射元件。藉由對陰極和提取閘極電極施加電壓以對電子發射元件施加高電場時，電子可以從電子發射元件中發射。此電子被吸引向第二基板的陽極，向此處施加的電壓高於提取閘極電極的電壓，由此激勵設置在陽極的螢光層，以使影像可以藉由光發射顯示。

四極管型FED具有這樣的結構：在三極管型FED的提取閘極電極和陽極之間形成板狀或薄膜狀會聚電極，會聚電極在每個像素中有一個開口。藉由此會聚電極會聚從每個像素中的發光元件發射的電子，可以激勵設置到陽極的螢光層，由此影像可以藉由光發射顯示。

作為電子發射元件，還有spinto型電子發射元件、面傳導型電子發射元件、邊緣型電子發射元件、MIM(金屬－絕緣物－金屬)元件、碳奈米管電子發射型元件等。

spinto型電子發射元件是一種包含錐形電子發射元件的電子發射元件。與其他電子發射元件相比，spinto型電子發射元件相對於其他電子發射元件的的優點在於(1)電子提取效率較高，因為其結構為電子發射元件設置在閘極的中心區，該區域具有最大的電場強度，(2)電子發射元件的電流面內均勻性較高，因為可以精確地描繪具有電子發射元件分佈的圖案，以設置適當的電場分佈的佈局，(3)電子的發射方向得到很好的調節等。

作為習知的spinto型電子發射元件，存在一種藉由沈積金屬(見參考文獻1：日本公開專利申請NO.2002－175764)形成的錐形電子發射元件，一種利用MOSFET(見參考文獻2：日本公開專利申請NO.11－102637)形成為具有錐形電子發射部分的元件等。

此處，參考圖14和15說明電子發射元件的電學特性。圖14所示的結構表示一種利用被動矩陣驅動的一個像素中的發光元件的範例結構。圖14中所示的結構包括：一個發射器陣列，於此分佈多數電子發射元件(以下也稱作發射器)10；提取閘極電極11，用於對發射器陣列施加電場；絕緣膜12，用於使得提取閘極電極11與發射器陣列電絕緣；陽極15，具有遠離發射器陣列幾微米到幾毫米的間距；發光材料(也稱作螢光材料)16；和陰極17。

注意，在此說明書中，把具有光發射功能的電子元件說明為發光元件。即，電子元件包括發射器陣列，發光材料16和對應於發光元件的陽極15。注意，發光元件可以包括如圖14所示的提取閘極電極11。此外，發射器陣列可以電連接到陰極17，或者發射器陣列可以形成在陰極17之上。另外，提取閘極電極11的電位用Veg表示；陽極15的電位用Va表示；陰極17的電位用Vc表示。

在此說明書中，只要沒有特別的說明，連接即意味著電連接。另一方面，分開意味著一種情形，此時一物體與另一物體不連接並且與另一物體電絕緣。

圖15表示具有圖14中所示結構的處於偏置狀態的發光元件的電學特性。圖15表示在固定陰極17和陽極15的電位以使提取閘極電極11和陰極17之間的電壓(Veg－Vc)擺動時的發光元件的電流－電壓特性。如圖15所示，發光元件的電流－電壓特性是這樣的，電流幾乎不流動，直到(Veg－Vc)達到發射器陣列的臨界值電壓(以下也稱作Veth)；但當(Veg－Vc)變得高於Veth時，電流指數級地迅速增大。發光元件的亮度根據此電流量、陽極15的電位Va、陰極17的電位Vc和發光材料16的特性確定。例如，如果發光材料16的特性相同，並且陽極15的電位Va與陰極17的電位Vc也相同，則發光元件的亮度依賴於流到發射器陣列的電流量。注意，陽極15的電位Va的電場主要用於加速從電子發射元件發出的電子，以致於它幾乎對發光元件的電流－電壓特性沒有貢獻。即，流到發光元件的電流基本上由提取閘極電極11和陰極17之間的電壓(Veg－Vc)決定。

現在對包含發光元件的顯示裝置的驅動方法進行說明。顯示裝置的驅動方法粗略地分類為主動矩陣驅動法和被動矩陣驅動法。利用被動矩陣驅動的顯示裝置可以以較低的成本製造，因為它有簡單的結構，其中發光元件夾置在電極矩陣之間；但被動矩陣驅動並不總是適於大面積或高清晰的顯示裝置，因為它在驅動特定像素的同時不能同時驅動其他的像素。

在圖14中，發射器陣列由形成為矩陣的提取閘極電極11和陰極17驅動，並且提取閘極電極11和陰極17之間的電壓(Veg－Vc)藉由對各個電極施加適當的電位來控制，從而控制發光元件的亮度。圖18表示由被動矩陣驅動法驅動的發光元件呈矩陣分佈的實例。

另一方面，利用主動矩陣驅動法驅動的顯示裝置的製造成本通常高於利用被動矩陣驅動法驅動的顯示裝置，因為要在每個像素中設置主動元件和用於保持亮度資訊的裝置；但即使在驅動某一像素時，其他的像素可以發光且同時保持亮度資訊。圖19A表示由主動矩陣驅動法驅動的發光元件呈矩陣分佈的實例。雖然圖19A僅顯示四個發光元件，但通常設置多於四個的發光元件。利用主動矩陣驅動法的顯示裝置包括多條資料線28，與多條資料線28成直角或近似直角分佈的多條掃描線29，多個分佈在資料線28和掃描線29相互交叉區域中的像素電路24，和多個發光元件。像素電路24包括驅動電晶體Tr1，其與發射器陣列串聯，是一種主動元件，還包括驅動電晶體的閘極電位控制電路23和陰極27。注意，陰極27是一種用於控制驅動電晶體Tr1的源極和汲極任一個的電位的電極，並且陰極27可以與其他的接線如掃描線29共用。

圖19B表示驅動電晶體的閘極電位控制電路23的實例。當High訊號輸入到端子S時，電晶體30是導電的(導通)的，把連接到端子D的資料線28的電位傳遞到電容31和端子Q(此操作也稱作“資料寫入”)。之後，當Low訊號輸入到端子S時，電晶體30是不導電的(截止)的，不把連接到端子D的資料線28的電位傳遞到電容31和端子Q；因此，電晶體30導通週期內，端子Q的電位一直保存在電容31中，直到電晶體30再次導通。根據電容31和端子D此時的電位，決定驅動電晶體Tr1的Vgs，以便對應於Vgs的汲極電流保持流經驅動電晶體Tr1。藉由這種方式實現主動矩陣驅動法。

作為一種採用主動矩陣驅動法的習知電子發射型顯示裝置，以非專利文獻1(IDW’04 pp.1225－1228”內置多晶矽TFT塗覆Si－FEA的HfC(HFC coated Si－FEA with a built－in poly－Si TFT)”)中揭示的一種顯示裝置為例提出。在非專利文獻1中，揭示了這樣的例子，其中在用非晶矽製造的發射器之上形成HfC，並實施濺射處理以改進發射器陣列的電流－電壓特性。此外，還揭示了用多晶矽製造的薄膜電晶體(以下稱作TFT)串聯到發射器陣列以執行主動矩陣驅動法的實例。

在利用電流驅動型發光元件，尤其是有兩個端子的有機EL元件的主動矩陣驅動法的顯示裝置中，有一項與用於由電晶體特性的改變所致的發光元件亮度變化的補償法相關的技術(見參考文獻3：日本公開專利申請NO.2004－246204，參考文獻4：PCT國際申請NO.2002－514320的日本譯文，參考文獻5：PCT國際申請NO.2002－517806的日本譯文)。

藉由這種方式，檢查了在利用主動矩陣驅動法的顯示裝置中電晶體變化的補償，其中在該驅動方法中利用具有兩個端子的有機EL元件。

如上所述，當藉由主動矩陣驅動法驅動FED的發光元件時，控制流到發光元件的電流的主動元件是必需的。電晶體或薄膜電晶體可以用於這種主動元件。在採用電晶體作為主動元件的情況下，可以提供如圖16中所示的結構，即FED的發光元件的發射器10和驅動電晶體Tr1的源極或汲極其中任一彼此電連接；驅動電晶體Tr1的源極或汲極中的另一個電連接到陰極27；流到驅動電晶體Tr1和發光元件的電流Ids藉由控制施加到驅動電晶體Tr1的閘極的電壓(以下也稱作Vgs)來控制。注意，在習知的顯示裝置中，當FED的發光元件藉由主動矩陣驅動法驅動時，提取閘極電極11由整個發光元件共用，並且固定在特定的電位Veg。此外，陽極15的電位固定在Va。此時，施加在驅動電晶體Tr1的源極和汲極之間的電壓用Vds表示，而施加在發光元件的提取閘極電極11和發射器10之間的電壓用Vege表示。

在如圖16所示連接發光元件和驅動電晶體Tr1的情況下，流到驅動電晶體Tr1和發光元件的電流Ids以及發射器10的電位參考圖17A和圖17B說明。在圖17A中，點“a”表示在對驅動電晶體Tr1的閘極和源極之間施加高電位電壓(Vgs)、以增大流入到驅動電晶體Tr1和發光元件中的電流Ids量、以增大發光元件亮度的情形下的工作點；實線A表示驅動電晶體Tr1的電流－電壓特性；實線B表示發光元件的電流－電壓特性。另一方面，在圖17B中，點“a”表示在對驅動電晶體Tr1的閘極和源極之間施加低電位的電壓Vgs、以減小流到驅動電晶體Tr1和發光元件的電流Ids量、以降低發光元件亮度的情形下的工作點；實線A表示驅動電晶體Tr1的電流－電壓特性；同時實線B表示發光元件的電流－電壓特性。

當發光元件的亮度如圖17A所示為高時，驅動電晶體Tr1的源極－汲極電壓Vds較低，同時，驅動電晶體Tr1的源極－汲極電壓Vds降低以降低發光元件的亮度。從圖17A和圖17B中看出，Vds的範圍可以由下列公式1表示：[公式1]0<Vds<Veg－Vc－Veth

此處，藉由引用非專利文獻1中揭示的電壓值得出(Veg－Vc)約為5V，同時Veth約為35V。即，Vds的最大值能夠從公式1中估算為約20V。

在此方式中，當FED的發光元件藉由主動矩陣驅動法驅動時，與使用有機EL元件的情形不同，對驅動電晶體Tr1施加極高的電壓。這一點是在利用主動矩陣驅動法驅動電場電子發射型發光元件的情形中的問題之一。因而，由利用有機EL元件的主動矩陣驅動法驅動的顯示裝置的像素電路不能簡單地採用，因為要對電晶體施加極高的電壓。在非專利文獻1中，為了使驅動電晶體Tr1耐受這20V的高壓，採用諸如增長驅動電晶體Tr1的通道長度，和使驅動電晶體Tr1的閘極成為尖齒形狀的方法。

但是，即使努力增大驅動電晶體Tr1的耐受電壓，驅動電晶體Tr1在被連續施以高壓時也容易惡化。此外，當對電晶體連續施加高壓時，其可靠性極度降低。這使得產量下降，以致於在製造成本上也非常不利。因此希望施加到電晶體的電壓盡可能的低。

此外，對於利用如有機E1元件的發光元件的主動矩陣顯示裝置，存在一項關於由於電晶體特性變化所致的發光元件亮度改變的補償方法的技術，如參考文獻3到5所示。在使用電子發射元件的主動矩陣驅動法的電場電子發射顯示裝置中，對由於電晶體的特性變化、發光元件的變化、發光元件的特性惡化等所致的發光元件亮度變化的補償方法變得重要。

鑒於前述的問題，本發明的目的在於提供一種藉由串聯驅動電晶體Tr1與發射器陣列執行主動矩陣驅動法的主動矩陣FED，其中施加到驅動電晶體Tr1的電壓減為最小以提高FED產量和可靠性，以便其可以低成本地製造。另外，本發明的另一個目的在於提供一種主動矩陣FED，其中由於電晶體的特性變化、發光元件的特性惡化等所致的發光元件的亮度變化得到補償。

鑒於上述目的，本發明提供了一種具有多數像素的主動矩陣FED顯示裝置，每個像素有一個不與其他提取閘極電極連接的單個提取閘極電極，發射器陣列，串聯到發射器陣列的驅動電晶體Tr1，控制提取閘極電極的電位的電位控制電路，和包括開關元件及電壓保持元件的電路。藉由根據驅動電晶體的Vgs改變提取閘極電極的電位，採取驅動電晶體與發射器陣列串聯來執行主動矩陣驅動法，並且可以降低施加到驅動電晶體的電壓。

根據本發明的一個觀點的顯示裝置包括設置在發射器之下的第一電極，設置環繞發射器的第二電極，電晶體，和電位控制電路。電晶體的源極或汲極其中任一連接到第一電極；電位控制電路的第一端子連接到第二電極；和電位控制電路的第二端子連接到電晶體的閘極。

根據本發明的一個觀點的顯示裝置包括設置在發射器之下的第一電極，設置環繞發射器的第二電極，第一電晶體，和電位控制電路。電位控制電路包括第二電晶體和電阻；電阻的其中一端子連接到第二電極；電阻的另一端子連接到第二電晶體的源極或汲極其中任一；第一電晶體的閘極連接到第二電晶體的閘極；和第一電晶體的源極或汲極其中任一連接到第一電極。

根據本發明的一個觀點的顯示裝置包括多數像素，每個像素包括像素電路和發光元件。發光元件包括提取閘極電極，陽極，螢光材料；並且像素電路包括電位控制電路和主動元件。提取閘極電極具有向電子發射元件施加電場的作用；陽極具有對電子發射元件發出的電子加速的作用；螢光材料形成為與陽極直接或間接連接；電位控制電路具有控制提取閘極電極的電位的作用；和主動元件串聯到發光元件以控制流到發光元件的電流。

根據本發明的一個觀點的顯示裝置包括多數的像素，每個像素包括像素電路和發光元件。發光元件包括提取閘極電極，陽極，螢光材料；和像素電路包括電位控制電路和主動元件。提取閘極電極具有向電子發射元件施加電場的作用；陽極具有對電子發射元件發出的電子加速的作用；螢光材料形成為與陽極直接或間接連接；電位控制電路具有根據主動元件閘極的電位控制提取閘極電極的電位的作用；和主動元件串聯到發光元件以控制流到發光元件的電流。

在本發明中，像素電路還可以進一步包括開關元件，用於控制向主動元件的閘極供給訊號。

在本發明中，像素電路還可以包括一種包含開關元件和電壓保持元件的電路。

本發明的顯示裝置包括與像素電路電連接的陰極；和至少主動元件電連接在陰極和電子發射元件之間。

在本發明中，主動元件可以是電晶體；像素電路可以包括電晶體和電容；和電位控制電路可以包括電晶體和電阻。

在本發明中，電阻可以包括二極體連接的電晶體。

在本發明中，電子發射元件可以是spinto型電子發射元件、碳奈米管電子發射元件、表面傳導型電子發射元件和熱電子電子發射元件中的任何一種。

在本發明中，所有包含在具有開關元件和電壓保持元件的電路中的電晶體可以有相同的極性。

在本發明中，所有包含在電位控制電路中的電晶體可以有相同的極性。

在本發明中，電子發射元件為表面傳導型電子發射元件，並且對應每個像素電路提供多個電子發射元件。

如上所述，藉由在每個像素中設置單獨的提取閘極電極，並且根據驅動電晶體Trl的Vgs改變提取閘極電極的電位，主動矩陣驅動就可以藉由串聯到發射器陣列的驅動電晶體Tr1以及施加到驅動電晶體的降低的電壓來執行。由此可以提供可靠性及產量得到提高且製造成本得以降低的主動矩陣FED。此外，在藉由利用電場電子發射發光元件的主動矩陣驅動法驅動的顯示裝置中，可以提供高品質的主動矩陣FED，該FED具有由於電晶體的特性變化、發光元件的變化以及發光元件的特性惡化等所致的很小發光元件亮度變化。此外，還可以提供一種能量損耗很小且低功耗的顯示裝置，因為可以減少用於驅動發光元件的電流流經通路的電阻成份。

雖然本發明將藉由參考附圖以實施例模式進行充分說明，但應該理解，本發明的各種變化及變型對於本領域的技術人員也是顯而易見的。因此，除非這些變化及變型背離本發明，否則也將包含在本發明之中。本發明不局限於下面的說明。注意到同樣的部分或有同樣功能的部分採用相同的標號並省去重復的說明。

本發明中可以使用的電晶體類型不限於某一特定的類型。包含以非晶矽或多晶矽為代表的非單晶半導體膜的薄膜電晶體(TFT)，利用半導體基板、SOI基板等形成的MOS電晶體，PN接面電晶體，雙極電晶體，利用有機半導體、碳奈米管等的電晶體或其他電晶體都可以採用。此外，其上形成電晶體的基板類型不限於某一特定的類型；因此，電晶體可以形成在單晶基板、SOI基板、玻璃基板等上。

注意，在本發明中“連接”與“電連接”同義。在本說明書說明的結構中，其他元件可以夾置在具有預定連接關係的元件之間。即，可以設置其他能夠電連接的元件(即，開關，電晶體，電容，電阻或二極體)。

[實施例模式1]

在此實施例模式中，參考圖1A和1B說明根據本發明的顯示裝置。本發明的顯示裝置包括多數的資料線28，設置為與各條資料線呈直角的多數掃描線29，設置在資料線28和掃描線29的相交區域(也稱作像素區)中的像素電路，和發光元件。每個發光元件包括發射器陣列43，螢光材料，和陽極，並且螢光材料和陽極設置在相對的基板上。發射器陣列43包括發射器44，設置在發射器之下的陰極，圍繞發射器的上周邊設置的提取閘極電極46和圍繞整個發射器的周邊設置從而使每個發射器相互絕緣的絕緣材料47。本發明的顯示裝置還可以包括用於會聚從發射器等發射的電子並位於發射器44周邊提取閘極電極46之上的電極。

像素區41包括驅動電晶體的閘極電位控制電路23，控制提供給電子發射元件的電流的驅動電晶體Tr1，根據驅動電晶體Tr1的Vgs控制發光元件的提取閘極電極46電位的提取閘極電極電位控制電路40。像素區41可以形成在絕緣表面之上。絕緣表面意味著諸如玻璃基板的絕緣基板的表面，或者覆蓋有絕緣材料的半導體基板的表面。電壓保持元件指包含夾置在電導體之間的絕緣材料的電容。

在此實施例模式中，藉由利用spinto型電子發射元件進行說明，並且說明了在一個像素區41中設置4×4＝16個spinto型電子發射元件的像素結構；但是，本發明不限於此。一個像素區41可以包括一個電子發射元件，或者可以包括多個電子發射元件。在一個像素區41中設置多個電子發射元件的情況下，驅動電晶體Tr1可以是一個。注意，為了獲得高的電流密度，較佳的將多個spinto型電子發射元件連接到驅動電晶體Tr1。

注意，雖然在圖1A和1B中說明了資料線和掃描線規律地以直角相交的像素結構，但本發明的像素結構可以藉由平移每條資料線或每條掃描線而應用到像素區41的其他佈局中，這種佈局也就是除了帶狀佈局之外的所謂的佈局，因為本發明關於像素的電路結構。在佈局中，利用從電子發射元件發射出的電子來發光的紅色螢光材料、綠色螢光材料和藍色螢光材料也以佈局分佈。

圖2A和2B顯示本發明圖1A和1B中所示顯示裝置的像素電路的連接電路圖，以及由該像素電路控制的發光元件。圖2A中所述的像素電路至少包括一條資料線28，一條掃描線29，一個驅動電晶體的閘極電位控制電路23，一個驅動電晶體Tr1和提取閘極電極的一電位控制電路40。注意，確定陰極27的電位，使得驅動電晶體Tr1在發光元件42發光的週期中處於飽和區域中工作。因此，可以將陰極27設置為驅動電晶體Tr1的電源線，如圖1A和1B所示，或者可以連接到像素區的掃描線或其他區的掃描線。在如圖1A和1B所示的提供陰極27作為驅動電晶體Tr1的電源線的情況下，電荷可以穩定地供給到驅動電晶體Tr1和發光元件42。此外，在將陰極27連接到像素區的掃描線或其他區的掃描線29的情況下，像素區中陰極27以外的其他區的面積尺寸可以擴大，這是設計像素區時的優點。注意，驅動電晶體Tr1的工作區不限於飽和區；可以是線性區。

驅動電晶體的閘極電位控制電路23是一個用於控制驅動電晶體Tr1的Vgs的電路，包括連接到資料線28的端子D，連接到掃描線29的端子S和連接到驅動電晶體Tr1的閘極的端子Q。注意，每個像素區中的提取閘極電極11可以與其他像素區中的提取閘極電極電絕緣，以便在使用主動矩陣驅動法驅動FED的發光元件時被單獨控制。此外，陰極27的電位用Vc表示，陽極15的電位用Va表示。陽極15的電位Va可以是固定電位。此時，施加在驅動電晶體Tr1的源極和汲極之間的電壓用Vds表示，而施加到發光元件的提取閘極電極11和發射器陣列43之間的電壓用Vege表示。

驅動電晶體的閘極電位控制電路23具有利用開關元件以時間劃分來驅動以矩陣形式設置在顯示裝置中的多個像素電路的功能，以及利用電壓保持元件保持驅動電晶體Tr1的Vgs的功能。圖2B表示包含這種開關元件和電壓保持元件的電路實例。在圖2B所示的電路中，電容31連接到電晶體30的其中一端；電晶體30藉由向閘極一側的端子S輸入High訊號導通；並且連接到處於電晶體30一側的源極或汲極中任一的端子D的資料線28的電位被傳輸到電容31以及處於該源極或汲極其中另一個的端子Q。這樣資料就被寫入。

之後，當電晶體30藉由對端子S輸入Low訊號而截止時，連接到端子D的資料線28的電位不傳遞到電容31和端子Q。然後，在電晶體導通期間的端子Q的電位一直保持在電容31內，直到電晶體30又導通。驅動電晶體Tr1的Vgs根據電容31和端子Q的電位來決定，並且對應於Vgs的汲極電流連續流經驅動電晶體Tr1。以這種方式可以實現主動矩陣驅動法。注意，在本發明驅動電晶體的閘極電位控制電路23中，保持驅動電晶體Tr1的閘極電位的電容31，可以取代驅動電晶體Tr1的閘極的寄生電容；因此，用於保持驅動電晶體Tr1的閘極電位的電容不是必須設置為本說明書所述的實例。

驅動電晶體Tr1的閘極連接到驅動電晶體的閘極電位控制電路23的端子Q以及提取閘極電極的電位控制電路40的端子Qin；驅動電晶體Tr1的源極或汲極其中任一個連接到陰極27；該驅動電晶體Tr1的源極或汲極其中另一個連接到發光元件42的端子EA。注意，存在這樣的情形，根據驅動電晶體的閘極電位控制電路23的結構，開關元件等夾置在陰極27和驅動電晶體Tr1之間，以及發光元件42的端子EA和驅動電晶體Tr1之間，本發明包括這樣的情形。電晶體可以用作開關元件。

提取閘極電極的電位控制電路40包括連接到驅動電晶體Tr1的閘極以及驅動電晶體的閘極電位控制電路23的端子Q的端子Qin，和連接到發光元件42的端子EG的端子EGin。提取閘極電極的電位控制電路40具有根據輸入到端子Q的驅動電晶體Tr1的Vgs經由端子EGin向發光元件42的端子EG輸出電壓的功能。下面將說明具有這種功能和效果的電路實例。

發光元件42包括連接到陽極15的端子A，連接到驅動電晶體Tr1的源極或汲極之一的端子EA，以及連接到提取閘極電極的電位控制電路40的端子EGin的端子EG。發光元件42的端子EA連接到發射器10，而發光元件42的端子EG連接到提取閘極電極11。注意，在習知的顯示裝置中，當利用主動矩陣驅動法驅動FED的發光元件時，提取閘極電極11的電位由所有的發光元件共用並固定在特定的電位Veg，而在本發明中，包括提取閘極電極11單獨形成在每個像素中的情形。此外，陽極15的電位用Va表示。

參考圖4說明提取閘極電極的電位控制電路40所必須的功能的電路實例。圖4所示提取閘極電極的電位控制電路40的實例電路包括接線EGmax，接線EGmin，接線REF，電晶體Tr2，電晶體Tr3和電阻R。雖然電晶體Tr2和電晶體Tr3是P通道電晶體，但它們也可以是N通道電晶體。此外，電阻R由歐姆值高於接線材料的材料形成，例如可以由矽或氧化銦錫(也稱作ITO)形成。

電晶體Tr3、電阻R和電晶體Tr2按照這個順序串聯在接線EGmax和接線EGmin之間。此外，電晶體Tr3和電阻R的連接節點連接到端子EGin。另外，電晶體Tr2的閘極連接到端子Qin。接線REF連接到電晶體Tr3的閘極。

接下來說明圖4中所示的施加到提取閘極電極電位控制電路40的偏壓。電位Vmax施加到接線EGmax；電位Vmin施加到接線EGmin；電位Vref施加到接線REF。因為電位Vmax是施加到連接到發光元件42的提取閘極電極11的端子EG的電壓(Veg)最大值，所以較佳的藉由對發光元件42和驅動電晶體Tr1提供最大電流而將電位Vmax設置得高於提取閘極電極11的電位，其中提取閘極電極11的電位對於獲得最大亮度是必需的。電位Vmin是低於電位Vmax的電位，是電晶體Tr2和電晶體Tr3在飽和區執行的電位，也是等於或低於電晶體Tr2的閘極電位(Vc＋Vgs)的電位。特別是，如果陰極27連接到接線EGmin，則除接線EGmin以外區域的面積尺寸可以擴大，這對於設計像素區是有利的。此外，接線EGmin既可以與該像素的掃描線連接，也可以與其他像素的掃描線連接。

電位Vref是施加到電晶體Tr3的閘極的偏壓電位，以保持流經電晶體Tr3、電阻R和電晶體Tr2的電流Iref處於適當的值。Iref的必須值依賴於電阻R的電阻值和電晶體Tr2的特性。注意，電晶體Tr2和電晶體Tr3可以在線性區工作，因為端子EGin的電位V_E _G 僅被要求高於端子Qin的電位V_Q 。

接下來說明在先前說明的條件下對圖2A和2B所述的提取閘極電極的電位控制電路40施加偏壓時的操作。首先，電晶體Tr2和電阻R的連接節點的電極電位高於接線EGmin的電位。即，電晶體Tr2和電阻R的連接節點是電晶體Tr2的源極。因此，電晶體Tr2有一個與接地汲極連接的源極跟隨器。此時，高至足以流出Iref的電晶體Tr2的閘極－源極電壓(以下說明為Vgs2)施加到Vgs2，因為電流Iref流經電晶體Tr2。當電晶體Tr2在飽和區工作時Vgs2僅依賴於Iref的值；並且因此，只要Iref不改變，Vgs2就不改變。此處，電晶體Tr2的閘極的電位等於驅動電晶體Tr1的閘極的電位，(Vc＋Vgs)。因此，電晶體Tr2的源極的電位為(Vc＋Vgs＋Vgs2)。

此外，施加到電晶體R的相對電極之間的電壓Vr由(Iref×r)表示，此時，電晶體R的歐姆值為r，因為電流Iref流經電晶體R。此處，因為在電晶體R的兩個電極之間具有較低電位的電極為電晶體Tr2的源極，所以在電晶體R的兩個電極之間具有高電位的電極EGin的電位由下列公式2表示。

[公式2]Veg＝Vc＋Vgs＋Vgs2＋Vr

在公式2的右側，Vc為陰極27的電位，並且可以任意確定。標號Vgs表示驅動電晶體Tr1的閘極－源極電壓，並且是一個決定供給到發光元件42的電流量的電壓，根據資料線28的電位或驅動電晶體的閘極電位控制電路23的電位決定。當Vgs變大時，發光元件的亮度變大，因為大的電流量流經驅動電晶體Tr1和發光元件42。標號Vgs2和Vr均表示僅依賴於Iref的電位。即，當電流Iref不變時，發光元件42的提取閘極電極11的電位Veg根據驅動電晶體Tr1的Vgs變化。以這種方式實現提取閘極電極的電位控制電路40。

此處，提取閘極電極的電位控制電路40可以是根據驅動電晶體Tr1的閘極的電位向發光元件42的提取閘極電極11輸出比驅動電晶體Tr1閘極電位高的電位的電路。圖24A到24D表示圖4中所示提取閘極電極的電位控制電路40的另一實例。

圖24A表示利用電阻作為圖4中電晶體Tr3的替換的實例。圖24B表示利用二極體連接的電晶體作為圖4中電阻的替換的實例。圖24C表示在圖4所示電晶體Tr3和端子EGin之間增加電阻的實例。藉由這樣方式，提取閘極電極的電位控制電路40的電學特性可以使得EGin的電位V_E _G 高於Qin的電位V_Q ，並且電位V_E _G 和V_Q 可以正相關地變化，如圖24D所示；因此除了圖4所示的實例外還可以採用各種電路。

注意，當在驅動電晶體Tr1的閘極連接到提取閘極電極的情況下，EGin的電位V_E _G 不比Qin的電位V_Q 高時，例如，驅動電晶體Tr1的Vgs變高，使得可靠性降低，因為需要對Qin施加等於或高於發光元件42的臨界值電壓的高電壓。因此，需要EGin的電位V_E _G 高於Qin的電位V_Q 。

接下來，如圖4所示，參考圖5A和5B說明驅動電晶體Tr1的源極和汲極之間的電壓Vds(以下稱作源極－汲極電壓)如何藉由提取閘極電極的電位控制電路40來改變。

在圖5A中，點“a”表示在施加高電位的電壓作為驅動電晶體Tr1的閘極－源極電壓Vgs以增加流到驅動電晶體Tr1和發光元件42的電流量Ids來增大發光元件42亮度情況下的工作點；實線A表示驅動電晶體Tr1的電流－電壓特性；實線B表示發光元件42的電流－電壓特性。另一方面，在圖5B中，點“a”表示在施加低電位的電壓作為驅動電晶體Tr1的閘極－源極電壓Vgs以減小流到驅動電晶體Tr1和發光元件42的電流量Ids來降低發光元件42的亮度情況下的工作點；實線A表示驅動電晶體Trl的電流－電壓特性；實線B表示發光元件42的電流－電壓特性。作為參考，圖5B中的虛線表示在不採用提取閘極電極的電位控制電路40的情況下發光元件42的電流－電壓特性。比較本發明中的發光元件42的電流－電壓特性與圖5B中的虛線，驅動電晶體Tr1的源極－汲極電壓Vds低於習知顯示裝置的情形，因為發光元件42的電流－電壓特性在左方平移，工作點相應地在左方平移。

這是因為施加到發光元件42的提取閘極電極11的電壓Veg根據驅動電晶體Tr1的閘極－源極電壓Vgs的電位按公式2改變。因此，驅動電晶體Tr1可以在飽和區工作，並且可以降低在發光元件42的亮度較低時，較高驅動電晶體Tr1的Vds。此處，Veg的範圍由驅動電晶體Tr1的閘極－源極電壓Vgs的範圍決定。當驅動電晶體Tr1的臨界值電壓用Vth表示時，Veg的最小值為(Vth＋Vge2＋Vr＋Vc)。因此，驅動電晶體Tr1的Vds的範圍可以用下列公式3表示：[公式3]0<Vds<Vth＋Vgs2＋Vr－Veth

在公式3的右側，Vgs2和Vr可以由電流Iref、電晶體Tr2的特性、以及電阻R的歐姆值決定。注意，較佳的，藉由增大電阻R的歐姆值而不是增大Vgs2來增大Vr，因為高壓不施加到電晶體Tr2。

此處參見非專利文獻1中揭示的電壓值，Veg約為55V，Veth約為35V，Vgs的最大值約為13V，Vc可以為0V。即，在本發明中，當發光元件42發射最大亮度的光時，換言之，當Vgs處於最大值時，施加到發光元件42的提取閘極電極11的電壓Veg可以約為55V。此外，為了不對電晶體Tr2施加高壓，電晶體Tr2的閘極－源極電壓Vgs2設置約為2V。此時，因為電晶體Tr2的源極電位約為15V，所以希望將施加到電阻R的電壓設置約為40V。

藉由以前述設置電壓值為例，估算在發光元件42的亮度最小化情形下的Vds。當驅動電晶體Tr1的臨界值電壓為1V時，發光元件42的亮度最小化情形下的Vgs和Vg2分別為1V和2V，並且施加到電阻R的電壓為40V；因此，發光元件42的提取閘極電極11的電位Veg為43V。因此，驅動電晶體Tr1的源極－汲極電壓Vds為Veg－Veth＝43－35＝8V。雖然在不設置提取閘極電極的電位控制電路40時，驅動電晶體Tr1的源極－汲極電壓Vds約為20V，但可以藉由採用本發明的像素結構，用低至10V或更低的Vds驅動發光元件42。注意，較佳的，Vmax不高於60V，因為如果電位Veg變低，則電晶體Tr3的源極－汲極電壓變高。

[實施例模式2]

本發明的顯示裝置包括在像素電路中如實施例模式1中所述的提取閘極電極的電位控制電路40；但還包括在像素電路中驅動電晶體的閘極電位控制電路23。雖然本發明既可以應用到用類比值驅動顯示裝置的情形，也可以應用到用數位值驅動顯示裝置的情形，特別較佳的，在本發明的顯示裝置中驅動電晶體的閘極電位控制電路23是一個可以處理類比值的電路，因為即使驅動電晶體Tr1的閘極－源極電壓Vgs有類比值，提取閘極電極的電位控制電路40仍可以用類比值控制發光元件42的提取閘極電極11。

但是，驅動電晶體Tr1的電學特性在每個像素中有變化。因而存在即使在不同像素中的驅動電晶體Tr1的閘極和源極之間施加相同的Vgs，流經驅動電晶體Tr1和發光元件42的電流值仍有變化的情形。在不同的像素中觀察到發光元件42的亮度有改變，因為其與流到該處的電流值成正比；這樣，對顯示品質具有明顯不利的影響。此外，在用類比值驅動的顯示裝置中不利影響的程度也大於用數位值驅動的顯示裝置中的情形。在本發明的顯示裝置中，補償像素間的變化是一個必不可少的因素。

因此，在此實施例模式中說明了補償發光元件由於電晶體的特性變化以及其操作所致的亮度變化的像素電路。補償電晶體的特性變化的電路可以用驅動電晶體的閘極電位控制電路23實現。下面說明具有補償電晶體的特性變化功能的驅動電晶體的閘極電位控制電路23的實例。

圖20A表示補償臨界值電壓的像素電路實例，圖20B表示其驅動訊號的時脈圖。在補償圖20A中所示臨界值電壓的像素電路中，驅動電晶體的閘極電位控制電路23包括電晶體Tr61，電晶體Tr62，電晶體Tr63，電晶體Tr64，接線SW61，接線SW62，接線SW63，接線PWR61，接線PWR62，接線PWR63，電容C61和電容C62。

電容C61和電容C62串聯連接；電容C61不與電容C62連接的一個電極連接到端子Q；電容C62不連接到電容C61的一個電極連接到接線PWR62。電晶體Tr61的閘極連接到接線SW61；電晶體Tr61的源極或汲極其中任一個連接到接線PWR61；並且電晶體Tr61的源極或汲極其中另一個連接到端子Q。電晶體Tr62的閘極連接到接線SW62；電晶體Tr62的源極或汲極其中任一個連接到發光元件42的端子EA；和電晶體Tr62的源極或汲極其中另一個連接到端子Q。電晶體Tr63的閘極連接到接線SW63；電晶體Tr63的源極或汲極其中任一個連接到接線PWR63；電晶體Tr63的源極或汲極其中另一個連接到電容C61和C62的連接節點(以下將該節點說明為電極P6)。電晶體Tr64的閘極連接到端子S；電晶體Tr64的源極或汲極其中任一個連接到端子D；和電晶體Tr64的源極或汲極其中另一個連接到電極P6。

注意，在圖20A所示的像素電路中，驅動電晶體Tr1說明為N通道電晶體，而電晶體Tr2和Tr3說明為P通道電晶體。包含在驅動電晶體的閘極電位控制電路23中的開關元件均說明為N通道電晶體；但是，驅動電晶體的閘極電位控制電路23的工作不受開關元件極性的限制。當包含在驅動電晶體的閘極電位控制電路23中的開關元件為P通道電晶體時，可以採用其訊號從對應於圖20B所示接線的訊號反轉而來的時脈圖。

較佳的，在圖20B所示的初始週期203和臨界值接線週期204中，施加到接線PWR61的電位等於陰極27的電位，或比陰極27的電位高一個驅動電晶體Tr1的臨界值電壓。此外，其他週期中施加到接線PWR61的電位可以任意設置；但較佳的，在整個週期中，施加到接線PWR61的電位為常數。較佳的，在整個週期中施加到接線PWR62的電位為常數。雖然施加到接線PWR62的電位是任意的，但可以約等於陰極27的電位。接線PWR62可以連接到陰極27。較佳的，在截止狀態對接線SW61施加足以使Tr61截止的電位，同時較佳的，在導通狀態對接線SW61施加足以使SW61在線性區工作的電位，因為接線SW61是驅動作為開關元件的電晶體Tr61的接線。較佳的，在截止狀態對接線SW62施加足以使電晶體Tr62截止的電位，而在導通狀態對接線SW62施加足以使電晶體Tr62工作在線性區的電位，因為接線SW62是用於驅動作為開關元件的電晶體Tr62的接線。較佳的，在截止狀態對接線SW63施加足以使電晶體Tr63截止的電位，而在導通狀態對接線SW63施加足以使電晶體Tr63工作在線性區的電位，因為接線SW63是用於驅動作為開關元件的電晶體Tr63的接線。較佳的，將施加到端子S的電位設置為足以使電晶體Tr64截止或工作在線性區。施加到端子D的電位為資料電位，是週邊驅動電路由影像資料產生的電位。注意，本實施例模式具有這樣的特徵：即包含在實施例模式1所述提取閘極電極的電位控制電路40中的接線REF的電位可以根據掃描線選擇週期202改變。藉由這一特徵，掃描線選擇週期202中的發光元件的電學狀態可選擇性的與其他週期的不同。因此，在本實施例模式中，較佳的，按照與掃描線29相同的方式形成條狀圖案，使得藉由每條掃描線可以獨立設置接線REF的電位。較佳的，在截止狀態對接線REF施加足以減小電流Iref的電位，同時較佳的，在導通狀態對接線REF施加可以供給實施例模式1中所述電流Iref的電位。

接下來參考圖20A和20B說明像素電路的工作。首先，一個框週期包括掃描線選擇週期202和發光週期206。注意，當掃描線選擇週期202終止時，下一個掃描線選擇週期202A開始。藉由以執行寫入的方式連續掃描，資料電位可以寫入到整個像素中。另外，掃描線選擇週期202包括初始週期203，臨界值接線週期204和資料寫入週期205。注意，在掃描線選擇週期202中，提取閘極電極的電位控制電路40的接線REF可以設置為高電位以使電晶體Tr3截止。這有助於減小Iref，從而降低施加到電阻R和電晶體Tr2的電壓。然後，可以使發光元件42的提取閘極電極11的電位等於或小於發光元件42的臨界值電壓，因為端子EGin的電位下降。即，發光元件42的開啟/關閉狀態可以藉由改變接線REF的電位來控制。在用於補償習知顯示裝置的臨界值電壓的像素電路中，存在這樣的情形，即在串聯的陽極15、發光元件42、驅動電晶體Tr1和陰極27中的任何兩個元件之間夾置一個開關元件。但是，開關元件具有高於接線的歐姆值，即使處於開啟狀態。為了抑制浪費的功耗，需要盡可能的減少將成為電阻的元件，因為有大電流流經包含發光元件42的路徑。因此，較佳的，不設置開關元件。藉由以此方式驅動本發明顯示裝置的像素電路，可以降低功耗，因為不需要在包含發光元件42的路徑上設置開關元件。為了確保可靠性，可以採用電晶體Tr3截止時，接線EGmin的電位增加的結構，因為當電晶體Tr3截止以降低端子EGin的電位時，電晶體Tr3的源極－汲極電壓增大。例如，像素的掃描線29、接線SW61、接線SW62和接線SW63可以連接到接線EGmin。注意，在圖20B中，接線SW62和接線SW63可以共用，因為它們有相同的驅動訊號波形。藉由共用該接線，可以減小接線的輪廓面積尺寸；其他元件的面積尺寸增大，從而增大設計的自由度；接線的寄生電容減小，從而降低訊號的波形鈍度；並且可以降低功耗。

此外，在圖20B中，接線REF的電位在整個掃描線選擇週期202中處於高電位，而接線REF的電位在資料寫入週期205中不必處於高電位，因此可以處於低電位。因為在資料寫入週期205中接線REF的電位處於低電位時，接線SW62和接線SW63的驅動訊號波形相同，所以其時間產生電路可以由接線SW62和接線SW63共用。

初始週期203是一個將驅動電晶體Tr1的閘極和汲極的電位增大到高於源極的電位一個驅動電晶體Tr1的臨界值電壓，或高於該驅動電晶體Tr1的臨界值電壓，使得驅動電晶體Tr1導通。此時，將發光元件42設置為關閉狀態。為實現此狀態，例如可以把電晶體Tr61、Tr62、Tr63、Tr64和Tr3的狀態設置為如圖20B所示，其中電晶體Tr61、Tr62和Tr63導通而電晶體Tr64和Tr3截止。藉由以此方式設置狀態，驅動電晶體Tr1的閘極和汲極以及端子Q側的電容C61的電極的電位變為接線PWR61的電位，而電容C61的相對電極的電位變為接線PWR63的電位，以致於施加到電容C61的電壓增大為等於或高於驅動電晶體Tr1的臨界值電壓。注意，初始週期203不必處於掃描線選擇週期202中，因而可以處於另一行的掃描線選擇週期中。

臨界值寫入週期204是對電容C61的相對電極施加對應於驅動電晶體Tr1的臨界值電壓的電位差的週期。用於實現此狀態的電晶體Tr61、Tr62、Tr63、Tr64和Tr3的狀態例如可以設置為如圖20B所示，屆時電晶體Tr62和Tr63導通而電晶體Tr61、Tr64和Tr3截止。藉由將電極P6的電位設置得等於陰極27的電位以連接到驅動電晶體Tr1的閘極和汲極，從而將驅動電晶體Tr1帶入浮置狀態，在初始週期203中已被充入到電容C61中的電荷經驅動電晶體Tr1流出，以致於驅動電晶體Tr1截止，從而當已在初始週期203中充入到電容C61中的電荷經驅動電晶體Tr1流出時，停止已在初始週期203中充入到電容C61中的電荷的流出，並且驅動電晶體Tr1的閘極－源極電壓變為等於驅動電晶體Tr1的臨界值電壓。因此，可以將對應於驅動電晶體Tr1的臨界值電壓的電壓施加到電容C61的相對電極。

資料寫入週期205是一個對驅動電晶體Tr1的閘極施加對應於驅動電晶體Tr1的臨界值電壓與周圍驅動電路由影像資料產生的資料電位之和的電壓。用於實現此狀態的電晶體Tr61、Tr62、Tr63、Tr64和Tr3的狀態例如可以如圖20B所示地設置，屆時，電晶體Tr64導通而電晶體Tr61、Tr62、Tr63和Tr3截止。注意，如上所述，電晶體Tr3可以在資料寫入週期205中處於導通狀態。藉由使電晶體Tr61和Tr62截止，驅動電晶體Tr1的閘極從其他電極進入浮置狀態；因此，可以不依賴於電極P6的電位保持對應於在臨界值寫入週期204中施加到電容C61的驅動電晶體Tr1的臨界值電壓的電壓。在這種情況下，藉由使電晶體Tr64導通並使電晶體Tr63截止，對端子D施加由電位驅動電路的影像資料產生的資料電位，電極P6的電位變成等於資料電位。此時，保持在電容C61中的臨界值電壓不變。因此，對驅動電晶體Tr1的閘極施加對應於驅動電晶體Tr1的臨界值電壓和資料電位之和的電壓。

發光週期206是將在資料寫入週期205中已經寫入到驅動電晶體Tr1閘極的電壓保持一框週期的週期，從而藉由對驅動電晶體Tr1和發光元件42連續供給恒定的電流值而使發光元件42連續發射亮度與資料電壓相符的光。為實現此狀態，電晶體Tr61、Tr62、Tr63、Tr64和Tr3的狀態例如可以如圖20B所示地設置，屆時，電晶體Tr3導通而電晶體Tr61、Tr62、Tr63和Tr64截止。當在資料電位寫入到電極P6的條件下電晶體Tr63和Tr64截止時，電極P6的電位保持為資料電位。但是，當電極P6的電位受噪音對像素電路中各類訊號的影響而波動時，流到驅動電晶體Tr1和發光元件42的電流也波動，因而需要穩定電極P6的電位，以便抑制發光元件42的亮度波動。因此，較佳的，藉由將接線PWR62設置為恒定電位來抑制電極P6的電位波動。

圖21A表示本發明補償臨界值電壓的像素電路實例，圖21B表示其驅動訊號的時脈圖實例。在圖21A所示的電路中，驅動電晶體的閘極電位控制電路23包括電晶體Tr71、電晶體Tr72、電晶體Tr73、電晶體Tr74、接線SW71、接線SW72、接線SW73、接線PWR71、接線PWR72、接線PWR73、電容C71和電容C72。

電容C71和C72串聯連接；電容C71連接到電容C72的一個電極連接到端子Q。電容C71不連接到電容C72的另一電極以下說明為電極P7。電容C72的不連接到電容C71的一個電極連接到接線PWR72。電晶體Tr71的閘極連接到接線SW71；電晶體Tr71的源極或汲極中的任一個連接到接線PWR71；電晶體Tr71的源極或汲極中的另一個連接到端子Q。電晶體Tr72的閘極連接到接線SW72；電晶體Tr72的源極或汲極中的任一個連接到發光元件42的端子EA；並且電晶體Tr72的源極或汲極中的另一個連接到端子Q。電晶體Tr73的閘極連接到接線SW73；電晶體Tr73的源極或汲極中的任一個連接到接線PWR73；並且電晶體Tr73的源極或汲極中的另一個連接到電極P7。電晶體Tr74的閘極連接到端子S；電晶體Tr74的源極或汲極中的任一個連接到端子D；並且電晶體Tr74的源極或汲極中的另一個連接到電極P7。

注意，在圖21A所示的像素電路中，驅動電晶體Tr1說明為N通道電晶體，而電晶體Tr2和Tr3說明為P通道電晶體。包含在驅動電晶體的閘極電位控制電路23中的開關元件均說明為N通道電晶體；但驅動電晶體的閘極電位控制電路23的工作不依賴於開關元件的極性。當包含在驅動電晶體的閘極電位控制電路23中的開關元件為P通道電晶體時，可以採用其訊號由圖21B所示相應接線的訊號轉變而來的時脈圖。

在圖21A所示的像素電路中，接線SW71、接線SW72和接線SW73的電壓分別對應於接線SW61、接線SW61和接線SW63的電壓，而接線PWR71和接線PWR73的電壓分別對應於接線PWR61和接線PWR63的電壓，並且因此省去重復說明。注意，接線PWR72的電位不同於接線PWR62的電位，並且較佳的，接線PWR72的電位大約等於陰極27的電位。注意，本實施例模式具有這樣的特徵，即包含在實施例模式1中所示的提取閘極電極的電位控制電路40中的接線REF的電位可以根據掃描線選擇週期202改變。藉由這一特徵，可以選擇掃描線選擇週期202中的發光元件的電學狀態不同於其他週期中的情形。因此，在此實施例模式中，較佳的，以與掃描線29相同的方式將接線REF形成條狀圖案，使得接線REF的電位可以由每個掃描線獨立地設置。較佳的，施加到接線REF的電位低至足以降低截止狀態的電流Iref，同時較佳的，在導通狀態可以提供實施例模式1中所述的電流Iref的電位。

接下來參考圖21A和21B說明像素電路的工作。首先，一框週期包括掃描線選擇週期202和發光週期206。注意，當掃描線選擇週期202終止時，下一掃描線選擇週期202A開始。藉由以執行寫入的方式連續掃描，可以將資料電位寫入到整個像素中。另外，掃描線選擇週期202包括初始週期203，臨界值接線週期204和資料寫入週期205。注意，在掃描線選擇週期202中，提取閘極電極的電位控制電路40的接線REF可以設置為高電位以使電晶體Tr3截止。這有助於減小Iref，從而降低施加到電阻R和電晶體Tr2的電壓。然後，可以使發光元件42的提取閘極電極11的電位等於或低於發光元件42的臨界值電壓，因為端子EGin的電位降低。即，發光元件42的開始/關閉狀態可以藉由改變接線REF的電位來控制。在用於補償習知顯示裝置的臨界值電壓的像素電路中，存在這樣的情形，即在串聯的陽極15、發光元件42、驅動電晶體Tr1和陰極27中的任何兩個元件之間夾置一個開關元件。但是，開關元件具有高於接線的歐姆值，即使處於開啟狀態。為了抑制浪費的功耗，需要盡可能的減少將成為電阻的元件，因為有大電流流徑發光元件42的陰極27和端子EA之間。因此，較佳的，不設置開關元件。藉由以此方式驅動本發明顯示裝置的像素電路，可以降低功耗，因為不需要在包含發光元件42的路徑上設置開關元件。為了確保可靠性，可以採用電晶體Tr3在截止狀態時接線EGmin的電位升高的結構，因為當電晶體Tr3截止以降低端子EGin的電位時，電晶體Tr3的源極－汲極電壓增大。例如，像素的掃描線29、接線SW71、接線SW72和接線SW73可以連接到接線EGmin。

注意，在圖21B中，接線SW72和接線SW73可以共用，因為它們有相同的驅動訊號波形。藉由共用該接線，可以減小接線的輪廓面積尺寸；其他元件的面積尺寸增大，從而增大設計的自由度；接線的寄生電容減小，從而降低訊號的波形鈍度；並且可以降低功耗。

此外，在圖21B中，接線REF的電位在整個掃描線選擇週期202中處於高電位，而接線REF的電位在資料寫入週期205中不必處於高電位，因此可以處於低電位。因為在資料寫入週期205中接線REF的電位處於低電位時，接線SW72和接線SW73的驅動訊號波形相同，所以其時間產生電路可以由接線SW72和接線SW73共用。

初始週期203是一個將驅動電晶體Tr1的閘極和汲極的電位增大到比源極的電位高一個驅動電晶體Tr1的臨界值電壓或高於一個驅動電晶體Tr1的臨界值電壓，使得驅動電晶體Tr1導通的週期。此時，將發光元件42設置為關閉狀態。為實現此狀態，例如可以把電晶體Tr71、Tr72、Tr73、Tr74和Tr3的狀態設置為如圖21B所示，其中電晶體Tr71、Tr72和Tr73導通而電晶體Tr74和Tr3截止。藉由以此方式設置狀態，驅動電晶體Tr1的閘極和汲極以及端子Q側的電容C71的電極的電位變為接線PWR71的電位，而電容C71的相對電極的電位變為接線PWR73的電位，以致於施加到電容C71的電壓增大為等於或高於驅動電晶體Tr1的臨界值電壓。注意，初始週期203不必處於掃描線選擇週期202中，因而可以處於另一列的掃描線選擇週期中。

臨界值寫入週期204是對電容C71和C72的相對電極施加對應於驅動電晶體Tr1的臨界值電壓的電位差的週期。用於實現此狀態的電晶體Tr71、Tr72、Tr73、Tr74和Tr3的狀態例如可以設置為如圖21B所示，屆時電晶體Tr72和Tr73導通而電晶體Tr71、Tr74和Tr3截止。藉由將電極P7和接線PWR72的電位設置成大約等於陰極27的電位以連接到驅動電晶體Tr1的閘極和汲極，從而將驅動電晶體Tr1帶入浮置狀態，在初始週期203中已被充入到電容C71和C72中的電荷經驅動電晶體Tr1流出，以致於驅動電晶體Tr1截止，從而當已在初始週期203中充入到電容C71和C72中的電荷經驅動電晶體Tr1流出時，停止已在初始週期203中充入到電容C71和C72中的電荷的流出，並且驅動電晶體的閘極－源極電壓變為等於驅動電晶體Tr1的臨界值電壓。因此，可以將對應於驅動電晶體Tr1的臨界值電壓的電壓施加到電容C71和C72的相對電極。

資料寫入週期205是一個對驅動電晶體Tr1的閘極施加對應於驅動電晶體Tr1的臨界值電壓與周圍驅動電路由影像資料產生的資料電位之和的電壓。用於實現此狀態的電晶體Tr71、Tr72、Tr73、Tr74和Tr3的狀態例如可以如圖21B所示地設置，屆時，電晶體Tr74導通而電晶體Tr71、Tr72、Tr73和Tr3截止。注意，如上所述，電晶體Tr3可以在資料寫入週期205中處於導通狀態。藉由使電晶體Tr71和Tr72截止，端子Q從其他電極進入浮置狀態。但是，因為與具有恒定電位的接線PWR72連接的電容C72連接到端子Q，所以端子Q的電位是依賴於電容C71和C72的電容量值(分別用C1和C2表示)以及電極P7的電位。當陰極27的電位用Vc表示且驅動電晶體Tr1的臨界值電壓用Vth表示時，接線PWR72和PWR73的電位用Vc表示且在臨界值寫入週期204終止時端子Q的電位用(Vc＋Vth)表示。之後，在資料寫入週期205，只當電極P7的電位變為周圍驅動電路由影像資料產生的資料電壓(也稱作Vdate)時，驅動電晶體Tr1的閘極－源極電位Vgs可以用下列公式4表示：[公式4]Vgs＝(C1/(C1＋C2))×(Vdate－Vc)＋Vth

資料寫入週期205之後驅動電晶體Tr1的閘極－源極電位Vgs包括臨界值電壓Vth本身。因此，流到發光元件42的電流值及其亮度可以不受每個像素中Tr1臨界值影響地藉由控制包含(Vdate－Vc)的項來控制。

發光週期206是保持在資料寫入週期205中已經寫入到驅動電晶體Tr1的閘極中的電壓超過一框週期的週期，從而藉由對驅動電晶體Tr1和發光元件42連續地供給恒定電流值而使發光元件42發射亮度與資料電壓相符的光。為實現此狀態，電晶體Tr71、Tr72、Tr73、Tr74和Tr3的狀態例如可以如圖21B所示地設置，屆時，電晶體Tr3導通而電晶體Tr71、Tr72、Tr73和Tr74截止。當在資料電位寫入到電極P7的條件下電晶體Tr73和Tr74截止時，電極P7和端子Q的電位保持。但是，當電極P7的電位受噪音對像素電路中各類訊號的影響而波動時，流到驅動電晶體Tr1和發光元件42的電流波動，因而需要穩定電極P7和端子Q的電位，以便抑制發光元件42的亮度波動。因此，較佳的，藉由將接線PWR72設置為恒定電位來抑制電極P7和端子Q的電位波動。

圖22A表示本發明電流輸入像素電路實例，圖22B表示其驅動訊號的時脈圖實例。在圖22A所示的電路中，驅動電晶體的閘極電位控制電路23包括電晶體Tr81、電晶體Tr82、電晶體Tr83、電晶體Tr84、接線SW82、接線PWR82、和電容C72。注意，可以在像素區之外設置供給由周圍驅動電路影像資料產生的資料電流Idata的電流源80。

電容C82的其中一個電極連接到接線PWR82，而電容C82的其他電極連接到端子Q。電晶體Tr82的閘極連接到SW82；電晶體Tr82的源極或汲極其中任一個連接到發光元件42的端子EA；並且電晶體Tr82的源極或汲極其中另一個連接到端子Q。電晶體Tr84的閘極連接到端子S；電晶體Tr84的源極或汲極其中任一個連接到端子D；並且電晶體Tr84的源極或汲極其中另一個連接到端子Q。

注意，在圖22A所示的像素電路中，驅動電晶體Tr1說明為N通道電晶體，而電晶體Tr2和Tr3說明為P通道電晶體。包含在驅動電晶體的閘極電位控制電路23中的開關元件均說明為N通道電晶體；但驅動電晶體的閘極電位控制電路23的工作不依賴於開關元件的極性。當包含在驅動電晶體的閘極電位控制電路23中的開關元件為P通道電晶體時，可以採用其訊號由圖22B中所示對應接線的訊號反轉而來的時脈圖。

較佳的，施加到接線PWR82的電位在整個週期中為恒定電位。雖然施加到接線PWR82的電位是任意的，但可以約等於陰極27的電位。接線PWR82可以連接到陰極27。接線SW82處於關閉狀態時，較佳的，施加到接線SW82的電位低至足以使電晶體Tr82截止，而接線SW82處於開啟狀態時，較佳的，施加到接線SW82的電位高至足以使電晶體Tr82在線性區工作，因為接線SW82是用於驅動作為開關元件的電晶體Tr82的接線。較佳的，施加到端子S的電位足夠低以使電晶體Tr84截止或高至足以使電晶體Tr84在線性區工作。施加到端子D的電位是資料電位，是周圍驅動電路由影像資料產生的電位。在圖22A所示的像素電路中，資料作為電流Idata提供並在掃描線選擇週期202被輸入到像素電路中。

注意，本實施例模式具有這樣的特徵，即包含在實施例模式1所示提取閘極電極的電位控制電路40中的接線REF的電位可以根據掃描線選擇週期202改變。藉由這一特徵，可以選擇性地使掃描線選擇週期202中發光元件的電學狀態與其他週期的情況不同。因此，在此實施例模式中，較佳的，以與掃描線29相同的方式將接線REF形成條狀圖案，使得每條掃描線獨立地設置電位。較佳的，施加到接線REF的電位低至足以減少關閉狀態中的電流Iref，同時，在導通狀態，較佳的，可以提供如實施例模式1中所述電流Iref的電位。

接下來參考圖22A和22B說明像素電路的工作。首先，一框週期包括掃描線選擇週期202和發光週期206。注意，當掃描線選擇週期202終止時，下一個掃描線選擇週期202A開始。藉由以執行寫入的方式連續掃描，資料電位可以寫入到整個像素中。在掃描線選擇週期202中，提取閘極電極的電位控制電路40的接線REF可以設置為高電位以使電晶體Tr3截止。這有助於減小Iref，從而降低施加到電阻R和電晶體Tr2的電壓。然後，可以使發光元件42的提取閘極電極11的電位等於或小於發光元件42的臨界值電壓，因為端子EGin的電位下降。即，發光元件42的開啟/關閉狀態可以藉由改變接線REF的電位來控制。

習知顯示裝置的電流輸入像素需要夾置在串聯的陽極15、發光元件42、驅動電晶體Tr1和陰極27中任何兩個元件之間的開關元件。開關元件具有高於接線的歐姆值，即使處於開啟狀態。為了抑制浪費的功耗，需要盡可能的減少將成為電阻的元件，因為有大電流流經包含發光元件42的路徑。藉由以此方式驅動本發明顯示裝置的像素電路，可以降低功耗，因為不需要在包含發光元件42的路徑上設置開關元件。為了確保可靠性，可以採用電晶體Tr3在截止狀態時接線EGmin的電位升高的結構，因為當電晶體Tr3截止以降低端子EGin的電位時，電晶體Tr3的源極－汲極電壓增大。例如，像素的掃描線29和接線SW82可以連接到接線EGmin。

注意，在圖22B中，接線SW82和掃描線29可以共用，因為它們有相同的驅動訊號波形。藉由共用該接線，可以減小接線的輪廓面積尺寸；其他元件的面積尺寸增大，從而增大設計的自由度；接線的寄生電容減小，從而降低訊號的波形鈍度；並且可以降低功耗。此外，在圖22B中，接線REF的驅動電壓的波形與接線SW82和掃描線29的驅動訊號的波形相同，其時間產生電路可以共用。

掃描線選擇週期202是一個這樣的週期，即藉由在驅動電晶體Tr1的閘極和源極彼此連接的條件下對驅動電晶體Tr1提供周圍驅動電路的影像資料產生的資料電流，而對驅動電晶體Tr1的源極或汲極施加電壓Vgs，該電壓Vgs允許驅動電晶體Tr1對設置在驅動電晶體Tr1的閘極和電位約等於驅動電晶體Tr1的源極或汲極電位的電極之間的電容供給資料電流。為實現此狀態，可以將電晶體Tr82、Tr84、Tr3的狀態如圖22B所示地設置，屆時電晶體Tr82和Tr84導通而電晶體Tr3截止。當在此狀態下資料電流Idata從電流源80流經資料線28時，資料電流Idata也經電晶體Tr82和Tr84提供給驅動電晶體Tr1。此時，驅動電晶體Tr1的閘極－源極電壓Vgs等於源極－汲極電壓Vds，因為其閘極和源極彼此連接。即，驅動電晶體Tr1工作在飽和區。此時，高至足以提供資料電流Idata的Vgs施加到工作在飽和區的驅動電晶體Tr1。

發光週期206是保持一個在資料寫入週期205中已經寫入到驅動電晶體Tr1閘極的電壓超過一框週期的週期，從而藉由對驅動電晶體Tr1和發光元件42連續供給恒定的電流值而使發光元件連續發射亮度與資料電壓相符的光。為實現此狀態，電晶體Tr82、Tr84和Tr3的狀態例如可以如圖22B所示地設置，屆時，電晶體Tr3導通而電晶體Tr82和Tr84截止。在掃描線選擇週期202中已經施加到驅動電晶體Tr1的閘極－源極電壓Vgs藉由電容C82保持，即使電晶體Tr82和Tr84截止。因此，如在掃描線選擇週期202中那樣，在發光週期206中的Vgs具有的高電位足以對工作在飽和區中的驅動電晶體Tr1供給資料電流Idata。雖然施加到驅動電晶體Tr1的源極－汲極電壓不必與掃描線選擇週期202和發光週期206中的相同，但流經驅動電晶體Tr1的電流Ids僅由閘極－源極電壓Vgs決定，只要驅動電晶體Tr1工作在飽和區，使得Ids具有與Idata相同的量。即，可以不受驅動電晶體Tr1特性變化影響來獲得均勻的高品質的顯示裝置，這是因為可以與驅動電晶體Tr1的Vth的電學特性如臨界值電壓Vth和遷移率無關地對發光元件42提供與資料電流Idata相同電流值的Ids。

注意，圖22A中所示的電流輸入像素電路可以採用其他的電流驅動發光元件，如有機EL元件。存在這樣的問題，一框所需的時間太長，因為由於光發射時較小的電流值使得Idata很小，特別是對資料線的寄生電容或電容C82充電的時間在以低灰度級寫入資料電流Idata時變得太長。但是，在利用電子發射元件的本發明中可以避免這一問題。這是因為決定發光元件42的亮度的因素不僅依賴於流到該處的電流值，而且還依賴於提供給陽極15的發光材料16的特性以及陽極15的電位。即，在獲得相同亮度的情況下，電流值不限於特定的值，因而可以是各種值。因此，藉由設計陽極15的電壓或發光材料16的特性，使得不改變發光元件42亮度而增大流到發光元件42的電流Ids，可以避免由於很小Idata所致的充電時間短的問題。此時，電流值Ids很大，使得在無需於元件之間如陽極15、發光元件42、驅動電晶體Tr1和陰極27之間設置開關元件的本發明中的像素電路在藉由電阻元件將能耗抑制到最小方面極度有利。

本發明中像素電路的驅動電晶體的閘極電位控制電路23可以採用各種類型的電路，除了前述舉例的電路外。本發明除了前述的電路實例外還可以應用到其他電路，因為本發明的顯示裝置具有無需在各個元件如陽極15、發光元件42、驅動電晶體Tr1和陰極27之間設置開關元件的特點。注意，提取閘極電極的電位控制電路40的結構不限於前述的結構，只要發光元件42的提取閘極電極11可以按照像素電路的工作來控制，就可以採用任何結構，因而可以控制發光元件42的電學狀態。

[實施例模式3]

在此實施例模式中說明本發明整體顯示裝置的結構。雖然可以考慮本發明各種顯示裝置的結構，但這裏只討論實現實施例模式2中所述像素電路工作的周圍驅動電路。圖23表示包括圖20A、21A或22A中所述像素電路的顯示裝置的結構實例。圖23所述的顯示裝置包括像素部分90，控制電路91，電源電路92，影像資料轉換電路93，資料線驅動器94和掃描線驅動器95。電源電路92包括控制電路和影像資料轉換電路的電源CV，驅動器的電源DV，高壓電源HV和像素部分的電源PV。資料線驅動器94包括移位暫存器SR1，鎖存電路LAT和D/A轉換器DAC。掃描線驅動電路95包括移位暫存器SR2，脈寬控制電路PWC，位準移位器LS1和位準移位器LS2。

像素部分90經多條資料線28連接到資料線驅動器94，像素部分也經多條接線連接到掃描線驅動器96。控制電路91經控制各個電路的接線連接到電源電路92，影像資料轉換電路93，資料線驅動器94和掃描線驅動器95。電源電路92提供每個電路的電源。控制電路和影像資料轉換電路的電源CV連接到控制電路91和影像資料轉換電路93。驅動器的電源DV連接到資料線驅動器94和掃描線驅動器95。高壓電源HV連接到像素部分90中的陽極15。像素部分的電源PV連接到像素電路中的電源線。影像資料轉換電路93連接到資料線驅動器94中的影像資料輸入端和鎖存電路LAT。

較佳的，從電源CV提供給控制電路91和影像資料轉換電路93的電壓盡可能的低，因為它控制電路91，並且影像資料轉換電路93進行邏輯操作，因而希望約為3V。較佳的，從驅動器的電源DV提供給資料線驅動器94和掃描線驅動器95的電壓盡可能的低，因為移位暫存器SR1和SR2、鎖存電路LAT和脈寬控制電路PWC主要進行邏輯操作，因而希望約為3V。但是，對於D/A轉換器DAC和一位準移位器LS1和LS2，驅動器的電源DV可以有這樣的結構，藉由該結構可以提供高於進行邏輯操作所需的電壓，這是因為提供的該電壓僅為像素電路的工作所需。此外，因為像素部分的電源PV也供給像素電路工作所需的電壓，所以驅動器的電源DV可以具有這樣的結構，即藉由該結構可以提供高於進行邏輯操作所需的電壓。高壓電源HV具有這樣的結構，即藉由該結構可以提供高達幾kV到幾十kV的電壓，因為像素部分90中的陽極15需要被提供高達幾kV到幾十kV的電壓，以便加速從電子發射元件發出的電子。

控制電路91可以具有進行這些操作的結構，即產生提供給資料線驅動器94和掃描線驅動器95的時脈的操作，產生輸入給移位暫存器SR1和SR2、鎖存電路LAT和脈寬控制電路PWC等的時序脈衝的操作。此外，控制電路91可以有進行這些操作的結構，即產生提供給影像資料轉換電路的時脈的操作，產生輸出到鎖存電路LAT的轉換影像資料的時序脈衝的操作。電源電路92可以有這樣的結構，即為了預備在像素電路操作所需的電壓在不同顯示裝置之間變化的情況，以及為了發光元件甚至在衰退的情況下也可以發射最佳亮度的光，電源電壓可以改變，可以由控制電路92控制這種電壓變化。

當影像資料輸入到影像資料轉換電路93時，影像資料轉換電路93根據從控制電路91提供訊號的時序，把影像資料轉變成可以輸入到資料線驅動器94中的資料，並再將該資料輸出到鎖存電路。具體地說，可以是這樣的結構，以類比訊號輸入的影像資料由影像轉換電路93轉變成數位訊號，然後數位訊號的影像資料輸出到鎖存電路LAT。資料線驅動器94根據時脈訊號和從控制電路91提供的時序脈衝操縱移位暫存器SR1；對輸入到鎖存電路LAT的影像資料進行時間劃分；並根據進入到鎖存電路LAT中的資料將具有類比值的資料電壓或資料電流輸出到多條帶有D/A轉換器DAC的資料線28。可以藉由從控制電路91提供的鎖存脈衝進行對輸出到資料線28的資料電壓或資料電流的更新。根據對輸出到資料線28的資料電壓或資料電流的更新，掃描線驅動器95回應於從控制電路91提供的時脈訊號和時序脈衝操縱移位暫存器SR2，順續掃描掃描線29。此時，如同圖20A和20B中所示的驅動像素電路的情形，用於順續掃描操作的每個訊號的脈寬可以是掃描線選擇週期202中所示的一種，或者每個訊號的脈寬可以藉由利用脈寬控制電路PWC控制，因為存在每個訊號的實際脈寬在掃描線選擇週期202中變化的情況。控制了每個訊號的脈寬以對波形整形之後，可以把訊號轉變成位準移位器LS1和LS2操縱像素電路所必需的電壓。此時，例如因為輸入到接線REF的訊號電壓大不同於輸入到其他接線的訊號電壓，所以可以對每個訊號單獨進行電壓轉換。此時，如果每個訊號具有相同的切換時序，即使有不同的電壓，也可以共用這樣的結構，即移位暫存器SR1和SR2以及脈寬控制電路(包括移位暫存器SR1和SR2以及脈寬控制電路的電路，也統一稱作時間產生電路)並且只有位準移位器LS1和LS2不同。這有助於縮小電路的尺寸並降低功耗。注意，在圖23中顯示掃描線驅動器95設置在像素部分90一側上的例子；但可以對各個訊號採用多條不同的掃描線驅動器。此外，掃描線驅動器95可以設置在像素部分90的每一側上。藉由在像素部分90的每一側上設置掃描線驅動器95，可以在安裝到電子裝置上時提高顯示平衡的重量平衡，從而對提高佈局的自由度有利。注意，如上所述，本發明的電晶體可以是任何類型的電晶體，可以形成在任何類形的基板之上。圖23所示的電路可以形成在玻璃基板、塑膠基板、單晶基板、SOI基板或任何其他基板上。圖23中所示電路的一部分可以形成在一個基板上，圖23所示電路的其他部分可以形成在另一個基板上。即，不需要圖23中電路的全部形成在同一基板上。例如，在圖23中，像素部分90和掃描線驅動器95可以與電晶體一起形成在玻璃基板上，而資料線驅動器94(或其部分)可以形成在單晶矽基板上，使得其IC晶片藉由COG(玻璃上晶片)連接到玻璃基板。或者，IC晶片可以藉由TAB或印刷電路板連接到玻璃基板。

[實施例模式4]

在此實施例模式中，參考圖3A到3D說明本發明發光元件的結構實例。

圖3A是利用對應於圖2A中發光元件42的每個端子的spinto型電子發射元件的發光元件的每個電極。圖3A中，發光元件包括形成在第二基板(未示出)上的陽極15、形成與陽極15直接或間接連接的發光材料16、形成在第一基板(未示出)上的錐形發射器10、絕緣膜12、和提取閘極電極11。圖2A中發光元件42的端子A連接到陽極15，端子EA連接到發射器10，端子EG連接到提取閘極電極11。

圖3B表示利用對應於圖2A中發光元件42的每個端子的碳奈米管(也稱作CNT)電子發射元件的發光元件的每個電極。在圖3B中，發光元件包括形成在第二基板(未示出)上的陽極15，形成為與陽極15直接或間接連接的發光材料16，形成在第一基板(未示出)上的針狀發射器10b，絕緣膜12和提取閘極電極11。注意，針狀發射器10b可以由碳奈米管形成。此外，可以如圖3B所示地聚集多個針狀發射器10b。圖2A中的發光元件42的端子A連接到陽極15，端子EA連接到發射器10b，端子EG連接到提取閘極電極11。

圖3C表示利用對應於圖2A中發光元件42的每個端子的表面－傳導型電子發射元件的發光元件的每個電極。在圖3C中，發光元件包括形成在第二基板(未示出)上的陽極15，形成為與陽極15直接或間接連接的發光材料16，形成在第一基板18上的薄膜發射器10c，和提取閘極電極11。圖2A中的發光元件42的端子A連接到陽極15，端子EA連接到發射器10c，端子EG連接到提取閘極電極11。

圖3D表示利用對應於圖2A中發光元件42的每個端子的熱電子型(還稱作是MIM型)電子發射元件的發光元件的每個電極。在圖3D中，發光元件包括形成在第二基板(未示出)上的陽極15，形成為與陽極15直接或間接連接的發光材料16，形成在基板18上的島狀發射器10d，絕緣膜12和提取閘極電極11。圖2A中的發光元件42的端子A連接到陽極15，端子EA連接到發射器10d，端子EG連接到提取閘極電極11。

因為本發明係關於像素電路，所以可以應用前述發光元件的多種結構。

[實施例模式5]

在此實施例模式中，對像素部分的頂視圖進行說明。注意，在此實施例模式中可以將薄膜電晶體(TFT)當成電晶體。

如圖6所示，像素部分包括處於掃描線902和訊號線903彼此交叉區域中的發光元件。此外，電源線904平行於訊號線903設置。發光元件包括N通道開關電晶體900和N通道驅動電晶體901，連接到驅動電晶體901的像素電極906包括多個發射器907。在此實施例模式中，對設置3×5＝15個發射器的情形進行說明；但發射器的數目既可以是一個，也可以是多個。隨著發射器數量的增加，由一個像素部分產生的電子數量也增大；並且因而有望減少功耗。藉由利用對一個半導體膜有多個閘極的電晶體，即多通道電晶體，形成開關電晶體900；但是，也可以利用有一個閘極的電晶體形成。驅動電晶體901有一個長於通道寬度的通道長度。藉由增加通道的長度，可以減少電晶體的變化。因為本發明的顯示裝置以在像素電路之上發射的電子、即頂端發射電子進行影像顯示，所以佈局電晶體等的自由度很高。因此，可以把驅動電晶體901的半導體膜設計成使通道長度形成的很長。開關電晶體900的源極或汲極的其中任一個電連接到驅動電晶體901的閘極。因此，當把選擇訊號輸入到掃描線902以選擇開關電晶體900時，從訊號線903輸入視頻訊號，並且電流在開關電晶體900的源極和汲極之間流動。之後，當驅動電晶體的閘極電壓變得高於其臨界值電壓時，選擇驅動電晶體901，使得電流從電源線904供給到驅動電晶體901。因此，電壓施加到形成於像素電極906之上的發射器907，使得電子從發射器907發出。

掃描線902和每個電晶體的閘極可以由相同的導電膜形成。即，藉由形成導電膜並再將其處理成預定的形狀，可以獲得掃描線902和每個電晶體的閘極。無需贅述，每個電晶體的掃描線902和閘極可以由不同的導電膜形成；但較佳的由相同的導電膜形成，以便減少處理步驟。此外，訊號線903、電源線904、將開關電晶體900與驅動電晶體901電連接的接線以及像素電極906可以由相同的導電膜形成。即，藉由形成導電膜並將其處理成預定的形狀，可以獲得訊號線903、電源線904、電連接開關電晶體900與驅動電晶體901的接線以及像素電極906。不用說，掃描線903、電源線904、電連接開關電晶體900與驅動電晶體901的接線以及像素電極906可以由不同的導電膜形成；但較佳的由相同的導電膜形成，以便減少處理步驟。這些導電膜可以利用公知的材料形成。為了減少功耗，較佳的採用低歐姆值的材料。另外，為了防止導電膜之間的短路，在它們之間夾置絕緣膜。絕緣膜可以由無機材料或有機材料形成。

利用這一像素部分可以提供主動矩陣FED裝置。

[實施例模式6]

在此實施例模式中對不同於前述實施例模式的像素部分的頂視圖進行說明。注意，在此實施例模式中可以採用薄膜電晶體(TFT)作為電晶體。

圖7與圖6的不同之處在於驅動電晶體911的形狀為矩形，其通道長度長於前述圖7中實施例模式的情形。此外，圖7與圖6的不同之處在於像素電極916由不同於訊號線903、電源線904、電連接開關電晶體90o與驅動電晶體901的接線的導電膜形成。因為像素電極916由不同的導電膜形成，所以像素電極916的面積尺寸擴大。即，像素電極916設置成不與相鄰像素的像素電極接觸，因為它是頂部發射型顯示裝置；因而，可以在掃描線912、訊號線913和電源線914重疊的區域中形成像素電極916。在像素電極916中既可以形成單個發射器，也可以形成多個發射器。此外，電源線914的一部分較寬，以便形成電容918。電容由電源線914、驅動電晶體911的部分半導體膜以及設置其間的絕緣膜形成。此外，開關電晶體910、掃描線912和訊號線913與前述實施例模式類似。

藉由這種像素部分可以提供主動矩陣FED裝置。

[實施例模式7]

在此實施例模式中，對不同於前述實施例模式的像素部分的頂視圖進行說明。注意，在此實施例模式中，可以採用薄膜電晶體(TFT)作為電晶體。

圖8與前述實施例模式的不同之處在於驅動電晶體921的形狀為矩形，電晶體為具有多個閘極的多通道電晶體，如圖8所示。多個閘極設置成與處理成矩形的半導體膜重疊，並且多個閘極設置成梳狀。利用以此方式設置成梳狀的閘極，可以有效地形成多通道驅動電晶體921。此外，放大部分電源線924，以便形成電容928。與前述實施例模式不同，電容921的電容量可以增大，因為它設置在矩形驅動電晶體921的凹陷部分之上。電容928由電源線924、驅動電晶體921的部分半導體膜以及設置其間的絕緣膜形成。可以將這種佈局提供給具有矩形驅動電晶體的前述實施例模式的像素。此外，與前述實施例模式不同，像素電極926由不同於訊號線903、電源線904和電連接開關電晶體900與驅動電晶體901的接線的導電膜形成。因為像素電極926由不同的導電膜形成，所以像素電極926的面積尺寸擴大。即，像素電極926設置成不與相鄰像素的像素電極接觸，因為它是頂部發射型顯示裝置；因而，像素電極926可以形成在與掃描線922、訊號線923以及電源線924重疊的區域中。在像素電極926中既可以形成單個發射器，也可以形成多個發射器。此外，開關電晶體920、掃描線922和訊號線923與前述實施例模式類似。

藉由這種像素部分，可以提供主動矩陣FED裝置。

[實施例模式8]

在此實施例模式中，對包含表面傳導型電子發射元件的表面傳導型像素部分的頂視圖給予說明，其與前述實施例模式不同。注意，在此實施例模式中，可以採用薄膜電晶體(TFT)作為電晶體。

如圖9所示，包含彼此交叉的第一電極931和第二電極932的像素部分933有一個含有一對電極的發射器934。現在對發射器934設置有4×4＝16個發射器的情形進行說明；但本發明不限於此。發射器934的數量既可以是一個，也可以是多個。發射器的數量增加越多，由一個像素部分產生的電子數量增加越多；因而有望降低功耗。像素部分933中的第一電極931處理成梳狀，以便形成多個發射器，並連接到每個發射器934中的其中一個電極。此外，第二電極932為梳狀，設置在均勻的間隔中，同時平行於被連接到發射器934其他電極的第一電極931。可以注意，發射器934的第二電極932和其他電極由同一導電膜形成。無需贅述，發射器934的另一電極由同一導電膜形成。第一電極931和第二電極932可以利用公知的導電材料形成。為了降低功耗，較佳的採用低歐姆值的材料。雖然圖中未示出，像素部分933包括形成開關電晶體和驅動電晶體的薄膜電晶體。驅動電晶體電連接到第一電極931，第一電極931的選擇由驅動電晶體的導通/截止來控制。當選擇第一電極931時，電子從連接到驅動電晶體的發射器934的一個電極發出。

藉由這種像素部分可以提供一種主動矩陣FED裝置。

[實施例模式9]

在此實施例模式中對製造主動矩陣FED裝置的方法進行說明。

如圖10A所示，製備具有絕緣表面950的基板(以下稱作絕緣基板)。玻璃基板、石英基板、塑膠基板等可以用作絕緣基板950。例如，藉由採用塑膠基板可以提供高度柔韌、輕盈的液晶顯示裝置。此外，藉由拋光等使玻璃基板變薄，可以提供薄的液晶顯示裝置。另外，可以將由金屬等製成的導體基板或矽製成的半導體基板(其上形成有絕緣層)用作絕緣基板950。

在絕緣基板950上形成用作底膜的絕緣膜(以下稱作底絕緣膜)951。藉由該底絕緣膜951，可以防止雜質如鹼金屬從絕緣基板950侵入。氧化矽或氮化矽可以用作底絕緣膜951，並且藉由這種材料，可以更有效的防止雜質入侵。此外，可以藉由CVD或濺射法形成底絕緣膜951。

如圖10B所示，在底絕緣膜951上形成半導體膜，形成具有預定形狀的島狀半導體膜954。半導體膜954可以藉由利用矽材或矽與鍺的混合材料形成。此外，半導體膜954可以藉由利用非晶半導體膜、微晶半導體膜或晶體半導體膜形成。藉由利用晶體半導體膜，可以適用於像素部分的開關元件，因為它有良好的電學特性。此外，在與驅動電路部分相同的基板上形成像素部分的情況下，可以將微晶半導體膜用作驅動電路部分的開關元件。

形成閘極絕緣膜955以覆蓋半導體膜954。閘極絕緣膜955可以由氧化矽或氮化矽形成，並且可以有單層結構或疊層結構。這種閘極絕緣膜955可以藉由CVD或濺射法形成。

如圖10C所示，在半導體膜954上形成閘極，閘極絕緣膜955夾置其間。閘極可以有單層結構或疊層結構。在此實施例模式中，閘極形成為具有第一導電膜957和第二導電膜958的疊層結構。第一導電膜957和第二導電膜958可以由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、鉻(Cr)或銀(Ag)、或是包含這些元素作為主要成份的氮化物材料形成。藉由採用疊層結構，閘極可以有各種不同的作用。例如，第一導電膜957可以有蝕刻阻擋層的作用，第二導電膜958具有降低電阻的作用。

如圖10D所示，藉由利用閘極以自對準的方式對半導體膜954進行摻雜。處於第一導電膜957之下的半導體膜也被摻雜，因為第一導電膜957很薄，因而可以形成低濃度雜質區960和高濃度雜質區959。以此方式形成的具有低濃度雜質區960的薄膜電晶體結構稱作LDD(輕摻雜汲極)結構，低濃度雜質區960與閘極重疊的結構稱作GOLD(閘極－汲極重疊的LDD)結構。這種具有低濃度雜質區960的薄膜電晶體可以防止短通道效應，該效應在閘極長度變短時產生。

如圖10E所示，形成絕緣膜961以覆蓋閘極、半導體膜等。絕緣膜961既可以由無機材料形成，也可以由有機材料形成。作為無機材料，例如可以採用氧化矽或氮化矽。有機材料由有機化合物形成，如丙烯酸樹脂、聚醯亞胺樹脂、三聚氰胺樹脂、聚酯樹脂、聚碳酸酯樹脂、苯酚樹脂、環氧樹脂、聚縮醛、聚酯、聚氨基甲酸酯、聚醯胺(尼隆)、呋喃樹脂或鄰苯二甲酸二乙酯；無機矽氧烷聚合物，包括矽、氧和氫製成的化合物之間的Si－O－Si鍵，該鍵是利用基於矽氧烷聚合物的材料作為啟始材料，典型的材料是石英玻璃；有機矽氧烷聚合物，其中鍵聯到矽的氫用有機族如甲基或苯基代替，典型的材料是烷基矽氧烷聚合物、alkylsilsesquioxane聚合物、silsesquioxane氫化物聚合物、alkylsilsesquioxane氫化物聚合物等。這種有機材料可以藉由塗覆法、滴注法等形成。此外，絕緣膜961既可以有單層結構，也可以有疊層結構。例如，為了提高平坦性，形成有機材料製成的絕緣膜，使得可以在其上形成能夠防止雜質入侵的無機材料製成的絕緣膜。

如圖11A所示，在絕緣膜961中形成開口部分以形成接線962。可以藉由乾蝕刻或濕蝕刻在高濃度雜質區959上形成開口部分。即，接線962用作連接到雜質區的源極或汲極。接線962可以由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、鉻(Cr)、銀(Ag)或矽(Si)、或是包含這些材料作為主要成份的合金材料形成。接線962既可以有單層結構，也可以有疊層結構。例如，接線962可以採用疊層結構，藉由疊置Ti膜、Al和Si的合金膜以及Ti膜獲得。可以藉由Al和Si的合金膜降低接線電阻，並且可以用Si防止受熱導致的小丘。藉由這種方式，可以形成第一薄膜電晶體963和第二薄膜電晶體966。第一薄膜電晶體963用作開關電晶體，而第二薄膜電晶體966用作驅動電晶體。因為發射器形成在第二薄膜電晶體966的源極或汲極其中之一上，所以形成有大的面積尺寸。在此實施例模式中，第一薄膜電晶體963和第二薄膜電晶體966用作N通道薄膜電晶體；但兩個電晶體可以是P通道電晶體，或者其中一個可以是P通道電晶體，另一個是N通道電晶體。

如圖11B所示，形成一個蝕刻層964以覆蓋薄膜電晶體963和966。蝕刻層964可以由無機材料或有機材料形成。作為無機材料，可以採用矽材料如氧化矽或氮化矽或是矽和鍺的混合材料。有機材料由有機化合物形成，如丙烯酸樹脂、聚醯亞胺樹脂、三聚氰胺樹脂、聚酯樹脂、聚碳酸酯樹脂、苯酚樹脂、環氧樹脂、聚縮醛、聚酯、聚氨基甲酸酯、聚醯胺(尼隆)、呋喃樹脂或鄰苯二甲酸二乙酯；無機矽氧烷聚合物，包括矽、氧和氫製成的化合物之間的Si－O－Si鍵，該鍵是利用基於矽氧烷聚合物的材料作為啟始材料，典型的材料是石英玻璃；有機矽氧烷聚合物，其中鍵聯到矽的氫用有機族如甲基或苯基代替，典型的材料是烷基矽氧烷聚合物、alkylsilsesquioxane聚合物、silsesquioxane氫化物聚合物、alkylsilsesquioxane氫化物聚合物等。這種有機材料可以藉由塗覆法、滴注法等形成。此外，蝕刻層964可以用任何材料形成，只要對接線962和絕緣膜961有一個選擇比即可，因為在後面的處理中蝕刻蝕刻層964，並且如果蝕刻層964由矽材料形成，則可以簡化蝕刻處理。之後，在蝕刻層964上選擇性地形成掩模965，使得部分地與第二薄膜電晶體966的源極或汲極之一重疊。掩模965可以由無機材料或有機材料形成。在利用有機材料的情況下可以採用抗蝕劑材料或丙烯酸材料。

之後，藉由利用圖11C所示的掩模965蝕刻蝕刻層964。此時，可以採用乾蝕刻或濕蝕刻。較佳的，實施各向同性蝕刻，因為蝕刻蝕刻層964達到掩模965以下的部分被去除的程度。此外，可以進行不止一次的蝕刻。因此可以縮短蝕刻的時間。

當去除掩模965時，如圖11D所示，蝕刻層964有一個楔形邊緣。即，蝕刻層964具有以圖錐形和四棱錐為代表的錐形。導電膜968形成為覆蓋錐形的蝕刻層964。導電膜968可以由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、鉻(Cr)、銀(Ag)、或是包含這些材料作為主要成份的合金材料形成。選擇性地形成導電膜968，從而覆蓋錐形的蝕刻層964。

如圖12A所示，形成絕緣膜970以覆蓋接線962和導電膜968。絕緣膜970可以由相同的材料形成，或是藉由與製造絕緣膜961相同的方法形成。絕緣膜970可以由無機材料形成，因為較佳的與錐形蝕刻層964的形狀一起形成。這些絕緣膜970可以藉由CVD法或濺射法形成。

在錐形蝕刻層964周圍形成導電膜972，如圖12B所示。導電膜972可以由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、鉻(Cr)、銀(Ag)或是包含這些元素作為主要成份的合金材料形成。導電膜972可以藉由CVD或濺射法形成。導電膜972可以用作提取閘極電極。

如圖12C所示，連接基板(以下稱作相對基板)978以便與絕緣基板950相對。相對基板978包括陽極976和螢光材料975。藉由相對基板978的連接形成的間隔中可以填充惰性氣體。較佳的，形成間隔器以保持絕緣基板950和相對基板978之間的間隙。可以採用柱狀間隔器或球狀間隔器作為該間隔器。陽極976需要有透光特性，並且可以採用透光導電材料，如ITO、氧化鋅(ZnO)、氧化銦鋅(IZO)或加入了鎵的氧化鋅(GZO)。另外，也可以採用具有氧化矽的氧化銦錫(以下稱作ITSO)或混合了氧化鋅(ZnO)的ITO。可以按紅(R)、綠(G)、藍(B)每種顏色單獨地形成螢光材料975。

依此方式形成的顯示裝置可以利用從錐形導電膜968發出的被拉向陽極976、然後穿過螢光材料975的電子來顯示影像。

藉由這種方式可以提供一種主動矩陣FED裝置。

[實施例模式10]

在此實施例模式中，對與前述實施例模式不同的製造主動矩陣FED裝置的方法進行說明。

如圖13A所示，圖11A所示的接線962藉由前述模式中的過程形成。此時，連接到第二薄膜電晶體966的接線962可以處理成具有小於圖11A中所示的面積，以便將絕緣膜980疊置到圖13B所示的絕緣膜961之上。即，藉由疊置絕緣膜980，可以有效利用最上表面的絕緣表面形成電極等。絕緣膜980可以由相同的材料或藉由與製造絕緣膜961相同的方法形成。較佳的，絕緣膜980由有機材料形成以便提高平坦性。對絕緣膜980形成一個開口部分，從而形成與接線962電連接的導電膜981。導電膜981可以由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、鉻(Cr)、銀(Ag)或是包含這些元素作為主要成份的合金材料形成。在導電膜981的預定位置中形成寬度為d1的開口部分。較佳的，寬度d1盡可能的小，以便可以降低功耗。

如圖13C所示地連接相對基板978。相對基板978包括陽極976和螢光材料975。藉由連接相對基板978形成的間隔可以填充惰性氣體。較佳的，形成間隔器以保持絕緣基板950和相對基板978之間的間隙。可以採用柱狀間隔器或球狀間隔器作為間隔器。陽極976需要有透光特性，並且可以採用透光導電材料如ITO、氧化鋅(ZnO)、氧化銦鋅(IZO)或加入了鎵的氧化鋅(GZO)。另外，也可以採用具有氧化矽的氧化銦錫(以下稱作ITSO)，或是混合有氧化鋅(ZnO)的ITO。可以按紅(R)、綠(G)、藍(B)每種顏色單獨地形成螢光材料975。

藉由這種方式可以提供一種主動矩陣FED裝置。

[實施例模式11]

在此實施例模式中，參考圖25和26說明圖22A中所示本發明的電流輸入像素電路的輪廓實例。圖25表示在利用多晶矽TFT作為電晶體的情況下圖22A中所示本發明的像素電路輪廓實例。

圖25中所示像素電路的輪廓實例包括掃描線29，資料線28，接線EGmax，接線EGmin，陰極27，接線REF，驅動電晶體Tr1，電晶體Tr2，電晶體Tr3，電晶體Tr82，電晶體Tr83，電晶體Tr84，電阻R，端子EA和端子EG。

掃描線29可以藉由在大約直角的方向延伸電晶體Tr84的閘極而連接到電晶體Tr82的閘極，如圖25所示。閘極延伸的方向不限於直角方向，可以是直線方向或斜線方向。藉由採用這種結構，可以不需要用於控制電晶體Tr82的專用線；因此，像素區可以用於接線以外的目的，這對於提高設計自由度是有利的，並且可以在像素區中形成大尺寸的較大元件。不用說，可以設置用於控制電晶體Tr84閘極的專用線。

接線REF可以平行於掃描線29設置，因為存在接線REF幾乎與掃描線29同時被輸入訊號的可能性。此外，資料線28、接線EGmax、接線EGmin和陰極27可以設置得近似垂直於掃描線29和接線REF。注意，較佳的，採用具有盡可能低的電阻的接線層，因為由於低電阻可以增大降低功耗的效果，尤其在大電流流經這些接線時。另外，不需要接線EGmin垂直於掃描線29，而該接線可以平行於掃描線29設置，因為它幾乎與掃描線29同時被輸入訊號。

驅動電晶體Tr1的通道可以幾乎直角地彎曲，如圖25所示。這有助於驅動電晶體Tr1有效地設置在像素部分中。此外，它可以是使用多個通道的多閘極電晶體。這有助於驅動電晶體Tr1在處於截止狀態時有減少的汲極電流。電晶體Tr2的閘極可以連接到驅動電晶體Tr1的閘極，如圖25所示。電晶體Tr3可以設置成其一個通道處於接線之下。這有助於電晶體Tr3有效地設置在像素部分中。

電阻R可以設置成其總長度藉由在多個部分彎曲來增長，以便增大電阻值。注意，較佳的，電阻R由高於接線材料的電阻率的材料形成，該接線材料電連接一些元件如多晶矽、非晶矽、ITO或作為電晶體閘極的導電膜。此外，電阻R與電晶體Tr2的源極或汲極任一個的連接部分可以連接到通道部分。這在用多晶矽形成電阻R的情況下是較佳的。另外，電晶體Tr2的源極或汲極中的任一個可以一旦連接到接線層，則接線層與電阻R就可以彼此連接。這在用除多晶矽以外的材料、如用與電晶體的閘極相同的導電膜形成電阻R的情況下是較佳的。

端子EA和端子EG可以用接線層形成。注意，較佳的，把端子EA連接到發光元件42的觸面的大小大於像素電路中其他的觸面，以降低接觸電阻，因為流經端子EA的電流大於流徑端子EG的電流。這有助於減小較大電流流經路徑的電阻值，這對於降低功耗是有利的。

雖然圖25顯示為在使用多晶矽TFT作為電晶體的情況下圖22A所示本發明像素電路佈局的實例，但可以應用於本發明的像素電路不限制於此。例如，可以應用如圖20A和21A所示的像素電路。

圖26顯示為在使用非晶矽TFT作為電晶體的情況下圖22A所示的本發明像素電路佈局的實例。

圖26顯示的像素電路的佈局實例包括掃描線29，資料線28，接線EGmax，接線EGmin，陰極27，接線REF，驅動電晶體Tr1，電晶體Tr2，電晶體Tr3，電晶體Tr82，電晶體Tr83，電晶體Tr84，電阻R，端子EA和端子EG。

掃描線29可以藉由在大約直角的方向延伸電晶體Tr84的閘極而連接到電晶體Tr82的閘極，如圖26所示。閘極延伸的方向不限於直角方向，可以是直線方向和對角線方向。藉由採用這種結構，可以不需要用於控制電晶體Tr82的專用線；因此，像素區可以用於接線以外的目的，這對於提高設計自由度是有利的，並且可以在像素區中形成大尺寸的元件。不用說，可以設置用於控制電晶體Tr84閘極的專用線。

驅動電晶體Tr1的源極或汲極中的任何一個可以如圖26所示地幾乎以直角彎曲。多晶矽TFT具有比用單晶或多晶矽形成驅動電晶體Tr1情形低的遷移率，因而很少的電流連經此TFT。因此，彎曲驅動電晶體Tr1的源極或汲極對於有效加寬驅動電晶體Tr1的通道寬度是有利的。此外，驅動電晶體Tr1可以有效地設置在像素部分中。另外，它可以是採用多個通道的多閘極電晶體。這有助於驅動電晶體Tr1在驅動電晶體Tr1處於截止狀態時有減少的汲極電流。電晶體Tr2的閘極可以連接到驅動電晶體Tr1的閘極，如圖26所示。如圖26所示，連接到電晶體Tr3的源極或汲極其中之一的接線可以連接到與在接線下經過的閘極相同的導電膜。這有助於電晶體Tr3有效地設置在像素部分中。藉由以此方式設置電晶體Tr3，在採用利用接線層作為掩模進行蝕刻以形成通道的製造非晶矽TFT的方法中，當電晶體Tr3設置在與通道同一層的接線之下時，可以防止非晶矽和接線彼此電連接。注意，對於電晶體Tr2也是這樣。

電阻R可以設置成其總長度藉由在多個部分彎曲而增長，以便增大電阻值。注意，較佳的，電阻R由高於接線材料的電阻率的材料形成，該接線材料電連接某些元件如多晶矽、非晶矽、ITO或與電晶體的閘極相同的導電膜。此外，電阻和電晶體Tr2的源極或汲極其中任一個的連接部分可以連接到通道部分。這在利用多晶矽形成電阻R的情況下較佳。另外，電晶體Tr2的源極或汲極的任何一個可以連接到接線層，然後可以使接線層和電阻R彼此連接。這在利用非多晶矽的材料，例如利用與電晶體的閘極相同導電膜形成電阻R的情況下較佳。

端子EA和端子EG可以用接線層形成。注意，較佳的是，連接端子EA到發光元件42的觸面的大小大於像素電路中其他的觸面，從而減小接觸電阻，因為流經端子EA的電流大於流經端子EG的電流。這有助於減小大電流流經路徑的電阻值，這對降低功耗是有利的。

雖然圖26表示在利用非晶矽TFT作為電晶體的情況下圖22A中所示本發明像素電路的輪廓圖，但可以應用到本發明的像素電路不限於此。例如，可以應用圖20A和21A所示的像素電路。

[實施例模式12]

接下來說明利用非晶矽(a－Si：H)膜作為電晶體的半導體層的情形。圖27表示採用頂閘型電晶體的情形。圖28和29表示採用底閘型電晶體的情形。

圖27表示對半導體層利用非晶矽的頂閘型電晶體的截面圖。如圖27所示，在基板2801之上形成底膜2802。

作為基板，可以採用玻璃基板、石英基板、陶瓷基板等。此外，可以使用單層氮化鋁(AlN)、氧化矽(SiO₂ )、氮氧化矽(SiOxNy)等作為底膜2802，或是可以用其他的疊層。

此外，在底膜2802之上形成電極2804、電極2805、電極2806。在電極2805和電極2806之上分別形成具有N型導電性的N型半導體層2807和N型半導體層2808。在電極2806和電極2805之間以及底膜2802之上形成半導體層2809。延伸半導體層2809的一部分以覆蓋N型半導體層2807和N型半導體層2808。注意，此半導體層2809由非晶矽(a－Si：H)、微晶半導體(μ－Si：H)等製成的非晶矽半導體膜形成。在半導體層2809之上形成閘極絕緣膜2810。此外，在電極2804之上形成與閘極絕緣膜2810同一層的相同材料的絕緣膜2811。注意，閘極絕緣膜2810由氧化矽膜、氮化矽膜等形成。

在閘極絕緣膜2810之上形成閘極2812。此外，在電極2804之上形成與閘極2812同一層的相同材料的電極2813，其間夾置絕緣膜2811。藉由在電極2804和電極2813之間夾置絕緣膜2811來形成電容2819。在包括觸面2817的區域中形成中間層絕緣膜2814以覆蓋電晶體2818和電容2819。

在觸面2817中，電極2815和電極2805彼此電連接。電極2815成為電子源的底電極。如實施例模式9和10所示，在電極2815之上形成電子源。此處，可以在每個像素中獨立設置電極2815，並且不需要電極2815與其他像素電連接。如果在每個像素中獨立地設置電極2815，可以採用能用電晶體控制供給發光元件的電流的本發明像素電路結構。

圖28表示利用底閘型電晶體的顯示裝置的面板局部截面圖，其中半導體層採用非晶矽。

在基板2901之上形成底膜2902。此外，在底膜2902之上形成電極2903。形成與閘極2903同一層且相同材料的電極2904。作為用於電極2903的材料，可以採用摻有磷的多晶矽。除了多晶矽外，也可以採用金屬和矽的化合物的矽化物。

此外，形成絕緣膜2905以覆蓋電極2903和電極2904。絕緣膜2905由氧化矽膜、氮化矽膜等形成。

在絕緣膜2905之上形成半導體層2906。此外，形成與半導體層2906同一層且相同材料的半導體層2907。

作為基板，可以採用玻璃基板、石英基板、陶瓷基板等。此外，作為底膜2902，可以採用單層氮化鋁(AlN)、氧化矽(SiO₂ )、氮氧化矽(SiOxNy)等或它們的疊層。

可以在半導體層2906之上形成每個都具有N型導電性的N型半導體層2908和2909，同時，在半導體層2907之上形成N型半導體層2910。

分別在N型半導體2908和2909之上形成電極2911和2912，並且在N型半導體層2910之上形成與電極2911和2912同一層且相同材料的電極2913。

如圖28所示，藉由採用一種結構，其中絕緣膜2905夾置在半導體層2907、N型半導體層2910、電極2913和電極2904之中，形成電容2920。注意，在形成電容2920的情況下，設置半導體層2907和N型半導體層2910不是必需的。即，可以藉由採用在電極2913和電極2904之間夾置絕緣膜2905的結構來形成電容2920。

在觸面2918之外的區域中，形成中間層絕緣膜2914以覆蓋電晶體2919和電容2920。此外，延伸電極2911的其中一個邊緣，並且在觸面2918中的延伸電極2911之上形成電極2915。

在觸面2918中，電極2915和電極2911彼此電連接。電極2915成為電子源的底電極。在電極2915上形成電子源，如實施例模式9和10所示。此處，電極2915可以在每個像素中獨立設置並且不需要電連接到其他的像素。如果電極2915獨立地設置在每個像素中，則可以採用本發明中能夠用驅動電晶體控制提供給發光元件的電流的結構。

注意，雖然對具有反向交錯的通道被蝕刻結構的電晶體進行了說明，但可以採用通道受保護結構的電晶體。參考圖29說明採用通道受保護結構的電晶體的情形。

圖29所示通道受保護結構的電晶體與圖28所示通道被蝕刻結構的電晶體2919的不同之處在於，在形成有半導體層2906的通道的區域上設置用作蝕刻掩模的絕緣材料3001。對於圖28和29的共同部分採用共同標號。

注意，如圖29所示，即使在形成具有通道被蝕刻結構的電晶體2919的半導體層2906的通道的區域上不設置用作蝕刻掩模的絕緣材料3001，但在用於形成電極2911圖案的抗蝕劑膜曝光時也可以藉由採用稱作半色調的或灰色調的掩模而不使用專用掩模來蝕刻通道。這有助於減少光微影技術的步驟數目，從而可以降低製造成本。

藉由對構成本發明像素的電晶體的半導體層(通道形成區，源極區，汲極區等)採用非晶矽，可以降低製造成本。

注意，可以應用到本發明像素結構的電晶體和電容的結構不限於前述結構，因而可以採用各種結構的電晶體和電容。

[實施例模式13]

在此實施例模式中，參考圖30A和30B說明利用圖3A和3B所示表面傳導型電子發射元件的發光元件的形狀實例。圖30A和30B所示表面傳導型電子發射元件包括發射器10c，提取閘極電極11，像素100，形成在第二基板(未示出)之上的陽極15，形成在陽極15之上的發光材料16。

較佳的，將發射器10c形成為圍繞提取閘極電極11並電連接到圖25和26中所示的端子EA。

較佳的，將提取閘極電極11形成為被發射器10c包圍並電連接到圖25和26中所示的端子EG。

在陽極15之上形成發光材料16。注意，雖然未示出，但根據其發射光的顏色，形成在陽極15上的發光材料16可以包括多種類型的材料。此外，較佳的，發光材料16的大小大約與像素100的大小相同。

像素100包括至少一個發射器10c和一個提取閘極電極11。注意，當發射器10c和提取閘極電極11的數量很小時，存在可以提高產量的優點，因為不需要不斷地處理電極。或者，當發射器10c和提取閘極電極11的數量很大時，存在驅動電壓較低、從而降低功耗的優點，因為即使每個發射器的電子發射量很小，也可以獲得充足的亮度。注意，因為當發射器10c和提取閘極電極11的數量太大時，電極的形狀處理變難而增加製造成本，所以較佳的，包含在像素100中的發射器10c的數量不少於1且不超過16，並且還較佳的，包含在像素100中的提取閘極電極11的數量不少於1且不超過16。

下面對包含於像素100中的發射器10c的數量為1以及包含於像素100中的提取閘極電極11的數量也為1的情形進行說明。當在提取閘極電極11和發射器10c之間產生電揚時，電子從發射器10c中發出。發射的電子受由位於上面的陽極15產生的電場影響被拉向陽極15，同時改變軌道。然後，被拉向陽極15的電子與發光材料16碰撞，以至於發射顏色與發光材料16的材料相符的光。藉由這種方式，利用表面傳導型電子發射元件的發光元件發光。

這裏，發光材料16的發射強度的分佈依賴於電子從發射器10c發射的方向，從而是不均勻的。例如，發光材料16發光的區域具有圖30B中101所示的形狀，其中在該區域是利用從位於像素100的右側的發射器10c發出的電子e1發光，因而發光材料16僅利用電子e1不能均勻地發射光。

然後，形成發射器10c以包圍提取閘極電極11，如圖30A所示。這有助於使從發射器10c發射的電子e2、e3和e4與發光材料16在很多方向碰撞，使得發光材料16的發射強度的分佈可以在圖30B中相互加入101、102、103和104的區域中均勻。

注意，發射器10c和提取閘極電極11的形狀不限於圖30A所示的矩形，因而可以採用各種形狀。例如，可以採用六邊形或八邊形。或者，發光材料16可以藉由發射器10c和具有同心圖形狀的引導閘極電極11發射均勻的光。

注意，可以在具有電晶體的基板上製造在此實施例模式中利用表面傳導型電子發射元件的發光元件。這有助於提高像素的發射占空比，使得可以提高亮度。此外，可以降低功耗。

注意，可以在沒有電晶體的基板上製造本實施例模式中利用表面傳導型電子發射元件的發光元件。這有助於利用表面傳導型電子發射元件較為容易地製造發光元件，使得可以提高產量。此外，可以提供在顯示運動影像時不模糊的(成像之後)脈衝型顯示裝置。

注意，本實施例模式可以自由地與本說明書中其他實施例模式結合。

[實施例模式14]

在此實施例中，參考附圖對以本發明顯示裝置為顯示部分的顯示板的應用實例進行說明。利用本發明顯示裝置作為其顯示部分的顯示板可以組合到運動物體或結構中。

作為以本發明顯示裝置為顯示部分的顯示板實例，圖32A和32B每個表示一種組合了顯示裝置的運動物體。作為組合了顯示裝置的運動物體實例，圖32A表示一種附著在火車箱體3201中玻璃門上的顯示板3202。圖32A中所示的以本發明顯示裝置作為顯示部分的顯示板3202可以回應於外部訊號很容易地切換顯示在顯示部分上的影像。因此，可以根據乘客年齡或性別不同的時間週期，週期性地切換顯示板上的影像，由此可以預期更有效的廣告效果。

注意，用於設置以本發明顯示裝置作為顯示部分的顯示板的位置不限於如圖32A所示的火車箱體的玻璃門，藉由改變顯示板的形狀，可以把顯示板放置在各種位置。圖32B表示這樣的一種實例。

圖32B表示火車箱體的內部視圖。在圖32B中，除了附著到圖32A所示玻璃門上的顯示板3202外，還顯示附著到玻璃窗的顯示板3203和懸掛在天花板上的顯示板3204。具有本發明像素結構的顯示板3203具有自發光顯示元件。因此，藉由在交通高峰時顯示廣告影像，同時在非高峰期不顯示影像，可以從車窗看外面的景象。此外，具有本發明顯示裝置的顯示板3204可以藉由在基板上設置薄膜狀的開關元件如有機電晶體而柔性彎曲，並且可以藉由驅動自發光顯示元件在顯示板3204上顯示影像。

參考圖33說明另一實例，該實例中以本發明顯示裝置作為顯示部分的顯示板應用到組合了顯示裝置的運動物體。

作為以本發明顯示裝置作為顯示部分的顯示板實例，圖33表示組合了顯示裝置的運動物體。作為組合了顯示裝置的運動物體的一個實例，圖33表示組合到汽車箱體3302中的顯示板3301。如圖33中所示的本發明顯示裝置作為顯示部分的顯示板3301組合到汽車箱體中，並根據需要顯示關於汽車操作的資訊或是從汽車外部輸入的資訊。另外，還具有向汽車目的地導航的功能。

注意，用於設置以本發明顯示裝置作為顯示部分的顯示板的位置不限於如圖33所示的汽車箱體的前部，可以藉由改變顯示板的形狀而把顯示板放置在各種位置，如玻璃窗上或門上。

參考圖31A和31B說明另一個實例，該實例中以本發明顯示裝置作為顯示部分的顯示板應用到組合了顯示裝置的運動物體中。

作為本發明顯示裝置作為顯示部分的示例性顯示板，每個圖31A和31B表示一種組合了顯示裝置的運動物體。圖31A表示一種組裝到飛機艙體3101內乘客座位上方天花板部分中的顯示板3102，作為組合顯示裝置的運動物體實例。圖31A所示的以本發明顯示裝置作為顯示部分的顯示板3102用鉸鏈部分3103固定到飛機艙體3101上，使得乘客可以在鉸鏈部分3103的伸縮動作的協助下觀看顯示板3102。顯示板3102具有顯示資訊的功能和藉由乘客操作而具有廣告和娛樂的功能。此外，藉由如圖31B所示地折疊鉸鏈部分3103，在飛機艙體3101中儲藏顯示板3102，可以確保飛機起飛和著陸時的安全。注意，藉由在緊急情況下點亮顯示板的顯示元件，也可以把顯示板用作導向光。

注意，用於設置以本發明的顯示裝置作為顯示部分的顯示板位置不限於飛機艙體3101的天花板，因而可以藉由改變顯示板的形狀而將顯示板放置在各種位置，如座位上或門上。例如，顯示板可以設置在座位的後背上，使得後面座位上的乘客可以操縱觀看顯示板。

雖然本實施例中以火車箱體、汽車箱體以及飛機艙體為例做了展示，但本發明不限於此，也可以應用到摩托車、四輪機動車(包括汽車、公共汽車等)、火車(包括單軌鐵道、有軌鐵道等)、輪船和艦艇等。藉由採用具有本發明顯示裝置的顯示板，可以實現顯示板的尺寸減小以及功耗降低，並且可以提供顯示媒體具有優良操作性能的運動物體。此外，因為可以一次切換顯示在組合到運動物體中的多個顯示板上的影像，特別是，本發明相當有利於應用於非特定數量顧客的廣告媒體或緊急情況下的資訊顯示板。

參考圖34說明以本發明的顯示裝置作為顯示部分的顯示板應用到某一結構中的實例。

圖34表示藉由在基板上提供薄膜形式的開關元件、如有機電晶體、並驅動自發光顯示元件來實現能夠顯示影像的柔性顯示板的實例，作為一個以本發明的顯示裝置作為顯示部分的顯示板的實例。在圖34中，顯示板設置在電線桿外側的曲面上作為此處說明的結構，其中顯示板3402連接到柱狀物體的電線桿3401上。

圖34所示的顯示板3402位於大約電線桿的一半高度處，從而高於人的水平視線。當從運動物體3403觀看顯示板時，可以識別顯示板3402上的影像。藉由在設置於大量樹立在一起的電線桿(如電線桿外側)上的顯示板3402上顯示相同的影像，觀案可以識別顯示的資訊或廣告。設置在圖34中電線桿3401上的顯示板3402可以藉由利用外界訊號很容易地顯示相同的影像，因此有望得到非常有效的資訊顯示和廣告效果。此外，因為將自發光顯示元件設置成本發明顯示板中的顯示元件，所以可以有效地用作高度可視的顯示媒體，即使是在晚上。

參考圖35說明與圖34不同的以本發明顯示裝置作為顯示部分的顯示板應用到某一結構的另一個實例。

圖35表示以本發明的顯示裝置作為顯示部分的顯示板另一應用實例。在圖35中顯示組合到預製洗浴單元側壁3501中的顯示板3502的實例。圖35所示的以本發明顯示裝置作為顯示部分的顯示板3502組裝到預製洗浴單元3501中，使得洗浴者可以觀看顯示板3502。顯示板3501具有顯示資訊的功能以及由洗浴者操縱的廣告或娛樂設施的功能。

用於設置以本發明顯示裝置作為顯示部分的顯示板的位置不限於預製洗浴單元3501的側壁，如圖35所示，可以藉由改變顯示板的形狀而將顯示板放置在任何位置，使得其可以結合成為鏡子或浴缸的一部分。

圖36表示具有大顯示部分的電視設施設置在建築物中的實例。圖36包括外殼3610、顯示部分3611、作為操縱部分的遙控裝置3612、揚聲器部分3613等。以本發明顯示裝置作為顯示部分的顯示板應用到顯示部分3611的製造。圖36中的電視設施組合到建築物中，成為壁掛式電視設施，並且可以無需很大空間進行安裝。

雖然本實施例以柱狀電線桿、預製洗浴單元、建築物的內部等為例進行了展示，但本發明不限於此，可以應用到能夠組合顯示裝置的任何結構。藉由採用具有本發明顯示裝置的顯示板，可以實現顯示板的尺寸減小及功耗降低，並且可以提供具有良好操作性能顯示媒體的運動物體。

作為本發明的半導體裝置，可以提出相機(例如視頻相機、數位相機等)、護目鏡顯示器、導航系統、聲頻再生裝置(如汽車音響、音響設施等)、電腦、遊戲機、攜帶型資訊終端(如移動電腦、行動電話、攜帶型遊戲機、電子書等)、設置有記錄媒體的影像再生裝置(具體地說是用於再生記錄媒體如數位視盤(DVD)，並具有用於顯示再生影像的顯示器的裝置)。圖38A到38D和圖37表示半導體裝置實例。

圖38A表示包括主體3801、顯示部分3802、成像部分、操作鍵3804、快門3806等的數位相機。注意，圖38A是從顯示部分側面看的視圖，因而沒有示出成像部分。藉由採用本發明，可以提供一種具有高度可靠性及低功耗的數位相機。

圖38B表示包括主體3811、機殼3812、顯示部分3813、鍵盤3814、外部連接埠3815、指示裝置3816等的筆記型個人電腦。藉由採用本發明，可以提供一種具有高度可靠性及低功耗的筆記型個人電腦。

圖38C表示一種配置有記錄媒體(如DVD播放器)的攜帶型影像再生裝置，其包括主體3821、機殼3822、顯示部分A3823、顯示部分B3824、記錄媒體(如DVD)讀取部分3825、操作鍵3826、揚聲器部分3827等。顯示部分A3823主要顯示影像資料，而顯示部分B3824可以主要顯示本文資料。注意，配置有記錄媒體的影像再生裝置包括家庭遊戲機等。藉由採用本發明，可以提供一種具有高度可靠性及低功耗的影像再生裝置。

圖38D表示一種包括機殼3831、支撐底座3832、顯示部分3833、揚聲器3834、視頻輸入端3835等的顯示裝置。顯示裝置可以藉由將按照前述實施例模式中所示的製造方法形成的薄膜電晶體應用到顯示部分3833和驅動電路來製得。注意，該顯示裝置包括所有的資訊顯示裝置，如個人電腦、電視廣播接收器和廣告顯示器。藉由採用本發明，可以提供高可靠性且低功耗的大螢幕顯示裝置，如螢幕大小為22英寸到50英寸。

此外，在圖37所示的行動電話中，包含操作鍵3704、微音器3705等的主體A3701藉由鉸鏈3710連接到包含顯示板A3708、顯示板B3709、揚聲器3706等的主體B3702，從而可以打開或折疊。顯示板A3708和顯示板B3709藉由電路基板3707組裝到機殼3703中。顯示板A3708和顯示板B3709的像素部分佈置成可以從形成在機殼3703中的開口窗觀看。

顯示板A3708和顯示板B3709的規格、如像素的數量可以根據行動電話3700的功能來設置。例如，可以結合顯示板A3708和顯示板B3709，使得顯示板A3708用作主顯示幕而顯示板B3709用作副顯示幕。

藉由採用本發明，可以提供具有高可靠性和低功耗的攜帶型資訊終端。

本實施例模式的行動電話可以根據功能和用途變為各種模式。例如，帶有相機的行動電話可以藉由將成像感測器組裝到鉸鏈3710的一部分中而提供。或者，藉由採用一種把操作鍵3704、顯示板A3708和顯示板B3709組裝到一個機殼中的結構獲得前述的工作效果。再或者，藉由將本實施例模式的結構應用到有多個顯示部分的攜帶型資訊終端，可以獲得類似地效果。

注意，本實施例可以自由地與本說明書中的其他實施例模式或實施例結合。

10．．．電子發射元件

11．．．提取閘極電極

12．．．絕緣膜

15．．．陽極

16．．．發光材料

17．．．陰極

23．．．閘極電位控制電路

24．．．像素電路

27．．．陰極

28．．．資料線

29．．．掃描線

30．．．電晶體

31．．．電容

Tr1、Tr2、Tr3．．．驅動電晶體

43．．．發射器陣列

44．．．發射器

46．．．提取閘極電極

47．．．絕緣材料

41．．．像素區

40．．．電位控制電路

42．．．發光元件

R．．．電阻

EGmax、EGmin、REF．．．接線

EGin、Qin、EG．．．端子

Tr61、Tr62、Tr63、Tr64．．．電晶體

SW61、SW62、SW63．．．接線

PWR61、PWR62、PWR63．．．接線

C61、C62．．．電容

203．．．初始週期

204．．．臨界值接線週期

202．．．掃描線選擇週期

205．．．資料寫入週期

206．．．發光週期

202A．．．下一個掃描線選擇週期

Tr71、Tr72、Tr73、Tr74．．．電晶體

SW71、SW72、SW73．．．接線

PWR71、PWR72、PWR73．．．接線

C71、C72．．．電容

P6、P7．．．電極

EA、Q、D．．．端子

Tr81、Tr82、Tr83、Tr84．．．電晶體

SW82、PWR82．．．接線

C82．．．電容

80．．．電流源

90．．．像素部份

91．．．控制電路

92．．．電源電路

93．．．影像資料轉換電路

94．．．資料線驅動器

95．．．掃描線驅動器

CV、DV．．．電源

HV．．．高壓電源

PV．．．電源

SR1．．．移位暫存器

LAT．．．鎖存電路

DAC．．．D/A轉換器

SR2．．．移位暫存器

PWC．．．脈寬控制電路

LS1、LS2．．．位準移位器

10b．．．針狀發射器

10d．．．發射器

900．．．N通道開關電晶體

901．．．N通道驅動電晶體

902．．．掃描線

903．．．訊號線

904．．．電源線

906．．．像素電極

907．．．發射器

911．．．驅動電晶體

916．．．像素電極

910．．．開關電晶體

912．．．掃描線

913．．．訊號線

914．．．電源線

918．．．電容

921．．．驅動電晶體

924．．．電源線

928．．．電容

926．．．像素電極

922．．．掃描線

923．．．訊號線

920．．．開關電晶體

931．．．第一電極

932．．．第二電極

934．．．發射器

933．．．像素部份

950．．．絕緣表面

951．．．底絕緣膜

954．．．島狀半導體膜

955．．．閘極絕緣膜

957．．．第一導電膜

958．．．第二導電膜

959．．．高濃度雜質區

960．．．低濃度雜質區

961．．．絕緣膜

962．．．接線

963．．．第一薄膜電晶體

964．．．蝕刻層

966．．．第二薄膜電晶體

965．．．掩模

968．．．導電膜

970．．．絕緣膜

972．．．導電膜

978．．．相對基板

976．．．陽極

975．．．螢光材料

980．．．絕緣膜

2801．．．基板

2802．．．底膜

2804、2805、2806．．．電極

2807、2808．．．N型半導體層

2809．．．半導體層

2810、2811．．．絕緣膜

2812．．．閘極電極

2813．．．電極

2814．．．中間層絕緣膜

2817．．．觸面

2818．．．電晶體

2819．．．電容

2815．．．電極

2901．．．基板

2902．．．底膜

2903．．．閘極電極

2904．．．電極

2905．．．絕緣膜

2906、2907．．．半導體層

2908、2909、2910．．．N型半導體層

2911、2912、2913．．．電極

2920．．．電容

2918．．．觸面

2919．．．電晶體

2914．．．中間層絕緣膜

2915．．．電極

3001．．．絕緣材料

100．．．像素

10c．．．發射器

101、102、103、104．．．區

3202．．．顯示板

3201．．．火車箱體

3203、3204．．．顯示板

3302．．．汽車箱體

3301．．．顯示板

3101．．．飛機艙體

3102．．．顯示板

3103．．．鉸鏈部份

3401．．．電線桿

3402．．．顯示板

3403．．．運動物體

3501．．．預製洗浴單元

3502．．．顯示板

3610．．．外殼

3611．．．顯示部份

3612．．．遙控裝置

3613．．．揚聲器部份

3801．．．主體

3802．．．顯示部份

3804．．．操作鍵

3806．．．快門

3811．．．主體

3812．．．機殼

3813．．．顯示部份

3814．．．鍵盤

3815．．．外部連接埠

3816．．．指示裝置

3821．．．主體

3822．．．機殼

3823．．．顯示部份A

3824．．．顯示部份B

3825．．．記錄媒體讀取部份

3826．．．操作鍵

3827．．．揚聲器部份

3831．．．機殼

3832．．．支撐底座

3833．．．顯示部份

3834．．．揚聲器

3835．．．視頻輸入端

3701．．．主體

3704．．．操作鍵

3705．．．微音器

3702．．．主體A

3708．．．顯示板A

3709．．．顯示板B

3706．．．揚聲器

3710．．．鉸鏈

3703．．．機殼

3707．．．電路基板

在附圖中，圖1A和1B是表示本發明顯示裝置中像素電路和顯示區結構的簡圖；圖2A和2B是表示本發明顯示裝置中像素電路和發光元件的簡圖；圖3A到3D是本發明中顯示裝置的發光元件實例的簡圖；圖4是本發明的電位控制電路的實例簡圖；圖5A和5B是本發明中主動矩陣FED元件的工作點的簡圖；圖6是本發明中顯示裝置的像素部分頂視圖；圖7是本發明中顯示裝置的像素部分頂視圖；圖8是本發明中顯示裝置的像素部分頂視圖；圖9是本發明中顯示裝置的像素部分頂視圖；圖10A到10E是本發明中顯示裝置製造技術的簡圖；圖11A到11D是本發明中顯示裝置製造技術的簡圖；圖12A和12C是本發明中顯示裝置製造技術的簡圖；圖13A到13C是本發明中顯示裝置製造技術的簡圖；圖14是習知主動矩陣顯示裝置的FED元件的簡圖；圖15是習知主動矩陣顯示裝置的FED元件的工作點簡圖；圖16是習知主動矩陣顯示裝置的FED元件的簡圖；圖17A和17B是習知主動矩陣顯示裝置的FED元件的工作點簡圖；圖18是習知被動矩陣FED的顯示區結構簡圖；圖19A和19B是習知主動矩陣FED的像素電路和顯示區結構的簡圖；圖20A是本發明中顯示裝置的像素電路簡圖，圖20B是其時脈圖；圖21A是本發明中顯示裝置的像素電路簡圖，圖21B是其時脈圖；圖22A是本發明中顯示裝置的像素電路簡圖，圖22B是其時脈圖；圖23是本發明中顯示裝置的簡圖；圖24A到24D是表示包含在本發明的顯示裝置中的提取閘極電極的電位控制電路簡圖；圖25是本發明中顯示裝置的像素部分視圖；圖26是本發明中顯示裝置的像素部分視圖；圖27是本發明中顯示裝置的像素部分的截面圖；圖28是本發明中顯示裝置的像素部分的截面圖；圖29是本發明中顯示裝置的像素部分的截面圖；圖30A和30B是本發明中顯示裝置的發光元件的簡圖；圖31A和31B是使用可以應用到本發明的顯示裝置的動態物體的簡圖；圖32A和32B是使用可以應用到本發明的顯示裝置的動態物體的簡圖；圖33是使用可以應用到本發明的顯示裝置的動態物體的簡圖；圖34是使用可以應用到本發明的顯示裝置的柱狀物體簡圖；圖35是使用可以應用到本發明的顯示裝置的結構的應用模式視圖；圖36是使用可以應用到本發明的顯示裝置的結構的應用模式視圖；圖37是使用可以應用到本發明的顯示裝置的電子裝置的安裝方法簡圖；和圖38A到38D是使用可以應用到本發明的顯示裝置的電子裝置簡圖。