KR20070040817A - 콘택트 제조 방법 및 집적 회로 - Google Patents
콘택트 제조 방법 및 집적 회로 Download PDFInfo
- Publication number
- KR20070040817A KR20070040817A KR1020077004232A KR20077004232A KR20070040817A KR 20070040817 A KR20070040817 A KR 20070040817A KR 1020077004232 A KR1020077004232 A KR 1020077004232A KR 20077004232 A KR20077004232 A KR 20077004232A KR 20070040817 A KR20070040817 A KR 20070040817A
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- nickel
- layer
- germanium
- manufacturing
- Prior art date
Links
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 110
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 55
- 239000000463 material Substances 0.000 claims abstract description 40
- 230000002776 aggregation Effects 0.000 claims abstract description 18
- 238000004220 aggregation Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 32
- 229910052732 germanium Inorganic materials 0.000 claims description 30
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 17
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 13
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 238000009833 condensation Methods 0.000 claims 1
- 230000005494 condensation Effects 0.000 claims 1
- 230000002401 inhibitory effect Effects 0.000 claims 1
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 abstract description 3
- 239000002019 doping agent Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BHWNRONCWYFBFL-UHFFFAOYSA-N [Ge]=O.[Ni] Chemical compound [Ge]=O.[Ni] BHWNRONCWYFBFL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- -1 cobalt metals Chemical class 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- TXFYZJQDQJUDED-UHFFFAOYSA-N germanium nickel Chemical compound [Ni].[Ge] TXFYZJQDQJUDED-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000002198 insoluble material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002195 soluble material Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
니켈 기반의 게르마늄화물 콘택트는 콘택트를 형성하기 위해 처리하는 동안 및 게르마늄화물 처리 후에도 니켈 기반의 게르마늄화물의 응집을 억제하는 처리 재료를 포함한다. 이 처리 재료는 니켈층 상의 캐핑층의 형태이거나 니켈 기반의 콘택트 형성에 사용된 니켈층에 통합된다. 응집을 감소시키면 콘택트의 전기적 특성이 개선된다.
Description
본 발명은 일반적으로, 예를 들어 집적 회로에 사용된 게르마늄화물 콘택트 형성에 관한 것이다. 보다 구체적으로는, 본 발명은 집적 회로에 사용된 보다 개선된 니켈 기반의 게르마늄화물 콘택트(nickel-based germanide contacts) 형성에 관한 것이다.
도 1은 종래의 CMOS IC의 일부분(100)을 도시한 것이다. 이 부분은 실리콘 기판(101) 상에 형성된 제 1 및 제 2 상보형 트랜지스터(120, 140)를 포함한다. 제 1 트랜지스터는 p형으로 도핑된 깊은 웰(121) 상에 형성된 n-NMOS 트랜지스터이고, 제 2 트랜지스터는 n형으로 도핑된 깊은 웰(141) 상에 형성된 p-MOS 트랜지스터이다. n-MOS 트랜지스터 아래에는 p형으로 도핑된 얕은 웰(122)이 있고, p-MOS 트랜지스터 아래에는 n형으로 도핑된 얕은 웰(142)이 있다. 트랜지스터들을 격리시키기 위해 얕은 트렌치 격리부(160)가 사용된다. 각각의 트랜지스터는 소스(123 또는 143), 드레인(124 또는 144), 게이트(125 또는 145) 전극을 포함한다. n-MOS 트랜지스터에서는, 소스, 드레인, 게이트 전극이 P와 같은 n형 도펀트로 도핑된다. p-MOS 트랜지스터에서는, 소스, 드레인, 게이트 전극이 B와 같은 p형 도펀트로 도핑된다.
예를 들어, 트랜지스터의 소스, 드레인, 게이트 전극 내의 접촉 저항을 감소시키기 위해, 티타늄 또는 코발트 실리사이드가 사용된다. 티타늄 및 코발트 실리사이드는 전기 특성이 양호하고 열적 안정성이 비교적 높기 때문에 콘택트(170)로 사용된다. 금속 실리사이드 콘택트는 자기 정합 살리사이드 프로세스를 이용하여 형성된다. 자기 정합 프로세스의 일부로서, 게이트 전극의 측면 상의 유전체 측벽 스페이서(128, 148)가 사용될 수도 있다. 살리사이드 프로세스는 McGraw-Hill(1996)에 간행된 Sze의 "ULSI Technology"에 개시되어 있으며, 이것은 참조로서 본 명세서에 포함된다.
고속 응용예에서는, 게르마늄 또는 게르마늄-실리콘과 같은 게르마늄 기반의(germanium-based) 기판을 이용한다. 게르마늄 기반의 기판은 캐리어 이동도 특성이 높기 때문에 고속 응용에 유리하며, 큰 구동 전류에 대해 도전적이다. 게르마늄 기반의 기판 내에 소스, 드레인, 게이트 전극에 대한 콘택트를 형성하기 위해, 금속 게르마늄화물 프로세스(germanide process)를 이용한다.
실리사이드 콘택트를 형성하는데 널리 사용되는 티타늄 및 코발트 금속은 게르마늄화물 프로세스와 호환되지 않는다. 이것은, 양호한 전기적 특성(예를 들면, 낮은 저항율)을 갖는 티타늄 또는 코발트 콘택트를 형성하기 위해서는 게르마늄 기반의 응용 예에 해로운 비교적 높은 어닐링 온도가 요구되기 때문이다. 예를 들면, 높은 온도는 게르마늄의 증발을 유발하거나 또는 강제로 변형시킨 재료를 사용하는 경우에 그러한 재료에 응력을 바람직하지 않게 완화시켜 버린다.
이상의 논의로부터, IC에 사용하기 위한 개선된 게르마늄화물 콘택트를 제공 하는 것이 바람직하다.
본 발명은 일반적으로 집적 회로의 제조에 관한 것이다. 일실시예에서, 기판이 제공된다. 기판은 게르마늄을 포함하는 활성 영역을 포함한다. 활성 영역 상에는 니켈 기반의 콘택트가 형성된다. 니켈 기반의 콘택트는 처리 중에 니켈의 응집을 억제하는 처리 재료를 포함한다. 그 결과 니켈 기반의 콘택트의 전기적 특성이 개선된다.
일실시예에서는, 니켈층이 기판상에 증착되어 활성 영역을 덮는다. 처리 재료를 포함하는 캐핑층이 니켈층 상에 형성된다. 다른 실시예에서는, 니켈층이 니켈 합금층을 형성하는 처리 재료를 포함한다. 그 다음에, 기판은 어닐링 처리를 하여 니켈 기반의 콘택트를 형성한다. 캐핑층 또는 콘택트 층의 처리 재료는 어닐링하는 동안 니켈의 응집을 억제하여 니켈 기반의 콘택트를 형성한다.
도 1은 종래의 CMOS IC의 일부를 도시한 도면.
도 2 내지 6은 본 발명의 일실시예에 따른 콘택트 형성 공정을 도시한 도면.
도 2 내지 6은 본 발명의 일실시예에 따른 니켈 기반의 콘택트 형성 공정을 도시한 것이다. 도 2를 참조하면, 기판(201)의 일부분의 단면이 도시되어 있다. 기판은 집적 회로 소자를 형성하는 역할을 한다. 일실시예에서, 기판은 적어도 상부 또는 표면층이 게르마늄을 포함하는 다층 기판을 포함한다. 예를 들면, 다층 기판 은 절연체 상의 게르마늄(germanium-on-insulator) 기판을 포함한다. 절연체 상의 게르마늄 기판은 실리콘 산화물과 같은 절연층(204)에 의해 분리된 게르마늄을 포함하는 최상부층(205)을 구비하는 실리콘 벌크 기판(203)을 포함할 수 있다. 기판의 최상부층은, 예를 들면 단결정 재료, 다결정 또는 비정질 재료 또는 그 조합을 포함한다. 게르마늄층은 변형(strained) 또는 완화(relaxed)될 수 있다. 실리콘-게르마늄 벌크층 상에 게르마늄을 포함하는 표면을 제공하는 것도 유용하다.
다른 실시예에서는, 적어도 기판의 최상부 또는 표면층이 실리콘-게르마늄을 포함한다. 바람직하게는, 실리콘-게르마늄층은 Si1 - xGex를 포함하는데, 여기서 x는 50 원자 백분율보다 더 작다. 실리콘-게르마늄층은 변형 또는 완화될 수 있다. 기판은 또한 Ge의 여러 백분율을 갖는 실리콘-게르마늄 상에 실리콘-게르마늄을 포함할 수 있다. 실리콘-게르마늄과 같은 게르마늄을 포함하는 단일 층의 기판을 제공하는 것도 유용하다. 또 다른 실시예에서는, 기판의 최상부면의 적어도 일부분이 실리콘-게르마늄과 같은 게르마늄을 포함한다.
이와 달리, 게르마늄층의 최상부에 제공된 얇은 실리콘 변형층도 유용하다. 실리콘층은 인장 변형률을 유지하도록 충분히 얇아야 한다. 통상, 얇은 변형 실리콘층의 두께는 100 nm 미만이다.
도 3을 참조하면, 기판의 일부가 트랜지스터의 도핑된 웰과 함께 마련된다. 도시된 바와 같이, 이 웰은 CMOS에 응용하기 위해 마련된 것이다. 다른 유형의 응용도 유용하다. 일실시예에서는, p-MOS 및 n-MOS 트랜지스터에 대해 활성 영 역(308, 309)이 각각 제공된다. p-MOS 트랜지스터의 활성 영역은 깊은 p-웰(321) 및 얕은 n-웰(322)을 포함한다. n-MOS 트랜지스터의 활성 영역은 깊은 n-웰(341) 및 얕은 p-웰(342)을 포함한다. 얕은 트렌치 격리부(Swallow Trench Isolation, STI)(360)가 활성 영역을 분리시킨다.
도 4에 도시된 바와 같이, 공정은 활성 영역(308, 309)에 p-MOS 및 n-MOS 트랜지스터(420, 440)를 형성함으로써 계속된다. 트랜지스터는 각각 제 1 및 제 2 확산 영역(423-424 또는 443-444) 및 게이트(425 또는 445)를 포함한다. p-MOS 트랜지스터의 확산 영역은 p형 도펀트를 포함하고, n-MOS 트랜지스터의 확산 영역은 n형 도펀트를 포함한다. 트랜지스터의 게이트는 게르마늄을 포함한다. 통상, 게이트는 다결정 게르마늄을 포함한다. 실리콘 또는 실리콘-게르마늄과 같은 다른 유형의 재료도 유용하다. 바람직하게는, 게이트가 도펀트로 도핑된다. 일실시예에서는, 트랜지스터의 게이트가 p형 도펀트로 도핑된다. 다른 도펀트로 게이트를 도핑하는 것도 유용하다. p-MOS 및 n-MOS 트랜지스터의 게이트를 다른 유형의 도펀트로 도핑하는 것이 유용할 수도 있다. 게이트 아래에는 게이트 산화물층이 있다. 게이트 산화물층은 예를 들면, 열성장된 실리콘 산화물을 포함한다. 다른 유형의 게이트 산화물 재료도 유용하다. 일실시예에서는, p-MOS 및 n-MOS 게이트의 측면에 절연 측벽 스페이서(428, 448)가 제공된다.
도 5를 참조하면, 공정은 확산 영역 및 게이트 상에 니켈 기반의 게르마늄화물 콘택트를 형성하기 위한 재료를 증착함으로써 계속된다. 일실시예에서는, 기판 상에 니켈층(571)이 증착된다. 니켈층을 형성하기 위해서는, 마그네트론 스퍼터 링(magnetron sputtering)을 포함하는 스퍼터링과 같은 다양한 기법이 사용될 수 있다. 니켈층은 예를 들면, 대략 실온에서 약 5×10-7 Torr의 압력에서 스퍼터링된다. 니켈층을 형성하기 위한 다른 기법 또는 파라미터도 유용하다. 니켈층의 두께는 약 5-100 nm이다 바람직하게는, 니켈층의 두께는 약 50 nm 미만이다. 다른 두께도 유용할 수 있다.
니켈층 상에는 캐핑층(572)이 형성된다. 일실시예에서, 캐핑층은 니켈 게르마늄화물층의 응집을 억제하는 재료를 포함한다. 일실시예에서는, 캐핑층의 재료가 니켈 기반의 콘택트 내에서 용해되지 않는다. 일실시예에서는, 캐핑층이 Mo, Ta, Ti, W, Zr 또는 이들의 조합을 포함한다. 처리 온도에서 니켈 게르마늄화물의 응집을 억제할 수 있는 다른 재료도 유용하다. 다른 실시예에서는, 캐핑층이 Pd 및/또는 Pt와 같은 니켈 기반의 콘택트에서 용해되지 않는 재료를 포함한다. 캐핑층을 형성하기 위해 니켈 기반의 콘택트에 용해되는 재료와 용해되지 않는 재료의 조합을 사용하는 것도 유용하다.
마그네트론 스퍼터링을 포함하는 스퍼터링과 같은 다양한 기법이 캐핑층을 형성하기 위해 사용될 수 있다. 일실시예에서, 스퍼터링은 실온에서 행해진다. 캐핑층을 형성하기 위해, 열 및 전자 빔 증발과 같은 다른 기법 또는 파라미터도 유용하다.
캐핑층의 두께는 약 500℃보다 더 높은 온도에서 층 내에서의 응집을 억제하기에 충분해야 한다. 바람직하게는, 캐핑층의 두께는 적어도 약 700℃의 온도까지 는 층 내에서의 응집을 억제하기에 충분해야 한다. 일실시예에서는, 캐핑층의 두께는 약 500℃ 내지 700℃의 온도에서 층 내에서의 응집을 억제하기에 충분해야 한다. 캐핑층의 두께는, 예를 들면 약 50 nm 이하이다. 바람직하게는, 캐핑층의 두께는 약 5 nm이다.
콘택트 층이 형성된 후, 기판은 어닐링되어 콘택트를 형성한다. 어닐링에 의해 콘택트 층 및 기판의 재료가 반응하여, 게르마늄을 포함하는 기판 영역 내에 니켈 기반의 게르마늄화물 또는 니켈 기반의 게르마노실리사이드(germanosilicide) 콘택트가 형성된다. 콘택트층용의 하부 게르마늄층에 대해서는 니켈 기반의 모노게르마나이드(monogermanide) 콘택트가 형성되고, 하부 실리콘 게르마늄층에 대해서는 니켈 기반의 게르마노실리사이드 콘택트가 형성된다. 일실시예에서는, 어닐링이 급속 열 어닐(RTP; rapid thermal anneal)을 포함한다. 다른 유형의 어닐링도 유용하다. RTP는 약 200℃에서 적어도 약 700℃의 온도에서 약 1 내지 100초간 행해진다. 바람직하게는, RTP는 약 280℃ 내지 적어도 약 500℃의 온도에서 행해진다. RTP의 분위기(ambient)는, 예를 들면 질소이다. 진공, He, Ar과 같은 다른 유형의 분위기도 유용하다. 다른 유형의 비활성 기체도 사용될 수 있다.
도 6을 참조하면, 콘택트가 형성되어 있는 영역 내의 콘택트 층의 부분을 남겨 두고 콘택트 층이 패터닝된다. 일실시예에서는, 확산 영역 및 게이트의 표면 위의 콘택트 층을 남겨두고, STI 및 측벽 스페이서 위의 영역(690, 691)으로부터 콘택트 층의 재료가 제거된다. 콘택트 층은 예를 들면 종래의 마스크 및 에칭 기법에 의해 패터닝된다. 예를 들면, 포토레지스트층이 증착되고 패터닝되어 제거될 층의 부분을 노출시키고, 그 다음에 에칭 공정에 의해 포토레지스트층에 의해 보호되지 않은 층을 제거한다. 다른 실시예에서는, 콘택트를 형성하기 위한 어닐링 공정 전에 콘택트 층이 패터닝된다.
다른 실시예에서는, 예를 들어 도 4에 도시된 트랜지스터가 마련되어 있는 기판 상에 니켈 기반의 합금을 포함하는 콘택트층이 증착된다. 니켈 기반의 합금은 NiY를 포함하는데, 여기서 Y는 콘택트층의 응집을 억제하는 재료로부터 선택된 재료를 포함한다. 일실시예에서, Y는 니켈 기반의 콘택트 내에서 용해되지 않는 재료를 포함한다. 일실시예에서는, Y는 Mo, Ta, Ti, Mo, W, Zr 또는 그 조합을 포함한다. 니켈 기반의 콘택트 내에서 용해되지 않는 다른 재료도 유용하다. 다른 실시예에서는, Y는 Pd 및/또는 Pt와 같은 니켈 기반의 콘택트에서 용해되는 재료를 포함한다. 니켈 기반의 콘택트 내에 용해성 및 불용해성 재료의 조합을 포함하는 Y를 제공하는 것도 유용하다. 니켈 기반의 합금층의 두께는 예를 들면 약 5 내지 100 nm이다. 바람직하게는, 니켈 기반의 합금층의 두께는 50 nm보다 작다.
일실시예에서, Y의 백분율은 약 500℃보다 높은 온도에서 층 내의 응집을 억제하기에 충분해야 한다. 바람직하게는, Y의 백분율은 적어도 약 700℃의 온도까지 층 내에서의 응집을 억제하기에 충분해야 한다. 보다 바람직하게는, Y의 백분율은 약 적어도 500℃ 내지 700℃까지의 온도에서 층 내에서의 응집을 억제하기에 충분해야 한다. Y의 백분율은, 예를 들면 약 0.1 내지 50 원자 백분율이다. 바람직하게는, Y의 백분율은 약 20 원자 백분율보다 작다.
니켈 기반의 합금층이 형성된 후에, 콘택트 층을 어닐링하여 콘택트를 형성 하기 위한 공정이 계속된다. 어닐링 공정은, 예를 들면 전술한 RTP를 포함한다. 니켈 및 게르마늄을 포함하는 영역 내에 콘택트가 형성된다. 게르마늄이 없는 영역(예를 들면, STI 위)에서는, 아무런 반응이 일어나지 않는다. 니켈층에서 반응이 없는 부분은, 예를 들어 니켈층의 반응 부분에 선택적인 습식 에칭을 이용하여 선택적으로 제거된다. 그 결과, 자기 정합 니켈 게르마늄화물 또는 니켈 게르마노실리사이드 콘택트가 형성된다.
이상 여러 실시예를 참조하여 본 발명을 설명하였지만, 본 발명은 그 사상 및 범주를 벗어나지 않으면서 변경 및 수정될 수 있다. 따라서 본 발명의 범위는 전술한 상세한 설명에 따라 결정되지 않고 첨부한 청구범위 및 그 등가 범위에 따라 결정된다.
Claims (16)
- 콘택트(contact) 제조 방법에 있어서,게르마늄을 포함하는 적어도 하나의 활성 영역을 포함하는 기판을 제공하는 단계와,상기 활성 영역 상에 니켈을 포함하는 콘택트 층을 증착하는 단계와,상기 콘택트 층에 처리 재료(processing material)를 제공하는 단계와,상기 기판을 처리하여 니켈 기반의 콘택트(nickel-based contact)를 형성하는 처리 단계를 포함하되,상기 처리 단계는 상기 기판을 어닐링하여 니켈 기반의 콘택트를 형성하도록 반응(reaction)을 유발시키는 단계를 포함하며, 상기 처리 재료는 처리 중에 상기 콘택트 층의 응집을 억제하는콘택트 제조 방법.
- 제 1 항에 있어서,상기 기판은 상부 표면층이 게르마늄 또는 실리콘-게르마늄을 포함하는 다층 기판을 포함하는콘택트 제조 방법.
- 제 1 항에 있어서,상기 기판은 게르마늄 또는 실리콘-게르마늄을 포함하는콘택트 제조 방법.
- 제 1 항 내지 3항 중 어느 한 항에 있어서,상기 처리 재료는 니켈 기반의 콘택트 내에서 용해되지 않는(insoluble)콘택트 제조 방법.
- 제 4 항에 있어서,상기 처리 재료는 Ta, Ti, Mo, W, Zr 또는 이들의 조합을 포함하는콘택트 제조 방법.
- 제 1 항 내지 5 항 중 어느 한 항에 있어서,상기 처리 재료를 제공하는 단계는 상기 콘택트 층 상에 캐핑층을 형성하는 단계를 포함하는콘택트 제조 방법.
- 제 6 항에 있어서,상기 캐핑층의 두께는 약 500℃ 이상의 온도에서 응집을 억제하기에 충분한콘택트 제조 방법.
- 제 6 항에 있어서,상기 캐핑층의 두께는 적어도 약 700℃까지의 온도에서 응집을 억제하기에 충분한콘택트 제조 방법.
- 제 6 항에 있어서,상기 캐핑층의 두께는 약 50 nm 이하인콘택트 제조 방법.
- 제 1 항 내지 5 항 중 어느 한 항에 있어서,상기 처리 재료를 제공하는 단계는 상기 처리 재료를 상기 콘택트 층을 증착시키는 단계에 통합시켜 니켈 및 상기 처리 재료를 포함하는 니켈 기반의 합금 콘택트 층을 형성하는 단계를 포함하는콘택트 제조 방법.
- 제 10 항에 있어서,상기 니켈 기반의 합금 내의 처리 재료는 약 50 원자 백분율 미만인콘택트 제조 방법.
- 제 10 항에 있어서,상기 콘택트 층 내의 처리 재료의 백분율은 약 500℃ 이상의 온도에서 처리되는 동안 응집을 억제하기에 충분한콘택트 제조 방법.
- 제 10 항에 있어서,상기 콘택트 층 내의 상기 처리 재료의 백분율은 적어도 약 700℃까지의 온도에서 처리되는 동안 응집을 억제하기에 충분한콘택트 제조 방법.
- 제 1 항 내지 3 항 중 어느 한 항에 있어서,상기 처리 재료는 상기 니켈 기반의 콘택트 내에서 용해성 및 불용해성인 재료의 조합을 포함하는콘택트 제조 방법.
- 제 1 항 내지 3 항 중 어느 한 항에 있어서,상기 처리 재료는 Pt 및/또는 Pd를 포함하는콘택트 제조 방법.
- 집적 회로에 있어서,게르마늄을 포함하는 적어도 하나의 활성 영역을 갖는 기판과,상기 활성 영역에 결합되어 있으며, 니켈을 포함하는 콘택트와,상기 콘택트와 접촉하는 처리 재료를 포함하되,상기 처리 재료는 상기 콘택트를 형성하기 위해 처리되는 동안에 상기 콘택트 내에서 상기 니켈의 응축을 억제하는집적 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020077004232A KR20070040817A (ko) | 2007-02-22 | 2004-07-27 | 콘택트 제조 방법 및 집적 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020077004232A KR20070040817A (ko) | 2007-02-22 | 2004-07-27 | 콘택트 제조 방법 및 집적 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070040817A true KR20070040817A (ko) | 2007-04-17 |
Family
ID=38176398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020077004232A KR20070040817A (ko) | 2007-02-22 | 2004-07-27 | 콘택트 제조 방법 및 집적 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070040817A (ko) |
-
2004
- 2004-07-27 KR KR1020077004232A patent/KR20070040817A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2891092B2 (ja) | 半導体装置の製造方法 | |
| US8039382B2 (en) | Method for forming self-aligned metal silicide contacts | |
| US8330235B2 (en) | Method to reduce mol damage on NiSi | |
| JP5221112B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US6323130B1 (en) | Method for self-aligned formation of silicide contacts using metal silicon alloys for limited silicon consumption and for reduction of bridging | |
| JPH10284732A (ja) | ２つのキャッピング層を用いて集積回路構造上に改良型ケイ化コバルト層を形成する方法 | |
| US20080020535A1 (en) | Silicide cap structure and process for reduced stress and improved gate sheet resistance | |
| US20060252264A1 (en) | Semiconductor device and manufacturing method thereof | |
| US7649263B2 (en) | Semiconductor device | |
| US20070072378A1 (en) | Method of manufacturing metal-oxide-semiconductor transistor devices | |
| TW200845387A (en) | Method for manufacturing semiconductor device and semiconductor device | |
| US20080176399A1 (en) | Metallic silicide forming method and method of manufacturing semiconductor device | |
| US6069045A (en) | Method of forming C49-structure tungsten-containing titanium salicide structure | |
| JPH0837164A (ja) | 半導体装置の製造方法 | |
| US6339021B1 (en) | Methods for effective nickel silicide formation | |
| US20070272955A1 (en) | Reliable Contacts | |
| JP2002184717A (ja) | 半導体装置及びその製造方法 | |
| US20060128125A1 (en) | Gate Electrodes and the Formation Thereof | |
| JP3376158B2 (ja) | 半導体装置の製造方法 | |
| JP4011434B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20070040817A (ko) | 콘택트 제조 방법 및 집적 회로 | |
| JP3362722B2 (ja) | 半導体装置の製造方法 | |
| JPH10229052A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3094914B2 (ja) | 半導体装置の製造方法 | |
| KR20030002867A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |