KR20070039175A - Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same - Google Patents

Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same Download PDF

Info

Publication number
KR20070039175A
KR20070039175A KR1020077006698A KR20077006698A KR20070039175A KR 20070039175 A KR20070039175 A KR 20070039175A KR 1020077006698 A KR1020077006698 A KR 1020077006698A KR 20077006698 A KR20077006698 A KR 20077006698A KR 20070039175 A KR20070039175 A KR 20070039175A
Authority
KR
South Korea
Prior art keywords
wafer
concentration
oxygen
nitrogen
layer
Prior art date
Application number
KR1020077006698A
Other languages
Korean (ko)
Other versions
KR100920862B1 (en
Inventor
물레' 스타그노 루시아노
제프리 엘. 리버트
리차드 제이. 필립스
밀린드 쿨카르니
모흐센 바난
스테판 제이. 브런크호르스트
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 filed Critical 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Publication of KR20070039175A publication Critical patent/KR20070039175A/en
Application granted granted Critical
Publication of KR100920862B1 publication Critical patent/KR100920862B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Abstract

본 발명은 전면으로부터 내측으로 연장하는 디누드 구역 및 고유의 게터링 목적을 위해 충분한 웨이퍼 벌크가 궁극적으로 형성되도록 산소 침전물 행동이 제어된 실리콘 웨이퍼를 제공한다. 구체적으로, 산소 침전물을 형성하기 전에, 웨이퍼 벌크는 도펀트 안정화된 산소 침전물 핵 형성 중심을 포함한다. 도펀트는 질소와 탄소를 포함하는 그룹으로부터 선택되고, 도펀트의 농도는 산소 침전물 핵 형성 중심이 임의의 성장된 핵 형성 중심을 용해하는 능력을 유지하면서 에피택셜 증착 처리와 같은 열적 처리를 견딜 수 있도록 충분한 값을 갖는다.The present invention provides a silicon wafer in which the oxygen deposit behavior is controlled such that a sufficient amount of wafer bulk is ultimately formed for inherent gettering purposes and a denude region extending inward from the front surface. Specifically, prior to forming the oxygen precipitate, the wafer bulk includes a dopant stabilized oxygen precipitate nucleation center. The dopant is selected from the group containing nitrogen and carbon, and the concentration of the dopant is sufficient to withstand thermal treatments such as epitaxial deposition while maintaining the ability of the oxygen precipitate nucleation center to dissolve any grown nucleation centers. Has a value.

디누드 구역, 고유 게터링, 안정화된 산소 침전물 핵 형성 중심,에피택셜 증착 Dinude zone, inherent gettering, stabilized oxygen deposit nucleation center, epitaxial deposition

Description

질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼 및 그 제조 방법{IDEAL OXYGEN PRECIPITATING SILICON WAFERS WITH NITROGEN/CARBON STABILIZED OXYGEN PRECIPITATE NUCLEATION CENTERS AND PROCESS FOR MAKING THE SAME}IDEAL OXYGEN PRECIPITATING SILICON WAFERS WITH NITROGEN / CARBON STABILIZED OXYGEN PRECIPITATE NUCLEATION CENTERS AND PROCESS FOR MAKING THE SAME

도 1은 본 발명의 방법을 설명하는 개략도.1 is a schematic diagram illustrating the method of the present invention.

본 발명은 일반적으로 전자 부품의 제조시에 사용되는 반도체 재료 기판, 특히 실리콘 웨이퍼의 제조에 관한 것이다. 더 구체적으로, 본 발명은 본질적으로 임의의 전자 소자 제조 방법의 열처리 사이클 중에, 웨이퍼에 이상적이고 깊이 분포가 균일하지 않은 산소 침전물을 형성할 수 있게 하는 실리콘 웨이퍼의 처리 방법에 관한 것이다.The present invention relates generally to the manufacture of semiconductor material substrates, in particular silicon wafers, used in the manufacture of electronic components. More specifically, the present invention relates to a method of processing a silicon wafer, which makes it possible to form oxygen deposits that are ideal for the electronic device manufacturing method and that are not uniform in depth distribution during the heat treatment cycle of any electronic device manufacturing method.

반도체 전자 부품의 대부분의 제조 과정에서 출발 물질인 단결정 실리콘은 단결정 시드를 용융 실리콘에 담근 다음 저속 추출에 의해 성장시키는 소위 초크랄스키법(Czochralski precess)에 의해 통상적으로 제조된다. 용융 실리콘이 석영 도가니(quartz crucible)에 담겨 있을 때, 그 용융 실리콘은 각종 불순물(주로 산 소)에 의해 오염된다. 용융된 실리콘 덩어리의 온도에서, 산소는, 용융 덩어리의 온도에서의 실리콘 내의 산소 용해도 및 고화된 실리콘에서의 산소의 실제 분리 계수(segregation coefficient)에 의해 결정된 농도에 도달할 때까지, 결정 격자로 유입된다. 이 농도는 전자 소자 제조 과정의 전형적인 온도에서의 고체 실리콘 내의 산소 용해도보다 더 크다. 그러므로, 결정이 용융 덩어리로부터 성장하고 냉각될 때, 그 내부에서의 산소 용해도는 급속하게 감소하고, 그 결과 슬라이스 또는 웨이퍼 내에 산소는 과포화 농도로 존재한다.In most manufacturing processes of semiconductor electronic components, single crystal silicon, which is a starting material, is commonly manufactured by the so-called Czochralski precess, in which a single crystal seed is immersed in molten silicon and then grown by slow extraction. When molten silicon is contained in a quartz crucible, the molten silicon is contaminated by various impurities (mainly oxygen). At the temperature of the molten silicon mass, oxygen enters the crystal lattice until it reaches a concentration determined by the oxygen solubility in silicon at the temperature of the molten mass and the actual segregation coefficient of oxygen in the solidified silicon. do. This concentration is greater than the solubility of oxygen in solid silicon at typical temperatures of electronic device fabrication. Therefore, when crystals grow from the molten mass and cool down, the oxygen solubility therein rapidly decreases, with the result that oxygen is present at the supersaturation concentration in the slice or wafer.

전자 소자의 제조시에 전형적으로 사용되는 열처리 사이클은 산소가 과포화된 실리콘 웨이퍼에서 산소의 침전(precipitation)을 야기할 수 있다. 웨이퍼 내에서 침전물은 그들의 위치에 따라 유해할 수도, 유익할 수도 있다. 웨이퍼의 능동 소자 영역에 위치한 산소 침전물은 소자의 동작을 나쁘게 할 수 있다. 그러나, 웨이퍼의 벌크(bulk)에 위치된 산소 침전물은 웨이퍼와 접촉할 수 있는 바람직하지 않은 금속 불순물을 트래핑할 수 있다. 웨이퍼의 벌크에 위치된 산소 침전물을 사용하여 금속을 트래핑하는 것을 일반적으로 내부(internal) 또는 고유 게터링(intrinsic gettering; "IG")이라고 부른다.Heat treatment cycles typically used in the manufacture of electronic devices can cause the precipitation of oxygen in oxygen-saturated silicon wafers. Precipitates in the wafer may be harmful or beneficial depending on their location. Oxygen deposits located in the active device region of the wafer can degrade device operation. However, oxygen deposits located in the bulk of the wafer may trap undesirable metal impurities that may come into contact with the wafer. Trapping the metal using oxygen deposits located in the bulk of the wafer is commonly referred to as internal or intrinsic gettering ("IG").

역사적으로, 전자 소자 제조 방법은 웨이퍼의 표면 부근에 산소 침전물이 없는 구역 또는 영역(일반적으로 "디누드 구역"(denuded zone) 또는 "무침전 구역"이라고 부름)을 가지며 웨이퍼의 나머지, 즉 웨이퍼 벌크는 IG 목적으로 충분한 수의 산소 침전물을 함유하는 실리콘을 생성하도록 설계된 일련의 단계들을 포함하였다. 디누드 구역은, 예를 들면, (a) 적어도 약 4시간 동안 불활성 분위기에서 고 온(1100℃ 이상)으로 산소 외부 확산(out-diffusion) 열처리를 행하고, (b) 저온(600-750℃)에서 산소 침전물 핵 형성을 행하고, (c) 고온(1000-1150℃)에서 산소(SiO2) 침전물의 성장을 행하는 것과 같이, 고온-저온-고온의 가열 순서로 형성될 수 있다. 이것에 대해서는 예를 들면, 미국 캘리포니아 샌디에고에 소재하는 아카데믹 프레스 인코포레이티드의 F. Shimura의 Semiconductor Silicon Crystal Technology(1989)의 361-367 페이지 및 이 문서에서 인용하고 있는 참조 문헌들을 참고할 수 있다.Historically, electronic device fabrication methods have zones or regions free of oxygen deposits near the surface of the wafer (commonly referred to as "denuded zones" or "no precipitation zones") and the rest of the wafer, i.e. wafer bulk. Contains a series of steps designed to produce silicon containing a sufficient number of oxygen precipitates for IG purposes. The denude zone may be subjected to, for example, (a) an oxygen out-diffusion heat treatment at high temperature (at least 1100 ° C.) in an inert atmosphere for at least about 4 hours, and (b) low temperature (600-750 ° C.) In the order of heating from high temperature to low temperature to high temperature, such as performing oxygen precipitate nucleation at, and (c) growing oxygen (SiO 2 ) precipitate at high temperature (1000-1150 ° C.). See, for example, pages 361-367 of F. Shimura's Semiconductor Silicon Crystal Technology (1989), Academic Press, Inc., San Diego, Calif., And references cited therein.

그러나, 더욱 최근에는, DRAM 제조 공정과 같은 진보된 전자 소자 제조 공정이 고온 처리 단계들의 사용을 최소화하기 시작하였다. 비록, 이러한 공정들의 일부는 디누드 구역 및 충분한 벌크 침전물 농도를 생성하기 위해 충분한 고온 처리 단계들을 유지하고 있지만, 물질의 허용도(tolerance)는 너무 엄격하여 상업적으로 의미있는 제품을 제공할 수 없다. 현재 고도로 진보된 다른 전자 소자 제조 공정은 외부 확산 단계를 전혀 포함하지 않는다. 그러므로, 능동 소자 영역에서 산소 침전물과 관련된 문제점들 때문에, 이러한 전자 소자 제조자들은 그들의 처리 조건하에서 웨이퍼의 어디에서도 산소 침전물을 형성할 수 없는 실리콘 웨이퍼를 사용해야 한다. 그 결과, 모든 IG 잠재성이 없어진다.However, more recently, advanced electronic device manufacturing processes, such as DRAM manufacturing processes, have begun to minimize the use of high temperature processing steps. Although some of these processes maintain sufficient hot treatment steps to produce a denude zone and sufficient bulk deposit concentration, the tolerance of the material is too stringent to provide a commercially meaningful product. Currently, other highly advanced electronic device manufacturing processes do not include any external diffusion steps. Therefore, due to the problems associated with oxygen deposits in the active device area, these electronic device manufacturers must use silicon wafers that cannot form oxygen deposits anywhere on the wafer under their processing conditions. As a result, all IG potential is lost.

그러므로, 본 발명의 목적들 중에는, 본질적으로 임의의 전자 소자 제조 공정의 열처리 사이클 중에, 이상적인 불균일한 깊이 분포의 산소 침전물을 형성하는 단결정 실리콘 웨이퍼를 제공하는 것; 충분한 깊이의 디누드 구역 및 웨이퍼 벌크에 충분한 밀도의 산소 침전물을 최적으로 그리고 재현가능하게 형성하는 단결정 실리콘 웨이퍼를 제공하는 것; 디누드 구역의 형성 및 웨이퍼 벌크에서의 산소 침전물의 형성이 웨이퍼의 이들 영역에서의 산소 농도차에 의존하지 않는 단결정 실리콘 웨이퍼를 제공하는 것; 결과적인 디누드 구역의 두께가 집적회로 제조 공정 순서의 상세와 본질적으로 무관한 단결정 실리콘 웨이퍼를 제공하는 것; 디누드 구역의 형성 및 웨이퍼 벌크에서의 산소 침전물의 형성이 실리콘 웨이퍼가 슬라이스되는 초크랄스키법으로 성장된 단결정 실리콘 잉곳(ingot)의 열이력(thermal history) 및 산소 농도에 의해 영향을 받지 않는 단결정 실리콘 웨이퍼를 제공하는 것; 디누드 구역의 형성이 산소의 외부 확산에 의존하지 않는 공정을 제공하는 것; 및 디누드 구역의 형성을 방해하지 않고 후속되는 급속한 열처리를 견딜 수 있도록 산소 침전물 핵 형성 중심(oxygen precipitate necleation center)을 안정화시키기 위하여 실리콘이 질소 및/또는 탄소로 충분한 농도로 도핑되는 공정을 제공하는 것이 있다.It is therefore an object of the present invention to provide a single crystal silicon wafer which essentially forms oxygen precipitates of ideal non-uniform depth distribution during the heat treatment cycle of any electronic device manufacturing process; Providing a single crystal silicon wafer that optimally and reproducibly forms an oxygen precipitate of sufficient density in the denude zone and wafer bulk of sufficient depth; Providing a single crystal silicon wafer in which the formation of the denude zone and the formation of oxygen precipitates in the wafer bulk do not depend on the oxygen concentration difference in these areas of the wafer; Providing a single crystal silicon wafer whose thickness of the resulting denude region is essentially independent of the details of the integrated circuit fabrication process sequence; The formation of the denude zone and the formation of oxygen precipitates in the wafer bulk are not affected by the thermal history and oxygen concentration of the monocrystalline silicon ingot grown by the Czochralski method in which the silicon wafer is sliced. Providing a silicon wafer; Providing a process in which the formation of the denude zone does not depend on the external diffusion of oxygen; And silicon is doped with nitrogen and / or carbon in sufficient concentration to stabilize the oxygen precipitate necleation center to withstand subsequent rapid heat treatment without disturbing the formation of the denude zone. There is.

그러므로, 간단하게, 본 발명은 하나의 주요면(major surface)이 웨이퍼의 전면이 되고 다른 하나의 주요면이 웨이퍼의 후면이 되는 대략 평행한 2개의 주요면과, 상기 전면과 후면 사이의 중앙면과, 상기 전면과 후면을 결합하는 주변 에지를 구비하는 단결정 실리콘 웨이퍼에 관한 것이다. 웨이퍼는 질소와 탄소로 이루어진 그룹으로부터 선택된 도펀트를 또한 포함하는데, 상기 도펀트의 농도는, 웨이 퍼가 제1 온도(T1)로부터 제2 온도(T2)로 소정의 속도(R)로 냉각될 때, 안정화된 산소 침전물 핵 형성 중심의 형성을 촉진하기에 충분하다. 안정화된 산소 침전물 핵 형성 중심은 약 1150℃ 미만의 온도에서는 용해될 수 없지만 약 1150℃ 내지 약 1300℃ 사이의 온도에서는 용해될 수 있다. T1은 약 1150℃ 내지 약 1300℃ 사이의 값을 갖는다. T2는 결정 격자 베이컨시(vacancy)가 실리콘 내에서 비교적 비이동적인 온도이다. R은 적어도 약 5℃/초이다. 웨이퍼는, 전면과 이 전면으로부터 중앙면쪽으로 측정된 거리 D 사이의 웨이퍼의 영역을 포함하는 표면층을 또한 포함하는데, 이 표면층에는 안정화된 산소 침전물 핵 형성 중심이 없다. 또한, 웨이퍼는 중앙면과 표면층 사이의 제2 웨이퍼 영역을 포함하는 벌크층을 포함하는데, 이 벌크층은 안정화된 산소 침전물 핵 형성 중심을 포함한다.Therefore, for simplicity, the present invention provides two roughly parallel major surfaces, one major surface being the front surface of the wafer and the other major surface being the back surface of the wafer, and a central plane between the front and rear surfaces. And a peripheral edge joining the front side and the back side. The wafer also includes a dopant selected from the group consisting of nitrogen and carbon, wherein the concentration of the dopant is when the wafer is cooled at a predetermined rate R from the first temperature T 1 to the second temperature T 2 . This is sufficient to promote the formation of stabilized oxygen precipitate nucleation centers. The stabilized oxygen precipitate nucleation center cannot dissolve at temperatures below about 1150 ° C. but at temperatures between about 1150 ° C. and about 1300 ° C. T 1 has a value between about 1150 ° C. and about 1300 ° C. T 2 is the temperature at which the crystal lattice vacancy is relatively non-moving in silicon. R is at least about 5 ° C./sec. The wafer also includes a surface layer comprising an area of the wafer between the front face and the distance D measured from the front face toward the center face, which is free of stabilized oxygen precipitate nucleation centers. The wafer also includes a bulk layer comprising a second wafer region between the center plane and the surface layer, which includes a stabilized oxygen precipitate nucleation center.

본 발명은 또한, 하나의 주요면이 웨이퍼의 전면이 되고 다른 하나의 주요면이 웨이퍼의 후면이 되는 대략 평행한 2개의 주요면과, 상기 전면과 후면 사이의 중앙면과, 상기 전면과 후면을 결합하는 주변 에지를 구비하는 단결정 실리콘 웨이퍼에 관한 것이다. 웨이퍼는 질소와 탄소로 이루어진 그룹으로부터 선택된 도펀트를 포함한다. 질소가 도펀트일 때, 질소의 농도는 약 1×1012 원자/㎤ 내지 약 5×1014 원자/㎤ 의 값을 갖는다. 탄소가 도펀트일 때, 탄소의 농도는 약 1×1016 원자/㎤ 내지 약 4×1017 원자/㎤ 의 값을 갖는다. 웨이퍼는 전면과 이 전면으로부터 중앙면쪽으로 측정된 거리 D 사이의 웨이퍼의 영역을 포함한 표면층을 또한 포함하 는데, 이 표면층에는 안정화된 산소 침전물 핵 형성 중심이 없다. 추가적으로, 웨이퍼는 중앙면과 표면층 사이의 제2 웨이퍼 영역을 포함하는 벌크층을 포함하는데, 이 벌크층은 안정화된 산소 침전물 핵 형성 중심을 포함한다.The present invention also provides two substantially parallel major surfaces, one main surface being the front surface of the wafer and the other major surface being the rear surface of the wafer, the central surface between the front and rear surfaces, and the front and rear surfaces. A single crystal silicon wafer having peripheral edges to join thereto. The wafer includes a dopant selected from the group consisting of nitrogen and carbon. When nitrogen is a dopant, the concentration of nitrogen has a value of about 1 × 10 12 atoms / cm 3 to about 5 × 10 14 atoms / cm 3. When carbon is a dopant, the concentration of carbon has a value of about 1 × 10 16 atoms / cm 3 to about 4 × 10 17 atoms / cm 3. The wafer also includes a surface layer comprising an area of the wafer between the front face and the distance D measured from the front face toward the center face, which has no stabilized oxygen precipitate nucleation center. Additionally, the wafer includes a bulk layer comprising a second wafer region between the midplane and the surface layer, which includes a stabilized oxygen precipitate nucleation center.

다른 실시예에서, 본 발명은 단결정 핸들 웨이퍼, 단결정 실리콘 소자층, 및 상기 핸들 웨이퍼와 소자층 사이의 절연층을 포함하는 실리콘 온 인슐레이터(silicon on insulator; SOI) 구조에 대한 것이다. 단결정 실리콘 핸들 웨이퍼는 하나의 주요면이 웨이퍼의 전면이 되고 다른 하나의 주요면이 웨이퍼의 후면이 되는 대략 평행한 2개의 주요면과, 상기 전면과 후면 사이의 중앙면과, 상기 전면과 후면을 결합하는 주변 에지를 포함한다. 핸들 웨이퍼는 질소와 탄소로 이루어진 그룹으로부터 선택된 도펀트를 또한 포함하는데, 상기 도펀트의 농도는, 웨이퍼가 제1 온도(T1)로부터 제2 온도(T2)로 소정의 속도(R)로 냉각될 때, 안정화된 산소 침전물 핵 형성 중심의 형성을 촉진하기에 충분한 농도를 갖는다. 안정화된 산소 침전물 핵 형성 중심은 약 1150℃ 미만의 온도에서는 용해될 수 없지만 약 1150℃ 내지 약 1300℃ 사이의 온도에서는 용해될 수 있다. T1은 약 1150℃ 내지 약 1300℃ 사이의 값을 갖는다. T2는 결정 격자 베이컨시가 실리콘 내에서 비교적 비이동적인 정도의 온도이다. R은 적어도 약 5℃/초이다. 핸들 웨이퍼는 전면과 이 전면으로부터 중앙면쪽으로 측정된 거리 D 사이의 웨이퍼의 영역을 포함한 표면층을 또한 포함하는데, 이 표면층에는 안정화된 산소 침전물 핵 형성 중심이 없다. 또한, 핸들 웨이퍼는 중앙면과 표면층 사이의 제2 웨이퍼 영역을 포함하는 벌크층을 포함하는데, 이 벌크층은 안정화된 산소 침전물 핵 형성 중심을 포함한다.In another embodiment, the present invention is directed to a silicon on insulator (SOI) structure comprising a single crystal handle wafer, a single crystal silicon device layer, and an insulating layer between the handle wafer and the device layer. The single crystal silicon handle wafer has two roughly parallel major faces, one main face being the front face of the wafer and the other major face being the back face of the wafer, the middle face between the front and back faces, and the front and back faces. A peripheral edge that joins. The handle wafer also includes a dopant selected from the group consisting of nitrogen and carbon, wherein the concentration of the dopant is such that the wafer is cooled at a predetermined rate R from the first temperature T 1 to the second temperature T 2 . When present, it has a concentration sufficient to promote the formation of stabilized oxygen precipitate nucleation centers. The stabilized oxygen precipitate nucleation center cannot dissolve at temperatures below about 1150 ° C. but at temperatures between about 1150 ° C. and about 1300 ° C. T 1 has a value between about 1150 ° C. and about 1300 ° C. T 2 is the temperature at which the crystal lattice vacancy is relatively non-moving in silicon. R is at least about 5 ° C./sec. The handle wafer also includes a surface layer comprising an area of the wafer between the front face and the distance D measured from the front face toward the center face, which has no stabilized oxygen precipitate nucleation center. The handle wafer also includes a bulk layer comprising a second wafer region between the midplane and the surface layer, which includes a stabilized oxygen precipitate nucleation center.

본 발명은 또한 제어된 산소 침전 양태를 가진 단결정 실리콘 웨이퍼의 제조 방법에 대한 것이다. 이 방법은, 초크랄스키법으로 성장된 단결정 실리콘 잉곳으로부터 슬라이스되고, 전면, 후면, 전면과 후면 사이의 중앙면, 전면과 이 전면으로부터 중앙면쪽으로 측정된 거리 D 사이의 웨이퍼 영역을 포함하는 전면층, 및 중앙면과 상기 전면층 사이의 웨이퍼 영역을 포함하는 벌크층을 포함하는 웨이퍼를 선택하는 단계를 포함한다. 웨이퍼는 질소와 탄소로 이루어진 그룹으로부터 선택된 도펀트를 또한 포함하는데, 상기 도펀트의 농도는, 웨이퍼가 제1 온도(T1)로부터 제2 온도(T2)로 소정의 속도(R)로 냉각될 때, 안정화된 산소 침전물 핵 형성 중심의 형성을 촉진하기에 충분하다. 안정화된 산소 침전물 핵 형성 중심은 약 1150℃ 미만의 온도에서는 용해될 수 없지만 약 1150℃ 내지 약 1300℃ 사이의 온도에서는 용해될 수 있다. T1은 약 1150℃ 내지 약 1300℃ 사이의 값을 갖는다. T2는 결정 격자 베이컨시가 실리콘 내에서 비교적 비이동적인 온도이다. R은 적어도 약 5℃/초이다. 상기 방법은 전면층과 벌크층에 결정 격자 베이컨시를 형성하기 위해 적어도 약 1150℃의 온도로 웨이퍼를 가열하는 단계와, 웨이퍼에서 베이컨시 농도 프로파일을 형성하기 위하여 상기 가열된 웨이퍼를 소정의 속도로 냉각시키는 단계를 포함하는데, 상기 베이컨시의 최고 밀도는 벌크층 내에 존재하고, 최고 밀도의 위치로부터 웨이퍼의 전면 방향으로 갈수록 농도는 대체로 감소하며, 전면층과 벌크층 내의 베이컨시 농도의 차이는 안정화된 산소 침전물 핵 형성 중심이 전면층에서 는 형성되지 않고 안정화된 산소 침전물 핵 형성 중심이 벌크층에서는 형성되는 정도이다. 또한, 상기 방법은 웨이퍼가 냉각될 때 벌크층에 안정화된 산소 침전물 핵 형성 중심을 형성하는 단계를 포함하는데, 벌크층에서 안정화된 산소 침전물 핵 형성 중심의 농도는 주로 베이컨시의 농도에 의존한다.The present invention also relates to a method of making a single crystal silicon wafer having a controlled oxygen precipitation aspect. This method is a front surface, which is sliced from a single crystal silicon ingot grown by the Czochralski method and comprises a front surface, a back surface, a center surface between the front and rear surfaces, and a wafer region between the front surface and the distance D measured from the front surface to the central surface. Selecting a wafer comprising a layer, and a bulk layer comprising a wafer region between the midplane and the front layer. The wafer also includes a dopant selected from the group consisting of nitrogen and carbon, wherein the concentration of the dopant is when the wafer is cooled at a predetermined rate R from the first temperature T 1 to the second temperature T 2 . This is sufficient to promote the formation of stabilized oxygen precipitate nucleation centers. The stabilized oxygen precipitate nucleation center cannot dissolve at temperatures below about 1150 ° C. but at temperatures between about 1150 ° C. and about 1300 ° C. T 1 has a value between about 1150 ° C. and about 1300 ° C. T 2 is the temperature at which the crystal lattice vacancy is relatively non-moving in silicon. R is at least about 5 ° C./sec. The method includes heating the wafer to a temperature of at least about 1150 ° C. to form crystal lattice vacancy in the front layer and the bulk layer, and rotating the heated wafer at a predetermined rate to form a vacancy concentration profile in the wafer. Cooling, wherein the highest density of bacony is present in the bulk layer, the concentration generally decreasing from the position of the highest density toward the front side of the wafer, and the difference in bacony concentration in the front layer and the bulk layer is stabilized. The oxygen precipitate nucleation center is not formed in the front layer, but the stabilized oxygen precipitate nucleation center is formed in the bulk layer. The method also includes forming a stabilized oxygen precipitate nucleation center in the bulk layer as the wafer cools, wherein the concentration of the stabilized oxygen precipitate nucleation center in the bulk layer depends primarily on the concentration of baconsea.

또다른 실시예에서, 본 발명은 제어된 산소 침전 양태를 갖는 단결정 실리콘 웨이퍼의 제조 방법에 대한 것이다. 이 방법은, 초크랄스키법으로 성장된 단결정 실리콘 잉곳으로부터 슬라이스되고, 전면, 후면, 전면과 후면 사이의 중앙면, 전면과 이 전면으로부터 중앙면쪽으로 측정된 거리 D 사이의 웨이퍼 영역을 포함하는 전면층, 및 중앙면과 상기 전면층 사이의 웨이퍼 영역을 포함한 벌크층을 포함하는 웨이퍼를 선택하는 단계를 포함한다. 웨이퍼는 질소와 탄소로 이루어진 그룹으로부터 선택된 도펀트를 또한 포함한다. 질소가 도펀트일 때, 질소의 농도는 약 1×1012 원자/㎤ 내지 약 5×1014 원자/㎤ 의 값을 갖는다. 탄소가 도펀트일 때, 탄소의 농도는 약 1×1016 원자/㎤ 내지 약 4×1017 원자/㎤ 의 값을 갖는다. 상기 방법은 전면층과 벌크층에 결정 격자 베이컨시를 형성하기 위해 웨이퍼를 열처리하는 단계를 포함한다. 열처리된 웨이퍼는 웨이퍼에 베이컨시 농도 프로파일 - 상기 베이컨시의 최고 밀도는 벌크층 내에 존재하고, 그 농도는 최고 밀도의 위치로부터 웨이퍼의 전면 방향으로 갈수록 대체로 감소하며, 전면층과 벌크층 내의 베이컨시 농도 차이는 안정화된 산소 침전물 핵 형성 중심이 전면층에는 형성되지 않고 안정화된 산소 침전물 핵 형성 중심이 벌크층에는 형성되는 정도임 - 을 형성하는 속도 로 냉각된다. 추가적으로, 상기 열처리된 웨이퍼가 냉각될 때, 안정화된 산소 침전물 핵 형성 중심이 벌크층에 형성되고, 벌크층에서 안정화된 산소 침전물 핵 형성 중심의 농도는 주로 베이컨시의 농도에 의존한다.In another embodiment, the present invention is directed to a method of making a single crystal silicon wafer having a controlled oxygen precipitation aspect. This method is a front surface, which is sliced from a single crystal silicon ingot grown by the Czochralski method and comprises a front surface, a back surface, a center surface between the front surface and the rear surface, and a wafer region between the front surface and the distance D measured from the front surface toward the center surface. Selecting a wafer comprising a layer, and a bulk layer comprising a wafer region between the midplane and the front layer. The wafer also includes a dopant selected from the group consisting of nitrogen and carbon. When nitrogen is a dopant, the concentration of nitrogen has a value of about 1 × 10 12 atoms / cm 3 to about 5 × 10 14 atoms / cm 3. When carbon is a dopant, the concentration of carbon has a value of about 1 × 10 16 atoms / cm 3 to about 4 × 10 17 atoms / cm 3. The method includes heat treating the wafer to form crystal lattice vacancy in the front and bulk layers. The annealed wafer has a vacancy concentration profile in the wafer-the highest density of bacony is present in the bulk layer, and the concentration generally decreases toward the front of the wafer from the highest density location, and the vacancy in the front layer and the bulk layer The difference in concentration is cooled at a rate such that stabilized oxygen precipitate nucleation centers are not formed in the front layer but stabilized oxygen precipitate nucleation centers are formed in the bulk layer. In addition, when the heat treated wafer is cooled, a stabilized oxygen precipitate nucleation center is formed in the bulk layer, and the concentration of the stabilized oxygen precipitate nucleation center in the bulk layer mainly depends on the concentration of baconci.

본 발명의 다른 목적 및 특징들은 이하에서 부분적으로는 명백하게 되고 부분적으로는 제시될 것이다.Other objects and features of the invention will be in part apparent and in part pointed out hereinafter.

본 발명에 따라서, 본질적으로 임의의 전자 소자 제조 공정 중에, IG 목적으로 충분한 깊이의 디누드 구역 및 충분한 밀도의 산소 침전물을 포함한 웨이퍼 벌크를 형성하는 이상적인 침전 웨이퍼가 발견되었다. 유익하게도, 이 이상적인 침전 웨이퍼는 반도체 실리콘 제조 산업에서 통상적으로 사용되는 도구(tool)들을 이용하여 수 분 내에 제조될 수 있다. 이 공정은 산소가 궁극적으로 침전하는 방식을 결정 또는 "프린트"하는 "템플릿"을 실리콘에 생성한다. 본 발명에 따라, 이 템플릿은 중간의 열적 안정화 어닐링 단계 없이도 후속되는 급속 열처리(즉, 에피택셜 증착 및/또는 산소 주입)에 견딜수 있도록 안정화된다.In accordance with the present invention, during essentially any electronic device fabrication process, an ideal precipitated wafer has been found that forms a wafer bulk with sufficient depth of denude zone and sufficient density of oxygen precipitate for IG purposes. Advantageously, this ideal precipitated wafer can be manufactured in minutes using tools commonly used in the semiconductor silicon manufacturing industry. This process creates a "template" in silicon that determines or "prints" how oxygen ultimately precipitates. According to the invention, this template is stabilized to withstand subsequent rapid heat treatments (ie epitaxial deposition and / or oxygen injection) without an intermediate thermal stabilization annealing step.

A. 출발 물질A. Starting Material

본 발명의 이상적인 침전 웨이퍼의 출발 물질은 도펀트로서 질소 및/또는 탄소를 포함한 단결정 실리콘 웨이퍼이다. 도펀트의 농도는 다음의 2가지의 바람직한 특성을 갖도록 선택된다: i) 산소가 이상적인 템플릿에 따라 궁극적으로 침전하도록 출발 웨이퍼에서 임의의 산소 침전 핵 형성 중심을 용해하는 능력(즉, 디누드 구역은 산소 침전물이 없고, 웨이퍼 벌크의 고유 게터링 영역은 산소 침전물을 포함한다), 및 ii) 핵 형성 중심이 에피택셜 증착과 같은 후속되는 급속 열처리 동안 에 용해하지 않고, 이미 설치된 침전 템플릿을 소거하지 않도록 본 발명의 공정 중에 충분히 크고 안정적인 산소 침전물 핵 형성 중심을 성장시키는 능력을 제공하도록 선택된다. 디누드 구역을 형성하는 능력을 유지하면서 안정화의 잇점을 실현하기 위해, 실리콘에서 도펀트의 농도는 전형적으로 약 1×1012 원자/㎤(약 0.00002 ppma) 내지 약 1×1015 원자/㎤(약 0.002 ppma) 사이의 값을 갖는다. 본 발명의 다른 실시예에서, 질소의 농도는 약 1×1012 원자/㎤ 내지 약 1×1013 원자/㎤(약 0.0002 ppma) 사이의 값을 갖는다. 질소의 농도가 너무 낮으면, 예컨대 약 1×1012 원자/㎤(약 0.00002 ppma) 미만이면, 안정화 효과가 실현되지 못할 것이다(즉, 약 1150℃ 미만의 온도에서 핵 형성 중심이 용해될 수 있다). 반면에, 만일 질소 농도가 너무 높으면, 예컨대 약 1×1015 원자/㎤(약 0.002 ppma)를 초과하면, 결정 성장 중에 형성된 산소 침전 핵 형성 중심은 본 발명의 공정인 급속 열 처리 어닐링 단계 중에 용해되지 않을 것이다.The starting material of the ideal precipitation wafer of the present invention is a single crystal silicon wafer comprising nitrogen and / or carbon as dopant. The concentration of the dopant is chosen to have two desirable properties: i) the ability to dissolve any oxygen precipitation nucleation centers in the starting wafer so that oxygen ultimately precipitates according to the ideal template (i.e., the denude zone is oxygenated). No deposits, the inherent gettering regions of the wafer bulk include oxygen precipitates, and ii) the nucleation centers do not dissolve during subsequent rapid heat treatments such as epitaxial deposition, and do not erase the already installed precipitation templates. It is selected to provide the ability to grow sufficiently large and stable oxygen precipitate nucleation centers during the process of the invention. In order to realize the benefits of stabilization while maintaining the ability to form a denude zone, the concentration of dopant in silicon typically ranges from about 1 × 10 12 atoms / cm 3 (about 0.00002 ppma) to about 1 × 10 15 atoms / cm 3 (about 0.002 ppma). In another embodiment of the present invention, the concentration of nitrogen has a value between about 1 × 10 12 atoms / cm 3 and about 1 × 10 13 atoms / cm 3 (about 0.0002 ppma). If the concentration of nitrogen is too low, for example, less than about 1 × 10 12 atoms / cm 3 (about 0.00002 ppma), the stabilizing effect will not be realized (ie, nucleation centers may dissolve at temperatures below about 1150 ° C.). ). On the other hand, if the nitrogen concentration is too high, for example exceeding about 1 × 10 15 atoms / cm 3 (about 0.002 ppma), the oxygen precipitation nucleation center formed during crystal growth dissolves during the rapid heat treatment annealing step of the present invention. Will not be.

추가적으로, 실리콘 결정이 너무 많은 질소를 함유하면, 웨이퍼의 품질 및 그 위에 증착된 임의의 에피택셜 층에 부정적인 영향을 주는 산화 유도 적층 결함(oxidation induced stacking faults; OISF)이 웨이퍼 전체에 결쳐서 형성되는 경향이 있다(일본 특허 공개번호 제1999-189493호 참조). 구체적으로, 실리콘 웨이퍼 표면상의 OISF는 다른 베이컨시 타입의 결함과는 달리, 에피택셜 실리콘층의 증착에 의해 덮혀지지 않는다. OISF는 에피택셜 층을 통한 성장을 계속하고, 통상 적으로 에피택셜 적층 결함이라고 부르는 그로운-인 결함(grown-in defects)을 야기한다. 에피택셜 적층 결함은 약 0.1 ㎛인 레이저 기반 자동 검사 장치의 현행 검출 한계로부터 약 10 ㎛까지 최대 횡단면폭을 갖는다.Additionally, if silicon crystals contain too much nitrogen, oxidation induced stacking faults (OISFs) are formed throughout the wafer that negatively affect the quality of the wafer and any epitaxial layers deposited thereon. Tendency (see Japanese Patent Laid-Open No. 1999-189493). Specifically, the OISF on the silicon wafer surface is not covered by the deposition of the epitaxial silicon layer, unlike other vacancy type defects. OISF continues to grow through the epitaxial layer and causes grow-in defects, commonly referred to as epitaxial stacking defects. The epitaxial stacking defects have a maximum cross-sectional width from the current detection limit of the laser based automated inspection device of about 0.1 μm to about 10 μm.

본 발명에 따르면, 웨이퍼는 산소 침전물 핵 형성 중심을 안정화시키기 위해 질소 대신에, 또는 질소와 함께, 탄소를 포함할 수 있다. 일 실시예에 있어서, 실리콘에서 탄소의 농도는 약 1×1016 원자/㎤(0.2 ppma) 내지 약 4×1017 원자/㎤(8 ppma)의 값을 갖는다. 다른 실시예에서 탄소의 농도는 약 1.5×1016 원자/㎤(0.3 ppma) 내지 약 3×1017 원자/㎤(6 ppma)의 값을 갖는다.In accordance with the present invention, the wafer may include carbon instead of or with nitrogen to stabilize the oxygen precipitate nucleation center. In one embodiment, the concentration of carbon in silicon has a value of about 1 × 10 16 atoms / cm 3 (0.2 ppma) to about 4 × 10 17 atoms / cm 3 (8 ppma). In another embodiment, the concentration of carbon has a value of about 1.5 × 10 16 atoms / cm 3 (0.3 ppma) to about 3 × 10 17 atoms / cm 3 (6 ppma).

초크랄스키법으로 성장된 실리콘은 전형적으로, 약 5×1017 원자/㎤ 내지 약 9×1017 원자/㎤ 범위의 인터스티셜 산소 농도(interstitial oxygen concentration)를 갖는다. 웨이퍼의 산소 침전의 양태는 이상적인 침전 웨이퍼 내의 산소 농도로부터 본질적으로 분리(decouple)되기 때문에, 출발 웨이퍼는 초크랄스키법에 의해 유지가능한 범위 내의 또는 어떤 경우에는 그 범위 밖에 있는 산소 농도를 가질 수 있다.Silicon grown by the Czochralski method typically has an interstitial oxygen concentration in the range of about 5 × 10 17 atoms / cm 3 to about 9 × 10 17 atoms / cm 3. Since the aspect of oxygen precipitation of the wafer is essentially decoupled from the oxygen concentration in the ideal precipitated wafer, the starting wafer may have an oxygen concentration within or in some cases outside of the range that is maintainable by the Czochralski method. .

질소 및/또는 탄소의 전형적인 불순물 레벨 이하를 가진 단결정 실리콘 잉곳의 성장 중에, 실리콘은 그 용융 온도(약 1410℃)로부터 냉각되고, 실리콘이 약 700℃를 통과하여 약 350℃의 온도까지 냉각됨에 따라, 베이컨시와 산소가 상호 작용하여 잉곳 내에 산소 침전물 핵 형성 중심을 형성한다. 특정 이론에 구애됨이 없이, 질소/탄소 도펀트 원자는 단결정 실리콘 내에서 베이컨시의 확산을 저지함으로써 산소 침전물 핵 형성 중심의 형성을 촉진하는 것으로 현재 믿어진다. 구체적으로 말해서, 질소 및/또는 탄소의 농도가 불순물 레벨 이상으로 증가할 때, 주어진 온도에서 베이컨시의 농도가 또한 증가하고, 이로써 베이컨시 및 산소의 임계 과포화가 발생하는 온도를 높인다. 그 결과, 본 발명의 범위 내에서 질소 및/또는 탄소의 농도를 가진 실리콘의 임계 과포화 온도는 약 800℃와 약 1050℃ 사이로 이동된다. 더 높은 임계 과포화 온도에서, 베이컨시의 농도는 더 높지고, 산소 원자들은 이동성이 더 강해져서 베이컨시와 산소의 상호 작용이 증가되며, 따라서 더 크고 더 안정적인 산소 침전물 핵 형성 중심이 형성될 수 있게 된다.During the growth of a single crystal silicon ingot having below the typical impurity levels of nitrogen and / or carbon, the silicon is cooled from its melting temperature (about 1410 ° C.) and as the silicon passes through about 700 ° C. to about 350 ° C. Bacillus and oxygen interact to form an oxygen deposit nucleation center within the ingot. Without being bound by a particular theory, it is currently believed that nitrogen / carbon dopant atoms promote the formation of oxygen precipitate nucleation centers by retarding the diffusion of baconcies in single crystal silicon. Specifically, when the concentration of nitrogen and / or carbon increases above the impurity level, the concentration of bacony also increases at a given temperature, thereby raising the temperature at which critical supersaturation of bacony and oxygen occurs. As a result, the critical supersaturation temperature of silicon with concentrations of nitrogen and / or carbon within the scope of the present invention is shifted between about 800 ° C and about 1050 ° C. At higher critical supersaturation temperatures, the concentration of baconcies is higher, and oxygen atoms become more mobile, increasing the interaction of baconcies and oxygen, thus allowing the formation of larger and more stable oxygen precipitate nucleation centers. do.

본 발명에 따르면, 핵 형성 중심은 약 1150℃ 내지 1300℃의 온도에서 실리콘의 열처리에 의해 용해될 수 있기 때문에, 출발 물질에 핵 형성 중심이 있는지 여부는 중요하지 않다. 비록 산소 침전물 핵 형성 중심의 존재(또는 밀도)가 현재 이용가능한 기술을 이용하여 직접 측정될 수는 없지만, 그들의 존재는 웨이퍼를 800℃의 온도에서 4시간동안 어닐링한 후 1000℃에서 16시간 동안 어닐링하는 것과 같은 산소 침전 열처리를 행함으로써 검출될 수 있다. 산소 침전물의 검출 한계는 현재 약 5×106 침전물/㎤이다.According to the present invention, it is not important whether the nucleation center is present in the starting material, since the nucleation center can be dissolved by heat treatment of silicon at a temperature of about 1150 ° C to 1300 ° C. Although the presence (or density) of the oxygen precipitate nucleation center cannot be directly measured using currently available techniques, their presence is annealed at 1000 ° C. for 4 hours and then annealed at 1000 ° C. for 16 hours. It can be detected by performing an oxygen precipitation heat treatment such as The limit of detection of oxygen deposits is currently about 5 × 10 6 precipitates / cm 3.

웨이퍼는 종래의 초크랄스키 결정 성장 방법에 따라 성장된 잉곳으로부터 슬라이스된다. 잉곳의 성장 중에, 질소 및/또는 탄소는, 예를 들면, 기상 질소/탄소를 성장실에 투입하고 및/또는 고체 질소/탄소를 다결정 실리콘 용융물에 첨가하는 것을 포함한 몇가지 방법으로 잉곳 내에 도입될 수 있다. 성장 결정에 첨가되는 도펀트의 양은 고체 도펀트를 다결정 실리콘 용융물에 첨가함으로써 더 정확하게 제어될 수 있기 때문에, 전형적으로 이 방법이 사용되고 있다. 예를 들어, 결정에 첨가되는 질소/탄소의 양은 예컨대 실리콘 용융물을 형성하기 전에 다결정 실리콘과 함께 도가니(crucible)에 도입되는 공지의 직경의 실리콘 웨이퍼상에 공지 두께의 질화 규소(Si3N4) 또는 탄화 규소(SiC)의 층을 증착함으로써 쉽게 결정된다(Si3N4와 SiC의 밀도는 각각 약 3.18 g/㎤ 및 약 3.21 g/㎤이다).Wafers are sliced from ingots grown according to conventional Czochralski crystal growth methods. During ingot growth, nitrogen and / or carbon can be introduced into the ingot in several ways, including, for example, by introducing gaseous nitrogen / carbon into the growth chamber and / or adding solid nitrogen / carbon to the polycrystalline silicon melt. have. This method is typically used because the amount of dopant added to the growth crystals can be controlled more accurately by adding solid dopants to the polycrystalline silicon melt. For example, the amount of nitrogen / carbon added to the crystals may be a known thickness of silicon nitride (Si 3 N 4 ) on a known diameter silicon wafer introduced into a crucible, for example, with polycrystalline silicon prior to forming the silicon melt. Or by depositing a layer of silicon carbide (SiC) (the density of Si 3 N 4 and SiC is about 3.18 g / cm 3 and about 3.21 g / cm 3, respectively).

표준 실리콘 슬라이싱, 래핑(lapping), 에칭 및 연마 기술 뿐만 아니라 표준 초크랄스키 성장 방법은, 예를 들면, F. Shimura, Semiconductor Silicon Crystal Technology, Academic Press, 1989, 및 Silicon Chemical Etching, (J. Grabmaier ed.) Springer-Verlag, 뉴욕, 1982에 개시되어 있다(상기 문헌은 인용에 의해 이 명세서에 포함된다). 본 발명의 공정을 위한 출발 물질은 연마된 실리콘 웨이퍼일 수도 있고, 또는 대안으로서, 래핑 및 에칭되었지만 연마되지는 않은 실리콘 웨이퍼일 수 있다. 또한, 웨이퍼는 지배적인 고유 점 결함으로서 베이컨시 또는 셀프 인터스티셜(self-interstitial) 점 결합을 가질 수 있다. 예를 들어, 웨이퍼는 중앙으로부터 에지까지 베이컨시가 지배적일 수도 있고, 중앙으로부터 에지까지 셀프 인터스티셜이 지배적일 수도 있으며, 또는 웨이퍼는 축방향을 따라 대칭인 셀프 인터스티셜 지배 물질의 링에 의해 둘러싸인 베이컨시 지배 물질의 중심 코어를 포함할 수 있다.Standard silicon slicing, lapping, etching and polishing techniques as well as standard Czochralski growth methods are described, for example, in F. Shimura, Semiconductor Silicon Crystal Technology, Academic Press, 1989, and Silicon Chemical Etching , (J. Grabmaier). ed.), Springer-Verlag, New York, 1982, which is incorporated herein by reference. The starting material for the process of the present invention may be a polished silicon wafer or, alternatively, a silicon wafer that is wrapped and etched but not polished. In addition, the wafer may have vacancy or self-interstitial point bonding as the dominant intrinsic point defect. For example, a wafer may be dominant in vacancy from center to edge, self interstitial may be dominant from center to edge, or the wafer may be in a ring of self interstitial dominant material that is symmetric along the axial direction. It may comprise a central core of the bacon dominant material surrounded by.

이제, 도 1을 보면, 본 발명의 이상적인 침전 웨이퍼의 출발 물질인 단결정 실리콘 웨이퍼(1)는 전면(3), 후면(5), 및 전면과 후면 사이의 가상의 중앙면(7)을 구비한다. 이 명세서에서 사용하는 용어 "전"(front)과 "후"(back)는 웨이퍼의 대략 평평한 2개의 주요면을 구별하기 위해 사용된다. 여기에서 사용하는 용어인 웨이퍼의 전면은 반드시 나중에 전자 소자가 제조되는 표면일 필요는 없고, 또한 여기에서 사용하는 용어인 웨이퍼의 후면은 전자 소자가 제조되는 표면에 반대되는 웨이퍼의 주요면일 필요는 없다. 더 나아가서, 실리콘 웨이퍼는 전형적으로 임의의 총 두께 변화(total thickness variation; TTV), 비틀림(warp) 및 휨(bow)을 갖기 때문에, 전면의 각 지점과 후면의 각 지점 사이의 중간점은 평면 내에 정확하게 위치하지 않을 수 있다. 그러나, 실용적인 문제로서, TTV, 비틀림 및 휨은 전형적으로 매우 경미하기 때문에 근사치적인 관점에서 상기 중간점은 전면과 후면 사이에서 대략 등거리인 가상 중앙면내에 위치한다고 말할 수 있다.Referring now to FIG. 1, the single crystal silicon wafer 1, which is the starting material of the ideal precipitation wafer of the present invention, has a front face 3, a back face 5, and a virtual center face 7 between the front face and the back face. . As used herein, the terms "front" and "back" are used to distinguish between two substantially flat major surfaces of the wafer. As used herein, the front surface of the wafer does not necessarily have to be the surface on which the electronic device is to be manufactured later, and the term used herein does not necessarily have to be the main surface of the wafer as opposed to the surface on which the electronic device is manufactured. . Furthermore, since the silicon wafer typically has any total thickness variation (TTV), warp and bow, the midpoint between each point on the front and each point on the back is in the plane. It may not be located correctly. However, as a practical matter, it can be said that, in terms of approximation, the midpoint is located in an imaginary central plane that is approximately equidistant between the front and rear sides since TTV, torsion and warpage are typically very mild.

B. 도핑된 실리콘 웨이퍼에서의 베이컨시 형성B. Bacony Formation on Doped Silicon Wafers

본 발명에 따라, 웨이퍼는 열처리 단계(S2)(선택적 단계 S1은 뒤에서 상세하게 설명한다)에 놓여지고, 이 단계에서 웨이퍼는 이 웨이퍼(1)에서 결정 격자 베이컨시(13)를 형성하고 그 개수 밀도(number density)를 증가시키기 위해 고온으로 열처리된다. 바람직하게, 이 열처리 단계는, 웨이퍼가 급속하게 목표 온도(T1)로 가열되고 그 온도에서 비교적 짧은 시간동안 어닐링되는 급속 열 어닐링 처리기(rapid thermal annealer; RTA)에서 실행된다(예를 들면, 급속 열 어닐링 처리기 는 웨이퍼를 실온에서 1200℃까지 수 초 내에 가열할 수 있다). 이러한 상업적으로 이용가능한 RTA로(RTA furnace)의 한가지는 STEAG AST Electronic GmbH(독일, 도른스타트)에서 시판하는 모델 2800 로이다. 일반적으로, 웨이퍼는 1150℃ 내지 약 1300℃ 미만의 온도에서 열처리된다. 전형적으로, 웨이퍼는 약 1200℃ 내지 약 1275℃ 사이의 온도로 가열되고, 더욱 전형적으로는 약 1225℃ 내지 1250℃ 사이의 온도로 가열된다.According to the invention, the wafer is placed in a heat treatment step S 2 (optional step S 1 is described in detail later), in which the wafer forms crystal lattice vacancy 13 in this wafer 1 and Heat treatment is performed at high temperature to increase the number density. Preferably, this heat treatment step is performed in a rapid thermal annealer (RTA) in which the wafer is rapidly heated to a target temperature T1 and annealed for a relatively short time at that temperature (eg rapid thermal The annealing processor can heat the wafer from room temperature to 1200 ° C. in a few seconds). One such commercially available RTA furnace is the Model 2800 furnace sold by STEAG AST Electronic GmbH (Dornstad, Germany). Generally, the wafer is heat treated at a temperature of 1150 ° C. to less than about 1300 ° C. Typically, the wafer is heated to a temperature between about 1200 ° C and about 1275 ° C, and more typically at a temperature between about 1225 ° C and 1250 ° C.

고유 점 결함(베이컨시 및 실리콘 셀프 인터스티셜)은 온도 의존성이 있는 확산 속도로 단결정 실리콘을 통하여 확산할 수 있다. 그러므로, 고유 점 결함의 농도 프로파일은 온도의 함수인 고유 점 결함의 확산도(diffusivity) 및 재결합 속도의 함수이다. 예를 들어서, 고유 점 결함은 웨이퍼가 급속 열 어닐링 단계에서 어닐링되는 온도 부근의 온도에서 비교적 이동성이 크지만, 약 700℃의 온도에서는 모든 상업적으로 유의미한 시간 동안은 본질적으로 비이동적이다. 현재까지 얻어진 실험적 증거에 따르면 베이컨시의 유효 확산 속도가 약 700℃ 미만의 온도 및 아마도 800℃, 900℃ 또는 심지어 1000℃의 온도에서도 상당히 느리고; 더 낮은 온도에서는, 베이컨시가 임의의 상업적으로 유의미한 시간동안 비이동적으로 생각될 수 있다고 제시한다.Intrinsic point defects (Basic and Silicon Self-Interstitial) can diffuse through single crystal silicon at a temperature dependent diffusion rate. Therefore, the concentration profile of the intrinsic point defect is a function of the recombination rate and the diffusivity of the intrinsic point defect as a function of temperature. For example, intrinsic point defects are relatively mobile at temperatures near the temperature at which the wafer is annealed in the rapid thermal annealing step, but are essentially non-movable for all commercially significant times at temperatures of about 700 ° C. Experimental evidence thus far shows that the effective diffusion rate of baconsea is significantly slower at temperatures below about 700 ° C. and possibly at temperatures of 800 ° C., 900 ° C. or even 1000 ° C .; At lower temperatures, it is suggested that baconcies can be considered non-mobile for any commercially significant time.

결정 격자 베이컨시를 형성하는 것 이외에도, 급속 열 어닐링 단계는 실리콘 출발 물질에 존재하는 기존의 산소 침전물 핵 형성 중심의 용해를 일으킨다. 이러한 핵 형성 중심은 예를 들면 웨이퍼가 슬라이스되는 단결정 실리콘 잉곳의 성장 중에 형성될 수 있고, 또는 웨이퍼 또는 웨이퍼가 슬라이스되는 잉곳의 이전 열이 력(thermal history)에서의 몇몇 다른 이벤트의 결과로서 형성될 수 있다. 따라서, 만일 핵 형성 중심이 급속 열 어닐링 단계 중에 용해될 수 있다면, 출발 물질에 핵 형성 중심이 존재하거나 부존재하는 것은 중요하지 않다.In addition to forming crystal lattice vacancy, the rapid thermal annealing step causes the dissolution of existing oxygen precipitate nucleation centers present in the silicon starting material. Such nucleation centers may be formed, for example, during the growth of a single crystal silicon ingot in which the wafer is sliced, or may be formed as a result of some other event in the previous thermal history of the wafer or ingot in which the wafer is sliced. Can be. Thus, if the nucleation center can be dissolved during the rapid thermal annealing step, it is not important that the nucleation center is present or absent in the starting material.

열처리 중에, 웨이퍼는 일 실시예에서 비교적 균일하고 다른 실시예에서 불균일한 베이컨시 농도 프로파일을 형성하도록 선택된 가스 또는 가스들을 포함하는 분위기에 노출된다.During the heat treatment, the wafer is exposed to an atmosphere comprising a gas or gases selected to form a uniform concentration profile in one embodiment that is relatively uniform and in other embodiments a non-uniform vacancy concentration profile.

1. 비질화 및 비산화 분위기의 실시예1. Examples of non-nitriding and non-oxidizing atmospheres

일 실시예에서, 웨이퍼(1)는 비질화 분위기 및 비산화 분위기(즉, 불활성 분위기)에서 열처리된다. 질소 및 산소를 함유하지 않는 가스가 급속 열 어닐링 단계 및 냉각 단계에서의 분위기로서 사용될 때, 웨이퍼 전체에서 베이컨시 농도의 증가는, 비록 즉시는 아니다 할지라도, 거의 어닐링 온도에 도달할 때 달성된다. 열처리 중에 웨이퍼에 형성된 결과적인 베이컨시 농도(개수 밀도) 프로파일은 웨이퍼의 전면에서부터 웨이퍼의 후면까지 비교적 일정하다. 일반적으로, 웨이퍼는 적어도 1초 동안, 전형적으로는 적어도 수 초(예를 들면, 적어도 3초) 동안, 바람직하게는 수십 초(예를 들면, 20초, 30초, 40초 또는 50초) 동안, 및 소망하는 웨이퍼의 특성에 의존하여 최대 약 60초(이것은 상업적으로 이용가능한 급속 열 어닐링 처리기의 한계 부근이다) 내의 기간동안 이 온도에서 유지된다. 웨이퍼를 어닐링하는 동안에 확립된 온도에서 추가의 시간 동안 더 유지하는 것은, 현재까지 얻어진 실험적 증거에 따르면, 더 이상 베이컨시 농도를 증가시키지 않는 것으로 나타났다. 적당한 가스는 아르곤, 헬륨, 네온, 이산화탄소, 및 기타 불활성 단원소 가 스 및 불활성 화합물 가스, 또는 상기 가스들의 혼합물을 포함한다.In one embodiment, the wafer 1 is heat treated in a non-nitriding atmosphere and a non-oxidizing atmosphere (ie, inert atmosphere). When a gas containing no nitrogen and oxygen is used as the atmosphere in the rapid thermal annealing step and the cooling step, an increase in vacancy concentration throughout the wafer, even if not immediately, is achieved when the annealing temperature is reached. The resulting vacancy concentration (number density) profile formed on the wafer during heat treatment is relatively constant from the front of the wafer to the back of the wafer. Generally, the wafer is for at least one second, typically for at least several seconds (eg, at least 3 seconds), preferably for several tens of seconds (eg, 20 seconds, 30 seconds, 40 seconds, or 50 seconds). And at this temperature for up to about 60 seconds (this is near the limit of a commercially available rapid thermal annealing processor), depending on the desired wafer characteristics. Further maintenance at the established temperature for an additional time during the annealing of the wafer, according to the experimental evidence obtained to date, no longer shows an increase in vacancy concentration. Suitable gases include argon, helium, neon, carbon dioxide, and other inert monoatomic and inert compound gases, or mixtures of these gases.

현재까지 얻어진 실험적 증거에 의하면, 비질화/비산화 분위기는 바람직하게 비교적 작은 부분압의 산소, 수증기 및 다른 산화 가스를 갖는다. 즉, 분위기는 산화 가스가 전혀 없거나 또는 그러한 가스를 베이컨시 농도의 상승을 억제하기에 충분한 양의 실리콘 셀프 인터스티셜 원자들을 주입하기에는 불충분한 부분압으로 포함한다. 산화 가스 농도의 하한은 정확하게 결정되지 않았지만, 0.01 atm 또는 10000 ppma(parts per million atomic)의 산소 부분압에 대하여 베이컨시 농도의 증가 및 다른 어떤 효과도 발견되지 않은 것이 증명되었다. 따라서, 분위기는 0.01 atm(10000 ppma) 미만의 산소 및 다른 산화 가스의 부분압을 갖는 것이 바람직하다. 더 바람직하게는 분위기에서 이들 가스의 부분압이 약 0.005 atm(5000 ppma) 이하, 그보다 더 바람직하게는 0.002 atm(2000 ppma) 이하, 가장 바람직하게는 0.001 atm(1000 ppma) 이하로 되는 것이다.According to the experimental evidence obtained to date, the non-nitriding / non-oxidizing atmosphere preferably has a relatively small partial pressure of oxygen, water vapor and other oxidizing gases. That is, the atmosphere contains no oxidizing gas or insufficient gas to inject a sufficient amount of silicon self interstitial atoms sufficient to suppress an increase in vacancy concentration. The lower limit of the oxidizing gas concentration was not accurately determined, but it was proved that no increase in vacancy concentration and no other effects were found for oxygen partial pressures of 0.01 atm or parts per million atomic ppm. Thus, the atmosphere preferably has a partial pressure of oxygen and other oxidizing gases of less than 0.01 atm (10000 ppma). More preferably, the partial pressure of these gases in the atmosphere is about 0.005 atm (5000 ppma) or less, even more preferably 0.002 atm (2000 ppma) or less, most preferably 0.001 atm (1000 ppma) or less.

2. 피상 산화물층/질화 분위기의 실시예2. Examples of Apparent Oxide Layers / Nitriding Atmospheres

본 발명에 따른 방법의 다른 실시예에서, 웨이퍼(1)는, 단계 S1에서, 산소 함유 분위기에서 열처리되어 단계 S2 이전에 웨이퍼(1)를 감싸는 피상 산화물층(superficial oxide layer)을 성장시킨다. 일반적으로, 산화물층은 실리콘상에 형성되는 자연 산화물층(약 15 옹스트롱)보다 더 큰 두께를 갖는다. 이 제2 실시예에서, 산화물층의 두께는 전형적으로 적어도 약 20 옹스트롱이다. 일부 예에서, 웨이퍼는 두께가 적어도 약 25 또는 30 옹스트롱인 산화물층을 가질 것이다. 그러 나, 현재까지 얻어진 실험적 증거에 의하면, 약 30 옹스트롱 이상의 두께를 가진 산화물층은 비록 원하는 효과를 방해하지는 않지만 추가적인 잇점을 전혀 또는 거의 제공하지 않는 것으로 나타났다.In another embodiment of the method according to the invention, the wafer 1 is, in step S 1 , heat-treated in an oxygen containing atmosphere to grow a superficial oxide layer surrounding the wafer 1 before step S 2 . . In general, the oxide layer has a greater thickness than the native oxide layer (about 15 angstroms) formed on silicon. In this second embodiment, the thickness of the oxide layer is typically at least about 20 Angstroms. In some examples, the wafer will have an oxide layer that is at least about 25 or 30 Angstroms thick. However, experimental evidence obtained to date indicates that oxide layers with a thickness of about 30 Angstroms or more provide little or no additional benefit, although they do not interfere with the desired effect.

산화물층을 형성한 후에, 급속 열 어닐링 단계는 전형적으로 질화 분위기, 즉 노출된 실리콘 표면을 질화할 수 있는 질소 가스(N2) 또는 암모니아와 같은 질소 - 함유 화합물 가스를 포함하는 분위기의 존재하에 실행된다. 대안으로 또는 추가적으로, 분위기는 아르곤과 같이 비산화, 비질화 가스를 포함할 수 있다. 웨이퍼 전체에 걸친 베이컨시 농도의 증가는, 비록 즉시는 아닐지라도, 거의 어닐링 온도에 도달할 때에 달성되고, 웨이퍼의 베이컨시 농도 프로파일은 비교적 균일하다.After forming the oxide layer, the rapid thermal annealing step is typically carried out in the presence of a nitriding atmosphere, i.e. an atmosphere comprising a nitrogen gas (N 2 ) or a nitrogen-containing compound gas such as ammonia, which can nitride the exposed silicon surface. do. Alternatively or additionally, the atmosphere may comprise a non-oxidizing, non-nitriding gas, such as argon. The increase in vacancy concentration across the wafer is achieved when the annealing temperature is reached, although not immediately, and the vacancy concentration profile of the wafer is relatively uniform.

3. 자연 산화물층/질화 분위기의 실시예3. Example of natural oxide layer / nitridation atmosphere

제3 실시예에서, 출발 웨이퍼는 단지 자연 산화물층(native oxide layer)만을 갖는다. 이러한 웨이퍼가 질화 분위기에서 어닐링될 때, 그 효과는 제2 실시예에서 관측된 것과 다르다. 특히, 증가된 산화물층을 가진 웨이퍼가 질소 분위기에서 어닐링될 때, 비록 즉시는 아닐지라도, 거의 어닐링 온도에 도달할 때에 웨이퍼 전반에 걸쳐서 실질적으로 균일한 베이컨시 농도의 증가가 달성된다. 더욱이, 베이컨시 농도는 주어진 어닐링 온도에서 어닐링 시간에 따라 크게 증가하는 것으로 나타나지 않는다. 만일 웨이퍼가 자연 산화물층 외의 아무것도 없다면, 그리고 웨이퍼의 전면과 후면이 질소에서 어닐링된다면, 그 결과 웨이퍼는 웨이퍼의 횡단면에 대하여 대략 "U자형"의 베이컨시 농도 프로파일(개수 밀도)을 가질 것이다. 즉, 베이컨시의 최대 농도는 전면과 후면으로부터 수 마이크로미터 떨어진 지점 또는 그 사이에서 발생할 것이고, 비교적 일정하고 더 낮은 농도가 웨이퍼 벌크 전반에 걸쳐 나타날 것이며, 초기에 웨이퍼 벌크에서의 최소 농도는 증가된 산화물층을 가진 웨이퍼에서 얻어진 농도와 대략 동일하다. 더욱이, 어닐링 시간의 증가는 자연 산화물층 외의 아무것도 없는 웨이퍼에서 베이컨시 농도의 증가를 가져올 것이다.In a third embodiment, the starting wafer has only a native oxide layer. When such a wafer is annealed in a nitriding atmosphere, the effect is different from that observed in the second embodiment. In particular, when a wafer with an increased oxide layer is annealed in a nitrogen atmosphere, a substantially uniform increase in vacancy concentration is achieved throughout the wafer when the anneal temperature is reached, even if not immediately. Moreover, the vacancy concentration does not appear to increase significantly with annealing time at a given annealing temperature. If the wafer is nothing other than the native oxide layer, and if the front and back sides of the wafer are annealed in nitrogen, then the wafer will have a vacancy concentration profile (number density) of approximately "U-shaped" with respect to the cross section of the wafer. That is, the maximum concentration of bacon will occur at or between a few micrometers from the front and back, and relatively constant and lower concentrations will appear throughout the wafer bulk, initially increasing the minimum concentration in the wafer bulk. Approximately equal to the concentration obtained on a wafer with an oxide layer. Moreover, an increase in the annealing time will result in an increase in vacancy concentration in the wafer with nothing other than the native oxide layer.

따라서, 도 1을 다시 참조하면, 자연 산화물층만을 가진 세그멘트는 질화 분위기 하에서 본 발명의 방법에 따라 어닐링되고, 그 결과로서 생성된 베이컨시의 최고 농도 또는 최대 농도는 초기에 일반적으로 영역들(15 및 15') 내에 위치할 것이고, 실리콘 세그멘트의 벌크(17)는 비교적 더 낮은 농도의 베이컨시 및 핵 형성 중심을 포함할 것이다. 전형적으로, 이들 최고 농도의 영역은 실리콘 세그멘트 표면으로부터 수 미크론(즉, 약 5 또는 10 미크론), 또는 수십 미크론(즉, 약 20 또는 30 미크론), 최대 약 40 내지 60 미크론 내에 위치될 것이다.Thus, referring again to FIG. 1, the segment with only the native oxide layer is annealed in accordance with the method of the present invention under a nitriding atmosphere, and the resulting maximum concentration or maximum concentration of bacony is generally initially defined in regions 15. And 15 '), the bulk 17 of the silicon segment will include relatively lower concentrations of bacony and nucleation centers. Typically, these highest concentration regions will be located within a few microns (ie about 5 or 10 microns), or tens of microns (ie about 20 or 30 microns), up to about 40 to 60 microns from the silicon segment surface.

4. 산소 함유 분위기4. Oxygen-containing atmosphere

급속 열 어닐링 단계 및 냉각 단계에서의 분위기가 산소를 포함할 때, 또는 더 구체적으로, 질소 함유 가스, 불활성 가스 또는 이들 양자와 함께 산소 가스(O2) 또는 산소 함유 가스(예를 들면, 발열성 스팀(pyrogenic steam))를 포함할 때, 표면 근방의 영역에서의 베이컨시 농도 프로파일은 영향을 받는다. 지금까지의 실험적 증거에 의하면, 표면 근방의 영역의 베이컨시 농도 프로파일은 분위기의 산소 농도와 역의 관계(inverse relationship)를 갖는 것으로 나타났다. 임의의 특정 이론에 구애됨이 없이, 일반적으로, 충분한 농도에서, 산소의 어닐링은 실리콘 표면의 산화를 야기하고, 그 결과 실리콘 셀프 인터스티셜의 내향 유동(inward flux)을 생성하도록 작용하는 것으로 믿어진다. 실리콘 셀프 인터스티셜의 유동은 산화 속도에 의해 제어되고, 상기 산화 속도는 분위기 내의 산소 부분압에 의해 제어될 수 있다. 셀프 인터스티셜의 이러한 내향 유동은 재결합을 야기시켜 베이컨시 농도 프로파일을 점차적으로 변화시키는데, 표면에서 시작하여 내측으로 이동하고, 상기 내향 이동의 속도는 증가하는 산소 부분압의 함수로서 증가한다. 열처리(S1 및/또는 S2) 동안에 분위기 내의 질소 함유 가스와 함께 산소가 사용될 때, "M자형" 베이컨시 프로파일이 얻어질 수 있고, 최대 또는 최고 베이컨시 농도는 중앙면과 표면층 사이의 웨이퍼 벌크 내에 존재한다(상기 농도는 어느 한 쪽 방향으로 대체로 감소한다). 분위기 내에 산소가 존재하는 결과로서, 임의 깊이의 낮은 베이컨시 농도의 영역이 생성될 수 있다.When the atmosphere in the rapid thermal annealing step and the cooling step includes oxygen, or more specifically, with nitrogen containing gas, inert gas or both, oxygen gas (O 2 ) or oxygen containing gas (eg exothermic When including pyrogenic steam, the vacancy concentration profile in the region near the surface is affected. Experimental evidence to date has shown that the vacancy concentration profile in the region near the surface has an inverse relationship with the oxygen concentration in the atmosphere. Without being bound by any particular theory, it is generally believed that at sufficient concentrations, the annealing of oxygen acts to cause oxidation of the silicon surface, resulting in inward flux of the silicon self interstitial. Lose. The flow of the silicon self interstitial is controlled by the rate of oxidation, which can be controlled by the partial pressure of oxygen in the atmosphere. This inward flow of the self interstitial causes recombination to gradually change the vacancy concentration profile, starting at the surface and moving inward, and the rate of inward travel increases as a function of increasing oxygen partial pressure. When oxygen is used with the nitrogen-containing gas in the atmosphere during heat treatment S 1 and / or S 2 , an “M-shaped” vacancy profile can be obtained, with the maximum or highest vacancy concentration being the wafer between the midplane and the surface layer. Present in the bulk (the concentration generally decreases in either direction). As a result of the presence of oxygen in the atmosphere, regions of low vacancy concentrations of any depth may be created.

또한, 실험적 증거에 의하면, 단지 자연 산화물층만을 갖는 웨이퍼의 행동과 증가된 산화물층을 갖는 웨이퍼의 행동의 차이는 분위기 내에 산소 분자 또는 다른 산화 가스를 포함시킴으로써 회피될 수 있다. 달리 표현하면, 오직 자연 산화물만을 갖는 웨이퍼가 작은 부분압의 산소를 함유하는 질소 분위기에서 어닐링될 때, 웨이퍼는 증가된 산화물층을 가진 웨이퍼와 동일하게 행동한다(즉, 비교적 균일한 농도 파일이 열처리된 웨이퍼 내에 형성된다). 임의의 이론에 구애됨이 없이, 두 께가 자연 산화물층보다 더 큰 피상 산화물층은 실리콘의 질화를 방지하는 차폐물로서 작용한다. 따라서, 이 산화물층은 출발 웨이퍼상에 존재할 수도 있고, 또는 어닐링 단계 중에 인 시츄(in situ)로 증가된 산화물층을 성장시킴으로써 형성될 수도 있다. 만일 이것이 바람직하다면, 급속 열 어닐링 단계 중의 분위기는 바람직하게 적어도 약 0.0001 atm(100 ppma)의 부분압, 더 바람직하게 적어도 약 0.0002 atm(200 ppma)의 부분압을 포함한다. 그러나, 앞에서 설명한 이유 때문에, 산소의 부분압은 바람직하게 0.01 atm(10000 ppma)을 초과하지 않고, 더 바람직하게는 0.002 atm(2000 ppma) 미만, 가장 바람직하게는 0.001 atm(1000 ppma) 미만이다.In addition, experimental evidence shows that the difference in behavior of a wafer with only a native oxide layer and that of a wafer with an increased oxide layer can be avoided by including oxygen molecules or other oxidizing gases in the atmosphere. In other words, when a wafer with only natural oxides is annealed in a nitrogen atmosphere containing a small partial pressure of oxygen, the wafer behaves the same as a wafer with an increased oxide layer (ie, a relatively uniform concentration pile Formed in the wafer). Without wishing to be bound by any theory, a superficial oxide layer whose thickness is larger than the native oxide layer acts as a shield to prevent nitriding of silicon. Thus, this oxide layer may be present on the starting wafer, or may be formed by growing an increased oxide layer in situ during the annealing step. If this is desired, the atmosphere during the rapid thermal annealing step preferably comprises a partial pressure of at least about 0.0001 atm (100 ppma), more preferably a partial pressure of at least about 0.0002 atm (200 ppma). However, for the reasons described above, the partial pressure of oxygen preferably does not exceed 0.01 atm (10000 ppma), more preferably less than 0.002 atm (2000 ppma), most preferably less than 0.001 atm (1000 ppma).

그러므로, 제4 실시예에서, 급속 열 어닐링 단계 중의 분위기는 전형적으로 약 30 미크론 미만의 디누드 구역 깊이를 얻기에 충분한 산소 부분압을 함유한다. 전형적으로, 디누드 구역 깊이는 약 5 미크론 이상으로부터 약 30 미크론 미만까지의 범위이고, 약 10 미크론으로부터 약 25 미크론까지, 또는 약 15 미크론으로부터 약 20 미크론까지의 범위일 수 있다. 더 구체적으로, 열처리는 질소 함유 가스(예를 들면, N2), 비산소, 비질소 함유 가스(예를 들면, 아르곤, 헬륨 등), 또는 이들의 혼합물, 및 산소 함유 가스(예를 들면, O2 또는 발열성 스팀)를 포함하는 분위기, 및 셀프 인터스티셜의 내향 유동을 생성하기에 충분하지만(예를 들면, 적어도 약 1 ppma, 5 ppma, 10 ppma 또는 그 이상) 약 500 ppma 미만, 바람직하게는 약 400 ppma, 300 ppma, 200 ppma, 150 ppma 또는 100 ppma 미만, 또 어떤 실시예에서 는 바람직하게 약 50, 40, 30, 20 또는 10 ppma 미만인 산소 부분압을 가진 분위기에서 실행될 수 있다. 질소 함유 가스와 비질소, 비산소 함유 가스의 혼합물이 산화 가스와 함께 사용될 때, 상기 두 가스의 각 비율(예 : 질소 함유 가스 대 불활성 가스의 비율)은 약 1:10 내지 약 10:1, 약 1:5 내지 약 5:1, 약 1:4 내지 약 4:1, 약 1:3 내지 약 3:1, 약 1:2 내지 약 2:1의 범위이고, 약 1:5, 1:4, 1:3, 1:2 또는 1:1의 질소 함유 가스 대 불활성 가스의 비율은 몇몇 실시예에서 바람직하다. 달리 표현하면, 만일 상기와 같은 기상 혼합물이 어닐링 단계 및 냉각 단계용의 분위기로서 사용될 때, 질소 함유 가스의 농도는 약 1%로부터 약 100% 미만까지, 약 10%로부터 약 90% 까지, 약 20%로부터 약 80% 까지, 약 40%로부터 약 60% 까지의 범위일 수 있다.Therefore, in the fourth embodiment, the atmosphere during the rapid thermal annealing step typically contains sufficient oxygen partial pressure to achieve a denude zone depth of less than about 30 microns. Typically, the denude zone depth can range from at least about 5 microns to less than about 30 microns, and can range from about 10 microns to about 25 microns, or from about 15 microns to about 20 microns. More specifically, the heat treatment may include nitrogen containing gas (eg N 2 ), non-oxygen, non-nitrogen containing gas (eg argon, helium, etc.), or mixtures thereof, and oxygen containing gas (eg, An atmosphere comprising O 2 or pyrogenic steam), and less than about 500 ppma (eg, at least about 1 ppma, 5 ppma, 10 ppma or more) to produce an inward flow of self interstitial, It may preferably be carried out in an atmosphere having an oxygen partial pressure of less than about 400 ppma, 300 ppma, 200 ppma, 150 ppma or 100 ppma, and in some embodiments, preferably less than about 50, 40, 30, 20 or 10 ppma. When a mixture of nitrogen-containing gas and non-nitrogen, non-oxygen-containing gas is used with oxidizing gas, each ratio of the two gases (e.g., the ratio of nitrogen-containing gas to inert gas) is about 1:10 to about 10: 1, From about 1: 5 to about 5: 1, about 1: 4 to about 4: 1, about 1: 3 to about 3: 1, about 1: 2 to about 2: 1, and about 1: 5, 1: A ratio of nitrogen containing gas to inert gas of 4, 1: 3, 1: 2 or 1: 1 is preferred in some embodiments. In other words, if such a gaseous mixture is used as the atmosphere for the annealing and cooling steps, the concentration of nitrogen containing gas is from about 1% to less than about 100%, from about 10% to about 90%, about 20 From% to about 80%, from about 40% to about 60%.

5. 다른 분위기에 대한 동시 노출5. Simultaneous Exposure to Different Atmospheres

본 발명의 다른 실시예에서, 웨이퍼의 전면과 후면은 하나 이상의 질화 또는 비질화 가스를 각각 함유하는 다른 분위기에 노출될 수 있다. 예를 들면, 웨이퍼의 전면이 비질화 분위기에 노출될 때 웨이퍼의 후면은 질화 분위기에 노출될 수 있다. 다른 분위기에서 열처리를 받은 웨이퍼는 각 표면의 조건 및 웨이퍼가 노출되는 분위기에 따라서 비대칭의 베이컨시 농도 프로파일을 가질 수 있다. 예를 들면, 전면이 자연 산화물층 이외에 다른 아무것도 없고 후면이 증가된 산화물층을 가지며 웨이퍼가 질화 분위기에서 열적으로 처리되면, 자연적으로 웨이퍼 전반부의 베이컨시 농도는 "U자형" 프로파일과 유사한 편이 되고 웨이퍼의 후반부는 균일한 편이 될 것이다. 다른 방식으로, 다수의 웨이퍼(예를 들면, 2개, 3개 또는 그 이 상의 웨이퍼)가 면 대 면(face-to-face) 구성으로 적층되어 동시에 어닐링될 수 있고, 이러한 방식으로 어닐링될 때, 면 대 면 접촉 상태에 있는 면들은 어닐링 동안에 분위기로부터 기계적으로 차폐된다. 다른 방식으로, 그리고 급속 열 어닐링 단계에서 사용되는 분위기 및 웨이퍼의 소망하는 산소 침전 프로파일에 따라, 산화물층은 웨이퍼의 하나의 표면(예를 들면, 전면(3))상에만 형성될 수 있다.In other embodiments of the invention, the front and back surfaces of the wafer may be exposed to different atmospheres each containing one or more nitriding or non-nitriding gases. For example, the back side of the wafer may be exposed to the nitriding atmosphere when the front side of the wafer is exposed to the non-nitriding atmosphere. Wafers subjected to heat treatment in different atmospheres may have an asymmetric vacancy concentration profile depending on the conditions of each surface and the atmosphere to which the wafer is exposed. For example, if the front side has nothing but a native oxide layer and the back side has an increased oxide layer and the wafer is thermally treated in a nitriding atmosphere, the vacancy concentration in the first half of the wafer will naturally be similar to the "U-shaped" profile and the wafer The latter part will be uniform. Alternatively, multiple wafers (eg, two, three or more wafers) can be stacked and annealed simultaneously in a face-to-face configuration, and when annealed in this manner In other words, the faces in face-to-face contact are mechanically shielded from the atmosphere during annealing. Alternatively, and depending on the atmosphere used in the rapid thermal annealing step and the desired oxygen precipitation profile of the wafer, the oxide layer may be formed only on one surface of the wafer (eg, the front surface 3).

C. 열처리되고 도핑된 실리콘 웨이퍼의 급속 냉각C. Rapid Cooling of Heat Treated and Doped Silicon Wafers

단계 S2를 완료하였을 때, 웨이퍼는 결정 격자 베이컨시가 단결정 실리콘 내에서 비교적 이동적인 온도 범위를 통과하여 적어도 결정 격자 베이컨시가 실리콘 내에서 비교적 비이동적으로 되는 온도(T2)까지 단계 S3에서 급속하게 냉각된다. 웨이퍼의 온도가 이 범위의 온도를 통과 하여 감소될 때, 베이컨시들은 웨이퍼의 표면 및/또는 웨이퍼 표면상의 자연 산화물층으로 확산하여 소멸되고, 따라서 베이컨시 농도 프로파일을 변화하는데, 그 변화의 정도는 웨이퍼가 상기 온도 범위 내에서 유지되는 시간 길이에 따라 좌우된다. 만일 웨이퍼가 무한대의 기간 동안 상기 온도 범위에서 유지된다면, 베이컨시 농도 프로파일은 다시 한번 단계 S2에서의 초기 프로파일과 유사하게 되지만(예를 들면, 균일하거나 "U자형"으로 되거나 비대칭으로 된다), 농도의 평형 상태(equilibrium)는 열처리 단계가 완료된 직후의 농도보다 더 작게 될 것이다. 그러나, 웨이퍼를 급속히 냉각시킴으로써, 표면 부근 영역에서 결정 격자 베이컨시의 분포는 크게 감소하여 베이컨시 농도 프로파일을 변형시킨다. 예를 들면, 초기에 균일한 프로파일을 갖는 웨이퍼를 급속 냉각시키 면 불균일한 프로파일을 발생하게 되고, 여기에서 최대 베이컨시 농도는 중앙면(7)에 또는 그 부근에 존재하고, 그 베이컨시 농도는 웨이퍼의 전면(3) 및 후면(5)의 방향으로 갈수록 감소한다. 만일 냉각 전의 베이컨시 농도 프로파일이 "U자형"이면, 웨이퍼를 급속 냉각한 후의 최종 농도 프로파일은 "M자형"으로 될 것이다. 즉, 베이컨시 농도 프로파일은 중앙면 부근에서 웨이퍼를 급속 냉각하기 전의 U자형 프로파일과 유사한 하나의 국부적 최소 농도와, 표면 영역에서 베이컨시들을 억제함으로써 발생되는 2개의 국부적 최대 농도, 즉 중앙면과 전면 사이의 하나의 국부적 최대 농도 및 중앙면과 후면 사이의 하나의 국부적 최대 농도를 가질 것이다. 마지막으로, 만일 냉각 전의 베이컨시 농도 프로파일이 비대칭이면, 최종 농도는 하나의 표면과 중앙면 사이에서 "M"자형 프로파일과 유사한 하나의 국부적 최대 프로파일을 가질 것이고, 균일한 농도 프로파일을 냉각한 후에 형성되는 프로파일과 유사하게 중앙면으로부터 다른 표면까지는 대체로 농도가 감소할 것이다.When completing the step S 2, the wafer has a temperature (T 2) step to S 3 is when the crystal lattice bacon through the relatively moving temperature range in the single crystal silicon, at least during the crystal lattice bacon is that in the silicon in a relatively non-dynamic Is cooled rapidly. When the temperature of the wafer decreases through this range of temperatures, the babies diffuse and disappear into the native oxide layer on the surface of the wafer and / or the wafer surface, thus changing the vacancy concentration profile, the degree of change It depends on the length of time the wafer remains within this temperature range. If the wafer is maintained in this temperature range for an indefinite period of time, the vacancy concentration profile once again becomes similar to the initial profile in step S 2 (eg, becomes uniform, “U-shaped” or asymmetric), The equilibrium of concentration will be less than the concentration immediately after the heat treatment step is completed. However, by rapidly cooling the wafer, the distribution of crystal lattice vacancy in the region near the surface is greatly reduced to modify the vacancy concentration profile. For example, rapidly cooling a wafer with an initially uniform profile results in an uneven profile, where the maximum vacancy concentration is at or near the midplane 7, and the vacancy concentration is It decreases toward the front 3 and back 5 of the wafer. If the vacancy concentration profile before cooling is "U-shaped", the final concentration profile after rapid cooling of the wafer will be "M-shaped". That is, the vacancy concentration profile is one local minimum concentration similar to the U-shaped profile before rapid cooling of the wafer near the center plane, and the two local maximum concentrations generated by suppressing the vacancy in the surface area, i.e., the central and front surfaces. There will be one local maximum concentration between and one local maximum concentration between the midplane and the back. Finally, if the vacancy concentration profile before cooling is asymmetrical, the final concentration will have one local maximum profile similar to the "M" shaped profile between one surface and the midplane, formed after cooling the uniform concentration profile. Similar to the resulting profile, concentrations will generally decrease from the central plane to other surfaces.

일반적으로, 이 온도 범위 내에서 평균 냉각 속도(R)는 적어도 약 5℃/초, 바람직하게는 적어도 약 20℃/초이다. 디누드 구역의 소망하는 깊이에 따라서, 평균 냉각 속도는 바람직하게 적어도 약 50℃/초, 더 바람직하게는 100℃/초일 수 있고, 현재 몇몇 응용에 있어서는 약 100℃/초 내지 약 200℃/초 범위의 냉각 속도가 바람직하다. 결정 격자 베이컨시가 단결정 실리콘 내에서 비교적 이동적인 온도 범위 보다 낮은 온도로 웨이퍼가 일단 냉각되면, 냉각 속도는 웨이퍼의 침전 특성에 크게 영향을 주지 않는 것으로 나타나고, 따라서, 크게 중요한 것으로 생각되지 않는다. 위에서 설명한 것처럼, 지금까지 얻어진 실험적 증거에 의하면, 베이컨시 의 유효 확산 속도는 전형적으로 약 700℃ 미만의 온도에서 상당히 늦어지고, 더 낮은 온도에서, 베이컨시들은 임의의 상업적으로 실용적인 시간동안 비이동적인 것으로 생각된다. 편리하게, 냉각 단계는 가열 단계가 실행되는 것과 동일한 분위기에서 실행될 수 있다.Generally, within this temperature range the average cooling rate R is at least about 5 ° C./sec, preferably at least about 20 ° C./sec. Depending on the desired depth of the denude zone, the average cooling rate may preferably be at least about 50 ° C./second, more preferably 100 ° C./second, and for some applications at present from about 100 ° C./second to about 200 ° C./second. Cooling rates in the range are preferred. Once the wafer is cooled to a temperature below the temperature range where the crystal lattice vacancy is relatively mobile in monocrystalline silicon, the cooling rate does not appear to significantly affect the deposition characteristics of the wafer and therefore is not considered to be of great importance. As explained above, the experimental evidence thus far obtained shows that the effective diffusion rate of bacon is typically significantly slower at temperatures below about 700 ° C., and at lower temperatures, bacons are non-mobile for any commercially viable time. It is thought to be. Conveniently, the cooling step can be carried out in the same atmosphere in which the heating step is carried out.

단계 S3 중에, 웨이퍼에서 베이컨시들과 인터스티셜 산소(interstitial oxygen)가 상호 작용하여 산소 침전물 핵 형성 중심을 형성한다. 산소 침전물 핵 형성 중심의 농도는 주로 베이컨시 농도에 의존하고, 그래서 산소 침전물 핵 형성 중심의 프로파일은 베이컨시의 프로파일과 대응한다. 구체적으로, 높은 베이컨시 영역(웨이퍼 벌크)에서는 산소 침전물 핵 형성 중심이 형성되고, 낮은 베이컨시 영역(웨이퍼 표면 부근)에서는 산소 침전물 핵 형성 중심이 형성되지 않는다. 따라서, 웨이퍼를 베이컨시 농도의 각종 구역으로 분할함으로써 산소 침전물 핵 형성 중심의 템플릿이 생성된다. 추가적으로, 웨이퍼 벌크에서 산소 침전물 핵 형성 중심의 분포는 베이컨시의 분포에 대응한다. 즉, 그 분포는 불균일하고, 예를 들면 중앙면에서 또는 그 부근에서 최대 농도를 갖고 웨이퍼의 전면과 후면으로 갈수록 감소하는, "M자형" 또는 비대칭이 특징인 프로파일을 가질 수 있다.During step S 3 , baconcis and interstitial oxygen in the wafer interact to form an oxygen precipitate nucleation center. The concentration of the oxygen precipitate nucleation center depends mainly on the baconcy concentration, so the profile of the oxygen precipitate nucleation center corresponds to the profile of baconcy. Specifically, the oxygen precipitate nucleation center is formed in the high vacancy region (wafer bulk), and the oxygen precipitate nucleation center is not formed in the low vacancy region (wafer surface). Thus, by dividing the wafer into various zones of vacancy concentration, a template for the oxygen precipitate nucleation center is created. In addition, the distribution of oxygen precipitate nucleation centers in the wafer bulk corresponds to the distribution of baconcies. That is, the distribution may be non-uniform, for example having a profile characterized by an "M-shaped" or asymmetric, having a maximum concentration at or near the central plane and decreasing toward the front and back sides of the wafer.

본 발명에 따라서, 웨이퍼 벌크에 형성된 산소 침전물 핵 형성 중심은 급속 열 어닐링의 완료시에 "안정화"된다. 즉, 에피택셜 증착과 같은 급속 열처리를 견딜 수 있는 크기로 핵 형성 중심을 성장시키기 위한 후속의 장시간(예를 들면, 수 시간)의 열처리가 필요없게 된다. 위에서 설명한 바와 같이, 현재로서 질소 및/또 는 탄소 도펀트 원자들은 베이컨시의 임계 과포화가 발생하는 온도를 증가시키는 실리콘에서 베이컨시의 확산을 저지하여 궁극적으로 안정된 산소 침전물 핵 형성 중심을 형성하는 것으로 믿어진다(즉, 이들은 약 1150℃ 미만의 온도에서 용해될 수 없다).In accordance with the present invention, the oxygen precipitate nucleation centers formed in the wafer bulk are "stabilized" upon completion of rapid thermal annealing. That is, subsequent long time (eg, several hours) heat treatments are not required to grow nucleation centers to a size that can withstand rapid heat treatments such as epitaxial deposition. As described above, at present nitrogen and / or carbon dopant atoms are believed to inhibit the diffusion of baconcies in silicon, which increases the temperature at which the critical supersaturation of baconcies occurs, ultimately forming a stable oxygen deposit nucleation center. (Ie they cannot dissolve at temperatures below about 1150 ° C).

단계 S3 후에, 웨이퍼는 전면과 이 전면으로부터 중앙면쪽으로 측정된 거리 D 사이의 웨이퍼의 제1 영역을 포함하고 산소 침전물 핵 형성 중심이 없는 표면층과, 중앙면과 제1 영역 사이에 있고 안정화된 산소 침전물 핵 형성 중심을 포함하는 벌크층을 구비한다. 웨이퍼에서 도펀트의 농도는 안정화된 산소 침전물 핵 형성 중심이 약 1150℃ 내지 1300℃ 범위의 온도에서 용해되게 한다. 그래서, 안정화된 산소 침전물 핵 형성 중심은 단계 S2 동안에 성장된 산소 침전물 핵 형성 중심의 용해를 방해하지 않고 에피택셜 증착과 같은 후속 열처리를 견딜 수 있다.After step S 3 , the wafer comprises a first layer of the wafer between the front face and the distance D measured from the front face to the center face and is free of oxygen deposit nucleation centers and between the middle face and the first area and stabilized. And a bulk layer comprising an oxygen precipitate nucleation center. The concentration of dopant in the wafer causes the stabilized oxygen precipitate nucleation center to dissolve at temperatures ranging from about 1150 ° C to 1300 ° C. Thus, the stabilized oxygen precipitate nucleation center can withstand subsequent heat treatments such as epitaxial deposition without disturbing the dissolution of the oxygen precipitate nucleation centers grown during step S 2 .

D. 산소 침전물 성장D. Oxygen Sediment Growth

단계 S4에서, 웨이퍼는 산소 침전물 내에 안정화된 산소 침전물 핵 형성 중심을 성장시키기 위해 산소 침전물 성장 열처리를 받는다. 예를 들면, 웨이퍼는 800-1000℃의 온도에서 16 시간동안 어닐링될 수 있다. 다른 방식으로 및 바람직하게, 웨이퍼는 전자 소자 제조 공정의 제1 단계로서 800-1000℃인 로에 로드된다. 온도가 800℃ 또는 더 높은 온도로 증가할 때, 산소 침전물 핵 형성 클러스터는 베이컨시 및 인터스티셜 산소를 소비함으로써 침전물 내에서 계속하여 성장되고, 한편 표면 부근의 영역에서는 산소 침전물 핵 형성 중심이 형성되지 않고 아무런 현 상도 일어나지 않는다.In step S 4 , the wafer is subjected to an oxygen precipitate growth heat treatment to grow a stabilized oxygen precipitate nucleation center in the oxygen precipitate. For example, the wafer may be annealed for 16 hours at a temperature of 800-1000 ° C. Alternatively and preferably, the wafer is loaded into a furnace at 800-1000 ° C. as a first step in the electronic device manufacturing process. As the temperature increases to 800 ° C. or higher, oxygen precipitate nucleation clusters continue to grow in the precipitate by consuming baci and interstitial oxygen, while oxygen precipitate nucleation centers form in regions near the surface. And nothing happens.

도 1에 도시된 바와 같이, 웨이퍼에서 산소 침전물의 결과적인 깊이 분포는 전면(3) 및 후면(5)으로부터 깊이 t와 t'까지 각각 연장하는 산소 침전물 비함유 물질로된 클리어 영역(디누드 구역)에 특징이 있다. 산소 침전물 비함유 영역(15, 15')들 사이에는, 위에서 설명한 것처럼 베이컨시의 프로파일에 의존하는 프로파일을 가진 불균일한 산소 침전물의 농도 프로파일을 포함한 영역(17)이 존재한다.As shown in FIG. 1, the resulting depth distribution of the oxygen precipitates in the wafer is a clear region (denude zone) of oxygen precipitate free material extending from the front face 3 and back face 5 to depths t and t ', respectively. ) Is characteristic. Between the oxygen precipitate free zones 15, 15 ′, there is a region 17 containing a concentration profile of non-uniform oxygen precipitate with a profile that depends on the profile of baconcies as described above.

그 영역(17)에서 산소 침전물의 농도는 일차적으로 가열 단계의 함수이고, 이차적으로 냉각 속도의 함수이다. 일반적으로, 산소 침전물의 농도는 가열 단계에서 온도의 증가 및 어닐링 시간의 증가에 따라 증가하고, 약 1×107 내지 약 5×1010 침전물/㎤ 범위의 침전물 밀도가 루틴하게 얻어진다.The concentration of the oxygen precipitate in that region 17 is primarily a function of the heating step and secondly a function of the cooling rate. In general, the concentration of the oxygen precipitate increases with increasing temperature and annealing time in the heating step, and a precipitate density ranging from about 1 × 10 7 to about 5 × 10 10 precipitates / cm 3 is routinely obtained.

산소 침전물 비함유 물질(디누드 구역)(15, 15')의 전면 및 후면으로부터의 각각의 깊이는 일차적으로 결정 격자 베이컨시가 실리콘에서 비교적 이동적인 온도 범위에서의 냉각 속도의 함수이다. 일반적으로, 깊이(t, t')는 냉각 속도의 감소에 따라 증가하고, 적어도 약 10, 20, 30, 40, 50, 70 또는 100 마이크로미터의 디누드 구역 깊이가 얻어질 수 있다. 특히, 디누드 구역의 깊이는 전자 소자 제조 방법의 상세와는 본질적으로 무관하고, 또한 전통적으로 사용되어 왔던 산소의 외부 확산에 의존하지 않는다. 그러나, 실용적인 문제로서, 얕은 디누드 구역 깊이를 얻기 위하여 필요한 냉각 속도는 다소 극단적이고, 열충격(thermal shock)은 웨이퍼 파괴의 위험이 있다. 그러므로, 다른 방식으로, 디누드 구역의 두께는, 덜 극단적인 속도로 웨이퍼를 냉각시키면서 웨이퍼가 어닐링되는(supra 참조) 분위기의 선택에 의해 제어될 수 있다. 달리 표현하면, 주어진 냉각 속도에 대하여, 깊은 디누드 구역(예를 들면, 50 미크론 이상)의, 중간 깊이의 디누드 구역(예를 들면, 30-50 미크론)의, 얕은 디누드 구역(예를 들면 약 30 미크론 미만)의, 또는 디누드 구역이 없는 템플릿을 생성하는 분위기가 선택될 수 있다. 어닐링 및 냉각 단계에 대한 이러한 정밀한 조건과 관련하여, 본 발명의 범위를 벗어남이 없이 여기에서 설명하는 것과 다른 조건이 또한 가능하다는 것을 알아야 한다. 또한, 이러한 조건은, 예를 들면, t 및/또는 t'의 바람직한 깊이를 최적화하기 위하여 온도와 어닐링 기간 및 분위기 조건(즉, 산소의 부분압뿐만 아니라 분위기의 성분)을 조정함으로써 실험적으로 결정될 수 있다.The respective depths from the front and back of the oxygen precipitate free material (the denude zone) 15, 15 ′ are primarily a function of the cooling rate in the temperature range in which the crystal lattice vacancy is relatively mobile in silicon. In general, the depths t, t 'increase with decreasing cooling rate, and a depth of denude zone of at least about 10, 20, 30, 40, 50, 70 or 100 micrometers can be obtained. In particular, the depth of the denude zone is essentially independent of the details of the electronic device fabrication method and does not depend on the external diffusion of oxygen that has traditionally been used. However, as a practical matter, the cooling rate required to obtain a shallow denude zone depth is rather extreme and thermal shock risks wafer breakage. Therefore, in another way, the thickness of the denude zone can be controlled by the choice of the atmosphere in which the wafer is annealed (see supra) while cooling the wafer at a less extreme rate. In other words, for a given cooling rate, a shallow denude zone (e.g., a deep denude zone (e.g., 50 microns or more), a medium depth denude zone (e.g., 30-50 microns) For example, an atmosphere that creates a template of less than about 30 microns, or without a denude zone, may be selected. With respect to these precise conditions for the annealing and cooling steps, it should be understood that other conditions than those described herein are also possible without departing from the scope of the present invention. In addition, these conditions can be determined experimentally, for example, by adjusting the temperature and annealing period and the ambient conditions (ie, the partial pressure of oxygen as well as the components of the atmosphere) to optimize the desired depth of t and / or t '. .

이러한 본 발명의 방법에서 사용하는 급속 열처리가 웨이퍼의 전면과 후면의 표면으로부터 소량의 산소의 외부 확산을 야기할 수 있지만, 그 외부 확산의 양은 디누드 구역의 형성을 위한 종래의 방법에서 관측된 것보다 훨씬 더 적다. 그 결과, 본 발명의 이상적인 침전 웨이퍼는 실리콘 표면으로부터의 거리의 함수로서 실질적으로 균일한 인터스티셜 산소 침전을 갖는다. 예를 들면, 산소 침전 열처리 이전에, 웨이퍼는 웨이퍼의 중앙으로부터 실리콘 표면에서 약 15 미크론 이내의 웨이퍼 영역까지, 바람직하게는 실리콘의 중앙으로부터 실리콘 표면에서 약 10 미크론 이내의 웨이퍼 영역까지, 더 바람직하게는 실리콘의 중앙으로부터 실리콘 표면에서 약 5 미크론 이내의 웨이퍼의 영역까지, 가장 바람직하게는 실리콘의 중앙으로부터 실리콘 표면에서 약 3 미크론 이내의 웨이퍼의 영역까지 실질적으로 균일한 인터스티셜 산소 농도를 가질 것이다. 이 명세서에서, 실질적으로 균일한 산소 농도란 약 50% 이하, 바람직하게는 약 20% 이하, 가장 바람직하게는 약 10% 이하의 산소 농도 변화를 의미한다.Although rapid thermal treatment used in the method of the present invention may cause a small amount of external diffusion of oxygen from the front and rear surfaces of the wafer, the amount of external diffusion is observed in conventional methods for the formation of the denude zone. Much less than. As a result, the ideal precipitation wafer of the present invention has a substantially uniform interstitial oxygen precipitation as a function of distance from the silicon surface. For example, prior to the oxygen precipitation heat treatment, the wafer is more preferably from the center of the wafer to a wafer region within about 15 microns at the silicon surface, preferably from a center of silicon to a wafer region within about 10 microns at the silicon surface, more preferably. Will have a substantially uniform interstitial oxygen concentration from the center of silicon to the region of the wafer within about 5 microns of the silicon surface, and most preferably from the center of the silicon to the region of the wafer within about 3 microns of the silicon surface. . In this context, a substantially uniform oxygen concentration means a change in oxygen concentration of about 50% or less, preferably about 20% or less, most preferably about 10% or less.

전형적으로, 산소 침전 열처리는 열처리된 웨이퍼로부터 많은 양의 산소 외부 확산을 야기하지 않는다. 그 결과, 웨이퍼 표면으로부터 수 미크론 이상의 거리에서 디누드 구역의 인터스티셜 산소의 농도는 침전 열처리의 결과로서 크게 변화하지 않을 것이다. 예를 들면, 웨이퍼의 디누드 구역이 실리콘의 전면과 전면으로부터 중앙면쪽으로 측정한 거리 D(이것은 적어도 약 10 마이크로미터이다) 사이의 웨이퍼 영역으로 구성되면, D/2와 동일한 실리콘 표면으로부터의 거리에 있는 디누드 구역 내의 위치에서의 산소 농도는, 전형적으로, 디누드 구역의 어디에서든 인터스티셜 산소 농도의 최고 농도의 적어도 약 75%로 될 것이다. 어떤 산소 침전 열처리에 있어서, 이 위치에서의 인터스티셜 산소 농도는 디누드 구역의 어디에서든 최대 산소 농도의 적어도 85%, 90% 또는 95%까지 더 크게 될 것이다.Typically, oxygen precipitation heat treatment does not cause a large amount of oxygen outward diffusion from the heat treated wafer. As a result, the concentration of interstitial oxygen in the denude zone at a distance of several microns or more from the wafer surface will not change significantly as a result of the precipitation heat treatment. For example, if the denude region of the wafer consists of a wafer region between the front side of the silicon and the distance D measured from the front side toward the center plane (which is at least about 10 micrometers), the distance from the silicon surface equal to D / 2. The oxygen concentration at a location within the dinude zone at will typically be at least about 75% of the highest concentration of interstitial oxygen concentration anywhere in the dinude zone. For any oxygen precipitation heat treatment, the interstitial oxygen concentration at this location will be greater by at least 85%, 90% or 95% of the maximum oxygen concentration anywhere in the denude zone.

E. 에피택셜 층E. epitaxial layer

본 발명의 일 실시예에 있어서, 에피택셜층은 이상적인 침전 웨이퍼의 표면상에 증착될 수 있다. 본 발명의 전술한 산소 침전물 핵 형성 및 안정화 방법은 에피택셜 증착 전에 또는 후에 실행될 수 있다. 유익하게도, 안정화된 산소 침전물 핵 형성 중심의 형성은 형성된 침전물 프로파일을 용해함이 없이 에피택셜 증착 공정이 실행될 수 있게 한다.In one embodiment of the invention, an epitaxial layer may be deposited on the surface of an ideal precipitated wafer. The aforementioned oxygen precipitate nucleation and stabilization method of the present invention may be performed before or after epitaxial deposition. Advantageously, the formation of stabilized oxygen precipitate nucleation centers allows the epitaxial deposition process to be performed without dissolving the precipitate profile formed.

에피택셜층은 기체 상태의 실리콘 함유 혼합물의 분해와 같이 이 기술 분야 에서 공지되고 사용되는 수단에 의해 형성될 것이다. 본 발명의 양호한 실시예에 있어서, 웨이퍼의 표면은 실리콘을 포함한 휘발성 가스(예를 들면, SiCl4, SiHCl3, SiH2Cl2, SiH3Cl 또는 SiH4)를 포함하는 분위기에 노출된다. 분위기는 또한 캐리어 가스(바람직하게는 H2)를 포함하는 것이 좋다. 일 실시예에서, 에피택셜 증착 중의 실리콘의 소스는 SiH2Cl2 또는 SiH4이다. 만일 SiH2Cl2가 사용되면, 증착 중의 반응기 진공 압력은 약 500 내지 760 토르가 바람직하다. 반면에, 만일 SiH4 가 사용되면, 반응기 압력은 100 토르가 바람직하다. 가장 바람직한 것은 증착 중의 실리콘의 소스가 SiHCl3인 경우이다. 이것은 다른 소스보다 가격이 훨씬 더 저렴하다. 또한, SiHCl3를 이용하는 에피택셜 증착은 분위기압에서 실행될 수 있다. 이것은 진공 펌프가 필요없고 반응기 챔버가 파괴 방지를 위하여 견고한 것으로 하지 않아도 되기 때문에 유리하다. 더욱이, 안전 위험도가 더 작고 공기 또는 다른 가스가 반응기 내로 유입될 확률이 더 적어진다. The epitaxial layer will be formed by means known and used in the art, such as the decomposition of the silicon-containing mixture in gaseous state. In a preferred embodiment of the invention, the surface of the wafer is exposed to an atmosphere comprising volatile gas (eg, SiCl 4 , SiHCl 3 , SiH 2 Cl 2 , SiH 3 Cl or SiH 4 ) containing silicon. The atmosphere also preferably contains a carrier gas (preferably H 2 ). In one embodiment, the source of silicon during epitaxial deposition is SiH 2 Cl 2 or SiH 4 . If SiH 2 Cl 2 is used, the reactor vacuum pressure during deposition is preferably about 500 to 760 Torr. On the other hand, if SiH 4 is used, the reactor pressure is preferably 100 Torr. Most preferred is when the source of silicon during deposition is SiHCl 3 . This is much cheaper than other sources. In addition, epitaxial deposition using SiHCl 3 can be carried out at atmospheric pressure. This is advantageous because there is no need for a vacuum pump and the reactor chamber does not have to be rigid to prevent destruction. Moreover, the risk of safety is smaller and the probability of air or other gas entering the reactor is smaller.

에피택셜 증착 중에, 웨이퍼 표면은 실리콘을 포함하는 분위기가 다결정 실리콘을 표면상에 증착시키는 것을 방지하기에 충분한 온도, 즉 적어도 약 800℃, 더 바람직하게는 900℃, 가장 바람직하게는 1100℃에서 유지되는 것이 바람직하다. 에피택셜 증착의 성장 속도는 약 0.5 내지 약 7.0 ㎛/분이 바람직하다. 약 3.5 내지 4.0 ㎛/분의 속도는, 예를 들면, 본질적으로 약 1150℃의 온도 및 약 1 기압의 압력에서 약 2.5 몰%의 SiHCl3 및 약 97.5 몰%의 H2로 이루어진 분위기를 이용함으 로써 달성될 수 있다.During epitaxial deposition, the wafer surface is maintained at a temperature sufficient to prevent the atmosphere comprising silicon from depositing polycrystalline silicon on the surface, that is, at least about 800 ° C., more preferably 900 ° C., and most preferably 1100 ° C. It is preferable to be. The growth rate of epitaxial deposition is preferably about 0.5 to about 7.0 μm / minute. The rate of about 3.5-4.0 μm / min is, for example, utilizing an atmosphere consisting essentially of about 2.5 mol% SiHCl 3 and about 97.5 mol% H 2 at a temperature of about 1150 ° C. and a pressure of about 1 atmosphere. Can be achieved.

만일 필요하다면, 에피택셜층은 p형 또는 n형 도펀트를 추가로 포함할 수 있다. 예를 들면, 에피택셜층이 붕소를 포함하는 것이 종종 바람직하다. 이러한 층은, 예를 들면, 증착 중의 분위기에 B2H6를 포함시킴으로써 마련될 수 있다. 원하는 특성(예를 들면, 저항성)을 얻기 위하여 사용되는 분위기에서 B2H6의 몰분수(mole fraction)는 몇가지 인자, 예를 들면, 에피택셜 증착 중에 특정 기판으로부터 붕소 외부 확산의 양, 불순물로서 반응기 및 기판에 존재하는 p형 도편트 및 n형 도펀트의 양, 및 반응기 압력과 온도에 의존한다. 고저항성 응용을 위하여, 에피택셜층에서의 도펀트 농도는 실용적으로 가능한한 낮아야 한다.If necessary, the epitaxial layer may further include a p-type or n-type dopant. For example, it is often desirable for the epitaxial layer to contain boron. Such a layer can be provided, for example, by including B 2 H 6 in the atmosphere during deposition. The mole fraction of B 2 H 6 in the atmosphere used to achieve the desired properties (e.g. resistivity) can be determined by several factors, e.g. the amount of out-of-boron diffusion from a particular substrate during the epitaxial deposition, as impurities. It depends on the amount of p-type and n-type dopants present in the reactor and the substrate, and the reactor pressure and temperature. For high resistivity applications, the dopant concentration in the epitaxial layer should be as low as practically possible.

F. 실리콘 온 인슐레이터 구조의 준비F. Preparation of the Silicon on Insulator Structure

본 발명에 따라 질소/탄소 도핑에 의한 산소 침전 핵의 안정화는 미국 특허 제6,236,104호에 개시된 바와 같이 실리콘 온 인슐레이터(silicon on insulator; SOI) 구조를 준비하기 위해 또한 사용될 수 있으며, 상기 특허의 내용은 인용에 의해 본 명세서에 포함된다. SOI 구조는 베이스 또는 핸들 웨이퍼(handle wafer)에 이 기술 분야에서 표준인 이온 주입 공정을 행함으로써 생성될 수 있다(예를 들면, 미국 특허 제5,436,175호 참조). 바람직하게, 이상적인 웨이퍼 침전 공정은 이온 주입 이전에 핸들 웨이퍼에서 수행되고, 이것에 의해 산화물층이 디누드 구역 내에 위치된다.The stabilization of oxygen precipitated nuclei by nitrogen / carbon doping in accordance with the present invention can also be used to prepare a silicon on insulator (SOI) structure as disclosed in US Pat. No. 6,236,104, the contents of which are It is incorporated herein by reference. SOI structures can be created by subjecting a base or handle wafer to an ion implantation process that is standard in the art (see, eg, US Pat. No. 5,436,175). Preferably, an ideal wafer deposition process is performed on the handle wafer prior to ion implantation, whereby the oxide layer is located in the denude zone.

다른 방식으로, SOI 구조는 장치층 웨이퍼(device layer wafer)를 질소/탄소 가 도핑된 안정화 핸들 웨이퍼에 접착하고, 그 다음에, 역시 이 기술 분야에서 통상적으로 사용되는 웨이퍼 세선화 기술(wafer thinning technique)을 이용하여 장치층 웨이퍼의 일부분을 에칭으로 제거함으로써 생성될 수 있다(예를 들면, 미국 특허 제5,024,723호 참조). 바람직하게, 장치층 웨이퍼는 질소/탄소가 도핑된 핸들 웨이퍼가 이상적인 침전 웨이퍼 처리를 받은 후에 핸들 웨이퍼에 결속(bound)될 것이다. 그러나, 다른 방식으로, 장치층 웨이퍼를 먼저 질소/탄소 도핑된 핸들 웨이퍼에 결속한 다음, 그 전체 SOI 구조에 대하여 이상적인 침전 웨이퍼 처리를 행할 수 있다.Alternatively, the SOI structure adheres the device layer wafer to a nitrogen / carbon doped stabilization handle wafer, and then a wafer thinning technique, also commonly used in the art. ) May be produced by etching away a portion of the device layer wafer (see, eg, US Pat. No. 5,024,723). Preferably, the device layer wafer will be bound to the handle wafer after the nitrogen / carbon doped handle wafer has undergone the ideal settling wafer treatment. Alternatively, however, the device layer wafer may first be bound to a nitrogen / carbon doped handle wafer and then subjected to an ideal settling wafer process for the entire SOI structure.

질소/탄소 안정화에 추가하여, 산소 침전물 행 형성 중심의 안정화는 2001년 6월 22일에 출원한 미국 특허 출원 제60/300,208호에 개시된 열적 안정화 방법에 의해 더욱 증가될 수 있으며, 상기 특허 출원의 내용은 인용함으로써 본 명세서에 포함된다.In addition to nitrogen / carbon stabilization, stabilization of the oxygen precipitate row formation center can be further increased by the thermal stabilization method disclosed in U.S. Patent Application No. 60 / 300,208, filed June 22,2001, The contents are incorporated herein by reference.

G. 결정 격자 베이컨시의 측정G. Measurement of Crystal Grid Bacon

*단결정 실리콘에서 결정 격자 베이컨시의 측정은 백금 확산 분석에 의해 실행될 수 있다. 일반적으로, 백금은 샘플 위에 증착되고, 프랭크-턴불(Frank-Turnbull) 메카니즘이 백금 확산을 지배하지만 백금 원자에 의해 정상 상태의 베이컨시 데코레이션이 이루어지기에는 충분하도록 선택된 확산 시간 및 온도로 수평면에서 확산된다. 본 발명에서 전형적인 베이컨시 농도를 가진 웨이퍼에 대하여 20분의 확산 시간 및 730℃의 온도가 사용될 수 있지만, 더 정확한 트래킹이 더 낮은 온도, 예를 들면 약 680℃에서 달성될 수 있다. 또한, 실리사이드화 처리에 의한 가능한 영향을 최소화하기 위하여, 백금 증착 방법은 바람직하게 하나의 단분자층(monolayer) 미만의 표면 농도를 야기한다. 백금 확산 기술은, 예를 들면, Jacob 등에 의한 J.Appl. Phys., 제82권, 182 페이지(1997년); Zimmermann과 Ryssel에 의한 "The Modeling of Platinum Diffusion In Silicon Under Non-Equilibrium Conditions," J. Electrochemical Society, 제139권, 256 페이지(1992년); Zimmermann, Goesele, Seilenthal 및 Eichiner에 의한 "Vacancy Concentration Wafer Mapping In Silicon," Journal of Crystal Growth, 제129권, 582 페이지(1993년); Zimmermann과 Falster에 의한 "Investigation Of The Nucleation of Oxygen Precipitates in Czochralski Silicon At An Early Stage," Appl. Phys. Lett., 제60권, 3250 페이지(1992년); 및 Zimmermann과 Ryssel에 의한 Appl.Phys. A, 제55권, 121 페이지(1992년)에 개시되어 있다.* Measurement of crystal lattice vacancy in single crystal silicon can be performed by platinum diffusion analysis. In general, platinum is deposited on the sample and diffuses in the horizontal plane with a diffusion time and temperature selected such that the Frank-Turnbull mechanism dominates platinum diffusion but is sufficient to achieve steady state bacony decoration by the platinum atom. do. While 20 minutes of diffusion time and a temperature of 730 ° C. may be used for wafers with typical baconic concentrations in the present invention, more accurate tracking may be achieved at lower temperatures, eg, about 680 ° C. In addition, in order to minimize the possible effect of the silicided treatment, the platinum deposition method preferably results in a surface concentration of less than one monolayer. Platinum diffusion techniques are described, for example, in J. Appl. Phys. , Vol. 82, p. 182 (1997); "The Modeling of Platinum Diffusion In Silicon Under Non-Equilibrium Conditions," by Zimmermann and Ryssel, J. Electrochemical Society , Vol. 139, p. 256 (1992); "Vacancy Concentration Wafer Mapping In Silicon," Journal of Crystal Growth, Vol. 129, p. 582 (1993) by Zimmermann, Goesele, Seilenthal and Eichiner; "Investigation Of The Nucleation of Oxygen Precipitates in Czochralski Silicon At An Early Stage" by Zimmermann and Falster, Appl. Phys. Lett. , Vol. 60, p. 3250 (1992); And Appl . Phys. By Zimmermann and Ryssel . A , Vol. 55, page 121 (1992).

상기의 설명은 단지 예시를 위한 것일 뿐 한정적인 것이 아니라는 것을 알아야 한다. 당업자라면, 상기 설명을 읽음으로써 다른 많은 실시예를 생각해 낼 수 있을 것이다. 그러므로, 본 발명의 범위는 상기 설명에 의해서만 결정되는 것이 아니라 청구범위 및 청구범위가 갖는 균등 범위에 의해 결정되어야 한다.It is to be understood that the above description is for illustrative purposes only and not limitation. Many other embodiments will occur to those skilled in the art upon reading the above description. Therefore, the scope of the present invention should not be determined solely by the above description, but should be determined by the claims and the equivalents of the claims.

이상의 본 발명에 따른 구성은, 본질적으로 임의의 전자 소자 제조 공정의 열처리 사이클 중에, 이상적인 불균일한 깊이 분포의 산소 침전물을 형성하는 단결정 실리콘 웨이퍼를 제공하는 것; 충분한 깊이의 디누드 구역 및 웨이퍼 벌크에 충 분한 밀도의 산소 침전물을 최적으로 그리고 재현가능하게 형성하는 단결정 실리콘 웨이퍼를 제공하는 것; 디누드 구역의 형성 및 웨이퍼 벌크에서의 산소 침전물의 형성이 웨이퍼의 이들 영역에서의 산소 농도차에 의존하지 않는 단결정 실리콘 웨이퍼를 제공하는 것; 결과적인 디누드 구역의 두께가 집적회로 제조 공정 순서의 상세와 본질적으로 무관한 단결정 실리콘 웨이퍼를 제공하는 것; 디누드 구역의 형성 및 웨이퍼 벌크에서의 산소 침전물의 형성이 실리콘 웨이퍼가 슬라이스되는 초크랄스키법으로 성장된 단결정 실리콘 잉곳(ingot)의 열이력(thermal history) 및 산소 농도에 의해 영향을 받지 않는 단결정 실리콘 웨이퍼를 제공하는 것; 디누드 구역의 형성이 산소의 외부 확산에 의존하지 않는 공정을 제공하는 것; 및 디누드 구역의 형성을 방해하지 않고 후속되는 급속한 열처리를 견딜 수 있도록 산소 침전물 핵 형성 중심(oxygen precipitate necleation center)을 안정화시키기 위하여 실리콘이 질소 및/또는 탄소로 충분한 농도로 도핑되는 공정을 제공하는 것과 같은 효과를 제공한다.The above arrangement according to the present invention is directed to providing a single crystal silicon wafer which essentially forms an oxygen precipitate with an ideal non-uniform depth distribution during the heat treatment cycle of any electronic device manufacturing process; Providing a single crystal silicon wafer that optimally and reproducibly forms oxygen deposits of sufficient depth in the denude zone and wafer bulk; Providing a single crystal silicon wafer in which the formation of the denude zone and the formation of oxygen precipitates in the wafer bulk do not depend on the oxygen concentration difference in these areas of the wafer; Providing a single crystal silicon wafer whose thickness of the resulting denude region is essentially independent of the details of the integrated circuit fabrication process sequence; The formation of the denude zone and the formation of oxygen precipitates in the wafer bulk are not affected by the thermal history and oxygen concentration of the monocrystalline silicon ingot grown by the Czochralski method in which the silicon wafer is sliced. Providing a silicon wafer; Providing a process in which the formation of the denude zone does not depend on the external diffusion of oxygen; And silicon is doped with nitrogen and / or carbon in sufficient concentration to stabilize the oxygen precipitate necleation center to withstand subsequent rapid heat treatment without disturbing the formation of the denude zone. Provide the same effect.

Claims (2)

하나의 주요면이 웨이퍼의 전면이 되고 다른 하나의 주요면이 웨이퍼의 후면이 되는 대략 평행한 2개의 주요면과, 상기 전면과 후면 사이의 중앙면과, 상기 전면과 후면을 결합하는 주변 에지를 구비하는 단결정 실리콘 웨이퍼에 있어서,Two roughly parallel major faces, one major face being the front face of the wafer and the other major face being the back face of the wafer, the central face between the front and back faces, and the peripheral edge joining the front and back faces. In the provided single crystal silicon wafer, 질소와 탄소로 이루어진 그룹으로부터 선택된 도펀트-질소가 도펀트일 때, 질소의 농도는 약 1×1012 원자/㎤ 내지 약 5×1014 원자/㎤ 의 값을 갖고, 탄소가 도펀트일 때, 탄소의 농도는 약 1×1016 원자/㎤ 내지 약 4×1017 원자/㎤ 의 값을 가짐-와;When the dopant-nitrogen selected from the group consisting of nitrogen and carbon is a dopant, the concentration of nitrogen has a value of about 1 × 10 12 atoms / cm 3 to about 5 × 10 14 atoms / cm 3, and when carbon is a dopant, The concentration has a value between about 1 × 10 16 atoms / cm 3 and about 4 × 10 17 atoms / cm 3; 전면과 이 전면으로부터 중앙면쪽으로 측정된 거리 D 사이의 웨이퍼의 영역을 포함한 표면층-이 표면층에는 안정화된 산소 침전물 핵 형성 중심이 없음-과;A surface layer comprising an area of the wafer between the front face and the distance D measured from the front face toward the center face, the surface layer having no stabilized oxygen precipitate nucleation center; 중앙면과 표면층 사이의 제2 웨이퍼 영역을 포함하는 벌크층-이 벌크층은 안정화된 산소 침전물 핵 형성 중심을 포함함-을 포함하는 단결정 실리콘 웨이퍼.A bulk layer comprising a second wafer region between a midplane and a surface layer, the bulk layer comprising a stabilized oxygen precipitate nucleation center. 제어된 산소 침전 양태를 가진 단결정 실리콘 웨이퍼의 제조 방법에 있어서,A method of making a single crystal silicon wafer having a controlled oxygen precipitation aspect, 초크랄스키법으로 성장된 단결정 실리콘 잉곳으로부터 슬라이스되고, 전면, 후면, 전면과 후면 사이의 중앙면, 전면과 이 전면으로부터 중앙면쪽으로 측정된 거리 D 사이의 웨이퍼 영역을 포함하는 전면층, 중앙면과 상기 전면층 사이의 웨이퍼 영역을 포함한 벌크층, 및 질소와 탄소로 이루어진 그룹으로부터 선택된 도펀트 - 상기 질소가 상기 도펀트일 때, 상기 질소의 농도는 약 1×1012 원자/㎤ 내지 약 5×1014 원자/㎤ 의 값을 갖고, 상기 탄소가 상기 도펀트일 때, 상기 탄소의 농도는 약 1×1016 원자/㎤ 내지 약 4×1017 원자/㎤ 의 값을 가짐-를 포함하는 웨이퍼를 선택하는 단계와;Front layer, center surface sliced from Czochralski grown single crystal silicon ingot and including wafer area between front, back, center plane between front and back, and the distance D measured from front to center A bulk layer comprising a wafer region between and the front layer, and a dopant selected from the group consisting of nitrogen and carbon—when the nitrogen is the dopant, the concentration of nitrogen is from about 1 × 10 12 atoms / cm 3 to about 5 × 10 Selecting a wafer having a value of 14 atoms / cm 3 and when the carbon is the dopant, the concentration of carbon has a value of about 1 × 10 16 atoms / cm 3 to about 4 × 10 17 atoms / cm 3 Making a step; 상기 전면층과 상기 벌크층에 결정 격자 베이컨시를 형성하기 위해 웨이퍼를 열처리하는 단계와;Heat treating a wafer to form crystal lattice vacancy in the front layer and the bulk layer; 상기 열처리된 웨이퍼를 상기 웨이퍼에서 베이컨시 농도 프로파일을 형성하는 속도로 냉각시키는 단계- 상기 베이컨시 농도 프로파일에서 상기 베이컨시의 최고 밀도는 벌크층 내에 존재하고, 상기 농도는 최고 밀도의 위치로부터 웨이퍼의 전면 방향으로 갈수록 대체로 감소하며, 전면층과 벌크층 내에서 베이컨시 농도의 차이는 안정화된 산소 침전물 핵 형성 중심이 전면층에는 형성되지 않고 안정화된 산소 침전물 핵 형성 중심이 벌크층에는 형성되는 정도의 크기를 가짐-와;Cooling the heat-treated wafer at a rate to form a vacancy concentration profile in the wafer—in the vacancy concentration profile, the highest density of bacony is present in the bulk layer and the concentration is determined from the position of the highest density of the wafer. It generally decreases toward the front direction, and the difference in bacon concentration in the front and bulk layers is such that the stabilized oxygen precipitate nucleation center is not formed in the front layer and the stabilized oxygen deposit nucleation center is formed in the bulk layer. Having a size; 상기 열처리된 웨이퍼가 냉각될 때, 안정화된 산소 침전물 핵 형성 중심을 상기 벌크층에 형성하는 단계를 포함하고, 상기 벌크층에서 안정화된 산소 침전물 핵 형성 중심의 농도는 주로 베이컨시의 농도에 의존하는 단결정 실리콘 웨이퍼의 제조 방법.When the heat-treated wafer is cooled, forming a stabilized oxygen precipitate nucleation center in the bulk layer, wherein the concentration of the stabilized oxygen precipitate nucleation center in the bulk layer depends primarily on the concentration of baconcies. Method of manufacturing a single crystal silicon wafer.
KR1020077006698A 2001-12-21 2002-12-23 Process for making ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers KR100920862B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US34517801P 2001-12-21 2001-12-21
US60/345,178 2001-12-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020047009764A Division KR100745308B1 (en) 2001-12-21 2002-12-23 Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020097015328A Division KR100973393B1 (en) 2001-12-21 2002-12-23 Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers

Publications (2)

Publication Number Publication Date
KR20070039175A true KR20070039175A (en) 2007-04-11
KR100920862B1 KR100920862B1 (en) 2009-10-09

Family

ID=23353888

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020047009764A KR100745308B1 (en) 2001-12-21 2002-12-23 Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same
KR1020077006698A KR100920862B1 (en) 2001-12-21 2002-12-23 Process for making ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers
KR1020097015328A KR100973393B1 (en) 2001-12-21 2002-12-23 Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020047009764A KR100745308B1 (en) 2001-12-21 2002-12-23 Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020097015328A KR100973393B1 (en) 2001-12-21 2002-12-23 Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers

Country Status (6)

Country Link
EP (1) EP1456875A2 (en)
JP (2) JP2005515633A (en)
KR (3) KR100745308B1 (en)
CN (1) CN100345263C (en)
TW (1) TWI276161B (en)
WO (1) WO2003060982A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101395359B1 (en) * 2012-02-27 2014-05-14 주식회사 엘지실트론 Single crystal silicon ingot growing method, and seed for the same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005038899A1 (en) 2003-10-21 2005-04-28 Sumco Corporation Process for producing high resistance silicon wafer, and process for producing epitaxial wafer and soi wafer
JP2008016652A (en) * 2006-07-06 2008-01-24 Shin Etsu Handotai Co Ltd Method of manufacturing silicon wafer
CN103981568A (en) * 2006-07-31 2014-08-13 应用材料公司 Methods of forming carbon-containing silicon epitaxial layers
FR2928775B1 (en) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator PROCESS FOR PRODUCING A SEMICONDUCTOR-TYPE SUBSTRATE ON INSULATION
JP5332502B2 (en) * 2008-10-27 2013-11-06 セイコーエプソン株式会社 Oscillation circuit and semiconductor device
US8357939B2 (en) * 2009-12-29 2013-01-22 Siltronic Ag Silicon wafer and production method therefor
JP5793456B2 (en) 2012-03-23 2015-10-14 株式会社東芝 Semiconductor device, method for manufacturing the same, and substrate
CN105316767B (en) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 Super large-scale integration silicon wafer and its manufacturing method, application
CN106884203A (en) * 2015-12-15 2017-06-23 上海新昇半导体科技有限公司 The forming method of monocrystal silicon and wafer
CN107151817A (en) * 2016-03-03 2017-09-12 上海新昇半导体科技有限公司 The growing method of monocrystalline silicon and its monocrystal silicon of preparation
CN107151818A (en) * 2016-03-03 2017-09-12 上海新昇半导体科技有限公司 The growing method of monocrystalline silicon and its monocrystal silicon of preparation
SG11201900068PA (en) 2016-07-06 2019-02-27 Tokuyama Corp Single crystal silicon plate-shaped body and production method therefor
CN107604429A (en) * 2016-07-12 2018-01-19 上海新昇半导体科技有限公司 The method of czochralski growth monocrystalline silicon
CN108660509A (en) * 2017-03-27 2018-10-16 上海新昇半导体科技有限公司 A kind of pulling of silicon single crystal method
WO2019187844A1 (en) * 2018-03-28 2019-10-03 住友精密工業株式会社 Mems device production method, mems device, and shutter device using same
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024723A (en) 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JPH08290995A (en) * 1995-04-19 1996-11-05 Sumitomo Metal Ind Ltd Silicon single crystal and its production
JPH0964319A (en) * 1995-08-28 1997-03-07 Toshiba Corp Soi substrate and its manufacture
JPH10150048A (en) * 1996-11-15 1998-06-02 Sumitomo Sitix Corp Semiconductor substrate
GB9700566D0 (en) * 1997-01-13 1997-03-05 Avx Ltd Binder removal
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
SG105513A1 (en) * 1997-04-09 2004-08-27 Memc Electronics Materials Inc Low defect density, ideal oxygen precipitating silicon
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JP3614019B2 (en) * 1998-03-09 2005-01-26 信越半導体株式会社 Manufacturing method of silicon single crystal wafer and silicon single crystal wafer
CN1155074C (en) * 1998-09-02 2004-06-23 Memc电子材料有限公司 Silicon on insulator structure from low-defect density single crystal silicon
CN1181522C (en) * 1998-09-02 2004-12-22 Memc电子材料有限公司 Thermally annealed silicon wafers having improved intrinsic gettering
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE19925044B4 (en) * 1999-05-28 2005-07-21 Siltronic Ag Semiconductor wafer with crystal lattice defects and method of making the same
WO2001055485A1 (en) * 2000-01-25 2001-08-02 Shin-Etsu Handotai Co., Ltd. Silicon wafer, method for determining condition under which silicon single crystal is produced, and method for producing silicon wafer
JP2001308101A (en) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp Silicon wafer and its heat treatment method
DE10024710A1 (en) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Setting defect profiles in crystals or crystal-like structures
JP2002176058A (en) * 2000-12-11 2002-06-21 Sumitomo Metal Ind Ltd Method of manufacturing silicon semiconductor substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101395359B1 (en) * 2012-02-27 2014-05-14 주식회사 엘지실트론 Single crystal silicon ingot growing method, and seed for the same

Also Published As

Publication number Publication date
JP2005515633A (en) 2005-05-26
TWI276161B (en) 2007-03-11
KR100973393B1 (en) 2010-07-30
WO2003060982A2 (en) 2003-07-24
WO2003060982A3 (en) 2004-03-11
TW200305932A (en) 2003-11-01
KR20090092844A (en) 2009-09-01
JP2010161393A (en) 2010-07-22
KR100920862B1 (en) 2009-10-09
KR100745308B1 (en) 2007-08-01
CN1606799A (en) 2005-04-13
EP1456875A2 (en) 2004-09-15
CN100345263C (en) 2007-10-24
KR20040076872A (en) 2004-09-03

Similar Documents

Publication Publication Date Title
KR100745309B1 (en) Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
US6579779B1 (en) Process for the preparation of an ideal oxygen precipitating silicon wafer having an asymmetrical vacancy concentration profile capable of forming an enhanced denuded zone
US6180220B1 (en) Ideal Oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JP4681063B2 (en) Thermally annealed wafers with improved internal getterability
US6897084B2 (en) Control of oxygen precipitate formation in high resistivity CZ silicon
JP2010161393A (en) Ideal oxygen precipitating silicon wafer with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same
US7201800B2 (en) Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
US6808781B2 (en) Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
US6955718B2 (en) Process for preparing a stabilized ideal oxygen precipitating silicon wafer
EP1879224A2 (en) Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
KR100745312B1 (en) Control of thermal donor formation in high resistivity cz silicon

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee