JP2005515633A - Silicon wafer with ideal oxygen precipitation having nitrogen / carbon stabilized oxygen precipitation nucleation center and method for producing the same - Google Patents

Silicon wafer with ideal oxygen precipitation having nitrogen / carbon stabilized oxygen precipitation nucleation center and method for producing the same Download PDF

Info

Publication number
JP2005515633A
JP2005515633A JP2003560976A JP2003560976A JP2005515633A JP 2005515633 A JP2005515633 A JP 2005515633A JP 2003560976 A JP2003560976 A JP 2003560976A JP 2003560976 A JP2003560976 A JP 2003560976A JP 2005515633 A JP2005515633 A JP 2005515633A
Authority
JP
Japan
Prior art keywords
wafer
concentration
temperature
nitrogen
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003560976A
Other languages
Japanese (ja)
Other versions
JP2005515633A5 (en
Inventor
ムレ・スタグノ・ルチアーノ
ジェフリー・エル・リバート
リチャード・ジェイ・フィリップス
ミリンド・クルカーニ
モーセン・バナン
スティーブン・ジェイ・ブランクホースト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2005515633A publication Critical patent/JP2005515633A/en
Publication of JP2005515633A5 publication Critical patent/JP2005515633A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Abstract

前方表面から内側へ延びるデヌーデッドゾーン及びイントリンシックゲッタリングのために十分なウエハバルク部内の酸素析出物が最終的に形成されるような制御された酸素析出挙動を有するシリコンウエハである。特に、酸素析出物を生じさせる前に、ウエハバルク部はドーパントにより安定化された酸素析出核形成中心を有する。ドーパントは窒素及び炭素からなる群から選ばれる。ドーパントの濃度は、いずれのgrown-in核形成中心をも溶かすことができる能力を保ちながら、酸素析出核形成中心にエピタキシャル・デポジションプロセスなどの熱処理に耐えさせるのに十分な濃度である。  A silicon wafer having a controlled oxygen precipitation behavior such that an oxygen precipitate in the bulk of the wafer is finally formed sufficient for intrinsic gettering and a denuded zone extending inwardly from the front surface. In particular, prior to the formation of oxygen precipitates, the wafer bulk portion has oxygen precipitation nucleation centers stabilized by dopants. The dopant is selected from the group consisting of nitrogen and carbon. The concentration of the dopant is sufficient to allow the oxygen precipitation nucleation center to withstand a heat treatment such as an epitaxial deposition process while maintaining the ability to dissolve any grown-in nucleation center.

Description

発明の詳細な説明Detailed Description of the Invention

発明の背景
本発明は、一般に、電子部品の製造に用いられる半導体材料基材、特にシリコンウエハの調製に関する。特に、本発明は、本質的にいずれか任意の電子デバイス製造プロセスの熱処理サイクルの間に、ウエハに、理想的な不均一な深さの酸素析出物の分布を形成することを可能にするシリコンウエハの処理の方法に関する。
The present invention generally relates to the preparation of semiconductor material substrates, particularly silicon wafers, used in the manufacture of electronic components. In particular, the present invention enables silicon to form an ideal non-uniform depth distribution of oxygen precipitates on the wafer during the thermal processing cycle of essentially any electronic device manufacturing process. The present invention relates to a wafer processing method.

半導体電子部品の製造のための大部分の方法についての出発物質である単結晶シリコンは、一般に、種単結晶を溶融シリコンに浸漬し、次いでゆっくりと引き上げて成長させる、いわゆるチョクラルスキー法(Czochralski process)によって、製造されている。溶融シリコンは、石英ルツボに収容されているので、種々の不純物、中でも主として酸素によって汚染されている。シリコン溶融塊の温度では、酸素濃度が、固化シリコンにおける酸素の実際の偏析係数(segregation coefficient)によって、及び、溶融塊の温度でのシリコン内における酸素の溶解度(solubility)によって決まる濃度に達するまで、酸素が結晶格子の中に入る。その濃度は、電子デバイスを製造する方法について典型的な温度における、固体シリコン内の酸素の溶解度よりも高い。結晶が溶融塊から成長し、冷却されると、従ってその中の酸素溶解度が急速に低下すると、それによって得られるスライスまたはウエハ中において、酸素は過飽和濃度にて存在する。   Single crystal silicon, which is the starting material for most methods for the manufacture of semiconductor electronic components, is generally the so-called Czochralski method, in which a seed single crystal is dipped in molten silicon and then slowly pulled up to grow. process). Since molten silicon is contained in a quartz crucible, it is contaminated by various impurities, mainly oxygen. At the temperature of the silicon molten mass, until the oxygen concentration reaches a concentration determined by the actual segregation coefficient of oxygen in the solidified silicon and by the solubility of oxygen in the silicon at the temperature of the molten mass, Oxygen enters the crystal lattice. Its concentration is higher than the solubility of oxygen in solid silicon at temperatures typical for methods of manufacturing electronic devices. As crystals grow from the molten mass and are cooled, and therefore the oxygen solubility therein rapidly decreases, oxygen is present at a supersaturated concentration in the resulting slice or wafer.

電子デバイスの製造において一般的に使用される熱処理サイクルは、酸素が過飽和になっているシリコンウエハに酸素の析出を生じさせる。ウエハにおけるそれら酸素の析出位置によって、析出物は有害となったり、有益となったりし得る。ウエハの活性デバイス領域に位置する酸素析出物は、デバイスの動作を損なう可能性がある。しかしながら、ウエハのバルク部に位置する酸素析出物は、ウエハに接触するようになり得る望ましくない金属不純物を捕捉することができる。金属を捕捉するウエハのバルク部に位置する酸素析出物の使用は、一般に、インターナル(internal)又はイントリンシック・ゲタッリング(IG)と称される。   Thermal processing cycles commonly used in the manufacture of electronic devices cause oxygen precipitation on silicon wafers that are supersaturated with oxygen. Depending on the location of these oxygen deposits on the wafer, the deposits can be detrimental or beneficial. Oxygen precipitates located in the active device region of the wafer can impair device operation. However, oxygen precipitates located in the bulk of the wafer can trap unwanted metal impurities that can come into contact with the wafer. The use of oxygen precipitates located in the bulk portion of the wafer that captures the metal is commonly referred to as internal or intrinsic gettering (IG).

歴史的に、電子デバイス製造方法は、ウエハの表面近くに、(一般に、「デヌーデッドゾーン(denuded zone)」または「無析出領域」と称される)酸素析出物の無い領域又は部位を有し、ウエハの残りの部分、即ちウエハバルクはIGのために充分な数の酸素析出物を有するシリコンを製造するように設計された一連の工程を有していた。デヌーデッドゾーンは、例えば高温−低温−高温の熱シークエンス、例えば(a)不活性雰囲気において、少なくとも4時間にわたる高温(>1100℃)での酸素外方拡散(oxygen out-diffusion)熱処理、(b)低温(600〜750℃)での酸素析出核形成、及び(c)高温(1000〜1150℃)での酸素析出物(SiO)の成長というシーケンスにおいて形成することができる。例えば、F.Shimuraの「Semiconductor Silicon Crystal Technology」、Academic press, Inc., San Diego California (1989)、第361〜367頁及びそれに引用された文献を参照されたい。 Historically, electronic device manufacturing methods have regions or sites free of oxygen precipitates (commonly referred to as “denuded zones” or “no-deposition zones”) near the surface of the wafer. However, the remainder of the wafer, the wafer bulk, had a series of steps designed to produce silicon with a sufficient number of oxygen precipitates for the IG. The denuded zone may be, for example, a high temperature-low temperature-high temperature thermal sequence, for example (a) an oxygen out-diffusion heat treatment at high temperature (> 1100 ° C.) for at least 4 hours in an inert atmosphere, ( b) Oxygen precipitate nucleation at low temperature (600 to 750 ° C.) and (c) Oxygen precipitate (SiO 2 ) growth at high temperature (1000 to 1150 ° C.). See, for example, F. Shimura, “Semiconductor Silicon Crystal Technology”, Academic Press, Inc., San Diego California (1989), pages 361-367 and references cited therein.

しかしながら、ごく最近、先進の電子デバイス製造方法、例えばDRAM製造方法では、高温プロセス工程の使用を最小限にすることが取り組まれ始めている。これらのプロセスの中のいくつかのものは、充分なバルク析出物密度およびデヌーデッドゾーンを形成するように充分な高温プロセス工程を維持しているが、材料を商業的に実施可能な生成物にするためには、材料に対する許容度が厳密過ぎる。他の現在の高度に先進的な電子デバイス製造法は、外方拡散工程(out-diffusion steps)を全く有していない。従って、活性デバイス領域における酸素析出物に付随する問題のために、これら電子デバイスの製造業者は、それらのプロセス条件下でウエハのいずれかの領域に酸素析出物を形成できないシリコンウエハを使用する必要がある。結果として、すべてのIGポテンシャルが失われる。   More recently, however, advanced electronic device manufacturing methods, such as DRAM manufacturing methods, have begun to address the use of high temperature process steps. Some of these processes maintain sufficient high temperature process steps to form a sufficient bulk precipitate density and denuded zone, but the product is a commercially viable product. To achieve this, the tolerance for the material is too strict. Other current highly advanced electronic device manufacturing methods do not have any out-diffusion steps. Therefore, due to problems associated with oxygen precipitates in the active device region, these electronic device manufacturers need to use silicon wafers that cannot form oxygen precipitates in any region of the wafer under their process conditions. There is. As a result, all IG potential is lost.

発明の概要
従って、本発明の目的の中には、本質的にいずれかの電子デバイス製造方法の熱処理サイクルの間に、理想的な不均一な深さの酸素析出物の分布を形成し得る単結晶シリコンウエハを提供すること;ウエハバルク中に酸素析出物の十分な密度及び十分な深さのデヌーデッドゾーンを最適かつ再現性良く形成し得るウエハを提供すること;ウエハバルク中における酸素析出物の形成及びデヌーデッドゾーンの形成がウエハのこれらの領域における酸素濃度の差に依存しないウエハを提供すること;得られるデヌーデッドゾーンの厚さがIC(integrated circuit)製造プロセスシーケンスの詳細に本質的に依存しないウエハを提供すること;ウエハバルク中における酸素析出物の形成及びデヌーデッドゾーンの形成が、シリコンウエハがスライスされるチョクラルスキー法単結晶シリコンインゴットの酸素濃度及び熱履歴によって影響を受けないウエハを提供すること;デヌーデッドゾーンの形成が酸素の外方拡散に依存しない方法を提供すること;並びにデヌーデッドゾーンの形成を阻害することなく、酸素析出核形成中心がその後の急速熱処理に耐え得るように、酸素析出核形成中心を安定化させるのに十分な濃度にて、シリコンを窒素及び/又は炭素によってドープする方法を提供することを目的とする。
SUMMARY OF THE INVENTION Accordingly, among the objectives of the present invention, there is essentially a single that can form an ideal non-uniform depth of oxygen precipitate distribution during the thermal processing cycle of any electronic device manufacturing method. Providing a crystalline silicon wafer; Providing a wafer capable of optimally and reproducibly forming a denuded zone with sufficient density and depth of oxygen precipitates in the wafer bulk; Providing a wafer whose formation and formation of the denuded zone do not depend on the difference in oxygen concentration in these regions of the wafer; the thickness of the resulting denuded zone is essential to the details of the integrated circuit (IC) manufacturing process sequence Providing an independent wafer; the formation of oxygen precipitates and the formation of a denuded zone in the wafer bulk Providing a wafer that is unaffected by the oxygen concentration and thermal history of the Czochralski method single crystal silicon ingot to be fabricated; providing a method in which the formation of the denuded zone does not depend on oxygen outdiffusion; and At a concentration sufficient to stabilize the oxygen precipitation nucleation center so that the oxygen precipitation nucleation center can withstand subsequent rapid thermal processing without inhibiting denuded zone formation, silicon and nitrogen and / or Another object is to provide a method of doping with carbon.

従って、要約すると、本発明は、一方はウエハの前方表面であり、他方はウエハの後方表面である、全体として平行な2つの主表面、前記前方表面と後方表面との間の中央平面、並びに、前記前方表面と後方表面とを連絡する外周縁部を有する単結晶シリコンウエハに関する。ウエハは、窒素及び炭素からなる群から選ばれるドーパントを含み、前記ドーパントの濃度は、ウエハを第1の温度Tから第2の温度Tへ速度Rにて冷却する際に、安定化された酸素析出核形成中心の生成を促進するのに十分なものである。安定化された酸素析出核形成中心は、1150℃以下の温度では溶解(dissolve)し得ないが、約1150℃〜約1300℃の範囲の温度で溶解し得る。温度Tは、約1150℃〜約1300℃の範囲にある。温度Tは、シリコン内において結晶格子空孔が比較的移動し得ない温度である。速度Rは、少なくとも約5℃/秒である。更に、ウエハは、前記前方表面から中央平面へ向かって測定して距離Dの部分と前記前方表面との間のウエハの領域を有する表面層であって、安定化された酸素析出核形成中心を有さない表面層を有している。同様に、ウエハは、ウエハの中央平面と表面層との間におけるウエハの第2の領域であって、安定化された酸素析出核形成中心を有するバルク層を有している。 In summary, therefore, the present invention relates to two generally parallel major surfaces, one on the front surface of the wafer and the other on the back surface of the wafer, a central plane between the front and back surfaces, and The present invention relates to a single crystal silicon wafer having an outer peripheral edge portion connecting the front surface and the rear surface. Wafer comprises a dopant selected from the group consisting of nitrogen and carbon, the concentration of the dopant, when cooling at a rate R of the wafer from the first temperature T 1 to a second temperature T 2, stabilized It is sufficient to promote the formation of oxygen precipitation nucleation centers. Stabilized oxygen precipitation nucleation centers cannot dissolve at temperatures below 1150 ° C, but can dissolve at temperatures in the range of about 1150 ° C to about 1300 ° C. The temperature T 1 is in the range of about 1150 ° C. to about 1300 ° C. Temperature T 2 is the temperature at which crystal lattice vacancies are not relatively move in the silicon. The rate R is at least about 5 ° C./second. Furthermore, the wafer is a surface layer having a region of the wafer between a portion of the distance D measured from the front surface toward the center plane and the front surface, and having a stabilized oxygen precipitation nucleation center. It has a surface layer that does not have. Similarly, the wafer has a bulk layer having a stabilized oxygen precipitation nucleation center in the second region of the wafer between the central plane of the wafer and the surface layer.

本発明は、一方はウエハの前方表面であり、他方はウエハの後方表面である、全体として平行な2つの主表面、前記前方表面と後方表面との間の中央平面、並びに、前記前方表面と後方表面とを連絡する外周縁部を有する単結晶シリコンウエハに関する。ウエハは、窒素及び炭素からなる群から選ばれるドーパントを含む。窒素がドーパントである場合、窒素の濃度は、約1×1012〜約5×1014原子/cmの範囲である。炭素がドーパントである場合、炭素の濃度は、約1×1016〜約4×1017原子/cmの範囲である。ウエハは、前記前方表面から中央平面へ向かって測定して距離Dの部分と前記前方表面との間のウエハの領域を有する表面層であって、安定化された酸素析出核形成中心を有さない表面層を有している。更に、ウエハは、ウエハの中央平面と表面層との間の第2の領域を有するバルク層であって、安定化された酸素析出核形成中心を有するバルク層を有している。 The present invention includes two main surfaces that are generally parallel, one on the front surface of the wafer and the other on the back surface of the wafer, a central plane between the front and back surfaces, and the front surface. The present invention relates to a single crystal silicon wafer having an outer peripheral edge portion communicating with a rear surface. The wafer includes a dopant selected from the group consisting of nitrogen and carbon. When nitrogen is the dopant, the concentration of nitrogen ranges from about 1 × 10 12 to about 5 × 10 14 atoms / cm 3 . When carbon is the dopant, the concentration of carbon ranges from about 1 × 10 16 to about 4 × 10 17 atoms / cm 3 . The wafer is a surface layer having a region of the wafer between a portion at a distance D measured from the front surface toward the center plane and the front surface, and having a stabilized oxygen precipitation nucleation center. Has no surface layer. In addition, the wafer has a bulk layer having a second region between the central plane of the wafer and the surface layer, and having a stabilized oxygen precipitation nucleation center.

更にもう1つの態様例において、本発明は、単結晶ハンドルウエハ、単結晶シリコンデバイス層、及び前記ハンドルウエハとデバイス層との間の絶縁層を有するシリコン・オン・インシュレータ構造を提供する。その単結晶シリコンハンドルウエハは、一方はウエハの前方表面であり、他方はウエハの後方表面である、全体として平行な2つの主表面、前記前方表面と後方表面との間の中央平面、並びに、前記前方表面と後方表面とを連絡する外周縁部を有している。前記ハンドルウエハは、窒素及び炭素からなる群から選ばれるドーパントを含んでおり、前記ドーパントの濃度は、ウエハを第1の温度Tから第2の温度Tへ速度Rにて冷却する際に、安定化された酸素析出核形成中心の生成を促進するのに十分な濃度である。安定化された酸素析出核形成中心は、1150℃以下の温度では溶解し得ないが、約1150℃〜約1300℃の範囲の温度で溶解し得る。温度Tは約1150℃〜約1300℃の範囲の温度である。温度Tは、結晶格子空孔がシリコン内で比較的移動し得ない温度である。速度Rは、少なくとも約5℃/秒である。更に、ハンドルウエハは、前記前方表面から中央平面へ向かって測定して距離Dの部分と前記前方表面との間のウエハの領域を有する表面層であって、安定化された酸素析出核形成中心を有さない表面層を有している。同様に、ハンドルウエハは、ウエハの中央平面と表面層との間にある第2の領域を有するバルク層であって、安定化された酸素析出核形成中心を有するバルク層を有する。 In yet another example embodiment, the present invention provides a silicon-on-insulator structure having a single crystal handle wafer, a single crystal silicon device layer, and an insulating layer between the handle wafer and the device layer. The single crystal silicon handle wafer has two main surfaces generally parallel, one on the front surface of the wafer and the other on the back surface of the wafer, a central plane between the front and back surfaces, and It has an outer periphery that connects the front surface and the rear surface. The handle wafer includes a dopant selected from the group consisting of nitrogen and carbon, and the concentration of the dopant is determined when the wafer is cooled from the first temperature T 1 to the second temperature T 2 at a rate R. The concentration is sufficient to promote the formation of stabilized oxygen precipitation nucleation centers. Stabilized oxygen precipitation nucleation centers cannot dissolve at temperatures below 1150 ° C., but can dissolve at temperatures in the range of about 1150 ° C. to about 1300 ° C. The temperature T 1 is a temperature in the range of about 1150 ° C. to about 1300 ° C. Temperature T 2 is the temperature at which crystal lattice vacancies are not relatively moved in silicon. The rate R is at least about 5 ° C./second. Further, the handle wafer is a surface layer having a region of the wafer between a portion of the distance D measured from the front surface toward the center plane and the front surface, and a stabilized oxygen precipitation nucleation center It has a surface layer which does not have. Similarly, the handle wafer has a bulk layer having a second region between the central plane of the wafer and the surface layer and having a stabilized oxygen precipitation nucleation center.

本発明は、更に、制御された酸素析出物挙動を有する単結晶シリコンウエハの製造方法に関する。この方法は、チョクラルスキー法によって成長させた単結晶シリコンインゴットからスライスされたウエハであって、前方表面、後方表面、前記前方表面と後方表面との間の中央平面、前記前方表面から中央平面へ向かって測定して距離Dの部分と前記前方表面との間のウエハの領域を有する前方表面層、中央平面と前方表面層との間のウエハの領域を有するバルク層を有するウエハを選択することを含んでなる。ウエハは、窒素及び炭素からなる群から選ばれるドーパントを含んでおり、前記ドーパントの濃度は、ウエハを第1の温度Tから第2の温度Tへ速度Rにて冷却する際に、安定化された酸素析出核形成中心の生成を促進するのに十分な濃度である。安定化された酸素析出核形成中心は、1150℃以下の温度では溶解し得ないが、約1150℃〜約1300℃の範囲の温度で溶解し得る。温度Tは約1150℃〜約1300℃の範囲の温度である。温度Tは、結晶格子空孔がシリコン内で比較的移動し得ない温度である。速度Rは、少なくとも約5℃/秒である。更に、前記方法は、ウエハを少なくとも約1150℃の温度へ加熱して前方表面層及びバルク層に結晶格子空孔を生じさせること、並びに、加熱されたウエハを、空孔ピーク密度がバルク層に存在して、空孔の濃度はピーク密度の位置からウエハの前方表面の向きに全体として低下し、前方表面の空孔濃度とバルク層の空孔濃度との差を、安定化された酸素析出核形成中心が前方表面には生成せず、安定化された酸素析出核形成中心がバルク層には生成するような空孔濃度プロファイルをウエハ内に生じさせる速度にて冷却することを含む。 The invention further relates to a method for producing a single crystal silicon wafer having a controlled oxygen precipitate behavior. This method is a wafer sliced from a single crystal silicon ingot grown by the Czochralski method, comprising a front surface, a rear surface, a central plane between the front surface and the rear surface, and from the front surface to the central plane. Select a wafer having a front surface layer having a region of the wafer between the portion of distance D and the front surface measured toward the front, and a bulk layer having a region of the wafer between the central plane and the front surface layer. Comprising that. Wafer includes a dopant selected from the group consisting of nitrogen and carbon, the concentration of the dopant, when cooling the wafer from the first temperature T 1 at the second temperature T 2 to the speed R, stable The concentration is sufficient to promote the formation of oxygenated nucleation centers. Stabilized oxygen precipitation nucleation centers cannot dissolve at temperatures below 1150 ° C., but can dissolve at temperatures in the range of about 1150 ° C. to about 1300 ° C. The temperature T 1 is a temperature in the range of about 1150 ° C. to about 1300 ° C. Temperature T 2 is the temperature at which crystal lattice vacancies are not relatively moved in silicon. The rate R is at least about 5 ° C./second. Furthermore, the method includes heating the wafer to a temperature of at least about 1150 ° C. to produce crystal lattice vacancies in the front surface layer and the bulk layer, and the heated wafer has a peak vacancy density in the bulk layer. The concentration of vacancies decreases as a whole from the position of peak density toward the front surface of the wafer, and the difference between the vacancy concentration of the front surface and the vacancy concentration of the bulk layer is stabilized by oxygen precipitation. Cooling at a rate that produces a vacancy concentration profile in the wafer such that nucleation centers do not form on the front surface and stabilized oxygen precipitation nucleation centers form in the bulk layer.

更にもう1つの態様において、本発明は、制御された酸素析出物挙動を有する単結晶シリコンウエハの製造方法に関する。この方法は、チョクラルスキー法によって成長させた単結晶シリコンインゴットからスライスされたウエハであって、前方表面、後方表面、前記前方表面と後方表面との間の中央平面、前記前方表面から中央平面へ向かって測定して距離Dの部分と前記前方表面との間のウエハの領域を有する前方表面層、中央平面と前方表面層との間のウエハの領域を有するバルク層を有するウエハを選択することを含んでなる。ウエハは、窒素及び炭素からなる群から選ばれるドーパントを有する。窒素がドーパントである場合、窒素の濃度は、約1×1012〜約5×1014原子/cmの範囲である。炭素がドーパントである場合、炭素の濃度は、約1×1016〜約4×1017原子/cmの範囲である。この方法は、ウエハを熱処理に付して、前方表面層及びバルク層に結晶格子空孔を生じさせることを含んでなる。加熱処理されたウエハの冷却は、加熱されたウエハを、空孔ピーク密度がバルク層に存在して、空孔の濃度はピーク密度の位置からウエハの前方表面の向きに全体として低下し、前方表面の空孔濃度とバルク層の空孔濃度との差を、安定化された酸素析出核形成中心が前方表面には生成せず、安定化された酸素析出核形成中心がバルク層には生成するような空孔濃度プロファイルをウエハ内に生じさせる速度にて行われる。更に、熱処理したウエハを冷却する際に、バルク層内に安定化された酸素析出核形成中心を生成させるが、バルク層における安定化された酸素析出核形成中心の濃度は主として空孔濃度に依存する。
本発明のその他の目的及び特徴は、一部は明らかであり、また、一部は以下において指摘する。
In yet another aspect, the present invention relates to a method for producing a single crystal silicon wafer having controlled oxygen precipitate behavior. This method is a wafer sliced from a single crystal silicon ingot grown by the Czochralski method, comprising a front surface, a rear surface, a central plane between the front surface and the rear surface, and from the front surface to the central plane. Select a wafer having a front surface layer having a region of the wafer between the portion of distance D and the front surface measured toward the front, and a bulk layer having a region of the wafer between the central plane and the front surface layer. Comprising that. The wafer has a dopant selected from the group consisting of nitrogen and carbon. When nitrogen is the dopant, the concentration of nitrogen ranges from about 1 × 10 12 to about 5 × 10 14 atoms / cm 3 . When carbon is the dopant, the concentration of carbon ranges from about 1 × 10 16 to about 4 × 10 17 atoms / cm 3 . The method comprises subjecting the wafer to a heat treatment to produce crystal lattice vacancies in the front surface layer and the bulk layer. The cooling of the heat-treated wafer is performed by using the heated wafer, in which the vacancy peak density is present in the bulk layer, and the vacancy concentration decreases as a whole from the position of the peak density toward the front surface of the wafer. The difference between the vacancy concentration of the surface and the vacancy concentration of the bulk layer shows that the stabilized oxygen precipitation nucleation center is not generated on the front surface, but the stabilized oxygen precipitation nucleation center is generated on the bulk layer. The vacancy concentration profile is generated at such a speed as to generate in the wafer. Further, when the heat-treated wafer is cooled, a stabilized oxygen precipitation nucleation center is generated in the bulk layer, and the concentration of the stabilized oxygen precipitation nucleation center in the bulk layer mainly depends on the vacancy concentration. To do.
Other objects and features of the invention will be in part apparent and in part will be pointed out hereinafter.

好ましい態様についての詳細な説明
本発明によって、本質的にいずれかの電子デバイスを製造する方法の間に、IGのために十分な密度の酸素を含むウエハバルク及び十分な深さのデヌーデッドゾーンを形成し得る理想的な析出を行うウエハが見出された。この理想的な析出ウエハは、半導体シリコン製造工業において共通して用いられるツールを用いて、数分間で調製することができる。この方法によって、シリコン基材ウエハ内に、その中に酸素が最終的に析出することになる様子を決定又は「プリント」する、「テンプレート(template)」を生じさせる。本発明において、このテンプレートは、間に熱安定化アニーリングを介在させる必要なく、その後の急速な加熱処理(例えば、エピタキシャルデポジション及び/又は酸素注入)後に残存する(survive)ことができるように安定化される。
DETAILED DESCRIPTION OF PREFERRED EMBODIMENTS In accordance with the present invention, during a method of manufacturing essentially any electronic device, a wafer bulk containing a sufficient density of oxygen for IG and a sufficiently deep denuded zone are provided. Wafers have been found that provide an ideal deposition that can be formed. This ideal deposition wafer can be prepared in a few minutes using tools commonly used in the semiconductor silicon manufacturing industry. This method creates a “template” in the silicon substrate wafer that determines or “prints” the manner in which oxygen will eventually precipitate. In the present invention, this template is stable so that it can survive after subsequent rapid thermal processing (eg, epitaxial deposition and / or oxygen implantation) without the need for intervening thermal stabilization annealing. It becomes.

A.出発物質
本発明の理想的析出ウエハのための出発物質は、ドーパントとしての窒素及び/又は炭素を含む単結晶シリコンウエハである。ドーパントの濃度は、2つの望ましい特性:(i)理想的テンプレート(即ち、酸素析出物のないデヌーデッドゾーン及び酸素析出物を有するウエハバルク内のイントリンシック・ゲッタリング領域)に従って酸素が最終的に析出するように、出発ウエハ中のいずれかの酸素析出核形成中心を溶解させる能力;並びに、(ii)核形成中心がその後の急速な熱処理(ラピッド・サーマル処理(rapid thermal treatment))、例えばエピタキシャルデポジションの間に溶解したり、導入した析出物テンプレートを消失させたりすることのないように、本発明の方法の間に、十分に大きい又は安定な酸素析出核形成中心を成長させる能力に適応するように選ばれる。デヌーデッドゾーンを生成させる能力を保持しながら、安定化の利益を実現するためには、シリコン内のドーパントの濃度は、一般に、約1×1012原子/cm(約0.00002ppma)〜1×1015原子/cm(約0.02ppma)の範囲である。本発明のもう1つの態様において、窒素の濃度は、約1×1012原子/cm(約0.00002ppma)〜約1×1013原子/cm(約0.0002ppma)の範囲である。窒素の濃度が低すぎる場合、例えば約1×1012原子/cm(約0.00002ppma)以下である場合、安定化効果は達成されない(即ち、約1150℃以下の温度にて消失する)。他方で、窒素の濃度が高過ぎる場合、例えば1×1015原子/cm(約0.02ppma)以上である場合、結晶の成長の間に生成した酸素析出核形成中心は、本発明の方法のラピッド・サーマル・アニーリング工程の間に溶解することはない。
A. Starting Material The starting material for the ideal deposition wafer of the present invention is a single crystal silicon wafer containing nitrogen and / or carbon as dopants. The concentration of the dopant depends on two desirable properties: (i) an ideal template (ie, a denuded zone without oxygen precipitates and an intrinsic gettering region in the wafer bulk with oxygen precipitates), which ultimately results in oxygen The ability to dissolve any oxygen precipitation nucleation centers in the starting wafer to precipitate; and (ii) the nucleation centers are subsequently subjected to rapid thermal treatment (rapid thermal treatment), eg, epitaxial Adapted to the ability to grow sufficiently large or stable oxygen precipitation nucleation centers during the process of the present invention so that it does not dissolve during deposition or disappear the introduced precipitate template Chosen to do. In order to achieve the benefits of stabilization while retaining the ability to create a denuded zone, the concentration of dopant in the silicon is typically about 1 × 10 12 atoms / cm 3 (about 0.00002 ppma) to The range is 1 × 10 15 atoms / cm 3 (about 0.02 ppma). In another embodiment of the present invention, the concentration of nitrogen ranges from about 1 × 10 12 atoms / cm 3 (about 0.00002 ppma) to about 1 × 10 13 atoms / cm 3 (about 0.0002 ppma). If the concentration of nitrogen is too low, for example about 1 × 10 12 atoms / cm 3 (about 0.00002 ppma) or less, the stabilizing effect is not achieved (ie disappears at a temperature of about 1150 ° C. or less). On the other hand, if the concentration of nitrogen is too high, for example greater than or equal to 1 × 10 15 atoms / cm 3 (about 0.02 ppma), the oxygen precipitation nucleation center formed during crystal growth is the method of the present invention. It does not dissolve during the rapid thermal annealing process.

更に、シリコン結晶が多過ぎる窒素を含む場合、ウエハの品質に悪影響を及ぼし、何らかのエピタキシャル層が析出する酸化誘起積層欠陥(OISF (oxidation induced stacking faults) )がウエハの全体に生成する傾向を有し得る(日本国特開平11−189493(1999-189493)号参照)。特に、シリコンウエハの表面のOISFは、その他の空孔型欠陥とは異なって、エピタキシャルシリコン層の析出によって被覆されない。OISFは、エピタキシャル層を通って成長し続け、エピタキシャル積層欠陥(epitaxial stacking faults)と一般に称される結晶成長導入(grown-in)欠陥をもたらし得る。エピタキシャル積層欠陥は、レーザー系の自動検査デバイスの今日の検出限界である約0.1μmから、約10μm以上までの範囲の最大断面幅を有する。   In addition, if the silicon crystal contains too much nitrogen, the quality of the wafer is adversely affected, and oxidation induced stacking faults (OISF) that some epitaxial layers are deposited tend to form on the entire wafer. (See Japanese Patent Laid-Open No. 11-189493 (1999-189493)). In particular, the OISF on the surface of the silicon wafer is not covered by the deposition of an epitaxial silicon layer, unlike other vacancy-type defects. The OISF continues to grow through the epitaxial layer and can result in crystal-grown-in defects commonly referred to as epitaxial stacking faults. Epitaxial stacking faults have a maximum cross-sectional width ranging from about 0.1 μm, which is the current detection limit of laser-based automatic inspection devices, to about 10 μm or more.

本発明によれば、ウエハは、酸素析出核形成中心を安定化させるため、窒素の替わりに又は窒素と共に炭素を含み得る。1つの態様例において、シリコン内の炭素の濃度は約1×1016原子/cm(約0.2ppma)〜4×1017原子/cm(約8ppma)の範囲である。本発明のもう1つの態様において、炭素の濃度は、約1.5×1016原子/cm(約0.3ppma)〜約3×1017原子/cm(約6ppma)の範囲である。 In accordance with the present invention, the wafer may contain carbon instead of or with nitrogen to stabilize the oxygen precipitation nucleation centers. In one embodiment, the concentration of carbon in silicon ranges from about 1 × 10 16 atoms / cm 3 (about 0.2 ppma) to 4 × 10 17 atoms / cm 3 (about 8 ppma). In another embodiment of the present invention, the concentration of carbon ranges from about 1.5 × 10 16 atoms / cm 3 (about 0.3 ppma) to about 3 × 10 17 atoms / cm 3 (about 6 ppma).

チョクラルスキー法成長シリコンは、一般に、約5×1017〜約9×1017原子/cm(ASTM標準規格F-121-83)の範囲内の格子間酸素濃度を有する。ウエハの酸素析出物挙動は理想的析出ウエハ内の酸素濃度から切り離されているので、出発物質のウエハは、チョクラルスキー法によって達成される範囲内又はその外側のこともあり得るいずれかの範囲内の酸素濃度を有する。 Czochralski grown silicon generally has an interstitial oxygen concentration in the range of about 5 × 10 17 to about 9 × 10 17 atoms / cm 3 (ASTM standard F-121-83). Since the oxygen precipitate behavior of the wafer is decoupled from the oxygen concentration in the ideal deposition wafer, the starting wafer can be in any range that can be within or outside the range achieved by the Czochralski method. Having an oxygen concentration within.

窒素及び/又は炭素を典型的不純物レベル程度以下で含むシリコン単結晶インゴットの成長の間、シリコンはその融点(約1410℃)から冷却され、約700℃〜約350℃の温度範囲を通ってシリコンが冷却される際に、空孔及び酸素は相互作用して、インゴット中に酸素析出核形成中心を生成させ得る。いずれか特定の理論にとらわれることなく、窒素/炭素ドーパント原子は単結晶シリコン内の空孔の拡散を減速させることによって、酸素析出核形成中心の生成を促進する、と今日では考えられている。特に、窒素及び/又は炭素濃度が上記不純物レベル以上に増大すると、所定の温度における空孔の濃度も上昇し、それによって、酸素及び空孔の臨界過飽和が生じる温度が上昇する。その結果、本発明の範囲内の窒素及び/又は炭素濃度を有するシリコンの臨界過飽和温度は、約800℃から約1050℃の範囲へシフトする。より高い臨界過飽和温度では、空孔濃度はより高く、酸素原子はより移動しやすく、それによって2種の間の相互作用は増大し、より大きくより安定性である酸素析出核形成中心が生成する。   During the growth of a silicon single crystal ingot containing nitrogen and / or carbon below typical impurity levels, the silicon is cooled from its melting point (about 1410 ° C.) and passed through a temperature range of about 700 ° C. to about 350 ° C. As it cools, the vacancies and oxygen can interact to produce oxygen precipitation nucleation centers in the ingot. Without being bound by any particular theory, it is now believed that nitrogen / carbon dopant atoms promote the formation of oxygen precipitate nucleation centers by slowing the diffusion of vacancies in single crystal silicon. In particular, when the nitrogen and / or carbon concentration increases above the impurity level, the concentration of vacancies at a given temperature also increases, thereby increasing the temperature at which critical supersaturation of oxygen and vacancies occurs. As a result, the critical supersaturation temperature of silicon having nitrogen and / or carbon concentrations within the scope of the present invention shifts from about 800 ° C. to about 1050 ° C. At higher critical supersaturation temperatures, the vacancy concentration is higher and the oxygen atoms are more mobile, thereby increasing the interaction between the two species and producing larger and more stable oxygen precipitation nucleation centers. .

本発明によれば、出発物質中に核形成中心が存在すること又は存在しないことは、約1150℃〜約1300℃の範囲の温度でシリコンを熱処理することによってそれらを溶解させることができるので、あまり重要ではない。今日利用できる技術を用いて酸素析出核形成中心の存在(又は密度)を直接的に測定することはできないが、その存在は、シリコンウエハを酸素析出熱処理、例えばウエハを800℃の温度にて4時間、その後、1000℃の温度にて16時間アニーリングする熱処理に付することによって検出することができる。酸素析出物についての検出限界は、今日では約5×10析出物/cmである。 According to the present invention, the presence or absence of nucleation centers in the starting material can be dissolved by heat treating the silicon at a temperature in the range of about 1150 ° C. to about 1300 ° C. Not very important. Although the presence (or density) of oxygen precipitation nucleation centers cannot be directly measured using techniques available today, the presence of an oxygen precipitation heat treatment, eg, a wafer at a temperature of 800 ° C. 4 It can be detected by subjecting to a heat treatment for 16 hours, followed by annealing at a temperature of 1000 ° C. for 16 hours. The detection limit for oxygen precipitates is today about 5 × 10 6 precipitates / cm 3 .

ウエハは、常套のチョクラルスキー結晶成長方法によって成長させたインゴットからスライスされる。インゴットの成長の間、いくつかの方法、例えば成長チャンバー内への気体窒素/炭素の導入及び/又はポリシリコン(polysilicon)溶融物への固体窒素/炭素の添加等によって、インゴット中に窒素及び/又は炭素を導入することができる。成長する結晶へ添加するドーパントの量は、(それ自体、典型的に用いられている)ポリシリコン溶融物への固体ドーパントの添加によって、より正確に制御することができる。例えば、結晶へ添加する窒素/炭素の量は、例えば、シリコン溶融物を形成する前のポリシリコンと共にルツボの中に導入される既知の直径のシリコンウエハに、既知の厚さの炭化ケイ素(SiC)又は窒化ケイ素(Si)の層を析出(deposit)させることによって、容易に決定することができる(Si及びSiCの密度は、それぞれ約3.18g/cm及び約3.21g/cmである)。 Wafers are sliced from ingots grown by conventional Czochralski crystal growth methods. During ingot growth, nitrogen and / or in the ingot may be obtained in several ways, such as by introducing gaseous nitrogen / carbon into the growth chamber and / or adding solid nitrogen / carbon to the polysilicon melt. Alternatively, carbon can be introduced. The amount of dopant added to the growing crystal can be more precisely controlled by the addition of solid dopant to the polysilicon melt (which is typically used per se). For example, the amount of nitrogen / carbon added to the crystal can, for example, be applied to a silicon carbide (SiC) of known thickness on a silicon wafer of known diameter introduced into a crucible with polysilicon prior to forming the silicon melt. ) Or silicon nitride (Si 3 N 4 ) layers can be readily determined (the densities of Si 3 N 4 and SiC are about 3.18 g / cm 3 and about 3 respectively. .21 g / cm 3 ).

標準的なチョクラルスキー成長方法、並びに、標準的なシリコンのスライシング、ラッピング、エッチング及びポリッシイング技術は、F.Shimuraの「Semiconductor Silicon Crystal Technology」、Academic press, Inc., 1989及びSilicon Chemical Etching(J. Grabmaier編)、Springer-Verlag, New York, 1982(引用することによって本明細書に含めることとする)に開示されている。本発明の方法のための出発物質は、ポリッシュされたシリコンウエハ、又は、ラップ及びエッチされているが、ポリッシュされてはいないシリコンウエハであってよい。更に、ウエハは、優勢な真性点欠陥として空孔又は自己格子間点欠陥を有し得る。例えば、ウエハは、中央部から周縁部にかけて空孔が優勢に存在するか、中央部から周縁部にかけて自己格子間原子が優勢に存在するか、あるいは、軸対称的な環の形態の自己格子間原子優勢材料によって囲まれた空孔優勢材料の中央コアを有し得る。   Standard Czochralski growth methods and standard silicon slicing, lapping, etching and polishing techniques are described in F. Shimura's “Semiconductor Silicon Crystal Technology”, Academic press, Inc., 1989 and Silicon Chemical Etching ( J. Grabmaier), Springer-Verlag, New York, 1982 (incorporated herein by reference). The starting material for the method of the present invention may be a polished silicon wafer or a silicon wafer that has been lapped and etched but not polished. In addition, the wafer may have vacancies or self-interstitial defects as the dominant intrinsic point defects. For example, a wafer has dominant vacancies from the central part to the peripheral part, dominant self-interstitial atoms from the central part to the peripheral part, or self-interstitial in the form of an axisymmetric ring. It may have a central core of vacancy dominant material surrounded by atomic dominant material.

処理方法
図1を参照すると、本発明の理想的析出ウエハの出発材料である単結晶シリコンウエハ1は、前方表面3、後方表面5、前記前方表面と前記後方表面との間の仮想的中央平面7を有している。本明細書において、用語「前方」および「後方」は、全体として平板状であるウエハの2つの主たる表面を区別するために使用される;ウエハの前方表面は、この用語を本明細書中で使用する場合に、必ずしもその後に電子デバイスを組み立てる表面ではなく、また、ウエハの後方表面は、この用語を本明細書中で使用する場合に、必ずしも電子デバイスを組み立てる表面と反対側のウエハの主表面ではない。更に、シリコンウエハは、典型的には、ある程度の全体的な厚みの変動(TTV(total thickness variation))、反り(warp)および湾曲(bow)を有するので、前方表面の各点と後方表面の各点との中間点は、正確に1つの平面内に含まれ得るとは限らないが、しかしながら実際の問題として、TTV、反りおよび湾曲の程度は一般に非常にわずかであるので、近い近似では、そのような中間点は、前方表面と後方表面との間のほぼ等しい距離にある仮想的な中央平面に含まれると表現することができる。
Processing Method Referring to FIG. 1, a single crystal silicon wafer 1 that is the starting material of an ideal deposition wafer of the present invention includes a front surface 3, a rear surface 5, and a virtual central plane between the front surface and the rear surface. 7. In this specification, the terms “front” and “back” are used to distinguish between two main surfaces of a wafer that are generally planar; the front surface of a wafer refers to this term herein. When used, it is not necessarily the surface on which the electronic device is subsequently assembled, and the rear surface of the wafer is not necessarily the main surface of the wafer opposite to the surface on which the electronic device is assembled when the term is used herein. It is not the surface. In addition, silicon wafers typically have some total thickness variation (TTV), warp and bow, so that each point on the front surface and each of the back surface The midpoint between each point may not be included in exactly one plane, however, as a practical matter, the degree of TTV, warpage and curvature is generally very small, so in a close approximation, Such a midpoint can be expressed as being contained in a virtual midplane that is approximately the same distance between the front and back surfaces.

B.ドープしたシリコンウエハにおける空孔生成
本発明によれば、ウエハを熱処理工程、工程S2(場合によって行う工程S1については、これより後段の部分にて説明する)に付してウエハを高温に加熱することによって、ウエハ1内に結晶格子空孔13を形成させ、及びそれによって結晶格子空孔13の数密度を増大させる。この熱処理工程は、ウエハを目標温度へ急速に加熱し、その温度にて比較的短時間でアニーリング処理する(例えば、ウエハを室温から1200℃の温度へ数秒間で加熱することができる)ラピッド・サーマル・アニーラー(rapid thermal annealer)にて行うことが好ましい。そのような市販のRTA炉の1つに、STEAG AST Electronic GmbH(Dornstadt、ドイツ)から市販されているモデル2800炉(model 2800 furnace)がある。一般に、ウエハは、1150℃を越えるが、約1300℃以下の温度に付される。一般に、ウエハは、約1200℃〜1275℃の範囲の温度、より典型的には約1225℃〜1250℃の範囲の温度に付される。
B. According to the present invention, the wafer is heated to a high temperature by subjecting the wafer to a heat treatment step, step S2 (optional step S1 will be described later). As a result, crystal lattice vacancies 13 are formed in the wafer 1, and the number density of the crystal lattice vacancies 13 is thereby increased. This heat treatment step rapidly heats the wafer to the target temperature and anneals at that temperature for a relatively short time (eg, the wafer can be heated from room temperature to 1200 ° C. in a few seconds). Preferably, it is carried out with a rapid thermal annealer. One such commercially available RTA furnace is the model 2800 furnace commercially available from STEAG AST Electronic GmbH (Dornstadt, Germany). Generally, the wafer is subjected to a temperature above 1150 ° C. but not higher than about 1300 ° C. Generally, the wafer is subjected to a temperature in the range of about 1200 ° C to 1275 ° C, more typically in the range of about 1225 ° C to 1250 ° C.

内因性点欠陥(空孔及びシリコン自己格子間原子)は、温度に依存する拡散速度にて、単結晶シリコンの中を拡散することができる。従って、内因性点欠陥(intrinsic point defect、又は真性点欠陥)の濃度プロファイルは、温度の関数としての再結合速度と内因性点欠陥の拡散率(diffusivity)との関数である。例えば、内因性点欠陥は、ラピッドサーマルアニーリング工程においてウエハがアニーリングされる温度付近の温度では比較的移動し得るが、700℃程度の温度ではいずれかの商業的に実用的な間隔の時間では本質的に移動し得ない。これまでに得られた実験的証拠によれば、空孔の有効拡散速度は、約700℃以下の温度で、そしておそらくは、800℃または900℃あるいは1000℃の場合さえある温度ではかなりの程度遅いことが示されており、それより低い温度においては、空孔はいずれかの商業的に実用的な間隔の時間では移動しないと考えることができる。   Endogenous point defects (vacancies and silicon self-interstitials) can diffuse through single crystal silicon at a diffusion rate that depends on temperature. Thus, the concentration profile of intrinsic point defects is a function of the recombination velocity as a function of temperature and the diffusivity of intrinsic point defects. For example, intrinsic point defects can move relatively at temperatures near the temperature at which the wafer is annealed in the rapid thermal annealing process, but at temperatures as high as 700 ° C. at any commercially practical interval time. Cannot move. According to experimental evidence obtained so far, the effective diffusion rate of vacancies is considerably slower at temperatures below about 700 ° C. and possibly at temperatures of 800 ° C. or 900 ° C. or even 1000 ° C. At lower temperatures, it can be considered that the vacancies do not move at any commercially practical interval time.

結晶格子空孔の生成を引き起こすことに加えて、ラピッド・サーマル・アニーリング工程は、シリコン出発物質中に存在する既存の酸素析出核形成中心の溶解を引き起こす。これら核形成中心は、例えば、ウエハをスライスする単結晶シリコンインゴットの成長の間に形成し得るし、又は、ウエハ若しくはウエハがスライスされたインゴットのそれまでの熱履歴におけるいくつかの他の事象(event)の結果として形成されたりし得る。従って、出発材料にこれらのような核形成中心が存在するか否かということは、これら核形成中心がラピッドサーマルアニーリング工程の間に溶解し得る場合には、あまり重要ではない。   In addition to causing the formation of crystal lattice vacancies, the rapid thermal annealing process causes the dissolution of existing oxygen precipitation nucleation centers present in the silicon starting material. These nucleation centers can be formed, for example, during the growth of a single crystal silicon ingot that slices the wafer, or some other event in the previous thermal history of the wafer or the ingot in which the wafer was sliced ( event). Therefore, whether such nucleation centers are present in the starting material is not very important if these nucleation centers can be dissolved during the rapid thermal annealing step.

熱処理の間、ウエハは、1つの態様では比較的均一であり、もう1つの態様では不均一である空孔濃度プロファイルを形成するように選択される1種又はそれ以上の気体を含む雰囲気に曝される。   During thermal processing, the wafer is exposed to an atmosphere containing one or more gases selected to form a vacancy concentration profile that is relatively uniform in one aspect and non-uniform in another aspect. Is done.

1.非窒化性雰囲気及び非酸化性雰囲気の態様
1つの態様において、ウエハ1は非窒化性雰囲気(non-nitriding atmosphere)及び非酸化性雰囲気(non-oxidizing atmosphere)(即ち、不活性雰囲気)中で熱処理される。ラピッド・サーマル・アニーリング工程及び冷却工程における雰囲気又は環境(ambient)として非窒素含有及び非酸素含有ガスを用いる場合、アニーリング温度に達すると、迅速ではないとしても、ウエハ全体の空孔濃度の上昇がほぼ達成される。熱処理中にウエハ内にて得られる空孔濃度(数密度)のプロファイルは、ウエハの前方表面からウエハの後方表面へと比較的一定である。ウエハは、一般に、この温度にて、少なくとも1秒間、典型的には少なくとも数秒間(例えば、少なくとも3秒間)、好ましくは数十秒間(例えば、20秒間、30秒間、40秒間若しくは50秒間)、およびウエハの所望の特性に応じて、約60秒(これは市販のラピッドサーマルアニーラーについてほぼ限界である)までの範囲であり得る時間にて保持される。アニーリングの間に形成される温度に、これ以上の時間でウエハを保持することは、今日得られる実験的証拠に基づいて、空孔濃度の増加には至らないと考えられる。好適なガスには、アルゴン、ヘリウム、ネオン、二酸化炭素および他のそのような不活性元素及び化合物ガス、又はそれらのガスの混合物が含まれる。
1. Embodiments of non-nitriding and non-oxidizing atmospheres In one embodiment, the wafer 1 is heat treated in a non-nitriding atmosphere and a non-oxidizing atmosphere (ie, an inert atmosphere). Is done. When using non-nitrogen-containing and non-oxygen-containing gases as the atmosphere or environment in the rapid thermal annealing and cooling processes, increasing the concentration of vacancies throughout the wafer, if not quickly, will reach the annealing temperature. Almost achieved. The profile of vacancy concentration (number density) obtained in the wafer during the heat treatment is relatively constant from the front surface of the wafer to the back surface of the wafer. The wafer is generally at this temperature for at least 1 second, typically at least several seconds (eg, at least 3 seconds), preferably tens of seconds (eg, 20 seconds, 30 seconds, 40 seconds, or 50 seconds), And depending on the desired properties of the wafer, it is held at a time that can range up to about 60 seconds (which is nearly the limit for commercially available rapid thermal annealers). Holding the wafer for more time at the temperature formed during annealing would not lead to an increase in vacancy concentration based on experimental evidence available today. Suitable gases include argon, helium, neon, carbon dioxide and other such inert element and compound gases, or mixtures of these gases.

今日までに得られた実験的証拠に基づけば、非窒化性雰囲気/非酸化性雰囲気は、酸素、水蒸気および他の酸化性ガスをせいぜい比較的低い分圧で有することが好ましい;即ち、その雰囲気は、酸化性ガスが全く存在しないものであるか、またはそのようなガスの分圧が空孔濃度の成長(又は増大)を抑制するのに充分な量のシリコン自己格子間原子を注入するには不充分な程度で含むものである。酸化性ガスの下限濃度は、正確には決定されていないが、0.01気圧(atm)、即ち10,000部/百万原子(ppma(parts per million atomic))の酸素分圧に関して、空孔濃度の増大および効果が認められないことが明らかにされている。従って、雰囲気は、酸素および他の酸化性ガスの分圧が0.01atm(10,000ppma)以下であることが好ましく;雰囲気中におけるこれらのガスの分圧が約0.005atm(5,000ppma)以下であることがより好ましく、約0.002atm(2,000ppma)以下であることが更により好ましく、約0.001atm(1,000ppma)以下であることが最も好ましい。   Based on the experimental evidence obtained to date, the non-nitriding / non-oxidizing atmosphere preferably has oxygen, water vapor and other oxidizing gases at a relatively low partial pressure; Is either in the absence of any oxidizing gas or in order to inject a sufficient amount of silicon self-interstitial atoms such that the partial pressure of such gas suppresses the growth (or increase) of the vacancy concentration. Is included in an insufficient degree. The lower limit concentration of the oxidizing gas has not been determined exactly, but is about 0.01 atmospheres (atm), ie, about 10,000 parts per million atomic (ppma) (parts per million atomic) oxygen partial pressure. It has been shown that there is no increase in pore concentration and no effect. Accordingly, the atmosphere preferably has a partial pressure of oxygen and other oxidizing gases of 0.01 atm (10,000 ppma) or less; the partial pressure of these gases in the atmosphere is about 0.005 atm (5,000 ppma). Is more preferably about 0.002 atm (2,000 ppma) or less, and most preferably about 0.001 atm (1,000 ppma) or less.

2.表面酸化物層/窒化性雰囲気の態様
本発明の方法のもう1つの態様において、工程S2の前に、工程S1において、酸素含有雰囲気にてウエハ1を熱処理して、ウエハ1を包囲する表面酸化物層9を成長させる。一般に、酸化物層は、シリコン表面に生成する自然酸化物層(native oxide layer)(約15Å)よりも大きな厚さを有することになる。もう1つの態様では、酸化物層の厚さは一般に少なくとも約20Åである。いくつかの態様においては、ウエハは、少なくとも約25又は30Åの厚さを有することになる。今日までに得られた実験的証拠により、約30Åを越える厚さの酸化物層は、所望の効果を妨害することはないが、更なる利点を全く又はほとんどもたらさないことが示されている。
2. Surface Oxide Layer / Nitriding Atmosphere Aspect In another aspect of the method of the invention, prior to step S2, in step S1, the wafer 1 is heat treated in an oxygen-containing atmosphere to surround the wafer 1 The material layer 9 is grown. In general, the oxide layer will have a greater thickness than the native oxide layer (about 15 cm) that forms on the silicon surface. In another aspect, the thickness of the oxide layer is generally at least about 20 mm. In some embodiments, the wafer will have a thickness of at least about 25 or 30 inches. Experimental evidence obtained to date has shown that oxide layers with a thickness of more than about 30 mm do not interfere with the desired effect, but provide no or little further advantage.

酸化物層を形成した後、典型的に、窒化性雰囲気、即ち窒素ガス(N)又は窒素含有化合物ガスであって、曝されるシリコン表面を窒化することができるガス、例えばアンモニアの存在下にて、ラピッド・サーマル・アニーリング工程が行われる。別法として、又は追加して、雰囲気は非酸化性及び非窒化性ガス、例えばアルゴンを含むことができる。アニーリング温度に達すると、迅速ではないとしても、ウエハ全体の空孔濃度の増大がほぼ達成され、ウエハ中の空孔濃度プロファイルは比較的一様になる。 After forming the oxide layer, it is typically a nitriding atmosphere, ie, nitrogen gas (N 2 ) or a nitrogen-containing compound gas, in the presence of a gas, such as ammonia, that can nitride the exposed silicon surface. A rapid thermal annealing process is performed. Alternatively or additionally, the atmosphere can include non-oxidizing and non-nitriding gases such as argon. When the annealing temperature is reached, an increase in vacancy concentration throughout the wafer is achieved, if not rapidly, and the vacancy concentration profile in the wafer is relatively uniform.

3.自然酸化物層/窒化性雰囲気の態様
第3の態様では、出発ウエハはわずかに自然酸化物層を有している。そのようなウエハを窒化性雰囲気にてアニーリングすると、その効果は、第2の態様について観察される効果とは異なる。特に、向上させた酸化物層(エンハンスト酸化物層(enhanced oxide layer))を有するウエハを窒素雰囲気にてアニールする場合、アニーリング温度に達すると、迅速ではないとしても、空孔濃度の実質的に均一な増加がウエハのほぼ全体にわたって達成され;更に、所定のアニーリング温度において、空孔濃度はアニーリング時間の関数として有意に増加することはないように観察される。ウエハが自然の酸化物層しか有さず、ウエハの前方表面および後方表面を窒素中でアニーリング処理する場合には、得られるウエハは、ウエハの断面について、全体として「U字形状」の空孔濃度(数密度)プロファイルを有することになる;即ち、空孔の最大濃度が前方表面および後方表面の数マイクロメートルの所又はそれ以内の所に存在しており、それと比較して相対的に低く一定の濃度がウエハのバルク部全体に存在することになる。ウエハバルク部におけるその最小濃度は、初期では、エンハンスト酸化物層を有するウエハ中で得られる濃度にほぼ等しい。更に、アニーリング時間を増大させると、自然の酸化物層のみを有するウエハ中において空孔濃度の増大が得られることになる。
3. Embodiment of native oxide layer / nitriding atmosphere In the third embodiment, the starting wafer has a slight native oxide layer. When such a wafer is annealed in a nitriding atmosphere, the effect is different from the effect observed for the second embodiment. In particular, when annealing a wafer having an improved oxide layer (enhanced oxide layer) in a nitrogen atmosphere, the annealing temperature is reached, if not rapidly, if the vacancy concentration is substantially reduced. A uniform increase is achieved over almost the entire wafer; furthermore, at a given annealing temperature, the vacancy concentration is observed not to increase significantly as a function of annealing time. If the wafer has only a natural oxide layer and the front and back surfaces of the wafer are annealed in nitrogen, the resulting wafer is generally “U-shaped” voids in the cross section of the wafer. Will have a concentration (number density) profile; that is, the maximum concentration of vacancies is present at or within a few micrometers of the front and back surfaces and is relatively low compared to it. A certain concentration will be present throughout the bulk of the wafer. Its minimum concentration in the wafer bulk is initially approximately equal to that obtained in a wafer having an enhanced oxide layer. Furthermore, increasing the annealing time results in an increase in vacancy concentration in a wafer having only a natural oxide layer.

従って、再び図1を参照すると、窒化性雰囲気にて、自然酸化物層のみを有するセグメントを本発明の方法に従ってアニーリングすると、得られる空孔のピーク濃度若しくは最大濃度は初期においては領域15及び15’内に位置しており、一方、シリコンセグメントのバルク部17は比較的より低い空孔及び核形成中心の濃度を有することになる。一般に、これらのピーク濃度の領域は、シリコンセグメント表面から、数ミクロン(例えば、約5〜10ミクロン)の範囲内、又はシリコンセグメント表面から数十ミクロン(例えば、約20若しくは30ミクロン)の範囲内であって、約40ミクロン〜約60ミクロンまでの範囲内に位置することになる。   Thus, referring again to FIG. 1, when a segment having only a native oxide layer is annealed according to the method of the present invention in a nitriding atmosphere, the peak concentration or maximum concentration of vacancies obtained is initially in regions 15 and 15 While the bulk portion 17 of the silicon segment will have a relatively lower concentration of vacancies and nucleation centers. Generally, these peak concentration regions are in the range of a few microns (eg, about 5-10 microns) from the silicon segment surface, or in the range of tens of microns (eg, about 20 or 30 microns) from the silicon segment surface. And will be in the range of about 40 microns to about 60 microns.

4.酸素含有雰囲気
ラピッド・サーマル・アニーリング工程及び冷却工程における雰囲気又は環境が酸素を含む場合、或いは、特にそのような雰囲気又は環境が窒素含有ガス、不活性ガス若しくはその両者との組合せで、酸素ガス(O)若しくは酸素含有ガス(例えば、高温水蒸気(pyrogenic steam))を含む場合、表面近くの領域における空孔濃度プロファイルは影響を受ける。今日までに得られた実験的証拠によれば、表面近くの領域の空孔濃度プロファイルは、雰囲気の酸素濃度と反対の関係を有するということが示されている。いずれか特定の理論にとらわれることなく、十分な濃度において、酸素中でアニーリングすると、シリコン表面が酸化され、その結果、シリコン自己格子間原子(silicon self-interstitals)の内側へのフラックス(flux)を生じる作用が得られると一般に考えられている。シリコン自己格子間原子のフラックスは酸化の速度によって制御され、その酸化の速度は雰囲気中の酸素の分圧によって制御することができる。このシリコン自己格子間原子の内側へのフラックスは、増大する酸素分圧の関数として、その内側への移動速度を増大して、表面で始まり、その後内側へ移動して、再結合を生じさせることによって、空孔濃度プロファイルを徐々に変える作用を有する。熱処理(S1及び/又はS2)の間の雰囲気中において、窒素含有ガスと組み合わせて酸素を用いると、中央平面と表面層との間のウエハバルク部に最大空孔濃度又はピーク空孔濃度が存在し、濃度はそれぞれの向きに徐々に減少する、「M字形状」の空孔プロファイルを得ることができる。雰囲気中に酸素が存在する結果、いずれか任意の深さの低い空孔濃度の領域が生成し得る。
4). Oxygen-containing atmosphere If the atmosphere or environment in the rapid thermal annealing process and the cooling process contains oxygen, or in particular such an atmosphere or environment in combination with nitrogen-containing gas, inert gas or both, oxygen gas ( When containing O 2 ) or an oxygen-containing gas (eg, pyrogenic steam), the vacancy concentration profile in the region near the surface is affected. Experimental evidence obtained to date indicates that the vacancy concentration profile in the region near the surface has an inverse relationship with the oxygen concentration in the atmosphere. Without being bound by any particular theory, annealing in oxygen at a sufficient concentration will oxidize the silicon surface, resulting in flux inside the silicon self-interstitals. It is generally believed that the resulting effect is obtained. The flux of silicon self-interstitials is controlled by the rate of oxidation, which can be controlled by the partial pressure of oxygen in the atmosphere. This inward flux of silicon self-interstitial atoms increases the rate of inward movement as a function of increasing oxygen partial pressure, starting at the surface and then moving inward to cause recombination. Thus, the pore concentration profile is gradually changed. When oxygen is used in combination with a nitrogen-containing gas in the atmosphere during heat treatment (S1 and / or S2), there is a maximum vacancy concentration or peak vacancy concentration in the wafer bulk portion between the central plane and the surface layer. , “M-shaped” pore profiles can be obtained in which the concentration gradually decreases in each direction. The presence of oxygen in the atmosphere can result in the formation of any arbitrarily low vacancy concentration regions.

更に、自然酸化物層のみを有するウエハについての挙動と、エンハンスト酸化物層を有するウエハについての挙動との違いは、雰囲気中に分子状酸素又はその他の酸化性ガスを含ませることによって解消することができるということが、実験的証拠によって更に示唆されている。換言すれば、自然酸化物層のみを有するウエハを低い分圧の酸素を含む窒素雰囲気にてアニーリングすると、そのウエハはエンハンスト酸化物層を有するウエハと同様の挙動をする(即ち、熱処理したウエハ内に、比較的均一な濃度プロファイルが形成される)のである。いずれか特定の理論にとらわれることなく、自然酸化物層よりも厚みが大きい表面酸化物層は、シリコンの窒化を防止するシールドとして作用するように観察される。このように、この酸化物層は、出発ウエハ上に、存在しているか、又はアニーリング工程の間にエンハンスト酸化物層をその場で成長させることによって形成することができる。所望する場合には、ラピッド・サーマル・アニーリング工程の間の雰囲気は、少なくとも約0.0001atm(100ppma)の分圧、より好ましくは少なくとも約0.0002atm(200ppma)の分圧で含むことが好ましい。しかしながら、上述した理由から、酸素の分圧は、0.01atm(10000ppma)を越えないことが好ましく、好ましくは0.005atm(5000ppma)以下であり、より好ましくは0.002atm(2000ppma)以下であり、そして最も好ましくは0.001atm(1000ppma)以下である。   Furthermore, the difference between the behavior of a wafer having only a native oxide layer and the behavior of a wafer having an enhanced oxide layer should be eliminated by including molecular oxygen or other oxidizing gas in the atmosphere. Experimental evidence further suggests that this is possible. In other words, when a wafer having only a native oxide layer is annealed in a nitrogen atmosphere containing low partial pressure oxygen, the wafer behaves in the same manner as a wafer having an enhanced oxide layer (i.e., within a heat-treated wafer). A relatively uniform density profile is formed. Without being bound by any particular theory, a surface oxide layer that is thicker than the native oxide layer is observed to act as a shield to prevent silicon nitridation. Thus, this oxide layer can be formed on the starting wafer by existing or growing an enhanced oxide layer in situ during the annealing process. If desired, the atmosphere during the rapid thermal annealing step preferably comprises a partial pressure of at least about 0.0001 atm (100 ppma), more preferably at least about 0.0002 atm (200 ppma). However, for the reasons described above, the partial pressure of oxygen preferably does not exceed 0.01 atm (10000 ppma), preferably 0.005 atm (5000 ppma) or less, and more preferably 0.002 atm (2000 ppma) or less. , And most preferably 0.001 atm (1000 ppma) or less.

従って、第4の態様において、ラピッド・サーマル・アニーリング工程中の雰囲気は、一般に、約30ミクロン以下のデヌーデッドゾーン深さを得るのに十分な酸素分圧を有している。一般に、デヌーデッドゾーン深さは、約5ミクロン以上で約30ミクロン以下の範囲であり、約10ミクロンから約25ミクロンまでの範囲であってよく、または約15ミクロンから約20ミクロンまでの範囲であってよい。特に、熱処理は、窒素含有ガス(例えばN)、非酸素含有・非窒素含有ガス(例えば、アルゴン、ヘリウム等)、又はそれらの混合物、並びに、酸素含有ガス(例えば、O又は高温水蒸気)を含む雰囲気中で行うことができる。その雰囲気は、自己格子間原子の内側へのフラックスを生じさせるのに十分な酸素分圧(例えば、少なくとも約1ppma、5ppma、10ppma若しくはそれ以上)であって、約500ppma以下、好ましくは約400ppma以下、300ppma以下、200ppma以下、150ppma以下若しくは100ppma以下の場合もある分圧、そしていくつかの態様では約50ppma以下、約40ppma以下、約30ppma以下、約20ppma以下又は約10ppma以下の場合もある酸素分圧を有する。窒素含有ガスと、非窒素含有・非酸素含有ガスとの混合物を、酸化性ガスとともに用いる場合、2種のガスのそれぞれの割合(例えば、窒素含有ガスの不活性ガスに対する割合)は、約1:10〜約10:1、約1:5〜約5:1、約1:4〜約4:1、約1:3〜約3:1、又は約1:2〜約2:1の範囲であってよく、いくつかの態様では、窒素含有ガスの不活性ガスに対する割合は1:5、1:4、1:3、1:2、1:1であることが好ましい。換言すれば、アニーリング工程及び冷却工程の雰囲気としてそのような気体混合物を使用すると、その中の窒素含有ガスの濃度は、約1%から約100%以下の範囲、約10%から約90%までの範囲、約20%から約80%までの範囲、又は約40%から約60%までの範囲で変動し得る。 Thus, in the fourth embodiment, the atmosphere during the rapid thermal annealing process generally has an oxygen partial pressure sufficient to obtain a denuded zone depth of about 30 microns or less. In general, the denuded zone depth ranges from about 5 microns to about 30 microns, may range from about 10 microns to about 25 microns, or ranges from about 15 microns to about 20 microns. It may be. In particular, the heat treatment is performed using a nitrogen-containing gas (for example, N 2 ), a non-oxygen-containing / non-nitrogen-containing gas (for example, argon or helium), or a mixture thereof, and an oxygen-containing gas (for example, O 2 or high-temperature steam). Can be performed in an atmosphere containing The atmosphere is an oxygen partial pressure (eg, at least about 1 ppma, 5 ppma, 10 ppma or more) sufficient to produce a flux inside the self-interstitial atoms, and about 500 ppma or less, preferably about 400 ppma or less. 300 ppma or less, 200 ppma or less, 150 ppma or less or partial pressure which may be 100 ppma or less, and in some embodiments, oxygen content which may be about 50 ppma or less, about 40 ppma or less, about 30 ppma or less, about 20 ppma or less or about 10 ppma or less Have pressure. When a mixture of a nitrogen-containing gas and a non-nitrogen-containing / non-oxygen-containing gas is used together with an oxidizing gas, the ratio of each of the two gases (for example, the ratio of the nitrogen-containing gas to the inert gas) is about 1 : 10 to about 10: 1, about 1: 5 to about 5: 1, about 1: 4 to about 4: 1, about 1: 3 to about 3: 1, or about 1: 2 to about 2: 1. In some embodiments, the ratio of nitrogen-containing gas to inert gas is preferably 1: 5, 1: 4, 1: 3, 1: 2, 1: 1. In other words, when such a gas mixture is used as an atmosphere for the annealing and cooling steps, the concentration of the nitrogen-containing gas therein ranges from about 1% to about 100% or less, from about 10% to about 90%. In the range of about 20% to about 80%, or in the range of about 40% to about 60%.

5.異なる雰囲気への同時曝露
本発明の別の態様では、ウエハの前方表面と後方表面を、1種又はそれ以上の窒化性又は非窒化性ガスをそれぞれ含み得る異なる雰囲気に曝露する(又は曝す)ことができる。例えば、ウエハの前方表面を非窒化性雰囲気に曝露しながら、ウエハの後方表面を窒化性雰囲気に曝露することができる。異なる雰囲気を有する熱処理に曝されたウエハは、各表面及びそれが曝露された雰囲気の条件に応じて、非対称な濃度プロファイルを有することができる。例えば、前方表面が自然酸化物層以外の層を有さず(従って、自然酸化物層のみを有し)、後方表面がエンハンスト酸化物層を有し、窒化性雰囲気中でウエハを熱処理する場合、ウエハの前方部分における空孔濃度は「U字形状」プロファイルにより近似するものとなり、一方、ウエハの後方部分はより均質な性質になり得る。別法として、複数(例えば、2若しくは3、又はそれ以上)のウエハを向かい合わせて(face-to-face)積み重ねたアレンジメントとして、それら複数のウエハを同時にアニーリングすることができる。このようにアニーリングすると、向かい合って接触する面どうしは、アニーリングの間、雰囲気から機械的にシールドされる。別法として、及びラピッド・サーマル・アニーリング工程の間に用いられる雰囲気、並びに、ウエハの所望の酸素析出物プロファイルに応じて、ウエハの1つの表面(例えば前方表面3)のみに酸化物層を形成することもできる。
5. Simultaneous exposure to different atmospheres In another aspect of the invention, the front and back surfaces of a wafer are exposed to (or exposed to) different atmospheres that may each contain one or more nitriding or non-nitriding gases. Can do. For example, the back surface of the wafer can be exposed to a nitriding atmosphere while the front surface of the wafer is exposed to a non-nitriding atmosphere. Wafers exposed to heat treatments having different atmospheres can have an asymmetric concentration profile depending on the conditions of each surface and the atmosphere to which it is exposed. For example, when the front surface has no layers other than the native oxide layer (thus having only the native oxide layer), the rear surface has an enhanced oxide layer, and the wafer is heat-treated in a nitriding atmosphere. The vacancy concentration in the front part of the wafer is approximated by a “U-shaped” profile, while the rear part of the wafer can be more homogeneous in nature. Alternatively, the plurality of wafers can be annealed simultaneously as an arrangement in which multiple (eg, 2 or 3 or more) wafers are stacked face-to-face. When annealed in this way, the faces that face each other are mechanically shielded from the atmosphere during annealing. Alternatively, depending on the atmosphere used during the rapid thermal annealing process and the desired oxygen precipitate profile of the wafer, an oxide layer is formed on only one surface of the wafer (eg, the front surface 3). You can also

C.ドーピング及び熱処理したシリコンウエハの急速クーリング工程
工程S2が完了すると、工程S3において、単結晶シリコンの中で結晶格子空孔が比較的移動し得る温度範囲を通って、少なくともシリコン内で結晶格子空孔が比較的移動し得ない温度Tへ、ウエハを急速に冷却する。この温度範囲を通ってウエハの温度を低下させる場合、空孔はウエハの表面及び/又はウエハ表面の自然酸化物層に拡散して消滅し、このようにしてこの範囲内の温度にウエハを維持する時間的長さに応じた変化の程度で、空孔濃度プロファイルの変化が導かれる。仮にウエハを無限の時間的長さでこの範囲の温度に保つとすると、空孔濃度プロファイルは再び工程S2の初期プロファイルと同様に(例えば、不均一な「U字形状」又は非対称なプロファイルに)なるが、平衡濃度は熱処理工程が完了した直後の濃度よりも低くなるであろう。しかしながら、ウエハを急速に冷却することによって、表面近くの領域における結晶格子空孔の分布は著しく低下し、それによって変性された空孔濃度プロファイルが得られる。例えば、最初は均一なプロファイルを有しているウエハを急速に冷却することによって、最大空孔濃度が中央平面7にあるか又は中央平面7の近くに存在しており、ウエハの前方表面3及び後方表面5の方向へ空孔濃度が低下する不均一なプロファイルが得られる。空孔濃度プロファイルが、冷却する前は「U字形状」である場合、ウエハの急速冷却後の最終的な濃度プロファイルは「M字形状」になる。即ち、空孔濃度プロファイルは、急速冷却の前の「U字形状」プロファイルと同様に中央平面近くに局所的最小濃度を有し、表面領域において空孔が抑制されることによって、一方は中央平面と前方表面との間で、他方は中央平面と後方表面との間である2つの局所的最大濃度を有することになる。最後に、冷却する前の空孔濃度プロファイルが非対称である場合、最終濃度は、「M字形状」プロファイルと同様に、中央平面と1つの表面との間に局所的最大濃度を有しており、均一な濃度プロファイルのものを冷却した後に形成されるプロファイルと同様に、中央平面から他の表面へ全体として低下することになる。
C. Rapid Cooling Step of Doped and Heat Treated Silicon Wafer When step S2 is completed, in step S3, the crystal lattice vacancies pass through a temperature range in which the crystal lattice vacancies can move relatively in the single crystal silicon. There the temperature T 2 which can not be relatively moved, to rapidly cool the wafer. When the temperature of the wafer is lowered through this temperature range, the vacancies diffuse and disappear on the surface of the wafer and / or the native oxide layer on the wafer surface, thus maintaining the wafer at a temperature within this range. The degree of change in the pore concentration profile is guided by the degree of change according to the time length to be performed. If the wafer is kept at this range of temperature for an infinite time, the vacancy concentration profile will again be similar to the initial profile of step S2 (eg, to a non-uniform “U-shaped” or asymmetric profile). However, the equilibrium concentration will be lower than the concentration immediately after the heat treatment step is completed. However, by rapidly cooling the wafer, the distribution of crystal lattice vacancies in the region near the surface is significantly reduced, resulting in a modified vacancy concentration profile. For example, by rapidly cooling a wafer that initially has a uniform profile, the maximum vacancy concentration is at or near the central plane 7 and the front surface 3 of the wafer and A non-uniform profile is obtained in which the vacancy concentration decreases in the direction of the rear surface 5. When the vacancy concentration profile is “U-shaped” before cooling, the final concentration profile after rapid cooling of the wafer is “M-shaped”. That is, the vacancy concentration profile has a local minimum concentration near the central plane, similar to the “U-shaped” profile prior to rapid cooling, and one of the central planes is suppressed by suppressing vacancies in the surface region. And the front surface, the other will have two local maximum concentrations between the midplane and the back surface. Finally, if the vacancy concentration profile before cooling is asymmetric, the final concentration has a local maximum concentration between the central plane and one surface, similar to the “M-shaped” profile. Similar to the profile formed after cooling one with a uniform concentration profile, it will generally decrease from the central plane to another surface.

一般に、平均冷却速度Rは、この温度範囲では、少なくとも約5℃/秒であり、好ましくは少なくとも約20℃/秒である。所望のデヌーデッドゾーンの深さに応じて、平均冷却速度は好ましくは少なくとも約50℃/秒であり、より好ましくは少なくとも約100℃/秒であり、今日ではいくつかの用途については、約100℃〜約200℃/秒の冷却速度が好ましい。ウエハが、一旦、単結晶シリコン内で結晶格子空孔が比較的移動し得る温度範囲を外れた温度へ冷却されると、冷却速度はウエハの析出特性にあまり大きく影響を与えず、従って、狭い範囲が重要であるようには観察されなくなる。上述のように、今日得られる実験的証拠は、空孔の有効拡散速度は約700℃以下の温度では典型的にかなり遅くなると示しており、そしてそれより低い温度では商業的に実用的な時間内では空孔は移動し得ないと考えられている。冷却工程を、加熱工程を行う雰囲気と同じ雰囲気にて実施することができれば、好都合である。   In general, the average cooling rate R is at least about 5 ° C./second, preferably at least about 20 ° C./second, in this temperature range. Depending on the depth of the desired denuded zone, the average cooling rate is preferably at least about 50 ° C./second, more preferably at least about 100 ° C./second, and for some applications today, A cooling rate of 100 ° C. to about 200 ° C./second is preferred. Once the wafer is cooled to a temperature outside the temperature range within which crystal lattice vacancies can move relatively in single crystal silicon, the cooling rate does not significantly affect the deposition characteristics of the wafer and is therefore narrow. The range will not be observed as important. As noted above, experimental evidence available today indicates that the effective diffusion rate of vacancies is typically significantly slower at temperatures below about 700 ° C., and at commercially lower temperatures at lower temperatures. It is thought that vacancies cannot move inside. It would be advantageous if the cooling step could be carried out in the same atmosphere as the heating step.

工程S3の間、ウエハ内の空孔と自己格子間酸素原子とは相互作用して、酸素析出核形成中心を生じる。酸素析出核形成中心の濃度は主として空孔濃度に依存し、そして同様に、酸素析出核形成中心のプロファイルは空孔の濃度プロファイルに対応する。特に、高空孔領域(ウエハバルク部)には酸素析出核形成中心が生成し、低空孔領域(ウエハ表面の近くの部分)には酸素析出核形成中心が生成しない。このように、ウエハを種々の空孔濃度の領域に分けることによって、酸素析出核形成中心のテンプレートが形成される。更に、ウエハバルク部における酸素析出核形成中心の分布は、空孔の分布に対応する。即ち、その分布は不均一であって、例えば、中央平面の部分又はその近くの部分に最大濃度を有し、前方表面及び後方表面の方向へ低下する「M字形状」又は非対称の分布を有することによって特徴付けられるプロファイルを有し得る。   During step S3, the vacancies in the wafer and the self-interstitial oxygen atoms interact to produce oxygen precipitation nucleation centers. The concentration of the oxygen precipitation nucleation center depends mainly on the vacancy concentration, and similarly, the profile of the oxygen precipitation nucleation center corresponds to the concentration profile of the vacancies. In particular, oxygen precipitation nucleation centers are generated in the high vacancy region (wafer bulk portion), and no oxygen precipitation nucleation centers are generated in the low vacancy region (portion near the wafer surface). In this way, by dividing the wafer into regions having various vacancy concentrations, a template for oxygen precipitation nucleation center is formed. Furthermore, the distribution of oxygen precipitation nucleation centers in the wafer bulk portion corresponds to the distribution of vacancies. That is, the distribution is non-uniform, for example, having an “M-shaped” or asymmetric distribution that has a maximum density at or near the central plane and decreases in the direction of the front and back surfaces. Can have a profile characterized by

本発明によれば、ウエハバルク部内に生成する酸素析出核形成中心は、ラピッド・サーマル・アニーリング工程が終了すると「安定化」される。即ち、エピタキシャル・デポジションのような、ラピッド・サーマル・トリートメント(急速熱処理)に耐え得る寸法へ核形成中心を成長させる、その後の長期間(例えば、時間単位)の加熱処理は必要とされない。上述したように、窒素及び/又は炭素ドーパント原子はシリコン内の空孔の拡散を遅延させ、それによって安定化された酸素析出核形成中心(従って、これらは約1150℃以下の温度では溶解し得ない)を最終的に形成する空孔の臨界過飽和が起こる温度が上昇すると今日では考えられている。   According to the present invention, the oxygen precipitation nucleation center formed in the wafer bulk portion is “stabilized” after the rapid thermal annealing step is completed. That is, no subsequent long-term (eg, time unit) heat treatment is required to grow nucleation centers to dimensions that can withstand rapid thermal treatment (rapid thermal processing), such as epitaxial deposition. As mentioned above, nitrogen and / or carbon dopant atoms retard the diffusion of vacancies in the silicon and thereby stabilize the oxygen precipitation nucleation centers (thus, they can dissolve at temperatures below about 1150 ° C. Today, it is believed that the temperature at which critical supersaturation of the vacancies that ultimately form) increases will occur.

工程S3の後で、ウエハは、前方表面と、該前方表面から中央平面へ向かって測定して距離Dの部分との間のウエハの領域を有し、酸素析出核形成中心を有していない表面層、並びに、中央平面と前記第1の領域との間のウエハの第2の領域であって、安定化された酸素析出核形成中心を有するバルク層を有している。ウエハ内のドーパントの濃度によって、約1150℃〜約1300℃の範囲の温度にて、安定化された酸素析出核形成中心を溶解させることができる。従って、安定化された酸素析出核形成中心は、工程S2の間において成長した(grown-in)酸素析出核形成中心の溶解を妨げることなく、その後の熱処理、例えばエピタキシャル・デポジションに耐えることができる。   After step S3, the wafer has an area of the wafer between the front surface and a portion of distance D as measured from the front surface toward the central plane and has no oxygen precipitation nucleation center. A surface layer and a second layer of the wafer between the central plane and the first region, the bulk layer having a stabilized oxygen precipitation nucleation center. Depending on the dopant concentration in the wafer, the stabilized oxygen precipitation nucleation centers can be dissolved at a temperature in the range of about 1150 ° C. to about 1300 ° C. Thus, the stabilized oxygen precipitation nucleation center can withstand subsequent heat treatment, eg, epitaxial deposition, without interfering with the dissolution of the grown-in oxygen precipitation nucleation center during step S2. it can.

D.酸素析出物の成長
工程S4において、ウエハを酸素析出物成長熱処理に付して、安定化された酸素析出核形成中心を酸素析出物へと成長させる。例えば、ウエハのアニーリングを800〜1000℃の温度にて16時間行うことができる。別法として及び好ましくは、電子デバイス製造プロセスの第1工程として、ウエハを800〜1000℃の炉の中に置くことができる。温度を800℃又はそれ以上に上昇させると、酸素析出核形成クラスターは空孔と自己格子間原子酸素を消費することによって析出物に成長するが、一方、表面近くの領域では、酸素析出核形成中心は生成せず、何も起こらない。
D. Oxygen Precipitate Growth In step S4, the wafer is subjected to an oxygen precipitate growth heat treatment to grow stabilized oxygen precipitate nucleation centers into oxygen precipitates. For example, annealing of the wafer can be performed at a temperature of 800 to 1000 ° C. for 16 hours. Alternatively and preferably, as a first step in the electronic device manufacturing process, the wafer can be placed in a furnace at 800-1000 ° C. When the temperature is raised to 800 ° C. or higher, oxygen precipitation nucleation clusters grow into precipitates by consuming vacancies and self-interstitial oxygen, while oxygen precipitation nucleation occurs in the region near the surface. No center is created and nothing happens.

図1に示すように、ウエハ内において得られる酸素析出物の深さの分布は、前方表面3及び後方表面5からそれぞれ深さt、t’の部分へ延びる酸素析出物のない材料15及び15’の明らかな領域(デヌーデッドゾーン)によって特徴付けられる。酸素析出物のない領域15及び15’の間には、上述のように空孔のプロファイルに依存するプロファイルを有する不均一な酸素析出物の濃度プロファイルを有する領域17が存在する。   As shown in FIG. 1, the depth distribution of the oxygen precipitates obtained in the wafer is such that the oxygen precipitate-free materials 15 and 15 extending from the front surface 3 and the back surface 5 to the depths t and t ′ respectively. Characterized by an obvious area (denuded zone). Between the oxygen precipitate-free regions 15 and 15 ', there is a region 17 having a non-uniform oxygen precipitate concentration profile having a profile that depends on the pore profile as described above.

領域17における酸素析出物の濃度は、主として加熱工程の関数であり、二次的に冷却速度の関数である。一般に、酸素析出物の濃度は、加熱工程におけるアニーリング時間の増加及び温度の上昇と共に上昇し、約1×10〜約5×1010析出物/cmの範囲の析出物密度が通常は得られる。 The concentration of oxygen precipitates in region 17 is primarily a function of the heating process and secondarily a function of the cooling rate. In general, the concentration of oxygen precipitates increases with increasing annealing time and temperature in the heating step, and a precipitate density in the range of about 1 × 10 7 to about 5 × 10 10 precipitates / cm 3 is usually obtained. It is done.

酸素析出物のない材料(デヌーデッドゾーン)15及び15’の、前方表面3及び後方表面5からのそれぞれの深さt、t’は、主として、結晶格子空孔がシリコン内で比較的動き得る温度範囲を通る冷却速度の関数である。一般に、深さt、t’は、冷却速度の低下と共に増大し、少なくとも約10マイクロメートル、約20マイクロメートル、約30マイクロメートル、約40マイクロメートル、約50マイクロメートル、約70マイクロメートル、又は場合によっては約100マイクロメートルに達することさえあるデヌーデッドゾーン深さが得られる。重要なことは、デヌーデッドゾーンの深さは、電子デバイスの製造プロセスの詳細から本質的に独立しており、更に、常套のように実施される酸素の外方拡散(out-diffusion)に依存しないということである。しかしながら、実際の問題として、浅いデヌーデッドゾーン深さを得るために必要とされる冷却速度はいくらか過度であって、サーマル・ショックによってウエハの破砕(shattering)という危険性が生じ得る。従って、別法として、デヌーデッドゾーンの厚さは、ウエハを過度な速度よりも低い速度にて冷却しながら、(上述のような)ウエハをアニーリングする雰囲気の選択によって制御することができる。換言すれば、所定の冷却速度について、深いデヌーデッドゾーン(例えば、50+ミクロン)用、中間的なデヌーデッドゾーン(例えば、30〜50ミクロン)用、浅いデヌーデッドゾーン(例えば、約30ミクロン以下)用、又は、デヌーデッドゾーンのないもの用のテンプレート(template)を形成する雰囲気を選択することができる。アニーリング及び冷却工程についての正確な条件に関して、その条件は、本発明の範囲から離れることがなければ、本明細書に記載する条件以外のものであってもよい。更に、そのような条件は、例えば、所望の深さt及び/又はt’を最適化するように、アニーリングの持続時間及び温度、並びに雰囲気条件(即ち、雰囲気の組成及び酸素分圧)を調節することによって、実験的に求めることができる。   The depths t and t ′ of the oxygen precipitate-free material (denuded zone) 15 and 15 ′ from the front surface 3 and the back surface 5, respectively, are mainly due to the relative movement of the crystal lattice vacancies in the silicon. It is a function of the cooling rate through the resulting temperature range. In general, depth t, t ′ increases with decreasing cooling rate and is at least about 10 micrometers, about 20 micrometers, about 30 micrometers, about 40 micrometers, about 50 micrometers, about 70 micrometers, or In some cases a denuded zone depth is obtained which can even reach about 100 micrometers. Importantly, the depth of the denuded zone is essentially independent of the details of the manufacturing process of the electronic device, and in addition to the conventional out-diffusion of oxygen. It is not dependent. However, as a practical matter, the cooling rate required to obtain a shallow denuded zone depth is somewhat excessive and can cause the risk of wafer shattering due to thermal shock. Thus, alternatively, the thickness of the denuded zone can be controlled by selection of the atmosphere in which the wafer is annealed (as described above) while cooling the wafer at a rate less than excessive. In other words, for a given cooling rate, for a deep denuded zone (eg 50+ microns), for an intermediate denuded zone (eg 30-50 microns), a shallow denuded zone (eg about 30). The atmosphere in which the template for the submicron) or the template without the denuded zone is formed can be selected. With respect to the exact conditions for the annealing and cooling process, the conditions may be other than those described herein without departing from the scope of the present invention. Further, such conditions adjust, for example, the duration and temperature of annealing and the atmospheric conditions (ie, atmospheric composition and oxygen partial pressure) to optimize the desired depth t and / or t ′. Can be obtained experimentally.

本発明の方法において用いる急速熱処理はウエハの前方表面及び後方表面における表面から少量の酸素の外方拡散(out-diffusion)を生じるが、その外方拡散の程度はデヌーデッドゾーンを生じさせるための常套の方法において観察される程度よりも著しく小さいものである。その結果、本発明の理想的な析出ウエハは、シリコン表面からの距離の関数として、実質的に均一な自己格子間酸素濃度を有する。例えば、酸素析出熱処理の前に、ウエハは、ウエハの中央部からシリコン表面の約15ミクロン以内にあるウエハの領域へ、より好ましくはシリコンの中央部からシリコン表面の約10ミクロン以内にあるウエハの領域へ、更により好ましくはシリコンの中央部からシリコン表面の約5ミクロン以内にあるウエハの領域へ、最も好ましくはシリコンの中央部からシリコン表面の約3ミクロン以内にあるウエハの領域へ自己格子間酸素の実質的に均一な濃度を有することになる。ここで、実質的に均一な酸素濃度とは、酸素濃度の変動が約50%以下、好ましくは約20%以下、最も好ましくは約10%以下であることを意味する。   The rapid thermal process used in the method of the present invention causes a small amount of oxygen out-diffusion from the front and back surfaces of the wafer, since the extent of the outdiffusion causes a denuded zone. This is significantly less than that observed in conventional methods. As a result, the ideal deposition wafer of the present invention has a substantially uniform self-interstitial oxygen concentration as a function of distance from the silicon surface. For example, prior to the oxygen precipitation heat treatment, the wafer is moved from the center of the wafer to a region of the wafer within about 15 microns of the silicon surface, more preferably from the center of the silicon to about 10 microns of the silicon surface. Self-interstitial to the region, even more preferably from the center of the silicon to the region of the wafer within about 5 microns of the silicon surface, and most preferably from the center of the silicon to the region of the wafer within about 3 microns of the silicon surface It will have a substantially uniform concentration of oxygen. Here, the substantially uniform oxygen concentration means that the fluctuation of the oxygen concentration is about 50% or less, preferably about 20% or less, and most preferably about 10% or less.

一般に、酸素析出物熱処理は、熱処理したウエハから実質的な量の酸素の外方拡散を生じさせない。その結果、ウエハ表面から数ミクロンを越える距離におけるデヌーデッドゾーン内の自己格子間酸素の濃度は、析出物熱処理の結果として、あまり変化することにはならない。例えば、ウエハのデヌーデッドゾーンが、シリコンの表面と、前方表面から中央平面へ向かって測定して距離D(少なくとも10マイクロメートルである)の部分との間のウエハの領域からなる場合、シリコン表面から距離Dの半分に等しい距離におけるデヌーデッドゾーン内の位置における酸素濃度は、一般に、デヌーデッドゾーン内のいずれかの部分の自己格子間酸素濃度のピーク濃度の少なくとも約75%になる。ある酸素析出熱処理については、この位置における自己格子間酸素濃度は多少なりとも高くなって、デヌーデッドゾーン内の最高酸素濃度の少なくとも85%、少なくとも90%、又は場合によっては少なくとも95%にもなり得る。   In general, the oxygen precipitate heat treatment does not cause a substantial amount of oxygen out-diffusion from the heat-treated wafer. As a result, the concentration of self-interstitial oxygen in the denuded zone at distances greater than a few microns from the wafer surface does not change much as a result of the precipitate heat treatment. For example, if the wafer's denuded zone consists of the area of the wafer between the surface of the silicon and a portion of distance D (which is at least 10 micrometers) as measured from the front surface toward the central plane, silicon The oxygen concentration at a location in the denuded zone at a distance equal to half the distance D from the surface will generally be at least about 75% of the peak concentration of the self-interstitial oxygen concentration in any part of the denuded zone. . For some oxygen precipitation heat treatments, the self-interstitial oxygen concentration at this location is somewhat higher, at least 85%, at least 90%, or even at least 95% of the highest oxygen concentration in the denuded zone. Can be.

E.エピタキシャル層
本発明の1つの態様例では、理想的析出ウエハの表面に、エピタキシャル層をデポジット(deposit、又は付着)させることができる。上述のような本発明の酸素析出物核形成及び安定化プロセスは、エピタキシャル・デポジション(又はエピタキシャル成長)の前又は後のいずれでも行うことができる。安定化された酸素析出核形成中心が生成することによって、導入した析出物プロファイルを溶解させることなく、エピタキシャル・デポジションプロセスを実施することができる。
E. Epitaxial Layer In one embodiment of the present invention, an epitaxial layer can be deposited on the surface of an ideally deposited wafer. The oxygen precipitate nucleation and stabilization process of the present invention as described above can be performed either before or after epitaxial deposition (or epitaxial growth). By generating stabilized oxygen precipitation nucleation centers, the epitaxial deposition process can be carried out without dissolving the introduced precipitate profile.

エピタキシャル層は、従来知られており、かつ、気相のシリコン含有組成物のデポジションの技術分野において当業者に用いられている。本発明の好ましい態様では、ウエハの表面を、シリコン(ケイ素)を含む揮発性ガス(例えば、SiCl、SiHCl、SiHCl、SiHCl及びSiH)を含む雰囲気に曝露する。雰囲気が、キャリヤーガス(好ましくはH)を含むことも好ましい。1つの態様において、エピタキシャル・デポジションの間のシリコン源は、SiHCl又はSiHである。SiHClを使用する場合、デポジションの間の反応装置の減圧は約500Torr〜約760Torrであることが好ましい。他方、SiHを使用する場合、反応装置は好ましくは約100Torrであることが好ましい。デポジションの間のシリコン源がSiHClであることが最も好ましい。この場合は、他のシリコン源を用いる場合よりもより安価となり得る。更に、SiHClを使用するエピタキシャル・デポジションは、大気圧で行うこともできる。この場合には、真空ポンプが必要ではなくなり、また、反応チャンバーの圧潰を防止するために堅牢にする必要もなくなるので、有利である。更に、安全性を損なうおそれもより少なくなり、反応チャンバー内に空気又はその他の気体がリークするおそれも低減することができる。 Epitaxial layers are known in the art and are used by those skilled in the art in the deposition of vapor phase silicon-containing compositions. In a preferred embodiment of the invention, the surface of the wafer is exposed to an atmosphere containing a volatile gas containing silicon (silicon) (eg, SiCl 4 , SiHCl 3 , SiH 2 Cl 2 , SiH 3 Cl and SiH 4 ). It is also preferred that the atmosphere contains a carrier gas (preferably H 2 ). In one embodiment, the silicon source during epitaxial deposition is SiH 2 Cl 2 or SiH 4 . When using SiH 2 Cl 2 , the reactor vacuum during deposition is preferably from about 500 Torr to about 760 Torr. On the other hand, if SiH 4 is used, the reactor is preferably about 100 Torr. Most preferably, the silicon source during deposition is SiHCl 3 . In this case, the cost can be lower than when other silicon sources are used. Furthermore, epitaxial deposition using SiHCl 3 can also be performed at atmospheric pressure. This is advantageous because it eliminates the need for a vacuum pump and eliminates the need to be robust to prevent crushing of the reaction chamber. Furthermore, the risk of impairing safety is reduced, and the risk of air or other gas leaking into the reaction chamber can be reduced.

エピタキシャル・デポジションの間、ウエハ表面を、シリコンを含む雰囲気によってウエハ表面に多結晶シリコンがデポジットすることを防止するのに十分な温度である少なくとも約800℃、より好ましくは約900℃、最も好ましくは約1100℃に保つことが好ましい。エピタキシャル・デポジションの成長の速度は、約0.5〜約7.0μm/分であることが好ましい。例えば、本質的に約2.5モル%のSiHCl及び約97.5モル%のHからなる雰囲気を約1150℃の温度及び約1atmの圧力にて用いることによって、約3.5〜4.0μm/分の速度を達成することができる。 During epitaxial deposition, the wafer surface is at least about 800.degree. C., more preferably about 900.degree. C., most preferably sufficient to prevent polycrystalline silicon from depositing on the wafer surface by an atmosphere containing silicon. Is preferably maintained at about 1100 ° C. The growth rate of the epitaxial deposition is preferably about 0.5 to about 7.0 μm / min. For example, by using an atmosphere consisting essentially of about 2.5 mol% SiHCl 3 and about 97.5 mol% H 2 at a temperature of about 1150 ° C. and a pressure of about 1 atm, about 3.5-4 A speed of 0.0 μm / min can be achieved.

所望する場合、エピタキシャル層は、更に、p−型又はn−型のドーパントを含むこともできる。例えば、エピタキシャル層がホウ素を含むことが好ましい場合もある。そのような層は、例えば、デポジションの間の雰囲気中にBを含ませることによって形成することができる。所望の特性(例えば、抵抗率)を得るために用いられる雰囲気の中のBのモル分率は、いくつかのファクター、例えば、エピタキシャル・デポジションの間における特定の基材からのホウ素外方拡散の程度、コンタミナントとして基材及び反応装置中に存在するp−型ドーパント及びn−型ドーパントの量、並びに、反応装置の圧力及び温度等に依存することになる。高い抵抗率の用途には、エピタキシャル層中のドーパント濃度は実用的な程度で低くあるべきである。 If desired, the epitaxial layer can further include a p-type or n-type dopant. For example, it may be preferred that the epitaxial layer contains boron. Such a layer can be formed, for example, by including B 2 H 6 in the atmosphere during deposition. The molar fraction of B 2 H 6 in the atmosphere used to obtain the desired properties (eg, resistivity) depends on several factors, such as boron from a particular substrate during epitaxial deposition. It will depend on the extent of out-diffusion, the amount of p-type and n-type dopants present in the substrate and reactor as contaminants, and the pressure and temperature of the reactor. For high resistivity applications, the dopant concentration in the epitaxial layer should be as low as practical.

F.シリコン・オン・インシュレータ構造の製造
本発明の窒素/炭素ドーピングによる酸素析出核の安定化は、米国特許第6,236,104号(引用することによって、その開示内容を本明細書に含めるものとする)に開示されているようなシリコン・オン・インシュレータ(SOI)構造を製造するために用いることもできる。SOI構造は、ベースウエハ又はハンドルウエハを、この技術分野において標準的なイオン注入プロセス(例えば、米国特許第5,436,175号参照)に付することによって製造することができる。デヌーデッドゾーン内に位置する酸化物層を生じさせるイオン注入プロセスの前に、ハンドルウエハに理想的析出ウエハプロセスを行うことが好ましい。
F. Fabrication of silicon-on-insulator structures The stabilization of oxygen precipitation nuclei by nitrogen / carbon doping of the present invention is described in US Pat. No. 6,236,104, the disclosure of which is incorporated herein by reference. Can also be used to fabricate silicon-on-insulator (SOI) structures such as those disclosed in SOI structures can be manufactured by subjecting a base wafer or handle wafer to standard ion implantation processes in the art (see, for example, US Pat. No. 5,436,175). It is preferable to perform an ideal deposition wafer process on the handle wafer prior to the ion implantation process that produces an oxide layer located within the denuded zone.

別法として、デバイス層ウエハを、窒素/炭素ドープして安定化させたハンドルウエハへデバイス層ウエハにボンディングした後、同じくこの技術分野においてよく知られているウエハ・シニング(thinning)技術(例えば、米国特許第5,024,723号参照)を用いて、デバイス層ウエハの一部をエッチング除去することによって、SOI構造を製造することができる。窒素/炭素ドープしたハンドルウエハを理想的析出ウエハプロセスに付した後に、デバイス層ウエハを前記ハンドルウエハにボンディングすることが好ましい。しかしながら、別法として、最初にデバイス層ウエハを窒素/炭素ドープしたハンドルウエハにボンディングして、SOI構造の全体を理想的析出ウエハプロセスに付することもできる。   Alternatively, after bonding the device layer wafer to a nitrogen / carbon doped stabilized handle wafer to the device layer wafer, wafer thinning techniques (eg, well known in the art) (eg, US Pat. No. 5,024,723) can be used to fabricate SOI structures by etching away portions of the device layer wafer. It is preferable to bond the device layer wafer to the handle wafer after subjecting the nitrogen / carbon doped handle wafer to an ideal deposition wafer process. Alternatively, however, the device layer wafer can be first bonded to a nitrogen / carbon doped handle wafer to subject the entire SOI structure to an ideal deposition wafer process.

窒素/炭素安定化に加えて、2001年6月22日付けで出願された米国特許出願第60/300,208号(引用することによって、その開示内容を本明細書に含めるものとする)に開示されている熱安定化プロセスによって、酸素析出核形成中心の安定化を更に向上させることができる。   In addition to nitrogen / carbon stabilization, disclosed in US Patent Application No. 60 / 300,208, filed June 22, 2001, the disclosure of which is incorporated herein by reference. The stabilization of the oxygen precipitation nucleation center can be further improved by the thermal stabilization process.

G.結晶格子空孔の測定
単結晶シリコン内の結晶格子空孔の測定を、白金拡散分析によって行うこともできる。一般に、拡散時間及び温度を、白金拡散についてFrank-Turnbull機構が優勢であるが、白金原子による空孔修飾(vacancy decoration)の定常状態に達するのに十分であるように好ましくは選択して、白金をサンプル上にデポジットさせ、水平表面内で拡散させる。本発明に典型的な空孔濃度を有するウエハについては、730℃の温度で20分間の拡散時間を用いることもできるが、より正確なトラッキングを、より低い温度、例えば約680℃で達成することができるように観察される。更に、ケイ化プロセスによって生じ得る影響を最小とするため、白金デポジション法は1単分子層(monolayer)以下の表面濃度を生じることが好ましい。白金拡散技術は、例えば、Jacobら,J. Appl. Phys.,vol.82, p.182(1997);Zimmermann and Ryssel,「The Molding of Platinum Diffusion in Silicon Under Non-Equilibrium Conditions」J. Electochemical Society, vol 139, p. 256(1992);Zimmermann, Goesele, Seilenthal and Eichiner, 「Vacancy Concentration Wafer Mapping in Silicon」, Journal of Crystal Growth, vol. 129, p.582 (1993);Zimmermann and Flaster,「Investigation of the Nucleation of Oxygen Precipitates in Czochralski Silicon At Any Early Stage」Appl. Phys. Lett., vol.60, p.3250(1992);及びZimmermann and Ryssel, Appl. Phys. Lett., vol.55, p.121(1992)に記載されている。
G. Measurement of crystal lattice vacancies Measurement of crystal lattice vacancies in single crystal silicon can also be performed by platinum diffusion analysis. In general, the diffusion time and temperature are preferably chosen so that the Frank-Turnbull mechanism predominates for platinum diffusion, but is sufficient to reach a steady state of vacancy decoration with platinum atoms. Is deposited on the sample and diffused within the horizontal surface. For wafers with vacancy concentrations typical of the present invention, a diffusion time of 20 minutes can be used at a temperature of 730 ° C., but more accurate tracking can be achieved at a lower temperature, eg, about 680 ° C. Is observed to be able to. Furthermore, in order to minimize the effects that can be caused by the silicidation process, the platinum deposition method preferably produces a surface concentration of one monolayer or less. Platinum diffusion techniques are described, for example, in Jacob et al., J. Appl. Phys., Vol. 82, p. 182 (1997); Zimmermann and Ryssel, “The Molding of Platinum Diffusion in Silicon Under Non-Equilibrium Conditions” J. Electochemical Society. , vol 139, p. 256 (1992); Zimmermann, Goesele, Seilenthal and Eichiner, “Vacancy Concentration Wafer Mapping in Silicon”, Journal of Crystal Growth, vol. 129, p. 582 (1993); Zimmermann and Flaster, “Investigation of the Nucleation of Oxygen Precipitates in Czochralski Silicon At Any Early Stage '' Appl. Phys. Lett., vol. 60, p. 3250 (1992); and Zimmermann and Ryssel, Appl. Phys. Lett., vol. 55, p. 121 (1992).

尚、上述の記載事項は本発明を説明することを目的とするものであって、これによって本発明が限定されるものではないと理解されたい。上述の記載事項を読むことによって、多くの態様例が当業者には明らかになるであろう。従って、発明の範囲は、上述の記載事項のみを参照することによって決められるものではなく、特許請求の範囲に記載されている事項及びその記載事項と均等な範囲の事項に基づいて決められるべきである。   It should be understood that the above description is intended to explain the present invention and is not intended to limit the present invention. Many embodiments will be apparent to those of skill in the art upon reading the above description. Therefore, the scope of the invention should not be determined only by referring to the above description, but should be determined based on the matters described in the claims and matters equivalent to the descriptions. is there.

本発明の方法の模式図である。FIG. 2 is a schematic diagram of the method of the present invention.

Claims (45)

一方はウエハの前方表面であり、他方はウエハの後方表面である、全体として平行な2つの主表面、前記前方表面と後方表面との間の中央平面、並びに、前記前方表面と後方表面とを連絡する外周縁部を有する単結晶シリコンウエハであって、
前記ウエハは、窒素及び炭素からなる群から選ばれるドーパントを含んでなり、前記ドーパントの濃度はウエハを第1の温度Tから第2の温度Tへ速度Rにて冷却する際に、安定化された酸素析出核形成中心の生成を促進するのに十分な濃度であって、前記安定化された酸素析出核形成中心は1150℃以下の温度では溶解し得ないが、約1150℃〜約1300℃の範囲の温度では溶解することができ、温度Tは約1150℃〜約1300℃の範囲にあり、温度Tはシリコン内において結晶格子空孔が比較的移動し得ない温度であり、速度Rは少なくとも約5℃/秒であって;
前記前方表面から中央平面へ向かって測定して距離Dの部分と前記前方表面との間のウエハの領域を有する表面層は、安定化された酸素析出核形成中心を有しておらず;並びに
中央平面と表面層との間のウエハの第2の領域を有するバルク層は安定化された酸素析出核形成中心を有している単結晶シリコンウエハ。
One is the front surface of the wafer and the other is the back surface of the wafer, and includes two generally parallel main surfaces, a central plane between the front and back surfaces, and the front and back surfaces. A single crystal silicon wafer having an outer peripheral edge to communicate with,
The wafer comprises a dopant selected from the group consisting of nitrogen and carbon, the concentration of the dopant when cooling the wafer from the first temperature T 1 to a second temperature T 2 at a rate R, stable The stabilized oxygen precipitation nucleation center has a concentration sufficient to promote the formation of the oxygen precipitation nucleation center, and the stabilized oxygen precipitation nucleation center cannot be dissolved at a temperature of 1150 ° C. or less. It can melt at a temperature in the range of 1300 ° C., the temperature T 1 is in the range of about 1150 ° C. to about 1300 ° C., and the temperature T 2 is a temperature at which crystal lattice vacancies cannot move relatively in silicon. The rate R is at least about 5 ° C./second;
The surface layer having a region of the wafer between the portion of distance D and the front surface, measured from the front surface towards the central plane, does not have a stabilized oxygen precipitation nucleation center; A single crystal silicon wafer wherein the bulk layer having the second region of the wafer between the central plane and the surface layer has a stabilized oxygen precipitation nucleation center.
ドーパントが窒素であり、窒素の濃度が約1×1012〜約5×1014原子/cmの範囲である請求項1記載の単結晶シリコンウエハ。 The single crystal silicon wafer of claim 1, wherein the dopant is nitrogen and the concentration of nitrogen ranges from about 1 x 10 12 to about 5 x 10 14 atoms / cm 3 . ドーパントが窒素であり、ウエハ内の窒素の濃度が約1×1012〜約1×1013原子/cmの範囲である請求項1記載の単結晶シリコンウエハ。 The single crystal silicon wafer of claim 1, wherein the dopant is nitrogen and the concentration of nitrogen in the wafer ranges from about 1 x 10 12 to about 1 x 10 13 atoms / cm 3 . ドーパントが炭素であり、炭素の濃度が約1×1016〜約4×1017原子/cmの範囲である請求項1記載の単結晶シリコンウエハ。 Dopant is carbon, single crystal silicon wafer of claim 1 wherein the concentration of carbon in the range of about 1 × 10 16 ~ about 4 × 10 17 atoms / cm 3. ドーパントが炭素であり、ウエハ内の炭素の濃度が約1.5×1016〜約3×1017原子/cmの範囲である請求項1記載の単結晶シリコンウエハ。 Dopant is carbon, single crystal silicon wafer of claim 1 wherein the concentration range of about 1.5 × 10 16 ~ about 3 × 10 17 atoms / cm 3 of carbon in the wafer. バルク層内の安定化された酸素析出核形成中心は、ピーク濃度が中央平面若しくはその付近に存在し、ウエハの前方表面の向きに全体として低下する濃度プロファイルを有する請求項1記載の単結晶シリコンウエハ。   The single crystal silicon according to claim 1, wherein the stabilized oxygen precipitation nucleation center in the bulk layer has a concentration profile in which the peak concentration exists at or near the center plane and decreases as a whole toward the front surface of the wafer. Wafer. バルク層内の安定化された酸素析出核形成中心は、ピーク密度が中央平面と表面層との間の特定の部分にある濃度プロファイルを有する請求項1記載の単結晶シリコンウエハ。   The single crystal silicon wafer according to claim 1, wherein the stabilized oxygen precipitation nucleation center in the bulk layer has a concentration profile in which the peak density is in a specific portion between the central plane and the surface layer. 距離Dは少なくとも約10マイクロメートルである請求項1記載の単結晶シリコンウエハ。   The single crystal silicon wafer of claim 1, wherein the distance D is at least about 10 micrometers. 距離Dは少なくとも約20マイクロメートルである請求項1記載の単結晶シリコンウエハ。   The single crystal silicon wafer of claim 1, wherein the distance D is at least about 20 micrometers. 距離Dは少なくとも約50マイクロメートルである請求項1記載の単結晶シリコンウエハ。   The single crystal silicon wafer of claim 1, wherein the distance D is at least about 50 micrometers. 距離Dは約30〜約100マイクロメートルの範囲である請求項1記載の単結晶シリコンウエハ。   The single crystal silicon wafer of claim 1, wherein the distance D is in the range of about 30 to about 100 micrometers. ウエハは、その少なくとも1つの表面にエピタキシャル層を有する請求項1記載の単結晶シリコンウエハ。   The single crystal silicon wafer according to claim 1, wherein the wafer has an epitaxial layer on at least one surface thereof. 温度Tは少なくとも約1150℃である請求項1記載の単結晶シリコンウエハ。 The single crystal silicon wafer of claim 1, wherein the temperature T1 is at least about 1150C. 温度Tは約1200℃〜約1300℃の範囲にある請求項1記載の単結晶シリコンウエハ。 The single crystal silicon wafer according to claim 1, wherein the temperature T1 is in the range of about 1200C to about 1300C. 速度Rが少なくとも10℃/秒である請求項1記載の単結晶シリコンウエハ。   The single crystal silicon wafer according to claim 1, wherein the rate R is at least 10 ° C / second. 速度Rが少なくとも20℃/秒である請求項1記載の単結晶シリコンウエハ。   The single crystal silicon wafer according to claim 1, wherein the rate R is at least 20 ° C / second. 速度Rが少なくとも50℃/秒である請求項1記載の単結晶シリコンウエハ。   The single crystal silicon wafer according to claim 1, wherein the rate R is at least 50 ° C / second. 一方はウエハの前方表面であり、他方はウエハの後方表面である、全体として平行な2つの主表面、前記前方表面と後方表面との間の中央平面、並びに、前記前方表面と後方表面とを連絡する外周縁部を有する単結晶シリコンウエハであって、
前記ウエハは、窒素及び炭素からなる群から選ばれるドーパントを含んでなり、窒素がドーパントである場合に、窒素の濃度は約1×1012〜約5×1014原子/cmの範囲であり、炭素がドーパントである場合に、炭素の濃度は約1×1016〜約4×1017原子/cmの範囲であって;
前記前方表面から中央平面へ向かって測定して距離Dの部分と前記前方表面との間のウエハの領域を有する表面層は、安定化された酸素析出核形成中心を有しておらず;並びに
中央平面と表面層との間のウエハの第2の領域を有するバルク層は安定化された酸素析出核形成中心を有している単結晶シリコンウエハ。
One is the front surface of the wafer and the other is the back surface of the wafer, and includes two generally parallel main surfaces, a central plane between the front and back surfaces, and the front and back surfaces. A single crystal silicon wafer having an outer peripheral edge to communicate with,
The wafer comprises a dopant selected from the group consisting of nitrogen and carbon, and when nitrogen is the dopant, the concentration of nitrogen ranges from about 1 × 10 12 to about 5 × 10 14 atoms / cm 3 . When carbon is the dopant, the concentration of carbon ranges from about 1 × 10 16 to about 4 × 10 17 atoms / cm 3 ;
The surface layer having a region of the wafer between the portion of distance D and the front surface, measured from the front surface towards the central plane, does not have a stabilized oxygen precipitation nucleation center; A single crystal silicon wafer wherein the bulk layer having a second region of the wafer between the central plane and the surface layer has a stabilized oxygen precipitation nucleation center.
一方はウエハの前方表面であり、他方はウエハの後方表面である、全体として平行な2つの主表面、前記前方表面と後方表面との間の中央平面、並びに、前記前方表面と後方表面とを連絡する外周縁部を有しており、窒素及び炭素からなる群から選ばれるドーパントを含んでなり、前記ドーパントの濃度は、ウエハを第1の温度Tから第2の温度Tへ速度Rにて冷却する際に、安定化された酸素析出核形成中心の生成を促進するのに十分な濃度であり、前記安定化された酸素析出核形成中心は1150℃以下の温度では溶解し得ないが、約1150℃〜約1300℃の範囲の温度では溶解することができ、温度Tは約1150℃〜約1300℃の範囲の温度であり、温度Tは結晶格子空孔がシリコン内で比較的移動し得ない温度であり、速度Rは少なくとも約5℃/秒であって、更に、前記前方表面から中央平面へ向かって測定して距離Dの部分と前記前方表面との間のウエハの領域を有し、安定化された酸素析出核形成中心を有していない表面層、並びに、前記中央平面と表面層との間のウエハの第2の領域を有し、安定化された酸素析出核形成中心を有するバルク層を有してなる単結晶シリコンハンドルウエハ;
単結晶シリコンデバイス層;並びに
前記ハンドルウエハとデバイス層との間の絶縁層
を有するシリコン・オン・インシュレータ構造。
One is the front surface of the wafer and the other is the back surface of the wafer, and includes two generally parallel main surfaces, a central plane between the front and back surfaces, and the front and back surfaces. contact has an outer edge which, comprises a dopant selected from a group consisting of nitrogen and carbon, the concentration of the dopant, the rate R of the wafer from the first temperature T 1 to a second temperature T 2 When cooled at a temperature sufficient to promote the formation of stabilized oxygen precipitation nucleation centers, and the stabilized oxygen precipitation nucleation centers cannot be dissolved at a temperature of 1150 ° C. or lower. However, it can melt at temperatures in the range of about 1150 ° C. to about 1300 ° C., temperature T 1 is a temperature in the range of about 1150 ° C. to about 1300 ° C., and temperature T 2 At a temperature that cannot move Yes, the speed R is at least about 5 ° C./second, and further comprises a region of the wafer between the front surface and a portion of the distance D as measured from the front surface toward the center plane for stabilization. And a bulk layer having a stabilized oxygen precipitation nucleation center having a second region of the wafer between the central plane and the surface layer. A single crystal silicon handle wafer comprising:
A silicon-on-insulator structure having a single crystal silicon device layer; and an insulating layer between the handle wafer and the device layer.
制御された酸素析出物挙動を有する単結晶シリコンウエハを製造する方法であって、
チョクラルスキー法によって成長させた単結晶シリコンインゴットからスライスされたウエハであって、前方表面、後方表面、前記前方表面と後方表面との間の中央平面、前記前方表面から中央平面へ向かって測定して距離Dの部分と前記前方表面との間のウエハの領域を有する前方表面層、中央平面と前方表面層との間のウエハの領域を有するバルク層、並びに窒素及び炭素からなる群から選ばれるドーパントを有しており、前記ドーパントの濃度はウエハを第1の温度Tから第2の温度Tへ速度Rにて冷却する際に、安定化された酸素析出核形成中心の生成を促進するのに十分な濃度であり、安定化された酸素析出核形成中心は1150℃以下の温度では溶解し得ないが、約1150℃〜約1300℃の範囲の温度で溶解することができ、温度Tは約1150℃〜約1300℃の範囲の温度であり、温度Tは結晶格子空孔がシリコン内で比較的移動し得ない温度であり、速度Rは少なくとも約5℃/秒であるウエハを選択すること;
前記ウエハを少なくとも約1150℃の温度へ加熱して、前方表面層及びバルク層に結晶格子空孔を生じさせること;
前記加熱されたウエハを、空孔ピーク密度がバルク層に存在し、その濃度はウエハのピーク密度の位置からウエハの前方表面の向きに全体として低下して、前方表面層における空孔濃度とバルク層における空孔濃度との差が、安定化された酸素析出核形成中心が前方表面層には生成せず、安定化された酸素析出核形成中心がバルク層には生成するように、空孔濃度プロファイルをウエハ内に生じさせる速度にて冷却すること;並びに
前記加熱されたウエハを冷却する際に、バルク層内の安定化された酸素析出核形成中心の濃度を主として空孔の濃度に依存させて、バルク層内に安定化された酸素析出核形成中心を生成させること
を含んでなる方法。
A method of manufacturing a single crystal silicon wafer having controlled oxygen precipitate behavior comprising:
A wafer sliced from a single crystal silicon ingot grown by the Czochralski method, measured at the front surface, the rear surface, the central plane between the front surface and the rear surface, and measured from the front surface toward the central plane A front surface layer having a region of the wafer between the portion of distance D and the front surface, a bulk layer having a region of the wafer between the center plane and the front surface layer, and selected from the group consisting of nitrogen and carbon The dopant concentration is such that when the wafer is cooled from the first temperature T 1 to the second temperature T 2 at a rate R, the formation of stabilized oxygen precipitation nucleation centers is achieved. The concentration is sufficient to promote and stabilized oxygen precipitation nucleation centers cannot dissolve at temperatures below 1150 ° C., but should dissolve at temperatures in the range of about 1150 ° C. to about 1300 ° C. Can, temperatures T 1 is a temperature in the range of about 1150 ° C. ~ about 1300 ° C., temperature T 2 is the temperature at which crystal lattice vacancies are not relatively moved in silicon, the rate R of at least about 5 ° C. / Selecting a wafer that is seconds;
Heating the wafer to a temperature of at least about 1150 ° C. to produce crystal lattice vacancies in the front surface layer and the bulk layer;
In the heated wafer, the vacancy peak density is present in the bulk layer, and the concentration decreases as a whole from the position of the wafer peak density toward the front surface of the wafer, and the vacancy concentration and bulk in the front surface layer are reduced. The difference from the vacancy concentration in the layer is such that the stabilized oxygen precipitation nucleation center is not formed in the front surface layer, but the stabilized oxygen precipitation nucleation center is formed in the bulk layer. Cooling the concentration profile at a rate that produces it in the wafer; and, when cooling the heated wafer, the concentration of stabilized oxygen precipitation nucleation centers in the bulk layer depends primarily on the concentration of the vacancies. Producing a stabilized oxygen precipitation nucleation center in the bulk layer.
ドーパントが窒素であり、ウエハ内の窒素の濃度が約1×1012〜約5×1014原子/cmである請求項20記載の方法。 21. The method of claim 20, wherein the dopant is nitrogen and the concentration of nitrogen in the wafer is from about 1 x 10 < 12 > to about 5 x 10 < 14 > atoms / cm < 3 >. ドーパントが窒素であり、ウエハ内の窒素の濃度が約1×1012〜約1×1013原子/cmである請求項20記載の方法。 21. The method of claim 20, wherein the dopant is nitrogen and the concentration of nitrogen in the wafer is from about 1 x 10 < 12 > to about 1 x 10 < 13 > atoms / cm < 3 >. ドーパントが炭素であり、ウエハ内の炭素の濃度が約1×1016〜約4×1017原子/cmである請求項20記載の方法。 21. The method of claim 20, wherein the dopant is carbon and the concentration of carbon in the wafer is from about 1 x 10 < 16 > to about 4 x 10 < 17 > atoms / cm < 3 >. ドーパントが炭素であり、ウエハ内の炭素の濃度が約1.5×1016〜約3×1017原子/cmである請求項20記載の方法。 21. The method of claim 20, wherein the dopant is carbon and the concentration of carbon in the wafer is from about 1.5 x 10 < 16 > to about 3 x 10 < 17 > atoms / cm < 3 >. ウエハを少なくとも約1175℃の温度まで加熱する請求項20記載の方法。   The method of claim 20, wherein the wafer is heated to a temperature of at least about 1175 ° C. ウエハを少なくとも約1200℃の温度まで加熱する請求項20記載の方法。   21. The method of claim 20, wherein the wafer is heated to a temperature of at least about 1200 degrees Celsius. ウエハを少なくとも約1200℃〜約1275℃の温度まで加熱する請求項20記載の方法。   The method of claim 20, wherein the wafer is heated to a temperature of at least about 1200C to about 1275C. ウエハを、加熱しながら、アルゴン、ヘリウム、ネオン、二酸化炭素及び窒素又は窒素含有ガスからなる群から選ばれる1種又はそれ以上のガスを含む雰囲気に曝す請求項20記載の方法。   21. The method of claim 20, wherein the wafer is exposed to an atmosphere comprising one or more gases selected from the group consisting of argon, helium, neon, carbon dioxide, and nitrogen or a nitrogen-containing gas while heating. 雰囲気がアルゴンを含んでなる請求項28記載の方法。   30. The method of claim 28, wherein the atmosphere comprises argon. 雰囲気が窒素又は窒素含有ガスを含んでなる請求項28記載の方法。   30. The method of claim 28, wherein the atmosphere comprises nitrogen or a nitrogen-containing gas. 雰囲気がアルゴン及び窒素又は窒素含有ガスを含んでなる請求項28記載の方法。   29. The method of claim 28, wherein the atmosphere comprises argon and nitrogen or a nitrogen containing gas. 雰囲気が約0.01気圧以下の酸素の分圧を有する請求項28記載の方法。   30. The method of claim 28, wherein the atmosphere has a partial pressure of oxygen of about 0.01 atmospheres or less. 雰囲気が約0.005気圧以下の酸素の分圧を有する請求項28記載の方法。   30. The method of claim 28, wherein the atmosphere has a partial pressure of oxygen of about 0.005 atmospheres or less. 雰囲気が約0.002気圧以下の酸素の分圧を有する請求項28記載の方法。   30. The method of claim 28, wherein the atmosphere has a partial pressure of oxygen of about 0.002 atmospheres or less. 雰囲気が約0.001気圧以下の酸素の分圧を有する請求項28記載の方法。   30. The method of claim 28, wherein the atmosphere has a partial pressure of oxygen of about 0.001 atmospheres or less. 雰囲気が約0.0001〜0.01気圧以下の酸素の分圧を有する請求項28記載の方法。   30. The method of claim 28, wherein the atmosphere has a partial pressure of oxygen of about 0.0001 to 0.01 atmospheres or less. 雰囲気が約0.0002〜0.001気圧以下の酸素の分圧を有する請求項28記載の方法。   30. The method of claim 28, wherein the atmosphere has a partial pressure of oxygen of about 0.0002 to 0.001 atmospheres or less. ウエハの前方表面を、加熱しながら、第1の雰囲気に曝し、及び前記第1の雰囲気はアルゴン、ヘリウム、ネオン、二酸化炭素及び窒素又は窒素含有ガスからなる群から選ばれる1種又はそれ以上のガスを含んでなり、並びに、ウエハの後方表面を、加熱しながら、第2の雰囲気に曝し、及び前記第2の雰囲気はアルゴン、ヘリウム、ネオン、二酸化炭素及び窒素又は窒素含有ガスからなる群から選ばれる1種又はそれ以上のガスを含んでなり、前記第1の雰囲気と第2の雰囲気とは少なくとも1種の共通しないガスを含む請求項20記載の方法。   The front surface of the wafer is exposed to a first atmosphere while heating, and the first atmosphere is one or more selected from the group consisting of argon, helium, neon, carbon dioxide and nitrogen or a nitrogen-containing gas. And comprising exposing a back surface of the wafer to a second atmosphere while heating, wherein the second atmosphere is from the group consisting of argon, helium, neon, carbon dioxide and nitrogen or a nitrogen-containing gas. 21. The method of claim 20, comprising one or more selected gases, wherein the first atmosphere and the second atmosphere include at least one non-common gas. 結晶格子空孔を生じさせる熱処理の前に、ウエハを酸素含有雰囲気内で少なくとも約700℃の温度へ加熱して、結晶格子空孔のためのシンクとして機能することができる表面二酸化ケイ素層を形成する請求項20記載の方法。   Prior to the heat treatment that produces crystal lattice vacancies, the wafer is heated to a temperature of at least about 700 ° C. in an oxygen-containing atmosphere to form a surface silicon dioxide layer that can function as a sink for the crystal lattice vacancies. 21. The method of claim 20, wherein: 冷却速度は、結晶格子空孔がシリコン内で比較的移動し得る温度範囲を通って、少なくとも約5℃/秒である請求項20記載の方法。   21. The method of claim 20, wherein the cooling rate is at least about 5 [deg.] C / sec through a temperature range in which the crystal lattice vacancies can move relatively within the silicon. 冷却速度は、結晶格子空孔がシリコン内で比較的移動し得る温度範囲を通って、少なくとも約20℃/秒である請求項20記載の方法。   21. The method of claim 20, wherein the cooling rate is at least about 20 ° C./second through a temperature range in which the crystal lattice vacancies can move relatively within the silicon. 冷却速度は、結晶格子空孔がシリコン内で比較的移動し得る温度範囲を通って、少なくとも約50℃/秒である請求項20記載の方法。   21. The method of claim 20, wherein the cooling rate is at least about 50 ° C./second through a temperature range in which the crystal lattice vacancies can move relatively within the silicon. 冷却速度は、結晶格子空孔がシリコン内で比較的移動し得る温度範囲を通って、少なくとも約100℃/秒である請求項20記載の方法。   21. The method of claim 20, wherein the cooling rate is at least about 100 ° C./second through a temperature range in which the crystal lattice vacancies can move relatively within the silicon. 安定化された酸素析出核形成中心がバルク層に生成した後、ウエハの少なくとも1つの表面にエピタキシャル層をデポジットすることを含んでなる請求項20記載の方法。   21. The method of claim 20, comprising depositing an epitaxial layer on at least one surface of the wafer after the stabilized oxygen precipitation nucleation centers are formed in the bulk layer. 制御された酸素析出物挙動を有する単結晶シリコンウエハを製造する方法であって、
チョクラルスキー法によって成長させた単結晶シリコンインゴットからスライスされたウエハであって、前方表面、後方表面、前記前方表面と後方表面との間の中央平面、前記前方表面から中央平面へ向かって測定して距離Dの部分と前記前方表面との間のウエハの領域を有する前方表面層、中央平面と前方表面層との間のウエハの領域を有するバルク層、並びに窒素及び炭素からなる群から選ばれるドーパントを有しており、窒素がドーパントである場合に、窒素の濃度は約1×1012〜約5×1014原子/cmの範囲であり、炭素がドーパントである場合に、炭素の濃度は約1×1016〜約4×1017原子/cmの範囲であるウエハを選択すること;
前記ウエハを熱処理に付して、バルク層及び前方表面層に結晶格子空孔を生じさせること;
前記加熱されたウエハを、空孔ピーク密度がバルク層に存在し、その濃度はウエハのピーク密度の位置からウエハの前方表面の向きに全体として低下して、前方表面層における空孔濃度とバルク層における空孔濃度との差が、安定化された酸素析出核形成中心が前方表面層には生成せず、安定化された酸素析出核形成中心がバルク層には生成するように、空孔濃度プロファイルをウエハ内に生じさせる速度にて冷却すること;並びに
前記加熱されたウエハを冷却する際に、バルク層内の安定化された酸素析出核形成中心の濃度を主として空孔の濃度に依存させて、バルク層内に安定化された酸素析出核形成中心を生成させること
を含んでなる方法。

A method of manufacturing a single crystal silicon wafer having controlled oxygen precipitate behavior comprising:
A wafer sliced from a single crystal silicon ingot grown by the Czochralski method, measured at the front surface, the rear surface, the central plane between the front surface and the rear surface, and measured from the front surface toward the central plane A front surface layer having a region of the wafer between the portion of distance D and the front surface, a bulk layer having a region of the wafer between the center plane and the front surface layer, and selected from the group consisting of nitrogen and carbon The concentration of nitrogen is in the range of about 1 × 10 12 to about 5 × 10 14 atoms / cm 3 , and when carbon is the dopant, Selecting a wafer whose concentration ranges from about 1 × 10 16 to about 4 × 10 17 atoms / cm 3 ;
Subjecting the wafer to a heat treatment to produce crystal lattice vacancies in the bulk layer and the front surface layer;
In the heated wafer, the vacancy peak density is present in the bulk layer, and the concentration decreases as a whole from the position of the wafer peak density toward the front surface of the wafer, and the vacancy concentration and bulk in the front surface layer are reduced. The difference from the vacancy concentration in the layer is such that the stabilized oxygen precipitation nucleation center is not formed in the front surface layer, but the stabilized oxygen precipitation nucleation center is formed in the bulk layer. Cooling the concentration profile at a rate that produces it in the wafer; and, when cooling the heated wafer, the concentration of stabilized oxygen precipitation nucleation centers in the bulk layer depends primarily on the concentration of the vacancies. Producing a stabilized oxygen precipitation nucleation center in the bulk layer.

JP2003560976A 2001-12-21 2002-12-23 Silicon wafer with ideal oxygen precipitation having nitrogen / carbon stabilized oxygen precipitation nucleation center and method for producing the same Pending JP2005515633A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US34517801P 2001-12-21 2001-12-21
PCT/US2002/041269 WO2003060982A2 (en) 2001-12-21 2002-12-23 Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010041629A Division JP2010161393A (en) 2001-12-21 2010-02-26 Ideal oxygen precipitating silicon wafer with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same

Publications (2)

Publication Number Publication Date
JP2005515633A true JP2005515633A (en) 2005-05-26
JP2005515633A5 JP2005515633A5 (en) 2006-01-05

Family

ID=23353888

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003560976A Pending JP2005515633A (en) 2001-12-21 2002-12-23 Silicon wafer with ideal oxygen precipitation having nitrogen / carbon stabilized oxygen precipitation nucleation center and method for producing the same
JP2010041629A Withdrawn JP2010161393A (en) 2001-12-21 2010-02-26 Ideal oxygen precipitating silicon wafer with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010041629A Withdrawn JP2010161393A (en) 2001-12-21 2010-02-26 Ideal oxygen precipitating silicon wafer with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same

Country Status (6)

Country Link
EP (1) EP1456875A2 (en)
JP (2) JP2005515633A (en)
KR (3) KR100745308B1 (en)
CN (1) CN100345263C (en)
TW (1) TWI276161B (en)
WO (1) WO2003060982A2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008004379A1 (en) * 2006-07-06 2008-01-10 Shin-Etsu Handotai Co., Ltd. Silicon wafer manufacturing method
JP2010103423A (en) * 2008-10-27 2010-05-06 Seiko Epson Corp Oscillation circuit and semiconductor device
WO2019187844A1 (en) * 2018-03-28 2019-10-03 住友精密工業株式会社 Mems device production method, mems device, and shutter device using same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005038899A1 (en) 2003-10-21 2005-04-28 Sumco Corporation Process for producing high resistance silicon wafer, and process for producing epitaxial wafer and soi wafer
CN103981568A (en) * 2006-07-31 2014-08-13 应用材料公司 Methods of forming carbon-containing silicon epitaxial layers
FR2928775B1 (en) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator PROCESS FOR PRODUCING A SEMICONDUCTOR-TYPE SUBSTRATE ON INSULATION
US8357939B2 (en) * 2009-12-29 2013-01-22 Siltronic Ag Silicon wafer and production method therefor
KR101395359B1 (en) * 2012-02-27 2014-05-14 주식회사 엘지실트론 Single crystal silicon ingot growing method, and seed for the same
JP5793456B2 (en) 2012-03-23 2015-10-14 株式会社東芝 Semiconductor device, method for manufacturing the same, and substrate
CN105316767B (en) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 Super large-scale integration silicon wafer and its manufacturing method, application
CN106884203A (en) * 2015-12-15 2017-06-23 上海新昇半导体科技有限公司 The forming method of monocrystal silicon and wafer
CN107151817A (en) * 2016-03-03 2017-09-12 上海新昇半导体科技有限公司 The growing method of monocrystalline silicon and its monocrystal silicon of preparation
CN107151818A (en) * 2016-03-03 2017-09-12 上海新昇半导体科技有限公司 The growing method of monocrystalline silicon and its monocrystal silicon of preparation
SG11201900068PA (en) 2016-07-06 2019-02-27 Tokuyama Corp Single crystal silicon plate-shaped body and production method therefor
CN107604429A (en) * 2016-07-12 2018-01-19 上海新昇半导体科技有限公司 The method of czochralski growth monocrystalline silicon
CN108660509A (en) * 2017-03-27 2018-10-16 上海新昇半导体科技有限公司 A kind of pulling of silicon single crystal method
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08290995A (en) * 1995-04-19 1996-11-05 Sumitomo Metal Ind Ltd Silicon single crystal and its production
JPH0964319A (en) * 1995-08-28 1997-03-07 Toshiba Corp Soi substrate and its manufacture
JPH10150048A (en) * 1996-11-15 1998-06-02 Sumitomo Sitix Corp Semiconductor substrate
JPH11322490A (en) * 1998-03-09 1999-11-24 Shin Etsu Handotai Co Ltd Production of silicon single crystal wafer and silicon single crystal wafer
WO2000013211A2 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
JP2001007116A (en) * 1999-05-28 2001-01-12 Wacker Siltronic G Fuer Halbleitermaterialien Ag Semiconductor disk having crystal lattice defect and manufacture thereof
JP2001503009A (en) * 1997-04-09 2001-03-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド Ideal oxygen-precipitated silicon with low defect density
JP2001308101A (en) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp Silicon wafer and its heat treatment method
JP2002176058A (en) * 2000-12-11 2002-06-21 Sumitomo Metal Ind Ltd Method of manufacturing silicon semiconductor substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024723A (en) 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
GB9700566D0 (en) * 1997-01-13 1997-03-05 Avx Ltd Binder removal
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
CN1181522C (en) * 1998-09-02 2004-12-22 Memc电子材料有限公司 Thermally annealed silicon wafers having improved intrinsic gettering
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
WO2001055485A1 (en) * 2000-01-25 2001-08-02 Shin-Etsu Handotai Co., Ltd. Silicon wafer, method for determining condition under which silicon single crystal is produced, and method for producing silicon wafer
DE10024710A1 (en) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Setting defect profiles in crystals or crystal-like structures

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08290995A (en) * 1995-04-19 1996-11-05 Sumitomo Metal Ind Ltd Silicon single crystal and its production
JPH0964319A (en) * 1995-08-28 1997-03-07 Toshiba Corp Soi substrate and its manufacture
JPH10150048A (en) * 1996-11-15 1998-06-02 Sumitomo Sitix Corp Semiconductor substrate
JP2001503009A (en) * 1997-04-09 2001-03-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド Ideal oxygen-precipitated silicon with low defect density
JPH11322490A (en) * 1998-03-09 1999-11-24 Shin Etsu Handotai Co Ltd Production of silicon single crystal wafer and silicon single crystal wafer
WO2000013211A2 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
JP2001007116A (en) * 1999-05-28 2001-01-12 Wacker Siltronic G Fuer Halbleitermaterialien Ag Semiconductor disk having crystal lattice defect and manufacture thereof
JP2001308101A (en) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp Silicon wafer and its heat treatment method
JP2002176058A (en) * 2000-12-11 2002-06-21 Sumitomo Metal Ind Ltd Method of manufacturing silicon semiconductor substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008004379A1 (en) * 2006-07-06 2008-01-10 Shin-Etsu Handotai Co., Ltd. Silicon wafer manufacturing method
JP2008016652A (en) * 2006-07-06 2008-01-24 Shin Etsu Handotai Co Ltd Method of manufacturing silicon wafer
JP2010103423A (en) * 2008-10-27 2010-05-06 Seiko Epson Corp Oscillation circuit and semiconductor device
WO2019187844A1 (en) * 2018-03-28 2019-10-03 住友精密工業株式会社 Mems device production method, mems device, and shutter device using same
JPWO2019187844A1 (en) * 2018-03-28 2021-04-01 住友精密工業株式会社 Manufacturing method of MEMS device, MEMS device and shutter device using it
JP7263319B2 (en) 2018-03-28 2023-04-24 住友精密工業株式会社 Manufacturing method of MEMS device, MEMS device and shutter device using the same
US11932535B2 (en) 2018-03-28 2024-03-19 Sumitomo Precision Products Co., Ltd. MEMS device manufacturing method, MEMS device, and shutter apparatus using the same

Also Published As

Publication number Publication date
TWI276161B (en) 2007-03-11
KR100973393B1 (en) 2010-07-30
WO2003060982A2 (en) 2003-07-24
WO2003060982A3 (en) 2004-03-11
KR20070039175A (en) 2007-04-11
TW200305932A (en) 2003-11-01
KR20090092844A (en) 2009-09-01
JP2010161393A (en) 2010-07-22
KR100920862B1 (en) 2009-10-09
KR100745308B1 (en) 2007-08-01
CN1606799A (en) 2005-04-13
EP1456875A2 (en) 2004-09-15
CN100345263C (en) 2007-10-24
KR20040076872A (en) 2004-09-03

Similar Documents

Publication Publication Date Title
JP2010161393A (en) Ideal oxygen precipitating silicon wafer with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same
KR100745309B1 (en) Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
US6191010B1 (en) Process for preparing an ideal oxygen precipitating silicon wafer
US7135351B2 (en) Method for controlling of thermal donor formation in high resistivity CZ silicon
JP4681063B2 (en) Thermally annealed wafers with improved internal getterability
KR20000075744A (en) Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US7201800B2 (en) Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
US6808781B2 (en) Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
US6955718B2 (en) Process for preparing a stabilized ideal oxygen precipitating silicon wafer
EP1879224A2 (en) Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
KR100745312B1 (en) Control of thermal donor formation in high resistivity cz silicon

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090127

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100921

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101021

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101028

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110920

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110926

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111020

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111025