KR20070038909A - 트리밍 레지스터 및 그의 제조 방법 - Google Patents

트리밍 레지스터 및 그의 제조 방법 Download PDF

Info

Publication number
KR20070038909A
KR20070038909A KR1020060097628A KR20060097628A KR20070038909A KR 20070038909 A KR20070038909 A KR 20070038909A KR 1020060097628 A KR1020060097628 A KR 1020060097628A KR 20060097628 A KR20060097628 A KR 20060097628A KR 20070038909 A KR20070038909 A KR 20070038909A
Authority
KR
South Korea
Prior art keywords
trimming
resistor
composition
circuit board
register
Prior art date
Application number
KR1020060097628A
Other languages
English (en)
Inventor
히데끼 아끼모또
Original Assignee
이 아이 듀폰 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 아이 듀폰 디 네모아 앤드 캄파니 filed Critical 이 아이 듀폰 디 네모아 앤드 캄파니
Publication of KR20070038909A publication Critical patent/KR20070038909A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/171—Tuning, e.g. by trimming of printed components or high frequency circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

트리밍 공정이 적용되는 레지스터 (이하, 트리밍 레지스터라 함), 트리밍 레지스터의 제조 방법 및 트리밍 레지스터를 사용하는 회로 기판이 개시된다.
트리밍 레지스터, 회로 기판

Description

트리밍 레지스터 및 그의 제조 방법 {Trimming Resistor and Method of Manufacture Thereof}
도 1a~1d는 본 발명의 트리밍 레지스터가 기판 상에 형성되는 회로를 나타내며, 도 1a는 측면 하강형 회로의 측면도이며, 도 1b는 그의 평면도이며, 도 1c는 측면 상승형 회로의 측면도이며, 도 1d는 그의 평면도이다.
도 2a~2e는 도 1a 및 도 1b에 나타낸 측면 하강형 회로의 제조 방법을 순차적으로 설명한다.
도 3a~3c는 도 1c 및 도 1d에 나타낸 측면 상승형 회로의 제조 방법을 순차적으로 설명한다.
도 4a~4c는 도 2e의 측면 하강형 회로를 사용하는 회로 기판의 제조 방법을 순차적으로 설명한다.
도 5a~5c는 도 3c의 측면 상승형 회로를 사용하는 회로 기판의 제조 방법을 순차적으로 설명한다.
<도면의 주요 부분에 대한 부호의 설명>
10, 22, 30a, 41a, 42a, 51a, 52a: 프리프레그
11, 21, 31: 레지스터
12, 20a, 30d: 전극
13, 24: 트리밍 부분
14, 15: 트리밍 부분의 말단
20, 23, 30b, 41b, 42b, 51b, 52b: Cu 호일
30: 코어 부분
40: 회로
트리밍 공정이 적용되는 레지스터 (이하, 트리밍 레지스터라 함)이 개시된다. 보다 구체적으로, 본 발명은 트리밍 레지스터, 트리밍 레지스터의 제조 방법 및 트리밍 레지스터를 사용하는 회로 기판에 관한 것이다.
트리밍 레지스터에서, 트리밍 공정 (저항성 값 조정)이 레지스터의 양 말단에 연결된 한 쌍의 전극을 함유하는 레지스터 소자 및 회로 기판 상에 형성된 레지스터에 적용된다. 통상적으로, 트리밍 레지스터는 회로 기판으로 조립되어, 회로 기판을 적절히 조작한다. 트리밍 레지스터는 레지스터 제조 공정 후 트리밍되지 않은 레지스터의 저항성 값을 조정함으로써 회로 기판 상에 형성된다. 트리밍 레지스터는 예를 들어, 레이저 트리밍에 의해 형성될 수 있다. 레이저 트리밍은 레이저를 사용하는 레지스터의 일부를 제거함으로써 저항성 값을 증가시켜, 저항성을 원하는 저항성 값으로 조정한다.
그러나, 레이저 트리밍을 실시하는 경우, 회로 기판 상의 레지스터 부분만을 제거하기 어려우며, 기판의 일부가 레지스터와 함께 제거되기 쉽다. 이러한 이유로, 기판은 레이저에 의해 쉽게 손상되며, 회로 기판에 대한 장치의 신뢰도가 하락할 가능성이 있다. 특히, 중합체형 유기 라미네이트가 회로 기판으로서 사용되는 경우, 기판은 높은 내열성을 갖지 않으며, 기판은 레이저의 조사열에 의해 손상되기 쉽다. 또한, 유기 라미네이트가 사용되는 경우, 기판의 열팽창 계수 (CTE)는 레지스터의 CTE보다 훨씬 크다. 이러한 이유로, 일단 레이저에 의해 레지스터에 균열이 발생하면, 균열의 정도가 이후 온도 변화에 의해 증가할 가능성이 있다. 이 경우, 레지스터의 저항성 값은 신속히 증가하며, 의도된 저항성 값이 쉽게 수득가능하지 않다. 이는 회로의 단절을 일으킬 수 있다.
이러한 상황을 고려하여, 기판을 손상시키지 않으며 레이저를 사용하지 않는 트리밍 레지스터를 형성하는 다양한 방법이 개발되었다. 예를 들어, JP H 05[1993]-13206에, 레지스터 상에 트리밍 조성물을 분포하는 방법이 기재되어 있다. 이 공보의 도 1은 기판 상의 몇몇 전기도전성 패드를 형성하고, 트리밍 조성물, 예컨대 전기도전성 페이스트에 의해 전기도전성 패드를 연결함으로써 저항성 값을 조정하는 방법을 나타낸다. JP H 05[1993]-13206의 도 2는 기판 상에 레지스터를 형성하고, 그 위의 레지스터보다 낮은 저항성 값을 갖는 전기도전성 페이스트와 같은 트리밍 조성물을 분포함으로써 저항성 값을 조정하는 방법을 나타낸다. 분배기가 전기도전성 페이스트를 분포하기 위한 수단으로서 나타난다. 도 1에 기재된 방법에서, 트리밍을 위한 특별한 패드 패턴이 요구된다. 이러한 이유로, 반도체 회로의 영역이 증가하며, 제조 공정이 복잡해지기 쉽다. 도 2에 기재된 방법 에서, 전기도전성 페이스트를 사용하여 분포시, 분포 부분의 한쪽 말단이 레지스터 상에 위치한다. 도 2에서, 전기도전성 페이스트의 분포 위치가 이동하며, 저항성이 예상 저항성 값으로부터 벗어나기 쉽다.
예상 저항성 값이 고정밀도로 수득될 수 있는 트리밍 레지스터가, 바람직한 개선책일 것이다.
본 발명의 목적은 보다 개선된 트리밍 레지스터, 트리밍 레지스터의 제조 방법 및 트리밍 레지스터를 사용하는 회로 기판을 제공하는데 있다.
본 발명의 하나의 양태는 회로 기판 상에 배치된 레지스터 본체; 및 레지스터 본체의 양 말단으로부터 레지스터 본체의 전류 방향을 가로질러 돌출하는, 레지스터 본체 상에 배치된 트리밍 부분을 포함하는 트리밍 레지스터에 관한 것이다. 본 발명의 또다른 양태는 회로 기판 상에 배치된 레지스터 본체를 제조하는 단계; 및 트리밍 조성물의 경화에 의해 형성된 트리밍 부분이 전류의 흐름 방향에 상응하는 레지스터 본체의 양 말단으로부터 레지스터 본체의 전류의 방향을 가로질러 돌출할 수 있도록 (트리밍 부분의 도전성은 레지스터의 도전성과 상이함) 트리밍 조성물을 적용하는 단계를 포함하는 트리밍 레지스터의 제조 방법에 관한 것이다. 상기 방법에서, 트리밍 조성물은 분배기, 잉크젯 장치를 사용하여, 또는 수동 적용에 의해 분포될 수 있다. 하나의 실시양태에서, 트리밍 조성물의 적용 및 분포 단계는 잉크젯 장치를 사용한다.
본 발명의 또다른 양태는 상기 트리밍 레지스터가 장착된 회로 기판에 관한 것이다.
본 발명은 레지스터와 상이한 전기도전성을 갖는 트리밍 조성물이 레지스터의 표면 상에 규정된 패턴으로 분포되는 트리밍 레지스터에 관한 것이다. 특히, 본 발명의 트리밍 레지스터는 제조 방법이 간략화될 수 있으며, 예상 저항성 값이 고정밀도로 수득될 수 있는 트리밍 레지스터이다. 본 발명의 트리밍 레지스터에서, 예상 저항성이 트리밍 조성물의 특정 분포를 통해 1회 트리밍에 의해 고정밀도로 수득될 수 있는 가능성이 증가한다. 그러나, 본 발명은 저항성 값의 재조정을 배제하지 않으며, 필요하다면, 재조정 또는 트리밍이 또한 2회 이상 적용될 수 있다.
모든 전기도전성 잉크가 트리밍 조성물에 적용될 수 있다. 트리밍 조성물의 전기도전성은 트리밍 조성물이 적용되는 레지스터의 전기도전성과 동일할 수 있다. 트리밍 조성물의 전기도전성은 레지스터의 전기도전성보다 높거나 낮을 수 있다. 트리밍 조성물의 전기도전성은 트리밍에 의해 변화하는 저항성 값의 양과 관련이 있다. 트리밍 조성물의 저항성 값이 낮으면, 트리밍에 의해 변화하는 저항성 값의 양이 증가한다. 고정밀도 트리밍의 경우, 높은 저항성 값을 갖는 트리밍 조성물이 또한 변화하는 양을 감소시키는 데 사용될 수 있다. 변화하는 저항성 값의 필요한 양에 적절한 트리밍 조성물을 선택함으로써 고효율 트리밍이 가능해진다. 트리밍 조성물의 전기도전성이 레지스터와 동일한 경우, 동일한 트리밍 조성물이 레지스터 및 트리밍 레지스터 모두에 사용될 수 있다. 이는 제조 비용을 감소시킬 수 있다.
본 발명의 트리밍 레지스터는 회로 기판 상에 형성된 레지스터, 및 상기 레지스터 상에 형성되며, 레지스터의 양측 외부로 레지스터의 전류 흐름 방향을 가로질러 돌출하는 트리밍 부분으로 이루어지며, 상기 레지스터와 상이한 전기도전성을 갖는다.
도면에서, (10)은 프리프레그이며, (11)은 레지스터이며, (12)는 전극이며, (13)은 트리밍 부분이다. 도 1에 나타낸 2종류의 회로 기판에서, 프리프레그 (10)은 회로 소자, 예컨대 트리밍 레지스터를 형성하기 위한 기재로서 사용된 기판이다. 레지스터 (11)은 측면 하강형 (도 1a) 또는 측면 상승형 (도 1c) 소자이다. 전극 (12)는 프리프레그 (10) 상에 위치하며, 레지스터 (11)에 부분적으로 연결된 한 쌍의 전극이다. 트리밍 부분 (13)은 저항성 값을 조정하기 위해 레지스터 (11) 상에 분포된 소자이다. 본 발명에서, 트리밍 부분 (13)은 레지스터 (11)의 전류 흐름 방향에 상응하는 레지스터 (11)의 양측의 외부로 돌출한다. 여기서, "전류 흐름 방향"은 전극 (12)에 연결하기 위한 방향을 의미한다. "전류 흐름 방향을 가로지르는 레지스터의 양측"은 레지스터를 구성하는 외부 경계의 방향을 연결하는 전극의 경계를 의미한다. 트리밍 부분 (13)의 양 말단 (14 및 15)는 도 1b 및 1d에 나타낸 바와 같이 레지스터 (11)의 외부로 확장한다.
본 발명의 트리밍 레지스터에서, 레지스터 (11) 상의 트리밍 부분 (13)의 분포 위치가 전류 방향을 따라 이동하여도, 레지스터 값은 의도된 저항성 값으로부터 이동하지 않는다. 예를 들어, 도 1의 트리밍 부분 (13)의 형성 위치가 전극 (12)의 한 측으로 이동하더라도, 레지스터 (11) 상의 트리밍 부분 (13)의 영역에서의 변화가 없다. 또한, 도 1의 트리밍 부분 (13)의 형성 위치가 전류 흐름 방향에 수직으로 이동하더라도, 트리밍 부분 (13)의 말단 (14 및 15)가 돌출하기 때문에, 레지스터 (11) 상의 트리밍 부분 (13)에서의 영역의 변화가 없다. 이와 같이, 본 발명에서, 트리밍 조성물의 분포가 이동하더라도, 효과적인 트리밍이 실현된다. 고정밀도 분포 제어를 사용하지 않더라도, 트리밍 조성물의 분포의 자유도는 높으며, 효율적인 작업성이 실현될 수 있다. 트리밍 부분 (13)의 형태는 특별히 제한되지 않는다. 도 1에 나타낸 직사각형을 갖는 트리밍 (13)이 회로 기판의 디자인 측면에서 바람직하나, 직사각형 트리밍이 어려운 경우, 평행사변형 형태를 갖는 트리밍 레지스터가 사용될 수 있거나, 또는 둥근 모서리 형태를 갖는 직사각형 트리밍 레지스터가 사용될 수 있다.
기판은 알루미나 또는 질화알루미늄을 사용하는 세라믹 형 기판일 수 있거나, 또는 플라스틱 물질을 사용하는 유기 라미네이트가 사용될 수 있다. 그러나, 기판은 이들 물질에 한정되지 않으며, 레지스터 및 전극을 지지할 수 있는 임의의 물질이 본 발명의 트리밍 레지스터 형성에 이용될 수 있다.
유기 라미네이트가 가열에 의해 손상될 수 있기 때문에, 비교적 고온에서 레이저 트리밍을 사용하는 것이 어렵다. 그러나, 트리밍 조성물이 레지스터 상에 분포하면, 유기 라미네이트가 사용될 수 있다.
유기 라미네이트가 기판으로서 사용되는 경우, 기판의 CTE는 레지스터의 CTE보다 훨씬 크다. 이러한 이유로, 일단 기판 상에 균열이 발생하면, 저항성 값은 이후 온도 변화에 의해 증가하며, 단절이 발생할 수 있다. 유기 라미네이트가 기 판으로서 사용되면, CTE가 크기 때문에, 기판의 치수가 절대적이지 않으며, 트리밍 조성물의 분포 위치가 이동하기 쉽다. 유기 라미네이트의 이러한 특징을 고려하여, 본 발명은 특히 기판이 유기 라미네이트인 경우 유용하다.
레지스터는 회로 중 저항성 값을 조절하기 위해 형성된다. 레지스터의 조성물은 특별히 한정되지 않는다. 예를 들어, 베이킹된 레지스터 또는 중합체 레지스터가 사용될 수 있다. 페놀기 수지 및 탄소 분말을 함유하는 레지스터가 중합체 레지스터에 사용될 수 있다.
레지스터는 시판 레지스터 조성물을 사용하여 제조될 수 있다. 베이킹 형의 시판 제품은 예를 들어, 인테라(Interra)TM (듀폰 컴퍼니 제조)이다. 중합체 형의 시판 제품은 TU 시리즈 (아사히 케미컬 인스티튜트 가부시끼가이샤)이다.
전극은 기판 상에 형성되며, 레지스터의 양 말단에 연결된다. 구리 호일 또는 기타 물질이 전극에 사용될 수 있다.
상기한 바와 같이, 본 발명의 트리밍 레지스터는 기판 상에 패드 패턴의 형성 없이, 레지스터 상에 트리밍 조성물을 분포함으로써 수득된다. 본 발명의 트리밍 레지스터에서, 트리밍 조성물의 분포 위치가 크거나 낮은 정도로 이동하더라도, 트리밍 부분의 유효 영역이 변하지 않는다. 트리밍 조성물이 레지스터의 양측의 외부로 돌출할 수 있도록 분포되기 때문에, 트리밍 조성물의 분포가 이동하여도, 레지스터 상에 형성된 영역은 변하지 않는다. 이는 저항성 값이 트리밍 조성물의 분포 위치의 이동에 의해 원하는 값으로부터 이동하는 것을 방지한다.
트리밍 부분은 트리밍 조성물을 분포하고 경화함으로써 형성된다. 트리밍 부분은 원하는 전기도전성, 레지스터에 대한 접착성 또는 기타 바람직한 특성을 고려하여 선택될 수 있다. 트리밍 부분은 회로 조립 후, 회로의 저항성 값을 조정하기 위해 레지스터 상에 형성된다.
예를 들어, 트리밍 조성물이 레지스터의 저항성 값을 낮추기 위해 분포되면, 전기도전성 입자가 트리밍 조성물에 포함되어, 레지스터보다 높은 전기도전성을 제공한다. 구체적인 전기도전성 입자는 예를 들어, 금속, 예컨대 은, 구리, 팔라듐, 텅스텐, 니켈, 탄탈, 비스무스, 납, 인듐, 주석, 아연, 티탄, 알루미늄, 금, 백금, 이들 금속의 합금, 또는 이들 금속 또는 합금의 특정 산화물이 사용될 수 있으나, 이에 한정되는 것은 아니다. 금속의 산화물의 예는 ITO (산화인듐주석)이다.
상기 금속 외에, 전기도전성 입자는 기타 물질로 구성될 수 있다. 이들 금속 및 중합체의 혼합물 형태를 갖는 물질이 또한 사용될 수 있다. 또한, 그 표면이 전기도전체로 도금함으로써 상기 금속으로 코팅된 중합체 미립자가 또한 사용될 수 있다.
전기도전성 입자는 전기도전성을 궁극적으로 발달시킬 수 있다. 트리밍 조성물이 입자로 구성될 때, 전기도전성을 이미 가질 필요는 없다. 이러한 이유로, 트리밍 조성물은 금속 또는 유기 화합물을 함유하는 비전도성 유기 금속 화합물의 입자를 사용하여 조정되고, 규정된 위치 상에 분포될 수 있다. 이 경우, 비전도체를 함유하는 금속 화합물은 열 처리, 화학적 처리 또는 조정된 조성물을 분포하기 위한 기타 방법에 의해 분해되며, 금속 또는 금속 화합물로 구성된 트리밍 부분이 규정된 위치에 형성될 수 있다.
전기도전성 입자의 크기는 특별히 제한되지 않는다. 트리밍 조성물의 분포를 위한 방법에서, 조성물이 잉크젯 장치에 의해 분포될 때 입자 직경은 작은 것이 바람직하다. 구체적으로, 100nm 이하의 1차 입자 직경을 갖는 입자가 안정적인 콜로이드 상태를 쉽게 유지한다. 또한, 2차 입자 직경이 200nm 이하이면, 잉크젯 장치의 잉크 코팅 및 잉크 유동성이 향상된다.
하나의 실시양태에서, 트리밍 조성물의 전기도전성 입자의 질량은 트리밍 조성물의 전체 양의 5질량% 이상 및 95질량% 미만이며, 또다른 실시양태에서는 트리밍 조성물의 전체 양의 10질량% 이상 및 80질량% 미만이다. 잉크젯 장치가 사용되면, 점도를 주의 깊게 관찰하면서, 전기도전성 입자 및 기타 성분의 함량을 결정하는 것이 바람직하다. 바람직한 점도는 잉크젯 장치에 의존한다. 잉크젯 장치에 사용된 헤드는 저점도 유형, 중간 점도 유형, 고점도 유형 등이며, 점도는 사용되는 헤드에 따라 선택될 수 있다. 예를 들어, 저점도 유형이 사용되는 경우, 25℃에서 점도는 0.530 내지 15cP로 조절되며, 중간 점도 유형이 사용되는 경우, 점도는 5 내지 50cP로 조절되며, 고점도 유형이 사용되는 경우 점도는 10 내지 10,000cP로 조절된다. 조성물이 잉크젯 장치에 의해 분포되면, 형성되는 필름의 분산 안정성 및 강화성 등을 향상시키는 것이 중요하다. 상기 성분 외에, 예를 들어, 다가 알콜 또는 폴리에테르 화합물이 포함되면, 금속을 함유하는 박막의 강화성 및 분산 안정성이 향상된다.
다가 알콜은 에틸렌 글리콜, 디에틸렌 글리콜, 1,2-프로판디올, 1,3-프로판 디올, 1,2-부탄디올, 1,3-부탄디올, 1,4-부탄디올, 2-부텐-1,4-디올, 2,3-부탄디올, 펜탄디올, 헥산디올, 옥탄디올, 글리세롤, 1,1,1-트리스히드록시에틸에탄, 2-에틸-2-히드록시메틸-1,3-프로판디올, 1,2,6-헥산트리올, 1,2,3-헥산트리올 및 1,2,4-부탄트리올 (이에 한정되지 않음)로 이루어진 군으로부터 선택될 수 있다. 또한, 당 알콜, 예컨대 글리세롤, 트레이톨, 에리트리톨, 펜타에리트리톨, 펜티톨 및 헥시톨이 사용될 수 있다.
첨가되는 다가 알콜의 양은 전기도전성 입자의 분산성을 고려하여, 트리밍 조성물의 전체 양의 바람직하게는 0.1질량% 내지 95질량%, 더욱 바람직하게는 1질량% 내지 90질량%이다. 이들 다가 알콜은 단독으로 또는 몇몇 종류의 혼합물로 사용될 수 있다.
폴리에테르 화합물의 예는 폴리에테르 호모중합체, 예컨대 폴리에틸렌 글리콜, 폴리프로필렌 글리콜 및 폴리부틸렌 글리콜; 이성분 공중합체, 예컨대 에틸렌 글리콜/프로필렌 글리콜 및 에틸렌 글리콜/부틸렌 글리콜; 및 3성분 직쇄 공중합체, 예컨대 에틸렌 글리콜/프로필렌 글리콜/에틸렌 글리콜, 프로필렌 글리콜/에틸렌 글리콜/프로필렌 글리콜 및 에틸렌 글리콜/부틸렌 글리콜/에틸렌 글리콜을 포함한다.
첨가되는 폴리에테르 화합물의 양은 잉크 점도, 필름 형성성 등을 고려하여, 화합물의 전체 양의 바람직하게는 0.1질량% 내지 70질량%이다. 또한, 더욱 바람직하게는 1질량% 내지 50질량%이다. 이들 폴리에테르 화합물은 단독으로 또는 몇몇 다가 알콜의 조합으로 사용될 수 있다.
JP 2005-019248, 2004-277627 및 2002-324966 (특허 참조 번호 2 내지 4)에 제시된 트리밍 조성물의 성분이 적절하게 사용될 수 있다. 그러나, 상기 언급된 성분 외의 트리밍 조성물 성분의 사용이 배제되지 않는다.
트리밍 레지스터의 제조 방법은 회로 기판 상에 형성된 레지스터를 제조하는 단계, 및 상기 언급한 레지스터와 상이한 전기도전성을 갖는 트리밍 조성물을, 상기 언급된 레지스터의 양측의 외부로 상기 언급된 레지스터의 전류 흐름 방향에 상응하여 돌출할 수 있도록 분포하는 단계로 이루어진다.
도 2a 내지 도 2e는 측면 하강형 회로 기판의 제조 공정을 순차적으로 설명한다. 도 2a 내지 도 2e에서, (20)은 전극이며, (21)은 레지스터이며, (22)는 프리프레그이며, (23)은 전극이며, (24)는 트리밍 부분이다.
측면 하강형 회로 기판이 형성될 때, 우선 도 2a에 나타낸 바와 같이, 페이스트 형 레지스터 (21)이 Cu 호일 (20) 상에 인쇄 및 건조된다. 인쇄 방법으로서, 예를 들어, 스크린 인쇄가 사용된다. 도 2b에 나타낸 바와 같이, 레지스터 (21)은 Cu 호일 (20) 상에 인쇄되며, Cu 호일 (20)과 함께 베이킹된다. 또한, 도 2c에 나타낸 바와 같이, Cu 호일 (23) 및 레지스터 (21)을 갖는 Cu 호일 (20)은 고온 압축기에 의해 프리프레그 (22)를 통해 적층된다. 이 때, 레지스터 (21)이 프리프레그 (22)로 매립된다. 또한, 프리프레그 (22)의 양면에 레지스터를 구축하기 위해, 레지스터가 베이킹되는 Cu 호일이 프리프레그 (22)의 양면에 적층된다. 이러한 방법으로, Cu 호일 (23), 프리프레그 (22), 레지스터 (21) 및 Cu 호일 (20)으로 이루어진 층이 형성된다. 이어서, 도 2d에 나타낸 바와 같이, 프리프레그 (22)의 상면 상의 Cu 호일 (20)이 원하는 형태로 엣칭되고, 전기적 접촉 부분 (20a)가 전극으로서 작동하여, 회로가 형성된다.
회로 기판 상에 형성된 레지스터의 저항성 값을 조절하기 위해, 트리밍 레지스터가 형성된다. 본 발명의 트리밍 레지스터의 제조 방법에서, 도 2e에 나타낸 바와 같이, 트리밍 조성물 (24)가 레지스터 (21) 상에 분포된다. 이 때, 도 1b에 나타낸 바와 같이, 트리밍 조성물은, 트리밍 부분 (13 (24))의 양 말단 (14 및 15)가 레지스터의 양측의 외부로 돌출할 수 있도록 분포된다. 이러한 방법으로, 전극 (20a), 레지스터 (21) 및 트리밍 부분 (24)로 이루어진 트리밍 레지스터가 프리프레그 (기판) (22) 상에 형성된다.
도 3a 내지 도 3c는 측면 상승형 회로 기판의 제조 방법을 순차적으로 설명한다. 도 3a 내지 3c에서, (30)은 프리프레그 (30a) 및 Cu 호일 (30b)로 이루어진 유기 라미네이트의 코어 부분이며, (30d)는 전극으로서 작용하며, (31)은 레지스터이며, (32)는 트리밍 부분이다.
측면 상승형 회로 기판이 형성되는 경우, 우선 도 3a에 나타낸 유기 라미네이트의 코어 부분 (30)을 사용하여, 도 3b에 나타낸 바와 같이, 레지스터 (31)이 상기 코어 부분 (30) 상에 인쇄 및 경화된다. 인쇄 방법으로서, 예를 들어 스크린 인쇄가 사용된다. 인쇄 동안, 레지스터 (31)이 Cu 호일 (30b)에 연결된다. 연결된 부분 (30d)는 전극으로서 작동한다.
도 3c에 나타낸 바와 같이, 회로 기판 상에 형성된 레지스터의 저항성 값을 조절하기 위해, 트리밍 레지스터가 형성된다. 본 발명의 트리밍 레지스터의 제조 방법에서, 트리밍 조성물 (32)는 레지스터 (31) 상의 종이에 수직 방향으로 분포된다. 이 때, 도 1d에 나타낸 바와 같이, 트리밍 조성물은 트리밍 부분 (13 (32))의 양 말단 (14 및 15)가 레지스터의 양측의 외부로 돌출할 수 있도록 분포된다. 이러한 방법으로, 전극 (30d), 레지스터 (31) 및 트리밍 부분 (32)로 구성된 트리밍 레지스터가 프리프레그 (기판) (30a) 상에 형성된다.
트리밍 레지스터가 상기 측면 하강형 (도 2) 및 측면 상승형 (도 3) 회로에 형성되는 경우, 트리밍 조성물 (24 및 32)의 분포 방법이 상세히 설명된다. 트리밍 조성물의 전기도전성은 트리밍에 의해 변화하는 저항성 값의 양과 관련이 있다. 트리밍 조성물의 저항성 값이 낮으면, 트리밍에 의해 변화하는 저항성 값의 양이 증가한다. 고정밀 트리밍의 경우, 높은 저항성 값을 갖는 트리밍 조성물이 또한 변화하는 양을 감소시키기 위해 사용될 수 있다. 변화하는 저항성 값의 필요량에 적절하게 트리밍 조성물을 선택함으로써 고효율 트리밍이 가능해진다. 트리밍 조성물이 상기 언급되었기 때문에, 그 설명은 여기서는 생략한다. 트리밍 조성물의 분포 방법은 특별히 제한되지 않는다. 예를 들어, 잉크젯 장치를 사용하는 방법 또는 분배기를 사용하는 방법이 언급된다. 정밀 제어가 요구되지 않거나, 또는 시제품이 제조되는 경우, 트리밍 조성물은 또한 수동 코팅에 의해 분포될 수 있다.
잉크젯 장치가 사용되면, 트리밍 조성물은 잉크젯 프린터 헤드의 액체 수용기에 공급되어 도트 형태로 분포된다. 이러한 분포에서, 분포되는 도트의 평균 직경은 분포되는 입자의 평균 직경에 따라 적절하게 (예를 들어 10 내지 30㎛) 선택되며, 액적의 양은 입자 직경의 선택에 따라 결정된다. 즉, 잉크젯 장치는 도트의 평균 직경에 적절한 액적을 분사한다. 이러한 이유로, 액적의 양은 사용되는 잉크젯 프린터 헤드 그 자체의 성능에 의존한다. 따라서, 의도하는 액적의 양에 적절한 프린터 헤드를 선택하는 것이 바람직하다.
본 발명에서, 레지스터의 외부로 돌출하는 트리밍 부분의 크기가 예상 크기로부터 크거나 작은 정도로 이동하더라도, 저항성 값에는 부정적인 영향은 없다. 이러한 이유로, 트리밍 조성물이 잉크젯 장치를 사용하여 분포되면, 분포 조절을 위한 자유도가 상승한다. 고정밀도를 갖는 잉크젯 장치를 조절할 필요가 없으며, 작업성이 향상된다.
트리밍 조성물의 분포시, 원하는 형태를 갖는 트리밍 부분이 조성물을 연속적으로 공급 (적용)함으로써 또한 형성될 수 있다. 예를 들어, 트리밍 조성물이 잉크젯 장치를 사용하여 분포되면, 트리밍 조성물은 헤드를 움직임으로써 원하는 위치에 연속적으로 적용되며, 규정된 형태가 도시된다.
잉크젯 장치의 노즐이 배열되는 영역이 넓은 경우, 트리밍 조성물은 또한 몇몇 노즐로부터 동시에 적용될 수 있다. 예를 들어, 노즐의 배열 폭이 레지스터의 양측 간의 폭보다 큰 잉크젯 장치가 제조되고, 트리밍 조성물이 폭이 레지스터의 양측 간의 폭보다 클 수 있도록 적용된다. 이어서, 트리밍 조성물은 하나의 전극으로부터 다른 전극으로의 방향으로 노즐을 움직임으로써 노즐로부터 순차적으로 적용된다. 이 패턴의 반복으로, 규정된 폭을 갖는 트리밍 부분이 형성될 수 있다.
때때로, 노즐의 배열 크기가 예상 트리밍 부분 크기보다 큰 잉크젯 장치가 제조된다. 이어서, 노즐은 트리밍 부분을 형성하는 부분으로 이동하며, 트리밍 조 성물이 트리밍 부분을 형성하는 부분에 상응하는 노즐로부터 분사된다. 이 방법이 채택되면, 트리밍 조성물이 매우 효율적으로 제공될 수 있어, 트리밍 레지스터의 제조 효율이 상승한다.
원하는 형태가 트리밍 조성물을 순차적으로 적용함으로써 형성되는 경우, 트리밍 조성물의 분포 개시 위치 및 분포 종료 위치가 레지스터의 외부에 위치할 수 있도록 트리밍 조성물을 분포하는 것이 바람직하다. 트리밍 조성물이 분포되는 경우, 분포 불규칙성이 분포 개시 위치 및 분포 종료 위치에서 쉽게 야기된다. 이러한 이유로, 트리밍 정밀도에 대한 분포 불규칙성의 부정적인 영향이 트리밍 조성물의 분포에 의해 방지되어, 트리밍 조성물의 분포 개시 위치 및 분포 종료 위치가 레지스터의 외부에 위치할 수 있다. 트리밍 조성물의 분포를 위한 방법으로서, JP 2005-019248, 2004-277627 및 2002-324966에 제시된 분포 방법이 적절히 사용될 수 있다. 그러나, 상기 분포 방법으로서, 상기 언급한 방법 외의 분포 방법의 사용이 배제되지 않는다.
본 발명의 회로 기판의 예는 적층된 기판이다. 예를 들어, 구조의 상세한 예가 도 4c 및 5c에 도시되며, 여기서, 유기 라미네이트의 코어 부분은 상기 언급한 바와 같이 수득한 트리밍 레지스터를 포함하는 회로의 상부측 및 하부측과 결합하며, 내부층 연결부가 각 층 사이에 적용된다.
도 4a 내지 도 4c는 도 2e에 나타낸 트리밍 레지스터를 포함하는 측면 하강형 회로를 사용하는 회로 기판의 제조 공정을 순차적으로 설명한다. 도 4a 내지 도 4c에서, (40)은 도 2e에 나타낸 트리밍 레지스터가 장착된 회로이며, (41)은 프 리프레그 (41a) 및 Cu 호일 (41b)로 이루어진 유기 라미네이트이며, (42)는 프리프레그 (42a) 및 Cu 호일 (42b)로 이루어진 유기 라미네이트이며, (43, 44 및 45)는 내부층 연결부이다.
도 4c에 나타낸 회로 기판의 제조시, 우선, 4층 구조를 갖는 라미네이트가, 도 4a에 나타낸 회로 (40)과 함께 층 (41) 및 (42)를 적층함으로써, 도 4b에 나타낸 바와 같이 형성된다. 이어서, 도 4c에 나타낸 바와 같이 내부층 연결부 (43 내지 45)가 제조된다. 이러한 방법으로, 4층 회로판이 형성된다. 또한, 적층의 반복으로, 다층 구조를 갖는 회로 기판이 형성된다.
도 4c에 나타낸 회로 기판은 본 발명의 트리밍 레지스터가 장착된다. 이러한 이유로, 바람직한 저항성 값이 수득될 수 있으며, 우수한 신뢰성이 실현될 수 있다.
도 5a 내지 도 5c는 도 3c에 나타낸 측면 상승형 회로를 사용하는 회로 기판의 제조 공정을 순차적으로 설명한다. 도 5a 내지 도 5c에서, (50)은 도 3c에 나타낸 트리밍 레지스터가 장착된 회로이며, (51)은 프리프레그 (51a) 및 Cu 호일 (51b)로 이루어진 유기 라미네이트의 층이며, (52)는 프리프레그 (52a) 및 Cu 호일 (52b)로 이루어진 유기 라미네이트의 층이다. 이어서, 내부층 연결부 (53, 54 및 55)가 제조된다. 또한, 적층의 반복으로, 다층 구조를 갖는 회로 기판이 형성된다.
도 4c에 나타낸 회로 기판에서와 같이, 도 5c에 나타낸 회로 기판은 본 발명의 트리밍 레지스터가 장착된다. 이러한 이유로, 바람직한 저항성 값이 수득될 수 있으며, 우수한 신뢰성이 실현될 수 있다.
실시예
본 발명은 응용 실시예에 의해 추가로 설명되나, 하기 응용 실시예가 본 발명을 이들 실시예에 한정시키고자 의도되는 것은 아니다.
실시예 1
1.5㎜×1.5㎜의 크기를 갖는 21개 레지스터 단위와 함께 구축된 유기 라미네이트 (전극: 구리, 레지스터: EP204 (듀폰 컴퍼니에 의해 제조))를 제조하고, 각 레지스터의 저항성 값을 디지털 멀티미터에 의해 측정하였다. 또한, 레지스터 상에 분포될 트리밍 조성물로서, 전기도전성 페이스트를 제조하였다. 전기도전성 페이스트로서, 중합체 은 페이스트 5450 (듀폰 컴퍼니에 의해 제조)를 사용하였다.
도 1b에 나타낸 바와 같이, 전기도전성 페이스트는, 트리밍 부분이 레지스터의 전류 흐름 방향에 상응하여 레지스터의 양측의 외부로 돌출하도록 다양한 폭으로 분포하였다. 폭에 대해, 종이의 수평 방향의 폭이 도 1b에서 변화되었다. 전기도전성 페이스트를 건조시키고, 150℃에서 30분 동안 경화하고, 저항성 값을 재측정하였다. 저항성 값의 변화율 (페이스트 분포 후 저항성 값/페이스트 분포 전 저항성 값) 및 전기도전성 페이스트의 분포 폭 간의 상관관계 방정식을 최소제곱법의 접근에 의해 수득하였다. 접근방정식의 상관계수는 0.81이었다. 각 레지스터의 접근방정식으로부터 수득한 계산된 저항성 값, 및 실제 저항성 값 간의 차이가 %에 의해 계산되었으며, 표준 편차는 1.8%였다.
비교예 1
실시예 1과 유사하게, 21개 레지스터 단위와 함께 구축된 유기 라미네이트 및 듀폰 5450 전기도전성 페이스트를 제조하였다. JP H05[1993]-13206의 도 2에 나타낸 바와 같이, 전기도전성 페이스트는, 트리밍 부분의 한 쪽 말단이 레지스터의 외부로 돌출하고, 다른 말단은 레지스터의 상부에 있도록 다양한 폭으로 분포하였다. 전기도전성 페이스트를 건조시키고, 150℃에서 30분 동안 경화하고, 저항성 값을 재측정하였다. 저항성 값의 변화율 (페이스트 분포 후 저항성 값/페이스트 분포 전 저항성 값) 및 전기도전성 페이스트의 분포 폭 간의 상관관계 방정식을 최소제곱법의 접근에 의해 수득하였다. 접근방정식의 상관계수는 0.77이었다. 각 레지스터의 접근방정식으로부터 수득한 계산된 저항성 값, 및 실제 저항성 값 간의 차이가 %에 의해 계산되었으며, CV (평균으로 나눈 표준 편차)는 6.0%였다.
상기 실시예 1 및 비교예 1의 결과를 표 1에 나타낸다.
레지스터 수 접근방정식의 상관계수 CV
실시예 1 21 0.81 1.8%
비교예 1 21 0.77 6.0%
표 1에 따라, 전기도전성 페이스트가 트리밍 부분의 양 말단이 레지스터의 외부로 돌출할 수 있도록 분포될 때, CV가 작다. 즉, 저항성 값의 산발이 적은 것으로 이해된다.
반대로, 전기도전성 페이스트가 전기도전성 페이스트의 한쪽 말단이 잔류할 수 있도록 분포될 때, CV는 크다. 즉, 저항성 값의 산발이 큰 것으로 이해된다.
실시예 1 및 비교예 1 간의 비교로부터, 본 발명은 고정밀 트리밍에 효과적인 것으로 이해된다.
본 발명에 의해 예상 저항성 값이 고정밀도로 수득될 수 있는 트리밍 레지스터가 수득될 수 있다.

Claims (18)

  1. 회로 기판 상에 배치된 레지스터 본체; 및
    레지스터 본체의 양 말단으로부터 레지스터 본체의 전류의 방향을 가로질러 돌출하는, 레지스터 본체 상에 배치된 트리밍 부분을 포함하는 트리밍 레지스터.
  2. 제1항에 있어서, 트리밍 부분의 도전성이 레지스터의 도전성과 동일한 트리밍 레지스터.
  3. 제1항에 있어서, 트리밍 부분의 도전성이 레지스터의 도전성과 상이한 트리밍 레지스터.
  4. 제3항에 있어서, 트리밍 부분의 도전성이 레지스터 본체의 도전성보다 낮은 트리밍 레지스터.
  5. 제3항에 있어서, 트리밍 부분의 도전성이 레지스터 본체의 도전성보다 높은 트리밍 레지스터.
  6. 제1항에 있어서, 트리밍 부분의 형태가 직사각형인 트리밍 레지스터.
  7. 회로 기판 상에 배치된 레지스터 본체를 제조하는 단계; 및
    트리밍 조성물을 경화함으로써 형성된 트리밍 부분이 레지스터 본체의 양 말단으로부터 레지스터 본체의 전류 방향을 가로질러 돌출할 수 있도록, 트리밍 조성물을 적용하는 단계를 포함하는 트리밍 레지스터의 제조 방법.
  8. 제7항에 있어서, 트리밍 부분의 도전성이 레지스터의 도전성과 동일한 트리밍 레지스터의 제조 방법.
  9. 제7항에 있어서, 트리밍 부분의 도전성이 레지스터의 도전성과 상이한 트리밍 레지스터의 제조 방법.
  10. 제9항에 있어서, 트리밍 부분의 도전성이 레지스터 본체의 도전성보다 낮은 트리밍 레지스터의 제조 방법.
  11. 제9항에 있어서, 트리밍 부분의 도전성이 레지스터 본체의 도전성보다 높은 트리밍 레지스터의 제조 방법.
  12. 제7항에 있어서, 트리밍 조성물이 분배기 또는 잉크젯 장치의 사용에 의해 적용되는 것인 트리밍 레지스터의 제조 방법.
  13. 제7항에 있어서, 트리밍 조성물이 잉크젯 장치의 사용에 의해 적용되는 것인 트리밍 레지스터의 제조 방법.
  14. 제7항에 있어서, 트리밍 조성물이, 코팅의 폭이 레지스터 본체의 폭보다 길도록 하는 방법으로 전류의 흐름에 평행한 방향으로 적용되는 것인 트리밍 레지스터의 제조 방법.
  15. 제11항에 있어서, 트리밍 조성물을 적용하는 단계가
    노즐이 배치된 영역이 트리밍 부분의 영역보다 큰 잉크젯 장치를 제조하는 단계;
    노즐을 트리밍 부분이 형성되는 위치로 이동시키는 단계; 및
    트리밍 부분이 형성되는 위치에 상응하는 노즐로부터 트리밍 조성물을 분출하는 단계를 포함하는 것인 트리밍 레지스터의 제조 방법.
  16. 제7항에 있어서, 트리밍 조성물의 적용의 개시점 및 트리밍 조성물의 적용의 종료점이 양 측의 외부에 존재하는 것인 트리밍 레지스터의 제조 방법.
  17. 제1항의 트리밍 레지스터를 포함하는 회로판.
  18. 제17항에 있어서, 회로 기판이 중합체를 포함하는 유기 적층판인 회로판.
KR1020060097628A 2005-10-07 2006-10-04 트리밍 레지스터 및 그의 제조 방법 KR20070038909A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US72441705P 2005-10-07 2005-10-07
US60/724,417 2005-10-07
US11/511,544 2006-08-29
US11/511,544 US20070080775A1 (en) 2005-10-07 2006-08-29 Trimming resistor and method of manufacture thereof

Publications (1)

Publication Number Publication Date
KR20070038909A true KR20070038909A (ko) 2007-04-11

Family

ID=37671219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097628A KR20070038909A (ko) 2005-10-07 2006-10-04 트리밍 레지스터 및 그의 제조 방법

Country Status (5)

Country Link
US (1) US20070080775A1 (ko)
EP (1) EP1772876A3 (ko)
JP (1) JP2007103952A (ko)
KR (1) KR20070038909A (ko)
TW (1) TW200731298A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019125488A1 (en) * 2017-12-22 2019-06-27 Hewlett-Packard Development Company, L.P. Encoding in three-dimensional objects

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4150366A (en) * 1976-09-01 1979-04-17 Motorola, Inc. Trim network for monolithic circuits and use in trimming a d/a converter
US5110758A (en) * 1991-06-03 1992-05-05 Motorola, Inc. Method of heat augmented resistor trimming
JPH0513206A (ja) * 1991-07-08 1993-01-22 Toyota Autom Loom Works Ltd トリミング抵抗
JPH0677021A (ja) * 1992-08-27 1994-03-18 Murata Mfg Co Ltd 抵抗体の抵抗値調整方法
JPH08222475A (ja) * 1995-02-10 1996-08-30 Rohm Co Ltd 厚膜型電子部品の製造方法
JP2004140117A (ja) * 2002-10-16 2004-05-13 Hitachi Ltd 多層回路基板、及び多層回路基板の製造方法
US7537799B2 (en) * 2003-07-11 2009-05-26 Hewlett-Packard Development Company, L.P. Methods of forming electrically conductive pathways using palladium aliphatic amine complexes

Also Published As

Publication number Publication date
EP1772876A3 (en) 2007-10-03
TW200731298A (en) 2007-08-16
EP1772876A2 (en) 2007-04-11
US20070080775A1 (en) 2007-04-12
JP2007103952A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
KR101883040B1 (ko) 칩 저항 소자
EP2412007B1 (en) Buffer layer to enhance photo and/or laser sintering
US11107610B2 (en) Thick film resistors having customizable resistances and methods of manufacture
KR101883039B1 (ko) 칩 저항 소자
JP2007084387A (ja) セラミックス回路基板の製造方法
JP2007084699A (ja) グリーンシート用インク及びセラミックス基板の製造方法
KR100962536B1 (ko) 도체 패턴 형성용 잉크, 도체 패턴 및 배선 기판
TWI541841B (zh) 用於製造電性多層元件之方法及電性多層元件
US7624500B2 (en) Printing of multi-layer circuits
KR20070038909A (ko) 트리밍 레지스터 및 그의 제조 방법
US20080044634A1 (en) Fluid composition receiving layer for printed conductive layers and methods therefor
JP2005057140A (ja) 多層配線基板とその製造方法
JP4289365B2 (ja) プリント配線板の製造方法及びプリント配線板
CN1945764A (zh) 微调电阻器及其制造方法
JP2004207510A (ja) 多層回路基板およびその製造方法
JP2011129787A (ja) 導体パターン形成用インク、導体パターン、配線基板
JP2011146540A (ja) 導体パターンの形成方法、配線基板および液滴吐出装置
JP2008300846A (ja) 内部レジスタを有する回路基板、およびこの回路基板を利用する電気アセンブリ
JP2009138163A (ja) 導体パターン形成用インク、導体パターンおよび配線基板
JP2006253710A (ja) プリント配線板の製造方法及びプリント配線板
JP3818512B2 (ja) プリント基板製造方法及びプリント基板
JP2018137325A (ja) 積層型電子部品の製造方法
JP2013211344A (ja) 多層配線板の製造方法
JP4784160B2 (ja) 抵抗素子及び抵抗素子の抵抗値調整方法
US20080044631A1 (en) Gradient layers in multi-layer circuits and methods and circuits related to the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
NORF Unpaid initial registration fee