KR20070036193A - 부하 특성 데이터를 기반으로 한 전원 공급기 커스터마이징방법 및 장치 - Google Patents

부하 특성 데이터를 기반으로 한 전원 공급기 커스터마이징방법 및 장치 Download PDF

Info

Publication number
KR20070036193A
KR20070036193A KR1020077005168A KR20077005168A KR20070036193A KR 20070036193 A KR20070036193 A KR 20070036193A KR 1020077005168 A KR1020077005168 A KR 1020077005168A KR 20077005168 A KR20077005168 A KR 20077005168A KR 20070036193 A KR20070036193 A KR 20070036193A
Authority
KR
South Korea
Prior art keywords
voltage
input
vid
power supply
load
Prior art date
Application number
KR1020077005168A
Other languages
English (en)
Other versions
KR100832915B1 (ko
Inventor
단 클라베테
조지 슈엘라인
피터 쳉
Original Assignee
인터내쇼널 렉티파이어 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내쇼널 렉티파이어 코포레이션 filed Critical 인터내쇼널 렉티파이어 코포레이션
Publication of KR20070036193A publication Critical patent/KR20070036193A/ko
Application granted granted Critical
Publication of KR100832915B1 publication Critical patent/KR100832915B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Abstract

본 발명은 전기 부하에 전원을 공급하는 전원 공급기에 관한 것이며, 상기 전기 부하는 상기 전원 공급기로부터 상기 전기 부하로 제공될 전원 공급기 특성을 결정하는 부하 특성 데이터를 생성하고, 이러한 상기 전원 공급기는, 상기 전기 부하에 전원을 공급하기 위한 입력 전압으로서 제공될 출력 전압을 생성하는 전압 레귤레이터와, 여기서, 상기 전압 레귤레이터는 상기 전원 공급기의 특성을 설정하기 위한 레퍼런스 신호에 응답하며, 상기 전압 레귤레이터를 위한 상기 레퍼런스 신호를 생성하는 제어 회로를 포함하여 구성되고, 여기서, 상기 제어 회로는 상기 전기 부하로부터의 상기 부하 특성 데이터와, 복수의 전기 부하 타입들로부터 전기 부하의 타입을 선택하기 위한 선택 입력에 응답하고, 그럼으로써 상기 선택 입력은 전기 부하의 타입을 결정하여 부하 특성 데이터가 상기 전압 레귤레이터를 위한 상기 레퍼런스 신호를 생성하기 위한 상기 제어 회로에 의해 계산될 수 있도록 한다.
전원공급기, 부하특성데이터, VID코드, 다상 벅 컨버터, 전기부하 타입

Description

부하 특성 데이터를 기반으로 한 전원 공급기 커스터마이징 방법 및 장치{METHOD AND APPARATUS FOR CUSTOMIZING OF A POWER SUPPLY BASED ON LOAD CHARACTERISTIC DATA}
본 발명은 전원 공급기들(power supplies)에 관한 것으로, 특히 노트북과 랩탑 컴퓨터(laptop computers) 등의 휴대용 컴퓨터와 같은 디바이스들에게 저전압, 고전류 전원을 공급하는 전원 공급기들에 관한 것이다.
다상 벅 컨버터 스위칭 (multi-phase buck converter switching) 전원 공급기는 휴대용 컴퓨터, 일례로, 랩탑 및 노트북 컴퓨터와 같은 그러한 애플리케이션(applications)에게 저전압, 고전류, 고효율 전원 공급을 제공하기 위해 현재 사용되고 있다.
본 발명은 전원 공급기에 관한 것이며, 여기서 출력 전원 또는 다른 전원 공급 특성, 일례로, 과전압 보호 리미트(over voltage protection limit)는, 전원 공급기에 의해 전원이 공급되는 부하(load) 마이크로프로세서(microprocessor)로부터 수신되는 VID 코드로 알려진 디지털 전압 데이터 코드와 같은 부하 특성 데이터(load characteristic data)에 따라 설정될 수 있다. 특히, 인텔(Intel), AMD 등과 같은 다양한 마이크로프로세서 제조업자들은 동작 조건(operation conditions) 에 따라 그들의 마이크로프로세서들에게 전압 전원 입력들(voltage power inputs)의 테이블(table)을 제공한다. 마이크로프로세서는 프로세서 액티비티(processor activity)에 따라, 특정 인스턴트(instant)에서 요구되는 입력 전압을 규정하는 디지털 비트들을 포함하는 전압 식별(voltage identification (VID)) 코드를 발행(issue)한다. 이것은 프로세서가 부하 요건들이 낮을 때 에너지를 유지하고 부하 요건들이 높을 때 더 높은 파워를 수신 가능하게 한다. 각 제조업자는 상이한 VID 코드들을 사용하며 그 VID 코드들은 동일한 제조업자에 의해 만들어진 상이한 프로세서 칩에 따라 달라질 수 있다.
과거에는, 컴퓨터 시스템을 위한 전원 공급기는 특정 프로세서를 위한 VID 코드들을 해석할 수 있는 전용(dedicated) 전원 공급기들을 요구했다. 그러나, 이러한 전원 공급기들은 VID 코드들이 설계된 목적의 프로세서 이외의 다른 프로세서들을 위한 VID 코드들을 해석(interprete)할 수 없었다.
본 발명의 목적은 복수의 프로세서 타입의 VID 코드들과 같은 부하 특성 데이터에 응답할 수 있으며 요구 전압들 및/또는 다른 요건들(부하 특성 데이터에 따른 과전압 보호 리미트)을 제공할 수 있는 전원 공급기를 제공하는 것이다.
본 발명의 상기 목적 및 다른 목적들이 전기 부하(electrical load)에 전원을 공급하는 전원 공급기에 의해 달성되며, 상기 전기 부하는 상기 전원 공급기로부터 상기 전기 부하로 제공될 전원 공급기 특성을 결정하는 부하 특성 데이터를 생성하는 바, 여기서, 상기 전원 공급기는, 상기 전기 부하에 전원을 공급하기 위해 입력 전압으로서 제공될 출력 전압을 생성하는 전압 레귤레이터(regulator)와, 여기서 상기 전압 레귤레이터는 상기 전원 공급기의 특성을 설정하기 위한 기준 신호에 응답하고, 상기 레귤레이터를 위한 상기 기준 신호를 생성하는 제어 회로를 포함하여 구성되며, 여기서 상기 제어 회로는 상기 전기 부하로부터의 부하 특성 데이터와 복수의 전기 부하 타입으로부터 상기 전기 부하의 타입을 선택하기 위한 선택 입력에 응답하고, 그럼으로써 상기 선택 입력은 상기 제어 회로에 의해 상기 부하 특성 데이터가 평가되어 상기 레귤레이터를 위한 상기 기준 신호를 생성할 수 있도록 전기 부하의 타입을 결정한다.
더욱이 본 발명의 상기 목적 및 다른 목적들이 마이크로프로세서 부하에 전원을 공급하는 전원 공급기에 의해 달성되며, 상기 마이크로프로세서 부하는 상기 전원 공급기로부터 상기 마이크로프로세서로 제공될 입력 전압을 결정하는 VID 코드들을 생성하는 바, 상기 전원 공급기는 상기 마이크로프로세서 부하에 전원을 공급하기 위한 입력 전압으로서 제공될 출력 전압을 생성하는 전압 레귤레이터와, 상기 전압 레귤레이터는 상기 출력 전압을 설정하기 위한 기준 전압에 응답하며; 상기 레귤레이터를 위한 기준 전압을 생성하는 VID 제어 회로를 포함하여 구성되며, 여기서 상기 VID 제어 회로는 상기 마이크로프로세서 부하로부터의 상기 디지털 VID 코드들과, 복수의 마이크로프로세서 부하 타입들로부터 마이크로프로세서 부하의 타입을 선택하기 위한 선택 입력에 응답하며, 그럼으로써 상기 선택 입력은 상기 VID 제어 회로에 의해 상기 VID 코드들이 평가되어 상기 레귤레이터를 위한 상기 기준 전압을 생성할 수 있도록 마이크로프로세서 부하의 타입을 결정한다.
본 발명의 목적들이 또한 전기 부하에 전원을 공급하는 방법에 의해 달성되며 상기 전기 부하는 상기 전원 공급기로부터 상기 전기 부하로 제공될 전원 공급기 특성을 결정하는 부하 특성 데이터를 생성하는 바, 상기 방법은 상기 전원 공급기의 특성을 설정하기 위한 기준 신호에 응답하여 상기 전기 부하에 전원을 공급하기 위한 입력 전압으로서 제공될 출력 전압을 생성하는 단계와, 상기 전기 부하로부터의 부하 특성 데이터와, 복수의 전기 부하 타입들로부터 전기 부하의 타입을 선택하기 위한 선택 입력에 응답하여, 상기 레귤레이터를 위한 상기 기준 신호를 생성하는 단계를 포함하며, 그럼으로써 상기 선택 입력은 상기 부하 특성 데이터가 평가되어 상기 레귤레이터를 위한 상기 기준 신호를 생성할 수 있도록 전기 부하의 타입을 결정한다.
본 발명의 상기 목적들과 다른 목적들이 또한 마이크로프로세서 부하에 전원을 공급하기 위한 방법에 의해 달성되며, 상기 마이크로프로세서 부하는 상기 전원 공급기로부터 상기 마이크로프로세서로 제공될 입력 전압을 결정하는 디지털 전압 식별(voltage identification(VID)) 코드들을 생성하는 바, 상기 방법은 출력 전압을 설정하기 위한 기준 전압에 응답하여 상기 마이크로프로세서 부하에 전원을 공급하기 위한 입력 전압으로서 제공될 상기 출력 전압을 생성하는 단계와; 상기 마이크로프로세서 부하로부터의 상기 디지털 VID 코드들과, 복수의 마이크로프로세서 부하 타입들로부터 마이크로프로세서 부하의 타입을 선택하기 위한 선택 입력에 응답하여, 상기 레귤레이터를 위한 상기 기준 전압을 생성하는 단계를 포함하며, 그럼으로써 상기 선택 입력은 상기 VID 코드들이 평가되어 상기 레귤레이터를 위한 상기 기준 전압을 생성할 수 있도록 마이크로프로세서 부하의 타입을 결정한다.
본 발명의 다른 특징들 및 이점들이 첨부된 도면들을 참조하는 본 발명에 대한 하기의 설명으로부터 명백해질 것이다.
본 발명은 도면들을 참조하여 하기의 상세한 설명에서 더욱 상세히 설명될 것이다.
도 1은 특히 랩탑과 같은 휴대용 컴퓨터에 전원을 공급하기 위한 2개 상(two-phase) 컨버터 스위칭 레귤레이터 전원 공급기의 전체적인 구조 다이어그램을 보인다;
도 2a 및 도 2b는 도 1의 2개 상 컨버터의 블럭 다이어그램을 보인다;
도 3은 도 2a 및 도2b의 회로에서의 파형을 보인다;
도 4는 도 2a 및 도 2b의 회로의 파형을 추가적으로 보인다.
도 5는 VID 코드 및 선택 입력에 따라 컨버터의 출력 전압과 과전압 보호 리미트를 설정하기 위한 도 1의 회로의 VID 제어 부분의 블럭 다이어그램을 보인다.
도 1을 참조하면, 2개 상(two-phase) 벅 컨버터 스위칭 레귤레이터 전원 공급기의 블럭 다이어그램이 보인다. 제어 칩(10)(좀더 상세히 도 2a 및 도2b와 관련하여 제어 칩(10)의 블럭 다이어그램이 설명된다)은 도 1에서 12로 참조되는 많은 디지털 입력들 VID0-VID5을 수신한다. VID 입력들은 전원이 공급되고 있는 마이크로프로세서로부터 수신된다. 예를 들면, 인텔(Intel) VR-10 칩에 대해서, 칩 제조 업자에 의해 결정된 바와 같이 디지털 비트들이 VID0에서 VID5로 설정됨에 따라 출력 전압은 0.8375V와 1.6000V 사이에서 변화한다. 핀 VID_SEL(13)은 프로세서 칩이 전원 공급되고 있다는 것을 나타내기 위해 사용되며, 이것은 제어 칩(10)이 VID 코드들을 해석하는 것을 가능하게 할 것이다. 예를 들면, VID_SEL이 접지되면, 프로세서 칩은 인텔(INTEL) VR-10 이고 VID 코드들이 이 칩에게 적당한 전압을 제공하도록 해석될 것이다. VID_SEL이 VCC 이면, 프로세서는 에이엠디 에슬론(AMD ATHLON)이다. VID_SEL이 오픈(open)된 상태이면, 프로세서는 AMD HAMMER이다. ATHLON 칩의 경우, Vout 범위는 1.100 부터 1.850V까지이다. AMD HAMMER 칩의 경우, VOUT 범위는 0.800부터 1.550V까지이다. 3개의 모든 프로세서들의 경우, 모든 VID 비트들이 1일 때, VOUT 은 디스에이블되거나 오프된다. 도 1에서, VID_SEL은 도식적으로 그라운드에 연결되며, 그래서 제어 칩(10)은 Intel VR-10 칩에 관한 VID 코드들을 해석할 것이다.
도 1로 되돌아가면, 적당한 파워 소스(power source), 일반적으로, 배터리 또는 AC-DC 변압기/정류기(transformer/rectifier)로부터 전원이 VIN에 제공된다. 제어 칩(10)은 다상(multi-phase) 컨버터의 제1 상(14)에서의 하이 사이드 및 로우 사이드 트랜지스터들을 각각 구동하기 위한 출력들 GATE H1과 GATE L1을 갖는다. 트랜지스터(H1)는 하이 사이드 트랜지스터(high side transistor)이고, 트랜지스터(L1)는 로우 사이드 트랜지스터(low side transistor)이다.
출력들 GATE H2 및 GATE L2는 하이 사이드 트랜지스터(H2)와 로우 사이드 트랜지스터(L2)를 포함하는 제2 상(16)을 구동한다. 트랜지스터들의 각 세트(set)는 하프 브리지(half bridge) 배치로 배열되며, 그들의 공통 접속(common connnection)은 각 출력 인덕터들(L10, L20)에게 제공된다. 인덕터들(L10, L20)의 다른 종단들은 공통 출력 노드(VOUT+)에 함께 결합된다. 출력은 VOUT+와 접지(VOUT-) 사이에 결합된 출력 캐패시터(capacitor)(COUT) 양단에서 취해 진다.
출력 전압은 제어 칩(10)의 피드백(FB) 입력과 VOSNS- 입력에 각각 적용되는 VOUTSNS+와 VOUTSNS- 사이에서 감지된다. 각 상(phase)의 전류 감지들은 입력들 CSINP1과 CSINP2에서 각각 제공된다. 전류는 무손실 평균 인덕터 전류 감지(lossless average inductor current sensing)를 통해 감지된다. 하나의 상(제1상)을 위한 직렬 저항기(RCS1) 및 캐패시터(CCS1)는 인덕터(L10) 양단에 직렬로 연결된다. 캐패시터 양단 전압이 감지된다. 저항기(RCS1)와 캐패시터(CCS1)의 시정수(time constant)가, 인덕터 DC 저항(resistance)에 의해 나누어지는 인덕터(L10)의 인덕턴스(inductance)인 인덕터의 시정수와 동일하도록, 저항기(RCS1)와 캐패시터(CCS1)가 선택된다. 두 개의 시정수가 매치될 때, CCS1 양단 전압이 L10에서의 전류에 비례하며 감지 회로는 마치 RL 값(L10의 DC 저항)을 갖는 감지 저항기만이 사용된 것처럼 간주될 수 있다. 두 개의 시정수의 불일치(mismatch)는 인덕터 DC 전류의 측정에 영향을 미칠 뿐만 아니라 인덕터 전류의 AC 성분에도 영향을 미친다. 하이 사이드 또는 로우 사이드 감지와 대비해서 인덕터 전류 감지의 이점은, 스위치 전류들에 관한 피크(peak) 또는 샘플링된 정보라기보다는 오히려 부하에 전달되는 실제적인 출력 전류가 감지된다는 것이다. 출력 전압은 실시간 정보에 근거하여 부하 라인(load line)을 만족시키도록 배치될 수 있다. 인덕터와 직렬로 연결 된 감지 저항기를 제외하고는, 이것은 싱글 사이클 과도 응답(single cycle transient response)을 지원할 수 있는 유일한 감지 방식이다. 다른 방식들은 부하 증가(로우 사이드 감지)나 혹은 부하 감소(하이 사이드 감지) 동안에 어떠한 정보도 제공하지 않는다. 다른 제2상은 감지 저항기(RCS2) 및 캐패시터(CCS2)를 구비하며 동일 방식으로 기능을 한다.
제어 칩(10)의 블럭 다이어그램이 도 2a 및 도2b에서 좀더 상세히 보인다. 트레일링 에지 모듈레이션(trailing edge modulation)과 함께 전압 모드 제어가 사용된다. 높은 이득(high gain), 넓은 대역폭 전압 타입의 오차 증폭기(error amplifier)(50)가 전압 제어 루프에서 사용된다. 출력 전압 감지는 오차 증폭기의 반전 입력(inverting input)으로 제공되는 입력 FB에서 제공된다. 다른 하나의 비반전 입력(noninverting input)이 전압 기준(voltage reference)(VDAC)에 결합되며, 상기 전압 기준(VDAC)은 위의 도 1을 참조하여 보여지고 설명된 바와 같이 VID 및 VID_SEL 핀들에 의해 설정된다. 도 1에서 VID_SEL 핀은 인텔 VR-10 칩을 위해 접지된 것으로 보인다. 다른 프로세서들, 예를 들면, AMD HAMMER 또는 ATHLON 프로세서들에 대해서는, VID_SEL 핀이 상이한 전압에 연결되거나 혹은 오픈 상태로 있게 된다. AMD ATHLON 칩에 대해서는, VID_SEL이 VCC로 연결된다. VDAC의 설정(setting)이 오차 증폭기(50)를 위한 기준 전압(VDAC)을 결정할 것이며, 따라서 출력 전압을 설정할 것이다.
제어 칩(10)은 외부 저항기(ROSC)를 이용하여 프로그램할 수 있는 발진기(oscillator)(60)를 포함한다. 발진기는 도 3A에서 보여지는 바와 같이 인터널 50 퍼센트 듀티 사이클 톱니 신호(internal 50 percent duty cycle sawtooth signal)를 발생한다. 도 3A의 50 퍼센트 듀티 사이클 톱니 신호는, 제1상 및 제2상 RS 플립플롭(RSFF)(70)(80)을 설정하는 2개의 180
Figure 112007017883514-PCT00001
위상이 다른 타이밍 펄스 신호들을 생성하기 위해 사용된다. 타이밍 펄스들은 도 3B 및 3C에 보여져 있으며 도 2a 및 도 2b에서 CLK1과 CLK2로서 나타내진다.
도2a 및 도2b와 도3을 참조하면, 각 플립플롭(70)(80)은 클럭 펄스를 수신하면 세트(set)된다. 게다가, 각 램프 전압(ramp voltage)이 각 PWM 비교기들(90)(100)의 비반전 입력들에게 제공된다. 오차 증폭기(50) 출력이 PWM 비교기들 각각의 반전 입력으로 제공된다. PWM 비교기(90)는 전류 소스(current source)(IROSC/2)로부터 캐패시터(110)를 통한 전류 충전에 의해 제공되는 고정 슬로프(slope) 램프 전압을 공급받는다. 플립플롭(70)이 세트되었을 때, 로우 사이드 스위치 L1은 오프되고 하이 사이드 스위치 H1는 온 된다. 또한 도 4A, 4C 및 4D를 참조하기 바란다. 캐패시터(110) 양단에 연결된 스위치(SW1)는 플립플롭(70)의 QB 출력에 의해 오픈되어, 캐패시터(110)로 하여금 충전을 시작하여 PWM 비교기(90)에 램프 전압을 제공하게 한다. 마찬가지로, 플립플롭(80)에 의해 제어되는 다른 상에서는, 클럭 펄스를 수신하면 로우 사이드 구동기(driver)가 오프 되고 하이 사이드 구동기가 온 되며 스위치(SW2)가 플립플롭(80)의 QB 출력에 의해 오픈되었을 때 캐패시터(120)가 충전을 시작한다.
제1상에서, 캐패시터(110)는 전류 소스에 의해 충전되는 바, 이는 대략 57 밀리볼트 퍼 퍼센트 듀티 사이클(57 mV/ % duty cycle)의 고정 슬로프 램프율(ramp rate)을 생성하는 스위칭 주파수(switching frequency)에 비례한다. 예를 들면, 스테디 스테이트(steady state) 동작 스위치 모드 듀티 사이클이 10 퍼센트이며, 내부 램프 진폭(amplitude)은 도 3D에 도시된 바와 같이 시작점(starting point)으로부터, 램프(ramp)가 오차 증폭기의 출력 전압(EAOUT)과 교차하는 시간까지 전형적으로 570 밀리볼트(milivolts)이다. 도 3D에서, PWM 비교기(90)의 비반전 입력에 제공되는 고정 슬로프 램프 신호(ramp signal)는 그래프의 제1 및 제3 사분면에 보여져 있다.
이와는 대조적으로, 제2상에서 PWM 비교기(100)는 도 3D의 제2 및 제4 사분면에서 보여지는 가변 슬로프 램프 전압을 제공받는다(아래에 더 상세히 설명될 것임). 제1상에서, PWM 램프 전압이 오차 증폭기 출력 전압을 초과할 때, 플립플롭(70)은 리세트(reset) 된다. 이것은 하이 사이드 스위치 H1를 오프시키고 로우 사이드 스위치 L1를 온 시키며 다음 클럭 펄스까지 PWM 램프(ramp)를 0.7V로 방전한다. 제2상에서, 플립플롭(80)과 PWM 비교기(100)는 유사한 방식으로 동작하지만은, 아래에 설명된 바와 같이, 비교기(100)의 비반전 입력에 제공되는 램프 신호의 슬로프는 가변적이다.
각 플립플롭(70)(80)은 우선적으로(dominantly) 리세트되어, 제1 및 제2 상 모두가 부하 스텝 감소(load step decrease)에 응답하여 수십 나노-세컨드(nano-seconds) 이내에 제로(zero) 듀티 사이클에 이르게 해 준다. 상들은, 클럭 전압에 의해 게이트가 턴-온 되는 부하 스텝 증가에 응답하여 오버랩(overlap)되어 100% 듀티 사이클에 도달될 수 있다. PWM 비교기의 공통 모드 입력 범위보다 더 큰 오차 증폭기 출력 전압은 PWM 램프의 전압과 관계없이 100% 듀티 사이클로 된다. 이러한 구성은, 오차 증폭기(50)가 항상 제어되며, 필요한 경우 0-100% 듀티 사이클을 요구할 수 있게 해 준다. 그것은 대부분의 시스템들의 낮은 출력 대 입력 전압 비가 적당하게 주어진 부하 스텝 감소에 대한 응답을 또한 촉진한다. 인덕터 전류는 부하 과도전류(load transients)에 응답하여 감소하는 것보다 훨씬 더 급속하게 증가할 것이다.
이러한 제어 방식은 싱글 사이클 과도 응답을 제공하도록 설계되는 바, 인덕터 전류가 싱글 스위칭 사이클 이내에 부하 과도전류에 응답하여 변화하여, 전원 공급의 효과를 최대화하고 출력 캐패시터 요건들을 최소화하게 된다.
위에서 논의된 바와 같이, 비교기들(90)(100)로 제공되는 램프 신호들은 다르다. PWM 비교기(90)는 도 3D의 제1 및 제3 사분면에서 보여지는 바와 같이 고정 슬로프 램프 전압을 수신한다. PWM 비교기(100)는, 이와 대조적으로, 비반전 입력에서 도3D의 제2 및 제4 사분면에서 보여지는 바와 같이 가변 슬로프 램프 전압을 수신한다. 이러한 가변 슬로프 램프 전압은 입력들(CSINP1 및 CSINP2)에 응답하여 쉐어 어드저스트 오차 증폭기(share adjust error amplifier)(130)에 의해 조절된다.
두 개의 상들(제1 및 제2 상들) 사이에서 전류 공유는 매스터-슬래브 전류 공유 루프 토폴로지(master-slave current share loop topology)에 의해 달성된다. 제1상의 전류 감지 증폭기(140)의 출력이 쉐어 어드저스트 오차 증폭기(130)에 관한 가변 레퍼런스(variable reference)를 설정한다. 이때 쉐어 어드저스트 오차 증 폭기는 도 3D에서 점선으로 보여지는 바와 같이, PWM 램프 2의 듀티 사이클을 그것의 슬로프를 조절함으로써 조절하여, 쉐어 어드저스트 오차 증폭기의 입력 에러를 제로로 만들며, 제1 및 제2 상들 사이에 정확한 전류 공유가 되도록 할 것이다.
바람직한 실시예에서 램프1에 비교되는 램프2의 최대 및 최소 듀티 사이클 조절 범위는 매스터 혹은 고정 슬로프(제1상) 램프 신호의 0.5X 및 2.0X로 제한된다. 이것은 도 3D에서 제2상의 PWM 비교기(100)로 제공되는 램프 전압의 슬로프에 의해 보여져 있다. 최소 듀티 사이클이 도 3D에서 최고(highest) 슬로프를 가지는 램프 신호로 보여져 있다. 최대 듀티 사이클이 도 3D에서 최저(lowest) 슬로프를 가지는 램프로 보여져 있다.
전류 공유 루프의 크로스-오버 프리퀀시(cross-over frequency)는 공유 루프가 출력 전압 루프와 상호 작용하지 않도록 SCOMP 입력단에 캐패시터와 함께 프로그래밍 될 수 있다. SCOMP 캐패시터는 25 마이크로앰프( microamps )의 소싱(sourcing) 및 싱킹(sinking)을 할 수 있는 트랜스컨덕턴스(transconductance) 스테이지(stage)에 의해 구동된다. 램프2의 듀티 사이클은 SCOMP 핀 상의 전압을 역으로 추적한다. 전압 SCOMP가 증가하면, PWM 비교기(100), 즉, 제2상의 비교기에 제공되는 램프의 슬로프는 증가할 것이며 각 듀티 사이클이 제2상의 출력 전류에서의 저하를 초래하면서 감소할 것이다. 제한된 25 microamp 소스 커런트(source current)로 인해, SCOMP 프리차지 회로는, PWM 비교기(100)로 제공되는 램프 신호의 듀티 사이클이, 어떠한 게이트(gate) 펄스들이 하이 사이드 트랜지스터들에게 제공되기 이전에 램프1의 듀티 사이클과 일치하도록, 프리컨디션 V(SCOMP)에 포함 된다.
도2a 및 도2b와 도3에서 보여지는 바와 같이, 고정 램프는 커런트 소스 IROSC/2로부터 충전한다. 가변 슬로프 램프는 IROSC에서 충전하나, 가변 전류 싱크 190에 의해 분로(shunt)되며, 이 가변 전류 싱크(190)는 0부터 IROSC x3/4까지의 범위에서 전류를 싱크(sink)한다. 따라서 캐패시터(120)를 충전하는 전류의 범위는 IROSC로부터 IROSC/4까지, 즉, 고정 슬로프 램프 생성 회로에서의 캐패시터(110)의 충전 레이트의 2X로부터 1/2까지의 범위이다.
도 4는 제1상을 위한 가변 조건 하에서 PWM 동작 파형을 도시한다. 제2상은 PWM 램프1과는 다르게 PWM 램프2가 가변 슬로프를 갖는다는 것을 제외하면 유사하다. 클럭1(CLK1) 펄스들이 플립플롭(70)에 제공되고 있는 것으로 보인다. 오차 증폭기(50) 출력 전압(EAOUT)이 가변 부하 조건들에 관한 도 4B에서 보여진다. 도 4B의 왼쪽 부분에서 보여지는 바와 같이, PWM 비교기(90)으로의 램프 전압(여기서는 PWM 램프1로 나타냄)이 오차 증폭기(50) 출력 전압과 동일할 때, 도 4C 및 4D에서 보여지는 바와 같이 하이 사이드 트랜지스터는 오프 되고 로우 사이드 트랜지스터는 온 된다. 다음 클럭(CLK1) 펄스(CLK1의 제2 클럭 펄스)에서, 오차 증폭기 출력은 증가하여, 출력 전압이 더 높은 전류 요구로 인해 떨어졌다는 것을 나타낸다. 따라서 램프 전압은 램프 전압이 더 높은 전압 레벨로 증가한 후에만 오차 증폭기 전압과 동일하게 될 것이다. 이것은 하이 사이드 트랜지스터가 증가된 듀티 사이클을 갖는다는 것, 즉, 펄스폭이 도 4C에서 보여지는 바와 같이 더 길어진다는 것을 보장할 것이다. 따라서, 로우 사이드 트랜지스터는 도 4D에서 보여지는 바와 같이 더 길어진 시간 주기 동안 오프 될 것이다.
제3 클럭 펄스(CLK1의 제3 클럭 펄스)에 의해, 도 4에서 보여지는 바와 같이, 오차 증폭기 입력은 거의 제로가 되며, 따라서 전류 요구가 감소하거나 혹은 오류(fault)가 있다는 것을 나타낸다. 오차 증폭기의 출력 전압이 0.55 볼트(volts) 아래로 떨어지면, 제로 퍼센트 듀티 사이클 비교기(160)(도2a) 또한 로우 사이드 트랜지스터를 오프시킨다. 보여지는 바와 같이, 하이 사이드 트랜지스터는 또한 이 주기 동안 오프 된다.
도 4의 제4 클럭 펄스에 의해, 오차 증폭기 출력 전압은 다시 증가하며 램프는 도 4B에서 보여지고 게이트 구동은 도 4C 및 4D에서 보여지는 바와 같다.
도 3C에서 보여지는 바와 같이, 회로는 적어도 하나의 PWM 비교기(그러나 PWM 비교기들 모두는 아님)로 제공되는 램프 전압의 슬로프를 조절함으로써 전류 공유를 허용한다. 2개 상 컨버터에 관해서는, 단지 1개 상에 관한 램프의 슬로프가 조절된다. 3개 상 컨버터에 관해서는, 2개의 램프 슬로프들이 조절된다. 제1 비교기(90)의 비반전 입력에 제공되는 램프의 슬로프는 도 3D에서 고정 램프1에 의해 보여지는 바와 같이 항상 일정하다. 예를 들면, 제1상에서 요구되는 전류가 증가하면, 이것은 저항기(RCS1) 및 CCS1의 노드에서 감지될 것이다. 증가되는 전류는, 증폭기(140)의 비반전 입력에 반영될 것이며, 합산 단계(summing stage)(170)에 의해 전압(VDAC)에 더해진다. 합산 단계(170)의 증가된 출력이 쉐어 어드저스트 오차 증폭기(130)의 비반전 입력에 제공되며, 쉐어 어드저스트 오차 증폭기의 출력을 증가시킨다. 이것은 커런트 소스(190)를 통해 전류를 증가시킬 것이며, 캐패시터(120) 로부터 전류를 분로(shunt)하며, 그럼으로써 캐패시터(120)를 충전하기 위해 요구되는 시간을 증가시킨다. 슬로프는 더 길어진 듀티 사이클을 갖는 램프2 파형에 의해 도 3D에서 보여지는 바와 같이 평평해질 것이다. 이것은 PWM 비교기(100)의 출력을 로우(low)로 더 오랫동안 머무르도록 할 것이며, 따라서, 플립플롭(80)이 세트로 남아있을 것이고 더 길어진 시간 주기 동안 하이 사이드 트랜지스터 H2가 온 상태를 유지하며 따라서 제2상으로부터 활성화되는 전류가 증가한다는 것을 보장한다. 따라서, 제2상은 제1상에 의해 요구된 증가 전류를 매치(match)한다. 제2상 전류가 증가함에 따라, 제1상은 두 개 상의 전류들이 같아질 때까지 감소함으로써 보상할 것이다. 이것은 오차 증폭기 출력이 제2상에 의해 제공되는 전류가 증가함에 따라 또한 감소할 것이기 때문에 발생할 것이다.
유사하게, 제2상에서 전류가 감지 전압(CSINP2)에 의해 감지된 바와 같이 증가한다면, 증폭기(150)의 출력이 증가할 것이고 따라서 쉐어 어드저스트 오차 증폭기(130)로 제공되는 반전 입력이 증가하여 쉐어 어드저스트 오차 증폭기의 출력이 감소할 것이다. 이것은 커런트 소스(190)에 의해 분로된 전류를 감소시켜서 캐패시터(120)가 더 빠르게 충전할 수 있도록 하고 따라서 램프2 전압이 도 3D에 나타낸 바와 같이 더 높은 슬로프를 가질 것이다. 따라서, PWM 비교기 출력이 더 빠르게 하이(high)로 되어, 플립플롭(80)을 리세트하게 되고 그럼으로써 하이 사이드 트랜지스터 H2를 오프시키며 그로써 제2상에 의해 제공되는 전류를 감소시킬 것이다. 동시에, 오차 증폭기(50) 출력은 증가되었을 것이고 따라서 두 상들의 하이 사이드 트랜지스터들의 온(on) 시간을 늘릴 것이다. 약화된 램프2 슬로프에 의해 유발되는 감소 전류를 보상하기 위해, 제1상은 제2상에 의해 공급되는 감소 전류를 매치하도록 전류를 공급할 것이다. 두 상들에 의해 공급되는 전류는 쉐어 어드저스트 오차 증폭기 입력들이 제로로 구동되도록 구동될 것이다.
반대로, 제1상에서의 전류가 감소한다면, 증폭기(130)의 비반전 입력이 감소되어, 증폭기(130)의 출력을 감소시킬 것이고, 캐패시터(120)가 더 빠르게 충전하도록 할 것이며, 제2상의 하이 사이드 트랜지스터가 더 빠르게 오프될 것이고, 제1상을 매치하도록 제2상 전류를 감소시킬 것이다.
제2상에서의 전류가 감소한다면, 증폭기(130)의 반전 입력에서의 전압이 감소하여, 캐패시터(120)가 덜 빠르게 충전할 것이고, 제2상의 트랜지스터들에 의해 공급되는 전류를 증가시킬 것이다. 제1상의 트랜지스터들은 제2상의 트랜지스터들을 매치하기 위해 그들이 제공하는 전류를 감소함으로써 보상할 것이다. 증폭기(130) 입력들이 동일하다면, 출력 상 전류들(output phase currents)이 동일해질 것이다.
모든 경우들에 있어서, 오차 증폭기(50) 출력이 출력 전류 요구들(그것은 출력 전류 요구가 증가할 때 증가하고 출력 전류 요구가 감소할 때 감소한다)을 추적한다 하더라도, 쉐어 어드저스트 오차 증폭기(130)는 복수 상들에서의 전류들이 같아지도록(equalize) 동작한다. 따라서, 오차 증폭기(50)가, 부하에 의해 요구되는 대로, 모든 상들에서의 전류를 증가시키거나 감소시키도록 동작한다 하더라도, 쉐어 어드저스트 오차 증폭기가 상들에 의해 공급되는 전류들을 증가시키거나 감소시키도록 동작하여, 모든 상들에서의 부하 전류들을 이퀄라이즈하도록 PWM 비교기들 이 가변 슬로프 램프 신호들에 의해 구동될 것이다.
도 5는 컨버터의 출력 전압을 설정하기 위한 VID 제어 회로의 상세도이다.
VID 코드들이 마이크로프로세서로부터 VID 입력들(12)에 수신된다. VID 입력들(12)은 각 커런트 소스들(300), 일례로, 180 uA(micro Ampere) 커런트 소스들에 의해 각각 풀업(pull up)되며, 18uA 커런트 소스들은 입력들을, 보여지는 바와 같이 전압 소스(301)를 통해 4.9V로 풀업 한다. 블럭(310)은 임계 전압(312)을 갖는 복수의 VID 입력 비교기들(310A-310F)(각 VID 입력 당 하나)을 포함한다. 오직 비교기(310A)만이 도시된다. 임계 전압(312)은 VID_SEL 상의 입력에 의해 결정된다. 인텔 VR-10 프로세서(HAMMER 또는 ATHLON)에 관해서는, 임계 전압이 0.6 V이고, AMD 프로세서들에 관해서는, 임계 전압이 AMD 칩들을 위한 1.5V이다. VID_SEL이 오픈되거나 VCC이면, 임계 전압은 1.5V가 될 것이다. VID_SEL이 접지되어 있으면, 임계 전압은 인텔 VR-10 칩을 위한 0.6V로 설정될 것이다.
VID_SEL이 접지 전압일 때, 비교기들(320)(330)의 출력들은 둘 다 로우(low)로 될 것이며, 이것은 디지털-아날로그 컨버터(DAC)(340)에게 VID 코드들이 인텔 VR-10 칩을 위해 해석되어야 한다는 것을 알릴 것이다. 입력들(350)(360)이 모두 로우 일 때, DAC(340)는 인텔 VR-10 칩 VID 코드들을 디폴트(default) 값으로 설정한다. 비교기(330)의 로우 출력이 스위치(311)를 통해 0.6V 임계치를 또한 선택할 것이다.
VID_SEL이 오픈 상태이면, 비교기(320) 출력은 로우로 될 것이다. VID_SEL이 오픈 상태이면, 커런트 소스(321)는 VID_SEL을 비교기(320)의 3.3V 레퍼런스보다 작은 전압으로 풀업할 것이고, 그래서 비교기(320)의 출력이 로우로 될 것이다. 그러나, 1.2V 레퍼런스를 갖는 비교기(330)의 출력이 하이로 될 것이고, 따라서 입력(360)이 하이로 되어, AMD HAMMER 칩에 관한 VID 코드들을 해석하도록 DAC(340)에게 명령할 것이다. 이와 동시에, 비교기(330)의 하이 출력이 스위치(311)를 통해, VID 입력 비교기들(310)을 위한 1.5V 임계 전압을 선택한다.
VID_SEL이 VCC에 있으면, 이때 비교기들(320)(330)의 출력들은 모두 하이이며, 따라서 DAC(340)에게 VID 코드들이 AMD ATHLON 프로세서 칩을 위해 해석되어야 한다는 것을 알린다. 비교기(330)의 하이 출력이 또한 VID 입력 비교기들(310)을 위한 1.5V 임계 전압을 선택한다.
입력 VID 비트들에 따라, 비교기들(310)에 의해 디코딩된 바와 같이, DAC(340)는 컨버터 출력 전압을 설정하기 위해, 도 2-4를 참조하여 설명된 바와 같이, 레퍼런스 전압 VDAC(380)를 트랜스-컨덕턴스 DAC 버퍼(360)를 통해 오차 증폭기(50)로 제공할 것이다. VDAC 전압은 저항기(accurate resistor)를 통해 FB에 결합된 EAOUT과 함께 오차 증폭기 출력 전압으로 트림(trim) 된다. 이것은 DAC 버퍼 입력 오프셋(offset)과, 오차 증폭기 입력 오프셋과, 그리고 RROSC를 기반으로 하는 FB 바이어스(bias) 전류의 생성시의 오차들을 보상한다. 이러한 트림 방식은 0.5% 시스템 정확도를 제공한다.
도 5의 VID 제어 회로는 동작 도중에 VID 코드에서의 변경들(changes)을 허용할 수 있으며 따라서 VDAC 전압을 변경할 수 있다. 상기 회로는 VID 변경을 검출 하며 새로운 코드가 왜곡(skew) 또는 잡음(noise)이 아니라 유효하다는 것을 검증(verify)하기 위해 블랭킹 회로(blanking circuit)(370)를 통해 400ns 동안 DAC(340) 출력 응답을 블랭킹한다. VDAC 버퍼 증폭기(362)의 싱크/소스(sink/source) 성능(capability)은 상기에서 설명된 발진기 주파수인 RROSC를 설정하는 동일한 외부 저항기에 의해 프로그래밍된다. VDAC 핀(380)에서의 전압의 슬루 레이트(slew rate)는 VDAC 핀과 VOSNS- 핀 사이의 외부 캐패시터(CDAC)에 의해 조절될 수 있다. 도 1을 참조하자. 상기 캐패시터(CDAC)와 직렬로 연결된 RDAC 저항기는 VDAC 버퍼 증폭기를 보상하기 위해 사용된다. 도 1을 참조하자. 디지털 VID 변화들(transitions)은 VDAC 전압과 컨버터 출력 전압의 완만한 아날로그 변화(smooth analog transition)를 초래하며 출력 전압의 오버슛(overshoot)과 입력 및 출력 캐패시터들에서의 유입 전류들을 최소화한다.
어댑티브 전압 포지셔닝(adaptive voltage positioning)은 부하 과도 현상(laod tansients) 동안의 출력 전압 편차(deviations)를 줄이기 위해 그리고 부하가 최대 전류를 소모(drawing)하고 있을 때 그 부하의 파워 소모(power dissipation)를 줄이기 위해 사용된다. 전압 포지셔닝에 관련된 회로는 도 2a 및 도 2b에 보여진다. 저항기(RFB)가 오차 증폭기(50)의 반전 입력(핀 FB)과 컨버터 출력 전압 사이에 연결된다. 발진기 주파수인 RROSC를 프로그래밍하는 동일한 외부 저항기에 의해 값이 프로그래밍되는 인터널 커런트 소스(200)는 FB 핀으로부터의 전류를 펌프(pump)한다. FB 바이어스 전류는, 오차 증폭기(50) 입력들에서의 밸런 스(balance)를 유지시키도록 컨버터의 출력 전압을 V(VDAC)-I(FB)*RFB로 강제로 낮추도록 하는 RFB의 양단의 포지셔닝 전압 강하(positioning voltage drop)를 발달시킨다. DAC 전압보다 작도록 고정 오프셋 전압의 요구량을 프로그래밍하기 위해 RFB가 선택된다.
VDRP 핀에서의 전압은 양쪽 상의 전류 감지 증폭기들(140)(150)의 평균(average)이며 VDAC 전압과 모든 상들의 평균 인덕터 전류와의 합(sum)을 나타낸다. VDRP 핀은 저항기(RDRP)를 통해 FB 핀에 연결된다. 오차 증폭기(50)는 FB 핀 상의 전압을 전원 공급기 루프(power supply loop)를 통하는 VDAC와 강제로 일치시킨다. 그러므로, RDRP를 통하는 전류는 (VDRP-VDAC)/RDRP와 일치한다. 부하 전류가 증가함에 따라, VDRP 전압도 따라서 증가하며, VDRP 전압의 증가는 RFB 전류 증가를 초래하고, 아울러 출력 조정 전압을 더 낮게 하며, 따라서 부하 전류에서의 증가에 비례하여 출력 전압을 감소시킨다. 컨버터의 드룹(droop) 임피던스(impedance) 또는 출력 임피던스는 따라서 저항기(RDRP)에 의해 프로그래밍될 수 있다. 컨버터 출력의 오프셋 또는 슬로프는 VDAC 전압과 독립적이다.
AMD는 허용 전원 공급기 조정 윈도우(acceptable power supply regulation window)를 AMD의 규정 VID 테이블 전압들에 관하여 ±50mV로서 규정한다. 인텔은 VR-10.0에 관해서 절대적 최대 전원 공급기 전압에서의 VID 테이블 전압들을 규정한다. 모든 3개의 DAC 선택사항들(options)을 구비하기 위해서, HAMMER 및 ATHLON DAC 출력 전압들이 AMD 표준들에서 열거된 것보다 50mV 더 높이 사전에 배치된다. 테스트 동안에, 직렬 연결된 저항기는 DAC(디지털-아날로그 변환기)로부터 부가적인 50mV를 소거(cancel; 캔슬)하도록 EAOUT 및 FB 사이에 놓인다. IROSC와 동일한 FB 바이어스 전류는 50mV 캔슬레이션(cancellation) 전압을 일으킨다. 회로에서의 이러한 50mV 캔슬레이션 저항기와 함께 V(EAOUT)를 모니터링함으로써 VDAC 전압을 트리밍(trimming)하는 것은 또한 FB 바이어스 전류에서의 오차들을 트리밍한다.
VDRP 핀 전압은 DAC 전압을 더한 컨버터의 평균 전류를 나타낸다. 부하 전류는 VDRP 전압으로부터 VDAC 전압을 감산함으로써 얻어질 수 있다.
도 5는 본 발명이 전원 공급기 출력 전압 뿐만 아니라 전원 공급기의 다른 특성들을 결정하거나 설정할 수 있다는 것을 보인다. 예를 들면, 본 발명은 OVP(과전압 보호; over-voltage protection) 리미트(limit)를 설정하기 위해 사용될 수 있다. 도 1을 참조하면, 제어칩(10)은 OVP 입력(8)을 갖는다. OVP 입력(8)은 전원 공급기에 관한 과전압 보호 리미트를 설정한다. 인텔 칩들에 관해서, OVP 리미트는 VDAC 보다 높은 150mV이다. AMD에 관해서, OVP 리미트는 VDAC보다 높은 450mV이다. 이것을 실행하기 위해, OVP 비교기(390)는 전압 FB(전원 공급기의 출력 전압)과 선택 전압 VDAC+150mV 또는 VDAC+450mV에 응답하여 제공된다. VID_SEL이 VCC이거나 혹은 플로팅(floating)이면, 라인(360)은 하이 일 것이고, 이것은 부하가 AMD 칩임을 의미하며, 그래서 스위치(400)은 레퍼런스 전압(410)(450mV)을 선택한다. 라인(360)이 로우이면, 부하는 인텔 VR-10.0 칩과 레퍼런스 전압(420)(150mV)이 선택된 것과 같다. 본 발명이 출력 전압과 OVP 리미트를 제어하는 것에 대하여 설명되어 있더라도, 전원 공급기의 다른 출력들 또는 특성들이 본 발명에 의한 부하에 유 사하게 커스터마이즈될 수 있음을 유념해야 한다.
본 발명이 2개 상 컨버터에 대하여 설명되었더라도, 본 발명은 어떤 타입의 전원 공급기, 일례로, 단일 상(single phase) 컨버터 또는 2개 상들보다 많은 상들을 갖는 컨버터 또는 컨버터가 없는(non-converter) 전원 공급기에도 적용될 수 있다.
또한, 본 발명이 3개의 부하 타입들(인텔 VR-10.0, AMD ATHLON 그리고 AMD HAMMER) 사이에서의 선택에 관하여 설명되었더라도, 이 기술 분야에서의 당업자는 본 발명이 4개 이상의 부하 타입들, 일례로, 4개 이상의 상이한 마이크로프로세서 타입들에 대하여 설명될 수 있음을 유의해야 한다. 이것은 4개 이상의 프로세서 타입들을 구별할 수 있도록 VID_SEL 핀에 응답하는 선택 회로를 적당하게 디자인함으로써 수행될 수 있다. 예를 들면, 도 5에서 보여지는 바와 같이, VID_SEL 핀은 선택 회로에게 3개 레벨들, 즉, 접지, VCC 및 플로팅(floating)을 제공한다. 회로가 4개 부하 타입들을 조정하도록 확장하기 위해서; VID_SEL에 관한 네번째 레벨(일례로, 접지와 VCC 사이의 전압 레벨 VBIAS)이 제공될 수 있으며 선택 회로는 일례로 부가적인 비교기 또는 비교기들을 추가함으로써 적당하게 재디자인될 수 있다.
본 발명이 특정 실시예들에 관련하여 설명되었더라도, 많은 다른 변경들 및 수정들 그리고 다른 사용법들이 당업자에게 명백하게 될 것이다. 그러므로 본 발명은 여기에 있는 특정 명세서에 의해서가 아니라, 첨부된 청구항들에 의해서 한정되어져야 한다.

Claims (58)

  1. 전기 부하에 전원을 공급하는 전원 공급기-여기서, 상기 전기 부하는 상기 전원 공급기로부터 자신에게 제공될 전원 공급기 특성을 결정하는 부하 특성 데이터를 생성하며-로서,
    상기 전기 부하에 전원을 공급하기 위한 입력 전압으로서 제공될 출력 전압을 생성하는 전압 레귤레이터와, 여기서, 상기 전압 레귤레이터는 상기 전원 공급기의 특성을 설정하기 위한 레퍼런스 신호에 응답하고; 그리고
    상기 전압 레귤레이터를 위한 상기 레퍼런스 신호를 생성하는 제어 회로를 포함하여 구성되고, 여기서, 상기 제어 회로는 상기 전기 부하로부터의 상기 부하 특성 데이터와, 복수의 전기 부하 타입들로부터 전기 부하의 타입을 선택하기 위한 선택 입력에 응답하며, 그럼으로써 상기 선택 입력은 상기 전압 레귤레이터에 의해 상기 부하 특성 데이터가 평가(evaluate)되어 상기 전압 레귤레이터를 위한 상기 레퍼런스 신호를 생성할 수 있도록 전기 부하의 타입을 결정하는 것을 특징으로 하는 전원 공급기.
  2. 제 1 항에 있어서, 상기 전기 부하는 마이프로프로세서 부하를 포함하고 상기 복수의 전기 부하 타입들은 복수의 마이크로프로세서 부하 타입들을 포함하는 것을 특징으로 하는 전원 공급기.
  3. 제 1 항에 있어서, 상기 전원 공급기 특성은 상기 전원 공급기의 출력 전압을 포함하고 상기 레퍼런스 신호는 상기 전압 레귤레이터의 레퍼런스 전압을 포함하는 것을 특징으로 하는 전원 공급기.
  4. 제 1 항에 있어서, 상기 전원 공급기 특성은 과전압 보호 리미트를 포함하고 상기 레퍼런스 신호는 과전압 보호 리미트 전압을 포함하는 것을 특징으로 하는 전원 공급기.
  5. 제 3 항에 있어서, 상기 전기 부하는 마이크로프로세서 부하를 포함하고 상기 복수의 전기 부하 타입들은 복수의 마이크로 프로세서 부하 타입들을 포함하며 상기 부하 특성 데이터는 상기 복수의 마이크로프로세서 부하 타입들 각각과 관련되는 디지털 전압 식별(VID) 코드들을 포함하고 상기 제어 회로는,
    입력 VID 코드를 상기 레퍼런스 전압으로 변환하기 위한 선택 입력을 수신하는 디지털-아날로그 변환기를 포함하는 VID 제어 회로를 포함하는 것을 특징으로 하는 전원 공급기.
  6. 제 5 항에 있어서, 상기 VID 제어 회로는,
    VID 코드들의 각 비트들과 임계 전압을 비교하기 위한 입력으로서 상기 VID 코드들의 각 비트들을 구비하는 복수의 VID 입력 비교기들을 더 포함하는 것을 특징으로 하는 전원 공급기.
  7. 제 6 항에 있어서, 상기 복수의 VID 입력 비교기들 각각은 임계 전압과 결합된 제1 입력과 상기 VID 코드 입력들의 각 비트를 수신하도록 결합된 제2 입력을 구비하며, 여기서 상기 임계 전압은 상기 선택 입력에 응답하여 복수의 임계 전압들로부터 선택 가능한 것을 특징으로 하는 전원 공급기.
  8. 제 7 항에 있어서, 상기 디지털-아날로그 변환기는 상기 복수의 VID 입력 비교기들로부터 입력들을 수신하는 것을 특징으로 하는 전원 공급기.
  9. 제 8 항에 있어서,
    상기 디지털-아날로그 변환기로부터 출력을 수신하고 상기 레퍼런스 전압을 상기 전압 레귤레이터로 제공하는 버퍼 회로를 더 포함하는 것을 특징으로 하는 전원 공급기.
  10. 제 8 항에 있어서, 상기 레귤레이터는 스위칭 레귤레이터를 포함하는 것을 특징으로 하는 전원 공급기.
  11. 제 8 항에 있어서, 상기 스위칭 레귤레이터는 벅(buck) 컨버터를 포함하는 것을 특징으로 하는 전원 공급기.
  12. 제 11 항에 있어서, 상기 스위칭 레귤레이터는 다상(multiphase) 벅 컨버터를 포함하는 것을 특징으로 하는 전원 공급기.
  13. 제 11 항에 있어서, 상기 레퍼런스 전압은 상기 벅 컨버터의 오차 증폭기의 입력에 제공되는 것을 특징으로 하는 전원 공급기.
  14. 제 7 항에 있어서,
    입력으로서 상기 선택 입력을 수신하는 비교기 회로를 더 포함하며, 여기서 상기 비교기 회로는 상기 디지털-아날로그 컨버터가 상기 VID 코드들을 상기 레퍼런스 전압으로 변환할 수 있도록 상기 디지털-아날로그 컨버터로 제1 신호를 제공하고 상기 복수의 VID 입력 비교기들을 위한 상기 임계 전압을 선택하기 위한 상기 복수의 VID 입력 비교기들에게 제2 신호를 제공하는 것을 특징으로 하는 전원 공급기.
  15. 제 14 항에 있어서, 상기 복수의 VID 입력 비교기들은 상기 제2 신호에 응답하여 상기 임계 전압을 선택하는 스위칭 회로를 더 포함하는 것을 특징으로 하는 전원 공급기.
  16. 제 5 항에 있어서,
    과전압 보호(OVP) 레퍼런스 전압과 상기 전원 공급기의 출력 전압에 응답하 는 비교기를 포함하는 OVP 리미트 선택 회로를 더 포함하는 것을 특징으로 하는 전원 공급기.
  17. 전기 부하에 전원을 공급하는 방법-여기서, 상기 전기 부하는 전원 공급기로부터 상기 전기 부하에게 제공될 전원 공급기 특성을 결정하는 부하 특성 데이터를 생성하며-으로서,
    상기 전원 공급기의 특성을 설정하기 위한 레퍼런스 신호에 응답하는 상기 전기 부하에게 전원을 공급하기 위한 입력 전압으로서 제공될 출력 전압을 생성하는 단계와; 그리고
    상기 전기 부하로부터의 부하 특성 데이터와 복수의 전기 부하 타입들로부터 전기 부하의 타입을 선택하기 위한 선택 입력에 응답하는 전압 레귤레이터를 위한 상기 레퍼런스 신호를 생성하는 단계를 포함하고, 그럼으로써 상기 선택 입력은 상기 부하 특성 데이터가 평가되어 상기 전압 레귤레이터를 위한 상기 레퍼런스 신호를 생성할 수 있도록 전기 부하의 타입을 결정하는 것을 특징으로 하는 방법.
  18. 제 17 항에 있어서, 상기 전기 부하는 마이크로프로세서 부하를 포함하고 상기 복수의 전기 부하 타입들은 복수의 마이크로프로세서 부하 타입들을 포함하는 것을 특징으로 하는 방법.
  19. 제 17 항에 있어서, 상기 전원 공급기 특성은 상기 전원 공급기의 출력 전압 을 포함하고 상기 레퍼런스 신호는 상기 전압 레귤레이터의 레퍼런스 전압을 포함하는 것을 특징으로 하는 방법.
  20. 제 17 항에 있어서, 상기 전원 공급기 특성은 과전압 보호 리미트를 포함하고 상기 레퍼런스 신호는 과전압 보호 리미트 전압을 포함하는 것을 특징으로 하는 방법.
  21. 제 17 항에 있어서,
    상기 전기 부하는 마이크로프로세서 부하를 포함하고 상기 복수의 전기 부하 타입들은 복수의 마이크로프로세서 부하 타입들을 포함하며 상기 부하 특성 데이터는 상기 복수의 마이크로프로세서 부하 타입들 각각과 관계되는 디지털 전압 식별(VID) 코드들을 포함하며, 상기 방법은,
    상기 선택 입력을 수신하고 디지털 입력 VID 코드를 상기 레퍼런스 전압으로 변환하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  22. 제 21 항에 있어서,
    상기 VID 코드들의 각 비트들을 임계 전압과 비교하기 위한 입력으로서 상기 VID 코드들의 각 비트들을 구비하는 복수의 VID 입력 비교기들을 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  23. 제 21 항에 있어서, 상기 복수의 VID 입력 비교기들 각각은 임계 전압에 결합된 제1 입력과 상기 VID 코드 입력들의 각 비트를 수신하도록 결합된 제2 입력을 구비하며,
    상기 선택 입력에 응답하여 복수의 임계 전압들로부터 임계 전압을 선택하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  24. 제 23 항에 있어서, 상기 변환하는 단계 이전에, 상기 복수의 VID 입력 비교기들로부터 입력들을 수신하는 단계를 포함하는 것을 특징으로 하는 방법.
  25. 제 24 항에 있어서,
    상기 레퍼런스 전압을 버퍼링하고 상기 전압 레귤레이터에게 상기 버퍼링된 레퍼런스 전압을 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  26. 제 24 항에 있어서, 상기 전압 레귤레이터는 스위칭 레귤레이터를 포함하는 것을 특징으로 하는 방법.
  27. 제 24 항에 있어서, 상기 스위칭 레귤레이터는 벅 컨버터를 포함하는 것을 특징으로 하는 방법.
  28. 제 27 항에 있어서, 상기 스위칭 레귤레이터는 다상 벅 컨버터를 포함하는 것을 특징으로 하는 방법.
  29. 제 27 항에 있어서,
    상기 벅 컨버터의 오차 증폭기의 입력에 상기 레퍼런스 전압을 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  30. 제 23 항에 있어서,
    상기 선택 입력을 입력으로서 수신하는 단계와;
    디지털-아날로그 컨버터가 상기 VID 코드들을 상기 레퍼런스 전압으로 변환할 수 있도록 제1 신호를 제공하고 상기 복수의 VID 입력 비교기들을 위한 상기 임계 전압을 선택하기 위해 상기 복수의 VID 입력 비교기들에게 제2 신호를 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  31. 제 30 항에 있어서,
    상기 제2 신호에 응답하여 상기 임계 전압을 선택하기 위해 스위칭 회로를 이용하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  32. 제 20 항에 있어서, 상기 선택 입력에 응답하여 상기 전원 공급기에 관한 과전압 보호 리미트를 선택하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  33. 마이크로프로세서 부하에 전원을 공급하는 전원 공급기-여기서, 상기 마이크로프로세서 부하는 상기 전원 공급기로부터 상기 마이크로프로세서 부하로 제공될 입력 전압을 결정하는 디지털 전압 식별(VID) 코드들을 생성하며-로서,
    상기 마이크로프로세서 부하에 전원을 공급하기 위한 입력 전압으로서 제공될 출력 전압을 생성하는 전압 레귤레이터와, 여기서 상기 전압 레귤레이터는 상기 출력 전압을 설정하기 위한 레퍼런스 전압에 응답하며; 그리고
    상기 전압 레귤레이터를 위한 상기 레퍼런스 전압을 생성하는 VID 제어 회로를 포함하여 구성되고, 여기서 상기 VID 제어 회로는 상기 마이크로프로세서 부하로부터의 상기 디지털 VID 코드들과 복수의 마이크로프로세서 부하 타입들로부터 마이크로프로세서 부하의 타입을 선택하기 위한 선택 입력에 응답하며, 그럼으로써 상기 선택 입력은 상기 VID 제어 회로에 의해 상기 VID 코드들이 평가되어 상기 전압 레귤레이터를 위한 상기 레퍼런스 전압을 생성할 수 있도록 마이크로프로세서 부하의 타입을 결정하는 것을 특징으로 하는 전원 공급기.
  34. 제 33 항에 있어서, 상기 VID 제어 회로는,
    입력 VID 코드를 상기 레퍼런스 전압으로 변환하기 위한 상기 선택 입력을 수신하는 디지털-아날로그 변환기를 포함하는 것을 특징으로 하는 전원 공급기.
  35. 제 34 항에 있어서, 상기 VID 제어 회로는,
    상기 VID 코드들의 각 비트들을 임계 전압과 비교하기 위한 입력으로서 상기 VID 코드들의 각 비트들을 구비하는 복수의 VID 입력 비교기들을 더 포함하는 것을 특징으로 하는 전원 공급기.
  36. 제 35 항에 있어서, 상기 복수의 VID 입력 비교기들 각각은 임계 전압과 결합된 제2 입력과 상기 VID 코드 입력들의 각 비트를 수신하도록 결합된 제2 입력을 구비하며, 여기서 상기 임계 전압은 복수의 임계 전압들로부터 선택 가능한 것을 특징으로 하는 전원 공급기.
  37. 제 36 항에 있어서, 상기 디지털-아날로그 변환기는 상기 복수의 VID 입력 비교기들로부터 입력들을 수신하는 것을 특징으로 하는 전원 공급기.
  38. 제 37 항에 있어서,
    상기 디지털-아날로그 변환기로부터 출력을 수신하고 상기 전압 레귤레이터로 상기 레퍼런스 전압을 제공하는 버퍼 회로를 더 포함하는 것을 특징으로 하는 전원 공급기.
  39. 제 37 항에 있어서, 상기 전압 레귤레이터는 스위칭 레귤레이터를 포함하는 것을 특징으로 하는 전원 공급기.
  40. 제 37 항에 있어서, 상기 스위칭 레귤레이터는 벅 컨버터를 포함하는 것을 특징으로 하는 전원 공급기.
  41. 제 40 항에 있어서, 상기 스위칭 레귤레이터는 다상 벅 컨버터를 포함하는 것을 특징으로 하는 전원 공급기.
  42. 제 40 항에 있어서, 상기 레퍼런스 전압은 상기 벅 컨버터의 오차 증폭기의 입력에 제공되는 것을 특징으로 하는 전원 공급기.
  43. 제 36 항에 있어서,
    입력으로서 상기 선택 입력을 수신하는 비교기 회로를 더 포함하며, 여기서, 상기 비교기 회로는 상기 디지털-아날로그 변환기가 상기 VID 코드들을 상기 레퍼런스 전압으로 변환할 수 있도록 상기 디지털-아날로그 변환기에게 제1 신호를 제공하고 상기 복수의 VID 입력 비교기들에 관한 상기 임계 전압을 선택하기 위한 상기 복수의 VID 입력 비교기들에게 제2 신호를 추가적으로 제공하는 것을 특징으로 하는 전원 공급기.
  44. 제 43 항에 있어서, 상기 복수의 VID 입력 비교기들은 상기 임계 전압을 선택하도록 상기 제2 신호에 응답하는 스위칭 회로를 더 포함하는 것을 특징으로 하는 전원 공급기.
  45. 제 33 항에 있어서,
    과전압 보호(OVP) 레퍼런스 전압과 상기 전원 공급기의 출력 전압에 응답하는 비교기를 포함하는 과전압 보호 리미트 선택 회로를 더 포함하여 구성되며, 여기서, 상기 OVP 레퍼런스 전압은 상기 선택 입력에 응답하는 선택 스위치에 의해 선택되는 것을 특징으로 하는 전원 공급기.
  46. 마이크로프로세서 부하에 전원을 공급하는 방법-여기서, 상기 마이크로 프로세서 부하는 전원 공급기로부터 상기 마이크로프로세서 부하로 제공될 입력 전압을 결정하는 디지털 전압 식별(VID) 코드들을 생성하며-으로서,
    출력 전압을 설정하기 위한 레퍼런스 전압에 응답하는 상기 마이크로프로세서 부하에 전원을 공급하기 위한 상기 입력 전압으로서 제공될 상기 출력 전압을 생성하는 단계와; 그리고
    상기 마이크로 프로세서 부하로부터의 상기 디지털 VID 코드들과 복수의 마이크로프로세서 부하 타입들로부터 마이크로프로세서 부하의 타입을 선택하기 위한 선택 입력에 응답하는 레귤레이터를 위한 상기 레퍼런스 전압을 생성하는 단계를 포함하고, 그럼으로써 상기 선택 입력은 상기 VID 코드들이 평가되어 상기 레귤레이터를 위한 상기 레퍼런스 전압을 생성할 수 있도록 마이크로프로세서 부하의 타입을 결정하는 것을 특징으로 하는 방법.
  47. 제 46 항에 있어서,
    상기 선택 입력을 수신하고 디지털 입력 VID 코드를 상기 레퍼런스 전압으로 변환하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  48. 제 47 항에 있어서,
    상기 VID 코드들의 각 비트들을 임계 전압과 비교하기 위한 입력으로서 상기 VID 코드들의 각 비트들을 구비하는 복수의 VID 입력 비교기들을 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  49. 제 47 항에 있어서, 상기 복수의 VID 입력 비교기들 각각은 임계 전압에 결합된 제1 입력과 상기 VID 코드 입력들의 각 비트를 수신하도록 결합된 제2 입력을 구비하며,
    상기 선택 입력에 응답하여 복수의 임계 전압들로부터 임계 전압을 선택하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  50. 제 49 항에 있어서, 상기 변환하는 단계 이전에, 상기 복수의 VID 입력 비교기들로부터 입력들을 수신하는 단계를 포함하는 것을 특징으로 하는 방법.
  51. 제 50 항에 있어서,
    상기 레퍼런스 전압을 버퍼링하고 상기 전압 레귤레이터에게 상기 버퍼링된 레퍼런스 전압을 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  52. 제 50 항에 있어서, 상기 전압 레귤레이터는 스위칭 레귤레이터를 포함하는 것을 특징으로 하는 방법.
  53. 제 50 항에 있어서, 상기 스위칭 레귤레이터는 벅 컨버터를 포함하는 것을 특징으로 하는 방법.
  54. 제 53 항에 있어서, 상기 스위칭 레귤레이터는 다상 벅 컨버터를 포함하는 것을 특징으로 하는 방법.
  55. 제 53 항에 있어서,
    상기 벅 컨버터의 오차 증폭기의 입력에 상기 레퍼런스 전압을 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  56. 제 49 항에 있어서,
    상기 선택 입력을 입력으로서 수신하는 단계와;
    디지털-아날로그 컨버터가 상기 VID 코드들을 상기 레퍼런스 전압으로 변환할 수 있도록 제1 신호를 제공하고 상기 복수의 VID 입력 비교기들을 위한 상기 임계 전압을 선택하기 위해 상기 복수의 VID 입력 비교기들에게 제2 신호를 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  57. 제 56 항에 있어서,
    상기 제2 신호에 응답하여 상기 임계 전압을 선택하기 위해 스위칭 회로를 이용하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  58. 제 46 항에 있어서, 상기 선택 입력에 응답하여 상기 전원 공급기에 관한 과전압 보호 리미트를 선택하는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR1020077005168A 2004-08-25 2005-08-17 부하 특성 데이터를 기반으로 한 전원 공급기 커스터마이징방법 및 장치 KR100832915B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/926,435 US7294993B2 (en) 2004-08-25 2004-08-25 Method and apparatus for customizing of a power supply based on load characteristic data
US10/926,435 2004-08-25

Publications (2)

Publication Number Publication Date
KR20070036193A true KR20070036193A (ko) 2007-04-02
KR100832915B1 KR100832915B1 (ko) 2008-05-28

Family

ID=35942164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005168A KR100832915B1 (ko) 2004-08-25 2005-08-17 부하 특성 데이터를 기반으로 한 전원 공급기 커스터마이징방법 및 장치

Country Status (7)

Country Link
US (1) US7294993B2 (ko)
JP (1) JP2008511283A (ko)
KR (1) KR100832915B1 (ko)
CN (1) CN101218553A (ko)
DE (1) DE112005002042T5 (ko)
TW (1) TW200619895A (ko)
WO (1) WO2006026169A2 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI282492B (en) * 2005-01-28 2007-06-11 Asustek Comp Inc Adapter card for main board
US7221135B2 (en) * 2005-04-20 2007-05-22 Stmicroelectronics S.R.L. Method for regulating the time constant matching in DC/DC converters
JP2008035609A (ja) * 2006-07-28 2008-02-14 Sharp Corp スイッチング電源回路
US8587269B2 (en) * 2006-10-27 2013-11-19 International Rectifier Corporation Cycle by cycle synchronous buck converter control based on external clock
TWM313812U (en) * 2006-11-27 2007-06-11 Micro Star Int Co Ltd Computer device with over voltage protection
US20080129260A1 (en) * 2006-12-04 2008-06-05 Jaber Abu Qahouq Current sharing for multiphase power conversion
US8055927B2 (en) * 2007-05-23 2011-11-08 International Business Machines Corporation Structure for analyzing dynamic CPU voltage
US7844846B2 (en) * 2007-05-23 2010-11-30 International Business Machines Corporation System and method for analyzing dynamic CPU voltage
TWI402647B (zh) * 2007-09-14 2013-07-21 Asustek Comp Inc 可動態調整電壓及有效節能之電壓控制裝置、方法及電腦裝置
US7932704B1 (en) * 2008-02-01 2011-04-26 Intersil Americas Inc. System and method of providing control pulses to control operation of a converter with high frequency repetitive load transients
JP5526536B2 (ja) * 2008-12-18 2014-06-18 富士通株式会社 情報処理装置、情報処理システム、プログラム及び制御装置
US8988408B2 (en) * 2010-03-22 2015-03-24 Apple Inc. Variable-bias power supply
DE102010019711B4 (de) * 2010-05-07 2012-03-01 Fujitsu Technology Solutions Intellectual Property Gmbh Schaltungsanordnung zur Spannungsversorgung, Computersystem, Verfahren zum automatischen Konfigurieren eines mehrphasigen Spannungswandlers und Computerprogrammprodukt
CN102130899B (zh) * 2010-12-28 2015-04-29 华为技术有限公司 一种电源协议管理方法、装置及其应用的电源系统
US8791676B2 (en) * 2011-09-30 2014-07-29 Monolithic Power Systems, Inc. Reference adjusting power supply for processor and control method thereof
EP2648323B1 (en) * 2012-04-03 2018-09-05 Nxp B.V. Switched-Mode Power Supply with Feedforward Control based on Load Setpoint
CN102879631A (zh) * 2012-09-18 2013-01-16 华为技术有限公司 一种电压检测装置、系统及方法
KR102045780B1 (ko) 2013-03-05 2019-11-18 삼성전자주식회사 양방향 전압 배치 회로, 이를 포함하는 전압 컨버터 및 전력 공급 장치
US20140266123A1 (en) * 2013-03-13 2014-09-18 Qualcomm Incorporated Truncated ramp waveforms in switching regulators
JP6510199B2 (ja) * 2014-08-19 2019-05-08 ローム株式会社 スイッチング回路、オーディオアンプ集積回路、電子機器、電気音響変換素子の駆動方法
TWI579678B (zh) * 2015-08-13 2017-04-21 華碩電腦股份有限公司 電源適配器與其控制方法
US10050559B2 (en) * 2016-01-20 2018-08-14 Linear Technology Llc Control architecture with improved transient response
US10468984B2 (en) * 2016-07-01 2019-11-05 Dialog Semiconductor (Uk) Limited DC-DC switching converter with adaptive voltage positioning combined with digital-to-analog converter servo
US10649477B2 (en) 2017-05-18 2020-05-12 Cypress Semiconductor Corporation Programmable shunt regulator
US10205445B1 (en) * 2017-09-25 2019-02-12 Synopsys, Inc. Clock duty cycle correction circuit
US11204614B2 (en) * 2017-10-27 2021-12-21 Taiwan Semiconductor Manufacturing Company Limited Current balance circuit
JP6986999B2 (ja) * 2018-03-15 2021-12-22 エイブリック株式会社 ボルテージレギュレータ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0649141A (ja) * 1992-08-04 1994-02-22 Matsushita Electric Works Ltd 液状樹脂成形材料
JPH0720786A (ja) * 1993-07-06 1995-01-24 Toyobo Co Ltd シート状係合部材
US6137188A (en) * 1999-05-28 2000-10-24 3Com Corporation Method for shared voltage regulation with multiple devices
US6465993B1 (en) * 1999-11-01 2002-10-15 John Clarkin Voltage regulation employing a composite feedback signal
US6772356B1 (en) * 2000-04-05 2004-08-03 Advanced Micro Devices, Inc. System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor
EP1152530B1 (en) * 2000-11-24 2003-04-02 Agilent Technologies, Inc. (a Delaware corporation) Circuit for providing a logical output signal in accordance with crossing points of differential signals
US6574577B2 (en) * 2000-12-13 2003-06-03 Intel Corporation Circuit to indicate the status of a supply voltage
US6965502B2 (en) * 2001-03-21 2005-11-15 Primarion, Inc. System, device and method for providing voltage regulation to a microelectronic device
US7262628B2 (en) * 2004-07-02 2007-08-28 Primarion, Inc. Digital calibration with lossless current sensing in a multiphase switched power converter
US6694272B1 (en) * 2001-11-08 2004-02-17 Galaxy Power, Inc. Microcontroller controlled voltage reference
US6778033B2 (en) * 2002-05-02 2004-08-17 Intel Corporation Voltage control for clock generating circuit
US7020786B2 (en) * 2002-07-23 2006-03-28 Dell Products L.P. System and method for selecting a voltage output reference
US7023672B2 (en) * 2003-02-03 2006-04-04 Primarion, Inc. Digitally controlled voltage regulator

Also Published As

Publication number Publication date
DE112005002042T5 (de) 2007-10-18
US20060043947A1 (en) 2006-03-02
KR100832915B1 (ko) 2008-05-28
WO2006026169A2 (en) 2006-03-09
WO2006026169A3 (en) 2007-11-15
CN101218553A (zh) 2008-07-09
US7294993B2 (en) 2007-11-13
JP2008511283A (ja) 2008-04-10
TW200619895A (en) 2006-06-16

Similar Documents

Publication Publication Date Title
KR100832915B1 (ko) 부하 특성 데이터를 기반으로 한 전원 공급기 커스터마이징방법 및 장치
US6912144B1 (en) Method and apparatus for adjusting current amongst phases of a multi-phase converter
US7501802B2 (en) DC-DC converting method and apparatus
US10447160B2 (en) Pulse width control for switching mode power converters
US10797585B2 (en) Multi-phase control for pulse width modulation power converters
US6204651B1 (en) Method and apparatus for regulating an output voltage of a switch mode converter
US8378655B2 (en) Determining initial pre-bias in a switch-mode controller for a buck converter device
TWI387189B (zh) 直流對直流轉換器及其方法
US20090079408A1 (en) Voltage mode pwmff-pfm/skip combo controller
US20010045815A1 (en) Methods to control the droop when powering dual mode processors and associated circuits
GB2567046B (en) Systems and methods for generating a feedback current in a DC-DC converter
US20030178975A1 (en) Multi-phase buck converter
US20060028188A1 (en) Controller for a DC to DC converter having linear mode and switch mode capabilities
US6801026B2 (en) Hysteretic DC-DC converters
US20090134861A1 (en) Power supply circuit and electronic apparatus
WO2015013032A1 (en) Switching regulator circuits and methods
US20040145845A1 (en) Multi-phase buck converter with programmable phase selection
US20040232900A1 (en) DC-to-DC converter with fast load transient response and method thereof
US20090267573A1 (en) Power Supplies, Power Supply Controllers, And Power Supply Controlling Methods
US7960957B2 (en) Headroom compensation circuit for voltage converter
US11575318B2 (en) Voltage converters with hysteretic control
US20180120877A1 (en) Precise voltage positioning using dc-dc converter
US20230134098A1 (en) Control circuit for dc-dc converters with current limit and control method thereof
KR102266039B1 (ko) 전압제어 딜레이 라인을 이용한 고속 pwm 컨트롤 벅 변환기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130507

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140513

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150511

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160513

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 10