KR20070030387A - 반도체 집적회로의 데이터 출력 장치 - Google Patents

반도체 집적회로의 데이터 출력 장치 Download PDF

Info

Publication number
KR20070030387A
KR20070030387A KR1020050085005A KR20050085005A KR20070030387A KR 20070030387 A KR20070030387 A KR 20070030387A KR 1020050085005 A KR1020050085005 A KR 1020050085005A KR 20050085005 A KR20050085005 A KR 20050085005A KR 20070030387 A KR20070030387 A KR 20070030387A
Authority
KR
South Korea
Prior art keywords
slew rate
data output
data
control unit
resistor
Prior art date
Application number
KR1020050085005A
Other languages
English (en)
Inventor
김태균
김종환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050085005A priority Critical patent/KR20070030387A/ko
Publication of KR20070030387A publication Critical patent/KR20070030387A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 슬루 레이트를 원하는 범위 이내로 조정할 수 있도록 한 반도체 집적회로의 데이터 출력 장치에 관한 것으로, 입력된 데이터를 출력단자를 통해 출력하기 위한 데이터 출력수단, 슬루 레이트 변동을 억제하기 위해 상기 출력수단의 입력단에 연결된 저항 및 상기 데이터가 저항을 거쳐 상기 데이터 출력수단에 입력되도록 하거나, 리셋 신호에 따라 상기 데이터가 저항을 거치지 않고 상기 데이터 출력수단에 입력되도록 하여 슬루 레이트를 조정하기 위한 슬루 레이트 제어수단을 포함을 제공한다. 따라서 반도체 집적회로 제조완료 후 테스트 과정에서 슬루 레이트 조정이 가능하므로 비용증가를 방지할 수 있고, 공정증가에 따른 시간손실을 최소화하여 양산기간을 단축할 수 있다.
슬루 레이트/리셋/테스트 모드

Description

반도체 집적회로의 데이터 출력 장치{Data Output Apparatus of Semiconductor Integrated Circuit}
도 1은 종래의 기술에 따른 반도체 집적회로의 데이터 출력 장치의 구성을 나타낸 회로도,
도 2는 본 발명에 따른 반도체 집적회로의 데이터 출력 장치의 구성을 나타낸 회로도이다.
- 도면의 주요 부분에 대한 부호의 설명 -
40: 제 1 슬루 레이트 제어부 41, 51: 스위칭부
42, 52: 제 1 제어부 43, 53: 제 2 제어부
P4, P5: PMOS 트랜지스터 N4 - N7: NMOS 트랜지스터
IV1 - IV4: 인버터 R1, R2: 저항
44: 전기 차단소자 50: 제 2 슬루 레이트 제어부
본 발명은 반도체 집적회로에 관한 것으로, 더욱 상세하게는 반도체 집적회로의 데이터 출력 장치에 관한 것이다.
반도체 집적회로에서 고속으로 데이터를 전송하기 위해서는 데이터 출력 회로의 구동능력이 커야 한다. 즉, 모든 PVT(Process, Voltage, Temperature) 변화에 대응하여 슬루 레이트(Slew Rate) 값이 미리 정해진 최소값 이상이 되어야 한다.
이때 슬루 레이트란, 단위시간당 전압변화를 의미하는 것으로 슬루 레이트가 높다는 것은 그만큼 빨리 데이터 출력이 이루어진다는 것이고, 슬루 레이트가 낮다는 것은 그만큼 늦게 데이터 출력이 이루어져 메모리 규격사항에 미달될 수 있다.
반면 슬루 레이트가 너무 커서 최대값 이상일 경우 데이터 출력은 빠를 수 있지만 소모전류가 커지게 되는 문제점이 있다.
하지만 현실에서 여러 가지 상황에 따라 틀려지는 PVT 변화에 의해 예기치 못한 슬루 레이트 변동이 상술한 범위를 만족하도록 하는 것은 매우 힘들다.
따라서 종래에는 슬루 레이트 변동을 억제하기 위한 방법으로 데이터 출력 드라이버에 저항을 추가하는 방법을 이용하였으며, 이를 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래의 기술에 따른 데이터 출력 회로의 구성을 나타낸 것으로, 실제 데이터 출력 회로는 각 데이터 출력 단자별로(예를 들어, 16비트 출력인 경우 DQ0 - DQ15) 구성되어 있으며, 도 1은 그 중에서 하나의 데이터 출력 단자에 대한 데이터 출력 회로의 구성을 나타낸 것이다.
종래의 기술에 따른 데이터 출력 회로는 프리 드라이버(10)와 메인 드라이버(20)로 구성되고, 프리 드라이버(10)의 출력을 메인 드라이버(20)에 전달하기 위한 라인에 슬루 레이트 변동을 억제하기 위한 저항(R1, R2)이 연결된다.
이 때 프리 드라이버(10)는 PMOS 트랜지스터(P1)와 NMOS 트랜지스터(N1)로 이루어진 풀업(Pull up)용 프리 드라이버(11)와, PMOS 트랜지스터(P2)와 NMOS 트랜지스터(N2)로 이루어진 풀다운(Pull down)용 프리 드라이버(12)로 이루어진다.
그리고 메인 드라이버(20)는 PMOS 트랜지스터(P3)와, PMOS 트랜지스터(P3)에 연결된 NMOS 트랜지스터(N3)로 이루어지며, 두 트랜지스터의 연결부분에 출력단자(설명 편의상 DQ라 칭함)가 연결된다.
상기 저항(R1, R2)은 슬루 레이트 변동을 억제하기 위해 연결된 것으로, 저항과 같은 수동소자가 트랜지스터와 같은 능동소자에 비해 PVT에 따른 슬루 레이트 변동이 적다는 특성을 이용한 것이다.
그러나 종래의 기술에 따른 반도체 집적회로의 데이터 출력 회로는 저항을 이용하여 슬루 레이트 변동을 억제하려 하였으나, 저항 역시 변동 폭만 소폭 감소했을 뿐, PVT 변화에 따라 슬루 레이트 변동을 초래할 수 있고, 그 변동 폭이 정해진 범위를 벗어나게 되면, 보정이 불가능하여 반도체 집적회로 제작을 위한 마스크를 새로 제작해야 하는 등 공정상의 큰 손실을 초래하는 문제가 있다.
본 발명은 상기한 문제점을 해결하기 위하여 안출한 것으로서, 슬루 레이트를 원하는 범위 이내로 조정할 수 있도록 한 반도체 집적회로의 데이터 출력 장치를 제공함에 그 목적이 있다.
본 발명에 따른 반도체 집적회로의 데이터 출력 장치는 입력된 데이터를 출 력단자를 통해 출력하기 위한 데이터 출력수단; 슬루 레이트 변동을 억제하기 위해 상기 출력수단의 입력단에 연결된 저항 및 상기 데이터가 저항을 거쳐 상기 데이터 출력수단에 입력되도록 하거나, 리셋 신호에 따라 상기 데이터가 저항을 거치지 않고 상기 데이터 출력수단에 입력되도록 하여 슬루 레이트를 조정하기 위한 슬루 레이트 제어수단을 포함함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명하면 다음과 같다.
도 2는 본 발명에 따른 반도체 집적회로의 데이터 출력 장치의 구성을 나타낸 회로도이다.
본 발명에 따른 반도체 집적회로의 데이터 출력 장치는 입력된 데이터를 출력단자를 통해 출력하기 위한 데이터 출력부, 슬루 레이트 변동을 억제하기 위해 상기 출력수단의 입력단에 연결된 저항(R1, R2) 및 상기 데이터가 저항을 거쳐 상기 데이터 출력부에 입력되도록 하거나, 리셋 신호(Reset Signal)에 따라 상기 데이터가 저항을 거치지 않고 상기 데이터 출력부에 입력되도록 하여 슬루 레이트를 조정하기 위한 슬루 레이트 제어부를 포함한다.
이때 데이터 출력부는 데이터가 기설정된 레벨로 출력되도록 드라이빙(Driving)하기 위한 드라이버(Driver)로서, 메인 드라이버(20) 하나로 구성되거나, 프리 드라이버(10) 및 메인 드라이버(20)로 구성될 수 있으며, 도 2의 실시예에서는 프리 드라이버(10) 및 메인 드라이버(20)로 구성된 예가 도시되어 있다. 또한 프리 드라이버(10)는 각 데이터 출력 단자별로 풀업(Pull up)을 위한 프리 드라이 버(11) 및 풀다운(Pull down)을 위한 프리 드라이버(12)가 한 쌍을 이루어 메인 드라이버(20)와 연결된다.
그리고 슬루 레이트 제어부는 풀업 동작에 대해 슬루 레이트 조정이 가능하도록 프리 드라이버(11)의 출력과 메인 드라이버(20)의 입력 연결라인에 연결된 제 1 슬루 레이트 제어부(40), 풀다운 동작에 대해 슬루 레이트 조정이 가능하도록 프리 드라이버(11)의 출력과 메인 드라이버(20)의 입력 연결라인에 연결된 제 2 슬루 레이트 제어부(50)를 포함한다. 이 때 회로설계에 따라 트랜지스터의 사이즈 등 이 다르게 될 수 있으나, 둘의 기본적인 구성은 동일하다.
따라서 그 중 하나인 제 1 슬루 레이트 제어부(40)를 기준으로 설명을 진행하기로 한다.
상기 제 1 슬루 레이트 제어부(40)는 프리 드라이버(11)의 출력이 저항(R1)을 경유하지 않거나, 경유하여 메인 드라이버(20)에 입력되도록 하는 스위칭부(41), 리셋 신호에 따라 상기 프리 드라이버(11)의 출력이 상기 저항(R1)을 경유하지 않고 메인 드라이버(20)에 입력되도록 상기 스위칭부(41)를 제어하는 제 1 제어부(42), 테스트 모드 신호(Test Mode Signal)에 따라 상기 제 1 제어부(42)에 상관없이 상기 스위칭부(41)를 제어하는 제 2 제어부(43) 및 상기 제 1 제어부(42)와 제 2 제어부(43) 사이에 차단 가능하도록 연결되고 차단될 경우 상기 제 2 제어부(43)의 스위칭부(41) 제어동작을 차단하는 전기 차단소자(44)를 포함하여 구성된다.
이 때 스위칭부(41)는 상기 저항(R1) 양단에 소오스와 드레인이 연결된 트랜 지스터(P5)로 구성된다.
그리고 제 1 제어부(42)는 리셋 신호에 따라 소정 출력신호 레벨을 유지시키는 래치(Latch) 회로이며, 게이트에 리셋신호를 입력받고 드레인이 접지된 제 1 트랜지스터(N4), 상기 제 1 트랜지스터(N4)의 소오스에 연결된 제 1 인버터(IV1), 상기 제 1 인버터(IV1)와 상기 스위칭부(41) 사이에 연결된 제 2 인버터(IV2), 게이트에 상기 제 1 인버터(IV1)의 출력이 입력되고 소오스가 상기 제 1 트랜지스터(N4)의 소오스와 제 1 인버터(IV1) 사이에 연결되며 드레인이 접지된 제 2 트랜지스터(N5)로 구성된다.
이어서 제 2 제어부(43)는 게이트에 테스트 모드 신호(TM_up)를 입력받고, 소오스가 상기 전기 차단소자(44)를 통해 제 1 제어부(42)와 연결된 트랜지스터(P4)로 구성된다.
그리고 전기 차단소자(44)는 퓨즈(Fuse)로 이루어진다.
이와 같이 구성된 본 발명에 따른 반도체 집적회로의 데이터 출력 장치의 동작을 상세히 설명하면 다음과 같다.
먼저, 노멀(Normal) 동작시 슬루 레이트 테스트를 위한 신호인 테스트 모드 신호는 공통적으로 '로우'레벨을 유지한다.
이어서 제 2 제어부(43)의 트랜지스터(P4)가 턴온되어 '하이' 레벨을 출력하고 상기 '하이'신호가 전기 차단소자(44)와 제 1 및 제 2 인버터(IV1)(IV2)를 거쳐 스위칭부(41)의 트랜지스터(P5)의 게이트에 인가되어 트랜지스터(P5)를 턴오프시킨다.
따라서 프리 드라이버(11) 출력이 저항(R1)을 통해 메인 드라이버(20)에 입력된다. 즉, 저항(R1)이 동작하는 상태라 할 수 있다.
제 2 슬루 레이트 제어부(50)의 경우에도 제 1 슬루 레이트 제어부(40)와 동일하게 동작한다.
한편, 테스트 모드 진입시 상기 테스트 모드 신호는 공통적으로 '하이'레벨로 바뀌게 되고, 그에 따라 제 2 제어부(43)의 트랜지스터(P4)가 턴오프 되므로 스위칭부(41)의 트랜지스터(P5)는 리셋 신호를 입력받는 제 1 제어부(42)의 출력에 따라 온/오프가 결정된다.
이 때 리셋신호는 반도체 집적회로에 전원 공급후 발생되는 '하이' 펄스이고, 제 1 제어부(42)는 리셋신호에 따라 소정 출력레벨을 유지시키는 래치회로이므로 리셋신호가 인가된 후에는 제 1 제어부(42)의 출력이 '로우'로 유지되어 스위칭부(41)가 '온'상태를 유지한다.
즉, 노멀 동작시는 제 2 제어부(43)가 제 1 제어부(42)의 출력에 상관없이 스위칭부(41)를 '오프'상태로 유지시켜 저항(R1)이 정상 동작하도록 하고, 테스트 모드 동작시는 제 1 제어부(42)가 스위칭부(41)를 '온'상태로 유지시켜 저항(R1)이 동작하지 못하도록 하는 것이다.
상기와 같이 제 1 슬루 레이트 제어부(40)에 의해 저항(R1)이 정상 동작하는 상태에서, 반도체 집적회로 제조 및 설계에 관련된 작업자가 풀업 동작시 데이터 출력변화를 체크하여 슬루 레이트가 정해진 범위를 만족하는지 판단한다.
마찬가지로 슬루 레이트 제어부(50)에 의해 저항(R2)이 정상 동작하는 상태 에서, 풀다운 동작시 데이터 출력변화를 체크하여 슬루 레이트가 정해진 범위를 만족하는지 판단한다.
상기 슬루 레이트 판단은 모든 데이터 출력 드라이버에 대해서 이루어진다.
그리고 상기 판단결과, 슬루 레이트가 정해진 범위를 만족하지 않는 즉, 최소값 이하인 데이터 출력 드라이버가 존재할 경우 작업자는 해당 드라이버에 대해 노멀 동작시 저항(R1)이 동작하지 못하도록 하여 슬루 레이트가 최소값 이상이 되도록 한다.
이 때 도 2의 데이터 출력 드라이버 중 풀업 측의 슬루 레이트가 최소값 이하라 가정하고, 해당 저항(R1)이 동작하지 못하도록 하기 위해서는 제 2 제어부(43)의 출력을 차단하고, 제 1 제어부(42)가 리셋신호에 따라 출력신호 레벨을 '로우'로 유지하여 스위칭부(41)가 '온'상태를 유지하도록 하면 된다.
따라서 작업자는 전기 차단소자(44) 즉, 퓨즈를 컷팅(Cutting) 함으로써, 제 2 제어부(43)의 출력이 스위칭부(41)에 전달되지 못하도록 한다. 다시 말해, 노멀 동작시 제 2 제어부(43)와 무관하게 제 1 제어부(42)에 의해 스위칭부(41)의 트랜지스터(P5)가 '온'상태를 유지하여 프리 드라이버(11)의 출력이 저항(R1)을 거치지 않고, 스위칭부(41)를 통해 메인 드라이버(20)에 입력되도록 한다.
이와 같이 전체 데이터 출력 드라이버 중 슬루 레이트 조건을 만족하지 못하는 드라이버에 대해 선택적으로 퓨즈를 컷팅함으로서 슬루 레이트를 조정하며, 풀업과 풀다운 각각에 대해서도 선택적으로 슬루 레이트 조정이 가능하다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사 상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 반도체 집적회로의 데이터 출력 장치는 다음과 같은 효과가 있다.
첫째, 반도체 집적회로 제조완료 후 테스트 과정에서 슬루 레이트 조정이 가능하므로 슬루 레이트 재조정을 위해 마스크를 새로 제작해야 하는 등에 따른 비용증가를 방지할 수 있다.
둘째, 테스트 과정에서 슬루 레이트 조정이 가능하므로 슬루 레이트 재조정을 위해 마스크 재 제작과 공정증가에 따른 시간손실을 최소화하여 양산기간을 단축할 수 있다.

Claims (7)

  1. 입력된 데이터를 출력단자를 통해 출력하기 위한 데이터 출력수단;
    슬루 레이트 변동을 억제하기 위해 상기 출력수단의 입력단에 연결된 저항 및
    상기 데이터가 저항을 거쳐 상기 데이터 출력수단에 입력되도록 하거나, 리셋 신호에 따라 상기 데이터가 저항을 거치지 않고 상기 데이터 출력수단에 입력되도록 하여 슬루 레이트를 조정하기 위한 슬루 레이트 제어수단을 포함하는 반도체 집적회로의 데이터 출력 장치.
  2. 제 1 항에 있어서,
    상기 슬루 레이트 제어수단은
    상기 저항 양단에 연결된 스위칭부,
    리셋 신호에 따라 상기 데이터가 상기 저항을 경유하지 않고 상기 데이터 출력수단에 입력되도록 상기 스위칭부를 제어하는 제 1 제어부,
    테스트 모드 신호에 따라 상기 제 1 제어부에 상관없이 상기 스위칭부를 제어하는 제 2 제어부; 및
    상기 제 1 제어부와 제 2 제어부 사이에 차단 가능하도록 연결되고 차단될 경우 상기 제 2 제어부의 스위칭부 제어동작을 차단하는 전기 차단소자를 포함하는 반도체 집적회로의 데이터 출력 장치.
  3. 제 2 항에 있어서,
    상기 스위칭부는 상기 저항 양단에 소오스와 드레인이 연결된 트랜지스터를 포함하는 것을 특징으로 하는 반도체 집적회로의 데이터 출력 장치.
  4. 제 2 항에 있어서,
    상기 제 1 제어부는 상기 리셋 신호에 따라 출력신호 레벨을 유지시키는 래치를 포함하는 것을 특징으로 하는 반도체 집적회로의 데이터 출력 장치.
  5. 제 4 항에 있어서,
    상기 래치는 게이트에 리셋신호를 입력받고 드레인이 접지된 제 1 트랜지스터,
    상기 제 1 트랜지스터의 소오스에 연결된 제 1 인버터,
    상기 제 1 인버터와 상기 스위칭부 사이에 연결된 제 2 인버터, 및
    게이트에 상기 제 1 인버터 출력이 입력되고 소오스가 상기 제 1 트랜지스터의 소오스와 상기 제 1 인버터 사이에 연결되며 드레인이 접지된 제 2 트랜지스터를 포함하는 것을 특징으로 하는 반도체 집적회로의 데이터 출력 장치.
  6. 제 2 항에 있어서,
    상기 제 2 제어부는 게이트에 테스트 모드 신호를 입력받고, 소오스가 상기 전기 차단소자를 통해 상기 제 1 제어부와 연결된 트랜지스터를 포함하는 것을 특징으로 하는 반도체 집적회로의 데이터 출력 장치.
  7. 제 2 항 또는 제 6항에 있어서,
    상기 전기 차단소자는 퓨즈(Fuse)인 것을 특징으로 하는 반도체 집적회로의 데이터 출력 장치.
KR1020050085005A 2005-09-13 2005-09-13 반도체 집적회로의 데이터 출력 장치 KR20070030387A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050085005A KR20070030387A (ko) 2005-09-13 2005-09-13 반도체 집적회로의 데이터 출력 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050085005A KR20070030387A (ko) 2005-09-13 2005-09-13 반도체 집적회로의 데이터 출력 장치

Publications (1)

Publication Number Publication Date
KR20070030387A true KR20070030387A (ko) 2007-03-16

Family

ID=43655055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050085005A KR20070030387A (ko) 2005-09-13 2005-09-13 반도체 집적회로의 데이터 출력 장치

Country Status (1)

Country Link
KR (1) KR20070030387A (ko)

Similar Documents

Publication Publication Date Title
KR100657829B1 (ko) 보상 회로를 구비한 레벨 쉬프터 및 디지털 회로
EP0717334B1 (en) Circuit for providing a compensated bias voltage
US6593795B2 (en) Level adjustment circuit and data output circuit thereof
KR100631941B1 (ko) 반도체 장치용 출력 드라이버
KR100915814B1 (ko) 반도체 메모리 장치의 데이터 출력 드라이버 제어회로
US7205786B2 (en) Programmable output buffer
JPH11177380A (ja) インピーダンスコントロール回路
JP3763090B2 (ja) プログラマブル温度センサーとこれを具備する半導体装置
JP2006311201A (ja) バッファ回路
US6133778A (en) Anti-fuse programming circuit with cross-coupled feedback loop
KR101982904B1 (ko) 출력 드라이버 회로
KR20110131368A (ko) 반도체 장치
KR20070030387A (ko) 반도체 집적회로의 데이터 출력 장치
US20070252638A1 (en) Method and apparatus for temperature compensating off chip driver (OCD) circuit
US8179189B2 (en) Trimming circuit
KR20130064356A (ko) 반도체 장치
KR20170082956A (ko) 반도체 장치
KR20020091803A (ko) 씨모스 출력 회로
KR20090011558A (ko) 버퍼 회로
JP2005332964A (ja) 半導体集積回路装置のヒューズ素子回路
JP2009194139A (ja) 半導体装置及びその制御方法
TWI393235B (zh) 調整電路
KR100955541B1 (ko) 데이타 출력 장치
KR20090087550A (ko) 반도체 메모리 장치의 입/출력 드라이버
KR101024333B1 (ko) 데이터 출력버퍼

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination