KR20070028646A - 검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사방법 - Google Patents
검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사방법 Download PDFInfo
- Publication number
- KR20070028646A KR20070028646A KR1020050080150A KR20050080150A KR20070028646A KR 20070028646 A KR20070028646 A KR 20070028646A KR 1020050080150 A KR1020050080150 A KR 1020050080150A KR 20050080150 A KR20050080150 A KR 20050080150A KR 20070028646 A KR20070028646 A KR 20070028646A
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- shorting
- bar
- test bar
- gate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000007689 inspection Methods 0.000 title claims abstract description 34
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 239000010408 film Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 10
- 230000005856 abnormality Effects 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 52
- 230000005684 electric field Effects 0.000 description 13
- 238000002161 passivation Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/69—Arrangements or methods for testing or calibrating a device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 쇼팅 검사바와 신호 검사바를 함께 구비하여 게이트 라인과 공통 라인의 쇼트 검사를 수행할 수 있고, 또한 복수개의 라인별로 신호를 인가하여 화질 검사를 수행할 수 있는 검사를 위한 박막 트랜지스터 어레이 기판 및 이를 이용한 검사 방법에 관한 것으로, 본 발명의 검사를 위한 박막 트랜지스터 기판은 표시 영역과 그 외곽의 비표시 영역이 정의된 기판과, 상기 기판 상의 표시 영역에 형성된 복수개의 제 1 배선 및 제 2 배선과, 상기 제 1 배선들 각각의 일측으로부터 비표시 영역으로 연장되어 형성된 패드 배선과, 상기 비표시 영역에 형성되며, 각각 패드 배선의 일측에, 상기 패드 배선과 서로 교차하는 방향으로 형성된 복수개의 신호 검사 바와, 상기 신호 검사 바의 최외측에 상기 신호 검사 바와 동일 방향으로 소정 간격 이격되고, 상기 게이트 패드 배선과 연결된 쇼트 검사바 및 상기 각각의 패드 배선에 대해, 상기 패드 배선과 부분적으로 오버랩하여, 상기 복수개의 신호 검사 바 중 하나와 연결하는 복수개의 투명 전극 패턴을 포함하여 이루어짐을 특징으로 한다.
신호 검사바, 쇼팅 검사바, 컷팅홀
Description
도 1은 일반적인 횡전계형 액정 표시 장치의 일 화소를 나타낸 평면도
도 2는 일반적인 횡전계형 액정 표시 장치의 게이트 라인 및 공통 라인과, 이의 신호 인가 측면을 나타낸 평면도
도 3a 및 도 3b는 액정 표시 장치의 화질 검사를 진행하는 복수개의 쇼팅바 및 각 쇼팅바와 게이트 패드 배선간의 콘택을 나타낸 개략 평면도
도 4a 및 도 4b는 각각 도 3a 및 도 3b의 제 1 게이트 패드 배선의 선상의 구조 단면도
도 5a 내지 도 5d는 본 발명의 액정 표시 장치의 공정 평면도
도 6a 내지 도 6d는 도 5a 내지 도 5d 각각의 I~I' 선상의 구조 단면도
도 7a 내지 도 7d는 도 5a 내지 도 5d 각각의 Ⅱ~Ⅱ' 선상의 구조 단면도
*도면의 주요 부분을 나타내는 부호 설명*
100 : 제 1 기판 101 : 게이트 패드 배선
105a, 105b, 105c, 105d : 신호 검사 콘택홀
106a, 106b, 106c : 컷팅홀
107a, 107b, 107c, 107d : 쇼팅 검사 콘택홀
111 : 게이트 패드 배선 115 : 표시 영역
120a, 120b, 120c, 120d : 투명 전극 패턴
131 : 게이트 절연막 135 : 감광막
본 발명은 액정 표시 장치에 관한 것으로 특히, 쇼팅 검사바와 신호 검사바를 함께 구비하여 게이트 라인과 공통 라인의 쇼트 검사를 수행할 수 있고, 또한 복수개의 라인별로 신호를 인가하여 화질 검사를 수행할 수 있는 검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력을 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이 하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과, 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소전극에 전달하는 복수개의 박막트랜지스터가 형성된다.
한편, 상기 복수개의 박막 트랜지스터 어레이를 형성하는 공정을 박막 트랜지스터 어레이 공정이라 한다.
그리고 제 2 유리 기판(칼라필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.
이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씰(seal)재에 의해 합착되어 상기 두 기판 사이에 액정이 주입되어 액정 패널로 정의된다.
상기 일반적인 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다. 따라서, 상기 액정의 분자 배열 방향을 임의로 조절하면, 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상 정보를 표현할 수 있다.
이와 같은 액정 표시 장치를 TN(Twisted Nematic) 모드 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치는 시야각이 좁다는 단점을 가지고 있어 이러한 TN 모드의 단점을 극복하기 위한 횡전계형(IPS: In-Plane Switching) 모드 액정 표시 장치가 개발되었다.
상기 횡전계형(IPS) 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.
한편, 상기 액정 패널에 구동 신호를 인가하기 위한 구동부는 상기 게이트 라인 및 데이터 라인의 각 패드부에 드라이브 IC(drive IC)로 형성된다.
이 때, 상기 게이트 드라이브 IC는 다수의 게이트 라인에 순차적으로 주사신호를 공급함으로써, 매트릭스 형태로 배열된 화소들이 게이트 라인에 평행한 1개 라인씩 순차적으로 선택되도록 하고, 그 선택된 1개 라인의 화소들에는 데이터 드라이버 IC로부터 데이터 신호가 공급된다.
이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치를 설명하면 다음과 같다.
도 1은 일반적인 횡전계형 액정 표시 장치의 일 화소를 나타낸 평면도이며, 도 2는 일반적인 횡전계형 액정 표시 장치의 게이트 라인 및 공통 라인과, 이의 신호 인가 측면을 나타낸 평면도이다.
도 1과 같이, 일반적인 횡전계형 액정 표시 장치는, 제 1 기판(10) 상에 화소 영역을 정의하기 위해 게이트 라인(11) 및 데이터 라인(12)이 서로 수직으로 교차하여 배열되고, 상기 각 게이트 라인(11)과 데이터 라인(12)이 교차하는 부분에 박막 트랜지스터(TFT)가 형성되며, 각 화소 영역에는 화소 전극(13)과 공통 전극(15a)이 서로 교번하여 형성된다.
여기서, 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(11)으로부터 돌출된 게이트 전극(11a), 상기 데이터 라인(12)으로부터 돌출된 소오스 전극(12a) 및 이와 소정 간격된 드레인 전극(12b)을 포함하여 이루어진다. 그리고, 상기 게이트 전극(11a)을 덮는 형상으로 상기 소오스 전극(12a)/드레인 전극(12b)의 하부층에 반도체층(14)이 더 형성된다.
또한, 상기 제 1 기판(10) 상에는 상기 게이트 라인(11)을 포함한 기판 전면에 게이트 절연막(미도시)이 형성되며, 상기 게이트 절연막(미도시)위에 보호막(미도시)이 형성된다. 상기 보호막 중 상기 드레인 전극(12b)의 소정 부위 상부는 노출되어 보호막 홀(미도시)이 정의되며, 상기 보호막 홀을 통해 상기 화소 전극(13)이 드레인 전극(12b)과 연결되어 있다. 여기서, 상기 게이트 절연막 및 보호막은 무기 절연막 성분으로 2000~4000??의 두께로 증착되어 형성된다.
상기 공통 전극(15a)은 상기 게이트 라인(11)과 평행한 공통 라인(15)으로부 터 분기되어 형성되며, 상기 공통 라인(15)은 상기 화소 전극(13)과 오버랩되어 형성된다.
그리고, 상기 제 1 기판(10)에 대향되는 제 2 기판(미도시)에는 상기 화소 영역을 제외한 비화소 영역(게이트 라인(11), 데이터 라인(12) 및 박막 트랜지스터(TFT) 영역)을 가리기 위한 블랙 매트릭스층(미도시)과, 상기 블랙 매트릭스층을 포함한 컬러 필터 기판(미도시) 상에 각 화소 영역별로 차례로 R, G, B 안료가 대응되어 형성된 컬러 필터층 및 상기 컬러 필터층을 포함한 상기 제 2 기판 전면에 형성된 오버코트층이 형성된다.
도 2와 같이, 일반적인 횡전계형 액정 표시 장치는 제 1 기판(10) 상에 복수개의 게이트 라인(11)들이 동일 간격으로 이격되어 형성되며, 상기 게이트 라인(11)과 평행하도록, 상기 게이트 라인(11)들 각각에 대응되어 공통 라인(15)이 형성된다. 이러한 공통 라인(15)들은 서로 인접한 2개의 게이트 라인(11)들 사이에 형성되기 때문에, 게이트 라인(11)간의 작은 피치 내에서 형성되어야 할 것으로, 상기 게이트 라인(11)과 상기 공통 라인(15)들은 서로 접하여 쇼트(short)될 위험이 크다.
한편, 상기 제 1 기판(10)은 표시가 이루어지는 표시 영역(점선 영역 내부)과, 표시 영역 외부의 비표시 영역으로 구분되어 정의된다. 상기 게이트 라인(11)들은 표시 영역에 형성되며, 일측 비표시 영역까지 연장되어 형성되어 각각의 게이트 패드 배선과 연결된다. 그리고, 상기 공통 라인들은 타측 비표시 영역까지 소정 부분 연장되어 형성되며, 상기 공통 라인과 수직한 방향의 공통 수직 라인과 서로 전기적으로 연결되어 형성된다. 이 때, 상기 복수개의 공통 라인에 대하여 상기 공통 수직 라인에 인가되는 공통 전압이 공통적으로 인가된다.
도시되지는 않았지만, 상기 데이터 라인은 그 상부에 비표시 영역까지 연장되어 형성되어 데이터 패드와 연결되어 형성된다.
그러나, 상기와 같은 일반적인 횡전계형 액정 표시 장치는 다음과 같은 문제점이 있다.
일반적인 횡전계형 액정 표시 장치는 소정 간격을 갖고 복수개의 게이트 라인이 형성되고, 인접한 두 개의 게이트 라인 사이에 공통 라인이 형성된다. 이 경우, 상기 공통 라인들과 게이트 라인은 배선간의 간격이 매우 좁아 이러한 공통 라인 및 게이트 라인을 형성하는 공정에서, 게이트 라인과 인접한 공통 라인이 접하는 쇼트 현상이 발생하기 쉽다. 실제 횡전계형 액정 표시 장치에서는 이러한 쇼트 현상 때문에, 어레이 공정 후, 30~50% 정도 리워크(rework) 공정이 요구되는 실정이다. 따라서, 이러한 상기 게이트 라인과 인접한 공통 라인간의 쇼트는 수율에 직접적인 영향을 끼치기 때문에, 이러한 쇼트를 검사하는 검사 공정이 필수적으로 요구된다.
종래 일반적인 액정 표시 장치에 있어서는, 게이트 라인들간 혹은 데이터 라인들간의 쇼트를 감지하기 위해 게이트 라인이나 데이터 라인을 각각 홀수번째 라인들과 짝수번째 라인들로 구분한 후, 각각 홀수번째 라인들의 일측은 제 1 쇼팅바에 연결하고, 짝수번째 라인들의 일측은 제 2 쇼팅바에 연결시키고, 상기 제 1, 제 2 쇼팅바에 서로 다른 전압을 인가한 후, 상기 홀수번째 라인들과 짝수번째 라인들의 타측에서 전압을 값을 검출하여, 인가된 전압 값과 비교하여, 인접한 라인들이 접하여 있는가를 검사한다.
그러나, 상술한 쇼팅바를 이용한 검사 방법으로는 게이트 라인들 사이에 공통 라인들이 형성된 횡전계형 액정 표시 장치의 구조에서 게이트 라인과 공통 라인간의 쇼트 상태를 검사할 수 있는 방법이 전무한 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 쇼팅 검사바와 신호 검사바를 함께 구비하여 게이트 라인과 공통 라인의 쇼트 검사를 수행할 수 있고, 또한 복수개의 라인별로 신호를 인가하여 화질 검사를 수행할 수 있는 검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 검사를 위한 박막 트랜지스터 기판은 표시 영역과 그 외곽의 비표시 영역이 정의된 기판과, 상기 기판 상의 표시 영역에 형성된 복수개의 제 1 배선 및 제 2 배선과, 상기 제 1 배선들 각각의 일측으로부터 비표시 영역으로 연장되어 형성된 패드 배선과, 상기 비표시 영역에 형성되며, 각각 패드 배선의 일측에, 상기 패드 배선과 서로 교차하는 방향으로 형성된 복수개의 신호 검사 바와, 상기 신호 검사 바의 최외측에 상기 신호 검사 바와 동일 방향으로 소정 간격 이격되고, 상기 게이트 패드 배선과 연결된 쇼트 검사바 및 상기 각각의 패드 배선에 대해, 상기 패드 배선과 부분적으로 오버랩하여, 상기 복 수개의 신호 검사 바 중 하나와 연결하는 복수개의 투명 전극 패턴을 포함하여 이루어짐에 그 특징이 있다.
상기 각 패드 배선들 사이의 상기 쇼트 검사바 부위는 단선되어 있다.
상기 신호 검사바는 일측에 전압 신호를 인가받는 신호 검사바 패드를 구비한다.
상기 쇼팅 검사바는 일측에 전압 신호를 인가받는 쇼팅 검사바 패드를 구비한다.
또한, 동일한 목적을 달성하기 위한 본 발명의 검사를 위한 박막 트랜지스터 기판은 표시 영역과 그 외곽의 비표시 영역이 정의된 기판과, 상기 기판 상의 표시 영역에 서로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 게이트 라인들 및 데이터 라인들 각각의 일측으로부터 비표시 영역으로 연장되어 형성된 게이트 패드 배선 및 데이터 패드 배선과, 상기 인접한 게이트 라인들 사이에 형성된 복수개의 공통 라인과, 상기 비표시 영역에 형성되며, 각각 게이트 패드 배선과 데이터 패드 배선의 일측에, 서로 교차하는 방향으로 형성된 복수개의 게이트 신호 검사 바 및 데이터 신호 검사 바와, 상기 복수개의 신호 검사바 중 하나와 상기 게이트 패드 배선과 연결된 투명 전극 패턴 및 상기 게이트 신호 검사 바와 소정 간격 이격되며, 상기 게이트 패드 배선과 연결된 쇼트 검사바를 포함하여 이루어짐에 또 다른 특징이 있다.
상기 쇼트 검사바는 각각의 게이트 패드 배선들 사이가 단선되어 있다.
상기 신호 검사바는 일측에 전압 신호를 인가받는 신호 검사바 패드를 구비 한다.
상기 쇼팅 검사바는 일측에 전압 신호를 인가받는 쇼팅 검사바 패드를 구비한다.
상기 화소 영역에 서로 교번되는 화소 전극과 공통 전극이 더 형성된다.
상기 공통 전극은 상기 공통 라인과 일체형으로 형성된다.
또한, 동일한 목적을 달성하기 위한 박막 트랜지스터를 이용한 검사 방법은 표시부 및 표시부 외곽의 비표시부가 정의된 기판을 준비하는 단계와, 상기 기판 상에 금속을 전면 증착한 후, 이를 선택적으로 제거하여, 상기 기판의 표시부에 서로 평행한 제 1 배선 및 제 2 배선을 형성하며, 상기 비표시부에 상기 제 1 배선으로부터 연장된 패드 배선을 형성하며, 상기 패드 배선과 교차하는 방향으로 상기 패드 배선과 연결된 쇼팅 검사바를 형성하고, 상기 쇼팅 검사바와 평행하며, 이와 소정 간격 이격하여 복수개의 신호 검사바를 형성하는 단계와, 상기 쇼팅 검사바에 전압 신호를 인가하여 상기 제 1 배선과 제 2 배선간의 쇼트 여부를 검사하는 단계와, 상기 제 1 배선, 제 2 배선, 패드 배선, 쇼팅검사바 및 신호검사바들을 포함한 기판 전면에 절연막을 증착하는 단계와, 상기 절연막을 선택적으로 제거하여, 상기 패드 배선 콘택홀, 상기 신호 검사바 콘택홀 및 상기 쇼팅바 컷팅홀을 형성하는 단계와, 상기 패드 배선 콘택홀, 상기 신호 검사바 콘택홀 및 상기 쇼팅바 컷팅홀을 매립하며, 상기 절연막 전면에 투명 전극을 증착하는 단계와, 상기 투명 전극을 선택적으로 제거하여, 상기 패드 배선과 상기 신호 검사바중 하나의 신호 검사바가 연결되도록 투명 전극 패턴을 형성하며, 상기 쇼팅바 컷팅홀 상의 투명 전극 및 하 부의 쇼팅바를 제거하여 쇼팅바 패턴을 형성하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
상기 쇼팅바 패턴 형성 후, 상기 각 신호 검사바에 전압 신호를 인가하여, 상기 표시 영역의 배선 이상을 검사하는 단계를 더 포함한다.
상기 제 1 배선은 게이트 라인이며, 상기 제 2 배선은 공통 라인이다.
상기 절연막을 증착한 후, 상기 표시 영역에 상기 제 1 배선과 수직하는 방향으로 제 3 배선을 형성하는 단계를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 검사를 위한 박막 트랜지스터 및 이를 이용한 검사 방법을 상세히 설명하면 다음과 같다.
먼저, 설명하는 구조는 화질 검사 등을 위해 2 이상의 복수개의 라인을 쇼팅바로 형성하는 구조에 대해 설명한다.
도 3a 및 도 3b는 액정 표시 장치의 화질 검사를 진행하는 복수개의 쇼팅바 및 각 쇼팅바와 게이트 패드 배선간의 콘택을 나타낸 개략 평면도이며, 도 4a 및 도 4b는 각각 도 3a 및 도 3b의 제 1 게이트 패드 배선의 선상의 구조 단면도이다.
구체적으로 도시되지는 않았지만, 이하에서 설명하는 액정 표시 장치는 박막 트랜지스터 어레이가 형성되는 제 1 기판과, 컬러 필터 어레이가 형성되는 제 2 기판과, 상기 제 1, 제 2 기판 사이에 액정층이 형성된 구조를 가정한다. 이러한 제 1, 제 2 기판에는 표시가 이루어지는 표시 영역과, 그 외부의 비표시 영역이 정의되어 있다.
이러한 제 1 내지 제 4 쇼팅바(51)와 상기 쇼팅바들과 게이트 패드 배선들을 연결하는 구조는 어레이 형성시 함께 형성된다.
도 3a 및 도 4a에 도시되어 있는 부분은, 표시 영역의 일부와, 제 1 기판의 표시 영역 일부와 상기 표시 영역 부근의 비표시 영역을 포함한 것이다.
도시된 액정 표시 장치에는, 기판(50) 상에 표시 영역(55)으로부터 연장되어 형성된 게이트 패드 배선(52)과, 상기 각 게이트 패드 배선(52)과 소정 간격 이격하여 제 1 내지 제 4 쇼팅바(51)가 형성된다. 이 경우, 상기 제 1 내지 제 4 쇼팅바(51)는 상기 게이트 라인 방향과 교차하는 방향으로 형성되며, 각 쇼팅바들 간격은 동일 간격으로 이격되어 있다. 이러한 제 1 내지 제 4 쇼팅바(51) 및 게이트 패드 배선(52)들은 게이트 라인의 패터닝 공정에서 함께 형성된다. 여기서, 상기 게이트 패드 배선(52)은 상기 게이트 라인과 일체형으로 게이트 라인으로부터 연장되어 형성될 것이다.
이어, 상기 게이트 패드 배선(52) 및 제 1 내지 제 4 쇼팅바(51)를 포함한 기판(50) 상에 게이트 절연막(61)을 형성한다.
이어, 도 3b 및 4b와 같이, 상기 게이트 절연막(61)을 선택적으로 제거하여 해당 게이트 패드 배선(52)과 평행한 선상의 제 1 내지 제 4 쇼팅바(51)를 오픈하는 제 1 내지 제 4 콘택홀(59a, 59b, 59c, 59d)과, 상기 해당 게이트 패드 배선(52)의 소정 부위를 오픈하는 게이트 패드 콘택홀(53a, 53b, 53c, 53d)을 형성한다.
이어, 상기 제 1 내지 제 4 콘택홀(59a, 59b, 59c, 59d) 및 게이트 패드 콘택홀(53a, 53b, 53c, 53d)을 매립하며, 상기 게이트 절연막(61)의 전면에 투명 전 극을 증착하고 이를 선택적으로 제거하여, 상기 각각의 게이트 패드 배선(52)과, 상기 해당 쇼팅바(51)와 연결되는 투명 전극 패턴(60)을 형성한다. 여기서, 상기 투명 전극 패턴(60)은 표시 영역 내의 화소 전극 형성시 함께 형성되는 패턴이다.
이와 같이 형성한 액정 표시 장치의 구조에서는, 박막 트랜지스터 어레이 형성 후, 상기 제 1 내지 제 4 쇼팅바(51) 각각에 전압 신호를 인가하여, 전압 신호가 인가되지 않는 타측의 게이트 라인에서 전압 값을 감지하여, 게이트 라인의 쇼트 여부 혹은 단선 여부 혹은 화면 상의 이상 여부를 관찰한다. 이 경우, 상기 데이터 라인에 대응하여서도 상술한 바와 같이, 4개의 쇼팅바 혹은 그 외의 복수개의 쇼팅바를 구비하여 데이터 라인들간의 쇼트 여부 혹은 화면 상의 이상 여부를 관찰할 수 있을 것이다.
그러나, 상술한 구조는 게이트 라인들 혹은 데이터 라인들간의 쇼트 여부를 관찰할 수는 있어도, 횡전계형 액정 표시 장치와 같이, 인접한 게이트 라인 사이에 공통 라인이 배치되어 있을 경우, 게이트 라인과 공통 라인간의 쇼트가 발생된 경우 이를 감지할 수 없게 된다.
이하에서는 상술한 구조를 개선하여 게이트 라인과 공통 라인간의 쇼트를 감지하는 구조의 본 발명의 액정 표시 장치에 대하여 설명한다.
도 5a 내지 도 5d는 본 발명의 액정 표시 장치의 공정 평면도이며, 도 6a 내지 도 6d는 도 5a 내지 도 5d 각각의 I~I' 선상의 구조 단면도이며, 도 7a 내지 도 7d는 도 5a 내지 도 5d 각각의 Ⅱ~Ⅱ' 선상의 구조 단면도이다.
본 발명의 액정 표시 장치는 구체적으로 도시되지는 않았지만, 박막 트랜지 스터 어레이가 형성되는 제 1 기판과, 컬러 필터 어레이가 형성되는 제 2 기판과, 상기 제 1, 제 2 기판 사이에 액정층이 형성된 구조를 가정한다. 이러한 제 1, 제 2 기판에는 표시가 이루어지는 표시 영역과, 그 외부의 비표시 영역이 정의되어 있다.
도 5a, 도 6a 및 도 7a와 같이, 본 발명의 검사를 위한 박막 트랜지스터 기판은 표시 영역(115)의 게이트 라인(미도시)을 형성하는 동일 공정에서, 비표시 영역에 상기 게이트 라인으로부터 연장하여 형성된 게이트 패드 배선(111)과, 2 이상의 신호 검사바(101)와 쇼팅 검사바(102)를 함께 형성한다. 여기서, 상기 신호 검사바(101)들과 상기 쇼팅 검사바(102)는 상기 게이트 패드 배선(111)에 수직한 방향으로 형성되거나 서로 동일간격으로 이격되어 형성된다. 경우에 따라, 상기 쇼팅 검사바(102)와 인접한 신호 검사바(101)는 신호 검사바(101)들간의 간격과 다른 간격으로 형성될 수도 있다. 여기서, 상기 쇼팅 검사바(102)는 상기 게이트 패드 배선(111)과 연결되어 형성된다.
이와 같이, 형성한 후, 상기 쇼팅 검사바(102)에 전압을 인가한 후, 상기 쇼팅 검사바(102)와 연결되지 않는 타측의 게이트 라인들로부터 전압 값을 읽어들어, 인가된 전압 값과 비교하여 표시 영역(115)에 형성된 게이트 라인들과 공통 라인들간의 쇼트 여부를 검사한다. 이 경우, 쇼트가 발생되었을 경우에는 상기 쇼트가 발생된 게이트 라인측에서는 다른 전압 값이 읽혀질 것으로, 이 부위를 쇼트가 발생된 것으로 파악하고, 이러한 쇼트가 발생된 부위를 부분적으로 리페어하거나 혹은 쇼트 정도가 심할 경우에는 리워크(rework) 공정을 진행한다.
도 5b, 도 6b 및 도 7b와 같이, 상기 게이트 패드 배선(111), 신호 검사 바(101) 및 쇼팅 검사바(102)를 포함한 제 1 기판(100) 전면에 게이트 절연막(131)을 전면 형성한 후, 이를 선택적으로 제거하여, 게이트 패드 배선의 소정 부위를 노출시키는 게이트 패드 콘택홀(107a, 107b, 107c, 107d)을 형성하고, 연결되어질 상기 게이트 패드 배선과 동일선상의 신호 검사바의 부위를 노출시키는 신호 검사 콘택홀(105a, 105b, 105c, 105d)을 형성하고, 동일 공정에서, 상기 쇼팅 검사바(102)의 소정 부위(인접한 게이트 패드 배선들 사이의 소정 부위)를 노출시키는 쇼팅바 컷팅홀(106a, 106b, 106c)을 형성한다. 여기서, 상기 게이트 절연막(131) 상부에는 보호막(미도시)이 더 형성되어, 상기 콘택홀들을 형성하는 공정에서 함께 식각이 이루어질 것이다. 이러한 보호막은 표시 영역(115)의 데이터 라인을 형성하는 공정 후, 형성 공정이 진행될 수 있다. 보호막을 형성시 상기 콘택홀 등의 형성은, 상기 보호막과 게이트 절연막(131)을 동시 식각하여 형성하여 이루어진다.
이어, 도 5c, 도 6c 및 도 7c와 같이, 상기 신호 검사 콘택홀(105a, 105b, 105c, 105d), 쇼팅 검사 콘택홀(107a, 107b, 107c, 107d)을 매립하도록 투명 전극(220)을 증착하고, 상기 투명 전극(220) 상부에 감광막을 코팅한 후, 이를 선택적으로 노광 및 형성하여 감광막 패턴을 형성한다. 이어, 상기 감광막 패턴을 마스크로 이용하여 상기 투명 전극을 선택적으로 패터닝하여 투명 전극 패턴(120a, 120b, 120c, 120d)을 형성한다. 이 경우, 상기 감광막 패턴의 형상은 해당 게이트 패드 배선과 연결되어진 신호 검사 바가 오버랩되는 정도로 형성된다. 이 경우, 각 신호 검사바는 4개의 게이트 패드 배선 중 하나의 게이트 패드 배선이 대응되어진다.
한편, 도 5d, 도 6d 및 도 7d와 같이, 상기 컷팅 홀(106a, 106b, 106c)과 같이 감광막 패턴(135)이 가리지 않는 상기 투명 전극 패턴(120a, 120b, 120c, 120d)과 쇼팅 검사바(102)가 접하여진 부분은 투명 전극을 식각하는 공정에서 그 하부의 쇼팅 검사바(102)가 함께 제거되어 쇼팅 검사 패턴(102a)이 된다.
따라서, 상기 게이트 패드 배선들이 하나의 쇼팅 검사바(102)로 연결되는 구조가 끊겨 각 게이트 패드 배선들(111)은 각각의 쇼팅 검사 패턴(102a)에 독립적으로 연결되어, 이 경우에는 각 게이트 패드 배선(111)에 4개의 신호 검사바(101) 중 하나의 신호 검사바가 대응되어져 각 신호 검사바(101)로부터 독립적으로 신호를 인가받게 된다. 이와 같이, 상기 쇼팅 검사바(102)를 쇼팅 검사 패턴(102a)으로 컷팅하는 이유는 상기 쇼팅 검사바(102)를 통해 하나로 연결되는 구조에서는 상기 복수개의 신호 검사바와 콘택이 이루어진다 하더라도 독립적인 신호가 인가되는 것이 불가하므로, 이를 방지하고, 각 신호 검사바(101) 별로 별개의 신호를 각 게이트 패드 배선에 인가하여 주기 위함이다.
이상과 같이 형성한 투명 전극 패턴(120a, 120b, 120c, 120d)은 표시 영역의 화소 전극을 형성하는 공정에서 함께 형성된다.
이상에서는 상기 신호 검사바들중 최외측에 형성된 신호 검사바를 기준으로 설명하였는데, 나머지 신호 검사들과 해당 게이트 패드 배선들과 콘택하는 구조도 유사할 것이다. 즉, 대응되는 게이트 패드 배선과 동일선상의 부위의 신호 검사바의 부위가 콘택홀로 형성돌 것이다.
상기 신호 검사바(101)들에는 각각 4개의 게이트 패드 배선마다 하나의 게이 트 패드배선이 대응될 것이다. 도시된 바에는 상기 신호 검사바(101)들이 4개로 형성된 경우를 기준으로 설명하였으나, 경우에 따라, 이러한 신호 검사바(101)는 4개 이외의 2개 혹은 그 이상의 복수개가 되더라도 무방할 것이다.
상술한 바와 같이, 게이트 라인의 일측에 복수개의 신호 검사바를 형성하여 각 신호 검사바에 다른 전압 신호를 인가하여 타측에서 관찰되는 전압 값을 통해 이상 여부를 검사하는 구조 및 방법은 데이터 라인측에도 적용할 수 있을 것이다. 그러나, 데이터 라인측에 적용할 경우에는 공통 라인이 게이트 라인들 사이에 형성되는 게이트 라인측과 달리, 공통 라인과의 쇼트 검사 여부를 진행할 필요가 없기 때문에, 도 3a 내지 도 4d에 도시된 바와 같이, 쇼트 검사 바를 형성하지 않고, 복수개의 신호 검사 바를 형성하는 것만으로도 데이터 라인들의 이상 여부 등을 검사할 수 있을 것이다.
한편, 액정 표시 장치에는 상술한 게이트 라인과 공통 라인간의 단순 쇼트 검사 외에도, 박막 트랜지스터 어레이의 형성 후, 형성된 박막 트랜지스터의 구동 상태를 살펴보기 위해 게이트 라인들에 서로 다른 신호를 인가하여 나타나는 화소 상태에 관찰하는 화질 검사가 더 수행되어질 수 있다. 즉, 도 5d의 공정까지 완료된 후에는, 상기 표시 영역(115)에는 서로 교차되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 화소 영역에 화소 전극이 형성되어 박막 트랜지스터 어레이를 이룬다. 이 경우, 상기 게이트 패드 배선과 연결된 신호 검사바에는 각각 다른 전압 신호가 인가되고, 상기 데이터 라인의 패드측에도 도 3a 내지 도 4d의 구조와 같은 신호 검사바를 복수개 구비한 후, 각 검사바에 소정 전압 신호를 인가하여, 해당 화소별 점등 상태를 살펴보아, 화소별 이상 여부를 살펴볼 수 있을 것이다.
한편, 신호 검사바 외에 쇼팅 검사바를 구비하는 구조는 특히, 게이트 라인들 사이에 공통 라인들과 같이 배선들이 더 형성됨으로 인해 배선간의 폭이 좁아지는 액정 표시 장치의 구조에서 쇼트 검사하는데 유리한 구조가 될 것이다.
상기와 같은 본 발명의 검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사 방법은 다음과 같은 효과가 있다.
액정 표시 장치를 형성하는 과정에서, 게이트 라인과 동일층에 신호 검사 바 외에 별도의 쇼팅 검사 바를 구비하여, 어레이 공정이 완전히 진행되기 전 게이트 라인 형성 후 게이트 라인과 공통 라인간의 쇼트 여부를 검사할 수 있게 된다. 따라서, 게이트 라인과 공통 라인간의 좁은 간격으로 인해 쇼트가 빈번하게 발생함에 대비하여 리페어 또는 리워크 공정이 용이하게 이루어질 수 있게 된다.
또한, 복수개의 신호 검사 라인을 구비함으로써, 어레이 공정 후에 각 신호 검사 라인에 소정의 전압 신호를 인가한 후, 패널을 검사하는 등으로 게이트 라인이나 데이터 라인의 단선 혹은 쇼트 여부 또는 화소별 이상 여부까지 검사할 수 있을 것이다.
Claims (14)
- 표시 영역과 그 외곽의 비표시 영역이 정의된 기판;상기 기판 상의 표시 영역에 형성된 복수개의 제 1 배선 및 제 2 배선;상기 제 1 배선들 각각의 일측으로부터 비표시 영역으로 연장되어 형성된 패드 배선;상기 비표시 영역에 형성되며, 각각 패드 배선의 일측에, 상기 패드 배선과 서로 교차하는 방향으로 형성된 복수개의 신호 검사 바;상기 신호 검사 바의 최외측에 상기 신호 검사 바와 동일 방향으로 소정 간격 이격되고, 상기 게이트 패드 배선과 연결된 쇼트 검사바; 및상기 각각의 패드 배선에 대해, 상기 패드 배선과 부분적으로 오버랩하여, 상기 복수개의 신호 검사 바 중 하나와 연결하는 복수개의 투명 전극 패턴을 포함하여 이루어짐을 특징으로 하는 검사를 위한 박막 트랜지스터 기판.
- 제 1항에 있어서,상기 각 패드 배선들 사이의 상기 쇼트 검사바 부위는 단선되어 있는 것을 특징으로 하는 검사를 위한 박막 트랜지스터 기판.
- 제 1항에 있어서,상기 신호 검사바는 일측에 전압 신호를 인가받는 신호 검사바 패드를 구비 한 것을 특징으로 하는 검사를 위한 박막 트랜지스터 기판.
- 제 1항에 있어서,상기 쇼팅 검사바는 일측에 전압 신호를 인가받는 쇼팅 검사바 패드를 구비한 것을 특징으로 하는 검사를 위한 박막 트랜지스터 기판.
- 표시 영역과 그 외곽의 비표시 영역이 정의된 기판;상기 기판 상의 표시 영역에 서로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인;상기 게이트 라인들 및 데이터 라인들 각각의 일측으로부터 비표시 영역으로 연장되어 형성된 게이트 패드 배선 및 데이터 패드 배선;상기 인접한 게이트 라인들 사이에 형성된 복수개의 공통 라인;상기 비표시 영역에 형성되며, 각각 게이트 패드 배선과 데이터 패드 배선의 일측에, 서로 교차하는 방향으로 형성된 복수개의 게이트 신호 검사 바 및 데이터 신호 검사 바;상기 복수개의 신호 검사바 중 하나와 상기 게이트 패드 배선과 연결된 투명 전극 패턴; 및상기 게이트 신호 검사 바와 소정 간격 이격되며, 상기 게이트 패드 배선과 연결된 쇼트 검사바를 포함하여 이루어짐을 특징으로 하는 검사를 위한 박막 트랜지스터 기판.
- 제 5항에 있어서,상기 쇼트 검사바는 각각의 게이트 패드 배선들 사이가 단선되어 있는 것을 특징으로 하는 검사를 위한 박막 트랜지스터 기판.
- 제 5항에 있어서,상기 신호 검사바는 일측에 전압 신호를 인가받는 신호 검사바 패드를 구비한 것을 특징으로 하는 검사를 위한 박막 트랜지스터 기판.
- 제 5항에 있어서,상기 쇼팅 검사바는 일측에 전압 신호를 인가받는 쇼팅 검사바 패드를 구비한 것을 특징으로 하는 검사를 위한 박막 트랜지스터 기판.
- 제 5항에 있어서,상기 화소 영역에 서로 교번되는 화소 전극과 공통 전극이 더 형성된 것을 특징으로 하는 검사를 위한 박막 트랜지스터 기판.
- 제 9항에 있어서,상기 공통 전극은 상기 공통 라인과 일체형으로 형성된 것을 특징으로 하는 검사를 위한 박막 트랜지스터 기판.
- 표시부 및 표시부 외곽의 비표시부가 정의된 기판을 준비하는 단계;상기 기판 상에 금속을 전면 증착한 후, 이를 선택적으로 제거하여, 상기 기판의 표시부에 서로 평행한 제 1 배선 및 제 2 배선을 형성하며, 상기 비표시부에 상기 제 1 배선으로부터 연장된 패드 배선을 형성하며, 상기 패드 배선과 교차하는 방향으로 상기 패드 배선과 연결된 쇼팅 검사바를 형성하고, 상기 쇼팅 검사바와 평행하며, 이와 소정 간격 이격하여 복수개의 신호 검사바를 형성하는 단계;상기 쇼팅 검사바에 전압 신호를 인가하여 상기 제 1 배선과 제 2 배선간의 쇼트 여부를 검사하는 단계;상기 제 1 배선, 제 2 배선, 패드 배선, 쇼팅검사바 및 신호검사바들을 포함한 기판 전면에 절연막을 증착하는 단계;상기 절연막을 선택적으로 제거하여, 상기 패드 배선 콘택홀, 상기 신호 검사바 콘택홀 및 상기 쇼팅바 컷팅홀을 형성하는 단계;상기 패드 배선 콘택홀, 상기 신호 검사바 콘택홀 및 상기 쇼팅바 컷팅홀을 매립하며, 상기 절연막 전면에 투명 전극을 증착하는 단계;상기 투명 전극을 선택적으로 제거하여, 상기 패드 배선과 상기 신호 검사바중 하나의 신호 검사바가 연결되도록 투명 전극 패턴을 형성하며, 상기 쇼팅바 컷팅홀 상의 투명 전극 및 하부의 쇼팅바를 제거하여 쇼팅바 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 박막 트랜지스터 기판을 이용한 검사 방법.
- 제 11항에 있어서,상기 쇼팅바 패턴 형성 후, 상기 각 신호 검사바에 전압 신호를 인가하여, 상기 표시 영역의 배선 이상을 검사하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판을 이용한 검사 방법.
- 제 11항에 있어서,상기 제 1 배선은 게이트 라인이며, 상기 제 2 배선은 공통 라인인 것을 특징으로 하는 박막 트랜지스터 기판을 이용한 검사 방법.
- 제 11항에 있어서,상기 절연막을 증착한 후, 상기 표시 영역에 상기 제 1 배선과 수직하는 방향으로 제 3 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판을 이용한 검사 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050080150A KR101147101B1 (ko) | 2005-08-30 | 2005-08-30 | 검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사방법 |
| US11/449,783 US7830484B2 (en) | 2005-08-30 | 2006-06-09 | TFT array substrate for inspection and method for inspection using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050080150A KR101147101B1 (ko) | 2005-08-30 | 2005-08-30 | 검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070028646A true KR20070028646A (ko) | 2007-03-13 |
| KR101147101B1 KR101147101B1 (ko) | 2012-07-02 |
Family
ID=37829731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050080150A KR101147101B1 (ko) | 2005-08-30 | 2005-08-30 | 검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7830484B2 (ko) |
| KR (1) | KR101147101B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170042206A (ko) * | 2015-10-08 | 2017-04-18 | 삼성전자주식회사 | 검사 회로를 갖는 반도체 칩 |
| KR101968744B1 (ko) * | 2017-11-30 | 2019-04-30 | 케이알에코스타 주식회사 | 동시 제어가 용이한 투명 디스플레이 |
| CN113380166A (zh) * | 2021-06-15 | 2021-09-10 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101286533B1 (ko) * | 2008-02-19 | 2013-07-16 | 엘지디스플레이 주식회사 | 액정표시장치 |
| CN102487042B (zh) * | 2010-12-03 | 2014-06-11 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和检测方法、液晶面板 |
| CN104218042B (zh) * | 2014-09-02 | 2017-06-09 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
| KR102411705B1 (ko) * | 2015-04-10 | 2022-06-23 | 삼성디스플레이 주식회사 | 표시장치 |
| CN111338139B (zh) * | 2020-02-18 | 2023-11-24 | 合肥鑫晟光电科技有限公司 | 显示基板及显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08320466A (ja) * | 1995-03-17 | 1996-12-03 | Sharp Corp | アクティブマトリクス基板及びその欠陥修正方法 |
| KR100503128B1 (ko) * | 2000-09-04 | 2005-07-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
-
2005
- 2005-08-30 KR KR1020050080150A patent/KR101147101B1/ko active IP Right Grant
-
2006
- 2006-06-09 US US11/449,783 patent/US7830484B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170042206A (ko) * | 2015-10-08 | 2017-04-18 | 삼성전자주식회사 | 검사 회로를 갖는 반도체 칩 |
| KR101968744B1 (ko) * | 2017-11-30 | 2019-04-30 | 케이알에코스타 주식회사 | 동시 제어가 용이한 투명 디스플레이 |
| CN113380166A (zh) * | 2021-06-15 | 2021-09-10 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7830484B2 (en) | 2010-11-09 |
| US20070052896A1 (en) | 2007-03-08 |
| KR101147101B1 (ko) | 2012-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6801275B2 (en) | TFT-LCD device comprising test pixels, black matrix elements, common voltage line formed within a particular dummy region | |
| KR101147101B1 (ko) | 검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사방법 | |
| US6982569B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| US7557886B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US8319763B2 (en) | Display apparatus and manufacturing method therefor, and active matrix substrate | |
| KR101140575B1 (ko) | 액정표시장치 검사공정 | |
| US20100006838A1 (en) | Active matrix substrate, display device, and active matrix substrate inspecting method | |
| JP2011053443A (ja) | 液晶表示パネル | |
| KR20060134263A (ko) | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치 | |
| KR101107708B1 (ko) | 액정 표시 장치의 박막 트랜지스터 어레이 기판 | |
| KR101429904B1 (ko) | 액정표시장치 및 이의 리페어 방법 | |
| KR100293981B1 (ko) | 액정표시장치 | |
| KR101182302B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| KR101294230B1 (ko) | 액정표시장치용 어레이 기판 | |
| KR20070068194A (ko) | 횡전계 방식 액정 표시 장치 및 그의 리페어 방법 | |
| KR20080056830A (ko) | 액정표시장치 및 이의 리페어 방법 | |
| KR101927192B1 (ko) | 액정표시장치 | |
| KR100928492B1 (ko) | 액정 표시 장치 | |
| KR101222979B1 (ko) | 박막 트랜지스터 기판 | |
| KR100871994B1 (ko) | 다수의 어레이셀을 포함하는 아이피티엠피에스 검사용 기판 | |
| KR101308265B1 (ko) | 액정표시장치 | |
| KR100603833B1 (ko) | 듀얼 게이트 패드 구조 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101374972B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR20040017638A (ko) | 액정 표시 장치의 어레이 기판 | |
| KR20060104443A (ko) | 액정 표시 장치와 ｆｐｃ의 본딩 검사 장치 및 이의 검사방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150429 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 8 |