KR20070026539A - 반투과형 액정 디스플레이 디바이스 - Google Patents

Abstract

투과형 디스플레이 디바이스는 이중-갭 배열을 한정하기 위한 절연층(20)에 형성된 웰(30)을 구비한다. 상기 웰의 적어도 한 측벽(72)은 상기 기판의 평면에 대해 거의 수직이며 적어도 하나의 측벽(70)은 상기 기판의 평면에 대해 수직으로부터 떨어져 경사져 있다. 이렇게 하여, 웰 측벽의 길이의 일부는 수직이어서, 어떠한 픽셀 개구도 손실되지 않으며, 웰의 측벽의 길이의 다른 부분은 경사져서 양호한 포괄이 해당 경사진 측벽에 대해 얻어질 수 있다.

Description

반투과형 액정 디스플레이 디바이스{TRANSFLECTIVE LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 LCD, 더 구체적으로는, 반투과형 액정 디스플레이 및 그 제조 방법에 관한 것이다.

LCD(Liquid Crystal Display) 디바이스는, CRT 디스플레이 디바이스에 비해 비교적 얇으며 낮은 작동 전력을 필요로 한다. LCD 디바이스는 다양한 기술 분야에서 CRT 디스플레이 디바이스를 점차 대체하고 있다.

최근까지, 두 가지 기분 유형의 LCD, 즉 투과형 디스플레이와 반사형 디스플레이가 존재해왔으며, 이들의 주요한 차이는 내부 광원이 사용되는지 아니면 외부 광원이 사용되는지이다.

투과형 디스플레이는 자체적으로 광을 발산하지 않고, 후면광을 광원으로 구비하는 LCD를 구비한다. 후면광은 패널의 후면 또는 한 쪽에 배치되며, 광 가이드는 광을 디스플레이 영역 전체로 유도한다. LCD는, 이미지 디스플레이를 구현하기 위해, LCD를 통과하는 광의 양을 제어한다. 투과형 LCD 디스플레이의 후면광은 일반적으로 전체 전력 소비의 50% 이상을 소비한다.

전력 소비를 감소시키기 위해, 반사형 LCD는, 주로 휴대용 애플리케이션을 위해, 개발되어 왔다. 반사형 LCD에는 한 쌍의 기판 중 하나에 형성된 반사기가 제공된다. 따라서, 주변광은 반사기의 표면으로부터 반사된다. 반사형 LCD의 실행은 낮은 레벨의 주변광이 있을 때 좋지 않다.

전술한 문제를 극복하기 위해, 소위 반투과형 디스플레이는 개발되었으며, 이는 단일 LCD 디스플레이 디바이스 내에서 투과 모드와 반사 모드를 결합한다. 반투과형 LCD 디바이스는 대안적으로 투과형 LCD 디바이스와 반사형 LCD 디바이스로 작동한다. 주변 조건에 따라서 내부 및 외부 광원을 모두 사용함으로써, 모든 광 조건에서 작동될 수 있으며 낮은 전력 소비를 구비한다.

반사형 디스플레이와 투과형 디스플레이에 대한 이상적인 액정 특성은 동일하지 않다. 액정 셀이 주로 반사 모드에서의 사용을 위해 설계된 경우, 투과 모드에서 후면광으로부터의 광 전송은 낮을 것이며, 투과 모드에서 이미지 품질을 감소시킬 것이다. 그러므로, 각 픽셀의 반사 부분과 각 픽셀의 투과 부분에서 다른 액정 셀 갭이 반투과형 LCD 디바이스에 제공될 것이 제안되어 왔다.

도 1은 알려진 반투과성 LCD 디바이스의 단면도.

도 2는 알려진 반투과성 LCD 디바이스의 픽셀의 평면도.

도 3은 본 발명의 반투과성 LCD 디바이스의 픽셀의 단면도.

도 4는 본 발명의 반투과성 LCD 디바이스의 평면도.

도 5는 본 발명의 반투과성 LCD 디바이스의 제조를 위한 본 발명의 방법에서 사용된 에칭 마스크를 도시한 도면.

도 1은 투과 부분과 반사 부분을 구비한 알려진 반투과형 LCD 디바이스의 개략적인 단면도이다.

도 1에서, 반투과형 LCD 디바이스는 투과형 부분(10)과 반사형 부분(12)으로 나누어지며, 하부 및 상부 기판(14 및 16)을 포함한다. 광학 이방성을 구비한 액정층(18)은 하부 및 상부 기판(14,16) 사이에 삽입된다.

하부 기판(14)은 상부 기판(16)과 마주보는 표면 상에 투명 전도 물질의 투명 전극(24)을 포함한다. 패시베이션(passivation) 층(20)은 투명 전극(24) 위에 제공된다. 패시베이션 층(20)은 유기 폴리머 소재로 이루어져 있으며 투과 부분(10)에 대응하는 제 1 전송홀(22)을 구비한다. 폴리머 소재의 두께는 일반적으로 대략 2㎛일 것이며, 예컨대 벤조싸이클로부탄(BCB; benzocyclobutane)이다. 도 1에 도시되지 않았지만, 층(20)은, 일반적으로 울퉁불퉁한(평평하지 않은) 표면을 가지고 있어서 반사 전극(28)은 반사 특성보다는 제어된 분산적 산란 특성을 지닌다. 이 층은 내부 셀 확산 반사기(IDR)로 알려져 있다. 그러므로, 층(20)은 실제로, 한 층 이상으로 이루어질 수 있다(하나도 역시 가능함). 예컨대, 한 층이 셀 갭을 제어하기 위해 대략 2㎛ 두께일 수 있으며, 제 2의 더 얇은 층은, 이후 산란을 제어하기 위해 울퉁불퉁한 패턴으로 에칭된다.

반사 전극(28)은 패시베이션 층(20)에 형성된다. 도 1에 도시된 것처럼, 반사 전극(28)은 반사 부분(12)에 대응한다. 반사 전극(28)은 2개의 전극(24,28) 사이를 전기적으로 연결하기 위해 패시베이션 층(20) 내의 홀(22)의 측벽 아래로 연장한다. 이는 두 개의 전극 사이에 전기적 접촉을 하기 위해 다른 구조가 한정되어야 하는 필요성을 회피한다. 도 1에는 도시되지 않았지만, 박막 트랜지스터(TFT)는 하부 기판(14)에 형성되며 투명 전극(24)과 반사 전극(28) 모두에 전기적으로 연결된다.

상부 기판(16)은 컬러 필터층(40)과 컬러 필터층(40)의 표면 상에 형성된 공통 전극층(42)을 포함한다.

지연 필름 및 편광기(43)는 하부 및 상부 기판(14 및 16)의 외부 표면 상에 형성된다.

액정층(18)의 광학 지연은 굴절률 이방성 및 액정층의 두께에 의존한다. 그러므로, 액정층(18)은 투과 부분(10)과 반사 부분(12) 내의 다른 셀 갭을 구비하며, 소위 "이중 갭" 구조를 초래한다. 패시베이션 층(20)의 투과 홀(22)은 투과 부분(10)의 액정층(18)이 반사 부분(12)의 그것보다 더 두껍게 하며, 따라서 두 부분의 광학 속성이 독립적으로 최적화되도록 하며, 결합된 반투과 픽셀에 대해 우수한 밝기 및 콘트라스트 비율을 제공한다. 투과 부분(10)의 액정층(18)의 두께는 반사 부분(12)의 그것의 대략 두 배가 될 수 있다.

후면광은 44와 같이 도시된다.

전술한 것처럼, 픽셀 각각은 또한 박막 트랜지스터를 포함한다. 이는 상부 게이트 구조 또는 하부 게이트 구조를 가질 수 있다. 상부 게이트 프로세스는 TFT의 소스 및 드레인에 대한 ITO를 가지며 첫 번째로 적층된 층인 반면, 하부 게이트 프로세스에서, 첫 번째로 적층된 층은 소스 및 드레인용의) 다른 금속이 후속하는(게이트용의) 금속이며 ITO는 제 3층으로 내려간다.

도 2는 도 1의 반투과성 LCD 디바이스의 픽셀을 평면도로 도시하며, 상부 게이트 TFT 구조를 가정한다. 각 픽셀은 게이트 라인에서 연장하는 TFT 게이트 전극(52)을 구비하는 행 게이트 라인(50)을 포함한다. 열 데이터 라인(60)은 게이트 전극(52) 아래로 연장하는 소스 전극(62)을 한정한다.

드레인 전극(64)은 동일한 ITO 층으로부터 소스 전극(62)으로부터 이격되어 형성되며, 이 드레인 전극(64)은 ITO 픽셀 전극(24)의 일부로서 형성된다. 픽셀 전극(24)은 반사 전극(28) 내의 개구부 아래로 반사 금속 전극(28)에 연결되며, 이는 일반적으로 직사각형이다.

패시베이션 층(20) 내의 홀(22)은 경사진 측벽을 구비한다. 이들 경사진 측벽들은 셀 두께의 바람직하지 않은 점진적 변화를 제공한다. 그러나, 경사진 측벽은, 반사 전극(28)이 측벽에 대해 연장해야 하므로, 계단 포괄 문제를 회피할 것을 요구한다.

경사진 측벽들은 비사용 영역(dead region)을 초래하며, 점유된 영역은 디스플레이의 투과 출력이나 반사 출력 양자에 기여하지 않는다. 반사 전극이 측벽으로 연장하는 경우, 반사 전극은 디스플레이 출력 방향을 향하지 않으며, 그러므로 광학 출력에 기여하지 않는다.

대형 픽셀 피치(pitch)에 대해, 이러한 비사용 영역은 반사 또는 투과 전극의 영역에 비해 작다. 그러나, 피치가 감소함에 따라, 비사용 영역은 더 중요하게 되고, 실제로, 픽셀 크기의 감소를 제한한다. 예컨대, 2㎛ 두께의 폴리머에 대해, 비사용 영역은 대략 2㎛ 너비일 수 있어서, 픽셀 폭 4㎛가 유실된다. 미래의 생성 디스플레이는 cm당 100개 정도의 픽셀을 가질 것으로 예상되며, 대략 100㎛ 정도의 (세배) 픽셀 피치를 제공할 것으로 예상된다. 전도체 라인을 포함하는 각 개별 컬러 하위-픽셀에 대해 34㎛의 대응 픽셀 피치라면, 비사용 영역이 매우 중요하게 될 것은 자명하다.

패시베이션 층에서 웰에 수직 측벽을 제공하는 것이 바람직할 것이지만, 이것은 웰 측벽에 대해 계단 포괄을 가능케할 수 없다.

본 발명에 따라, 반투과성 디스플레이가 제공되며, 이는 공통 기판 상에 복수의 디스플레이 픽셀을 포함하며, 각 픽셀은:

절연층에 의해 기판으로부터 이격된 반사 전극을 지닌 반사 픽셀 영역; 및

상기 절연층에 형성된 웰에 제공된 투과 전극을 지닌 투과 픽셀 영역을 포함하며, 상기 절연층에 형성된 웰은 상기 기판의 평면에 대해 거의 수직인 적어도 하나의 측벽과 상기 기판의 평면에 대해 수직에서 떨어져서 경사진 적어도 하나의 측벽을 구비한다.

본 발명의 디바이스에서, 웰은 이중 갭 배열이 한정될 수 있도록 하기 위해 절연체 내에 제공된다. 웰 측벽의 길이의 일부는 수직이어서, 어떠한 픽셀 개구도 웰에 대해 손실되지 않으며, 웰의 측벽의 길이의 다른 부분은 양호한 포괄이 해당 경사진 측벽에 대해 획득될 수 있도록 경사진다.

반사 전극은 반사 전극과 투과 전극 사이의 전기적 접촉을 하기 위해 웰의 적어도 하나의 경사진 측벽에 대해 연장하는 것이 바람직하다.

웰은 직사각형인 것이 바람직하며, 직사각형의 세 개의 면은 기판의 평면에 대해 거의 수직인 측벽을 구비하며, 직사각형의 한 측면, 바람직하게는 더 짧은 측면은 상기 기판의 평면에 수직으로부터 떨어져 경사진 측벽을 구비한다.

경사진 측벽은 슬로프(slope)의 상부 및 하부가 1㎛ 내지 3㎛만큼 측면으로 오프셋되도록 경사질 수 있으며 절연층은 1㎛ 내지 3㎛의 두께를 지닐 수 있다.

디바이스에는 제 2 기판이 제공된 것이 바람직하며, 액정층은 기판과 제 2 기판 사이에 삽입된다. 액정층은 각 픽셀 내의 2개의 다른 셀 갭의 영역을 지닌다.

본 발명은 반투과형 디스플레이 디바이스를 제조하는 방법을 제공하였으며, 상기 디바이스에서 복수의 디스플레이 픽셀은 공통 기판 상에 제공되며 각각은 절연체층에 의해 기판으로부터 이격된 반사 전극을 구비한 반사 픽셀 영역과 상기 절연체층에 형성된 웰에 제공된 투과 전극을 구비한 투과 픽셀 영역을 구비하며, 상기 방법은:

제 1 단열(abrupt) 에지 영역과 제 2 굴절 격자 에지 영역을 구비한 에칭 마스크를 사용하여 웰을 한정하기 위한 절연층 패터닝 단계를 포함하며,

상기 절연층에 형성된 웰은 단열 에지 영역에 의해 한정된 상기 기판의 평면에 거의 수직인 적어도 하나의 측벽과 상기 굴절 격자 에지 영역에 의해 한정된 기판의 평면에 대해 수직에서 떨어져 경사진 적어도 하나의 측벽을 구비한다.

이 방법은 바람직하게 저항층의 부분적 광 노출을 제공하기 위해 에칭 마스크 내의 굴절 격자를 사용하며, 이는 또한 절연층 웰의 측벽의 적어도 일부의 슬로프를 발생시킨다. 이는 단일 에칭 프로세스가 절연층 웰에 대해 수직 측벽과 경사진 측벽 모두를 한정할 수 있게 한다.

에칭 마스크는 상기 절연층 위에 제공된 저항층을 패터닝하는데 사용되는 것이 바람직하며, 상기 저항층은 상기 노출된 저항층 부분과 상기 기본 절연층을 제거하기 위해 이후 에칭된다.

본 발명의 예는 이제 첨부 도면을 참조로 자세히 설명될 것이다.

본 발명의 반투과성 디스플레이 디바이스는 이중-갭 구조를 한정하기 위한 웰을 구비한 절연층을 구비한다. 상기 웰은 적어도 하나의 수직 측벽과 적어도 하나의 경사진 측벽을 구비한다. 수직 측벽을 사용하면 대형 픽셀 개구가 유지될 수 있도록 하며 적어도 하나의 경사진 측벽을 사용하면 양호한 포괄을 허용하므로 전기적 접촉이 이 경사진 측벽 위에 획득될 수 있도록 허용한다.

도 3은 본 발명의 반투과성 LCD 디바이스의 픽셀의 단면도를 도시한다. 동일한 참조 번호가 도 1에서처럼 사용된다.

도 3은 또한 패시베이션 층(20)의 거친 표면과 전극(28) 내의 이 거친 표면의 복제를 개략적으로 도시한다. 전술한 것처럼, 이는 다층 패시베이션 층(20)을 사용하여 달성될 수 있다.

도 3에 도시된 것처럼, 개구(30)의 적어도 하나의 측벽(72)은 수직이며, 즉 기판(14)에 대해 수직이며, 적어도 하나의 측벽(70)은 경사가 져서, 맨 위층을 양호하게 덮을 수 있다. 반사 전극(28)은 반사 전극(28)과 투과 전극(24) 사이의 전기적 접촉을 하기 위해 웰의 경사진 측벽(70) 위로 연장한다. 이는 다른 구조가 전극 사이의 전자적 접촉을 해야하는 필요성을 회피한다.

투명 전극(28)은 셀 갭이 작은 모든 영역을 포괄해야 한다. 반사 전극(28)은 또한 수직 측벽(72) 위로 연장하는 것처럼 도 3에 도시된다. 이는 오차 허용치(tolerance allowance)의 결과이며, 수직 측벽(72) 아래의 층(28)의 연속성에 대한 요건은 없다.

도 4에 도시된 것처럼, 웰(30)은 직사각형이며, 직사각형의 세 개의 면은 수직 측벽이며, 직사각형의 더 짧은 면들 중 하나는 경사진 측벽이며, 그 위로 전극(28)이 연장된다. 도 4에서, 전극(28)은 점선 영역을 도시되며, 직사각형 개구(30)의 위의 짧은 쪽은 경사진 측벽(70)을 구비하고 그 위로 전극(28)이 연장된다.

경사진 측벽은 슬로프의 상부 및 하부가 도 4에서 크기(Δ)로 도시된, 1㎛-3㎛ 만큼 측면으로 오프셋된다. 상기 절연층(20)은 1㎛-3㎛의 두께를 지닐 수 있다.

패시베이션 층의 패터닝에 사용된 마스크는 본 발명의 웰 구조를 제공하기 위해 변형될 수 있다. 단일 마스킹(masking)과 에칭(etching) 단계는 이하 설명하는 방법으로 다른 측벽 슬로프를 가진 웰을 생성하는데 사용될 수 있다.

슬로프는 저항 노출동안 조명 강도를 맞추기 위해 에칭 마스크에서 격자 구조를 형성함으로써 생성될 수 있어서, 저항은, 현상되었을 때 수직 에지라기 보다는 경사진 에지를 가진다.

제조하는 동안, 양의 저항층은 패시베이션 층(20)의 연속층 위에 제공된다. 도 5는 저항층의 노출을 제어하기 위한 마스크 설계를 도시한다. 도 5의 최상부는 불투명 영역(80)과 투명 영역(82) 사이의 마스크 내의 단열 단계를 도시한다. 저항층은 투명 영역(82)에 대응하는 영역에 완전히 노출된다. 도 5의 하부는, 격자 구조(84)를 한정함으로써, 불투명 영역(80)과 투명 영역(82) 사이의 마스크 내에 점진적인 단계를 도시한다. 저항층은 투명 영역(82)에 대응하는 영역에 완전히 노출되지만, 불투명 영역(80)에 대응하는 영역에 대한 노출은 점차 감소한다.

에칭동안, 노출된 저항층은 저항층의 노출되지 않은 부분보다 훨씬 더 큰 비율로 제거된다. 상기 격자 구조(84)에 대응하는 영역에서, 저항 제거의 비율의 점진적인 변화가 존재한다. 거의 완전한 노출이 있었던 영역에서, 저항층은 에칭동안 제거될 것이며, 기저의 패시베이션층은 또한 부분적으로 에칭될 것이다. 따라서, 기저의 패시베이션층의 형태로 저항층의 노출 프로필의 이전이 있을 것이며, 경사진 측벽은 단일 이방성 마스크와 에칭 단계로 형성될 수 있다.

상기 영역(84) 내의 마스크는 광 세기를 맞추기 위해 다수의 좁은 라인과 공간을 가진다. 라인/공간 비율은 불투명 영역의 에지에서 무한대(공간 없음)로부터 투명 영역의 에지에서 0(모든 공간)까지 변할 것이며, 이 전이는 대략 2㎛를 점유할 것이다. 라인 폭과 공간들은 요구된 광 굴절 패턴을 제공하기 위해 맞춰져야 한다.

단지 본 발명의 일례만이 앞서 자세히 설명되었다. 그러나, 본 발명은 임의의 층의 양호한 단계 포괄이 패시베이션 층웰의 측벽 아래에 요구되는 임의의 이중-갭 반투과성 디스플레이에 적용가능하다. 본 발명의 이점은 픽셀 피치가, 양호한 해상도를 가진 소형 디스플레이에 대해서 또는 일반적으로 높은 해상도의 디스플레이에 대해서 감소됨에 따라 더 커진다.

본 발명은 상부 게이트 TFT가 픽셀 회로에서 사용되는 장치에서 앞서 자세히 설명되었다. 본 발명은 하부 게이트 TFT가 사용되는 장치에 동일하게 적용될 수 있다.

다양한 변경은 당업자에게 명백할 것이다.

본 발명은 LCD, 더 구체적으로는, 반투과형 액정 디스플레이 및 그 제조 방법에 관한 것이다.

Claims (9)

1. 반투과형 디스플레이 디바이스로서, 공통 기판(14) 상의 복수의 디스플레이 픽셀을 포함하며, 각 픽셀은:

   절연층(20)에 의해 기판으로부터 이격된 반사 전극(28)을 구비한 반사 픽셀 영역; 및

   상기 절연층(20)에 형성된 웰(30)에 제공된 투과 전극(24)을 구비한 투과 픽셀 영역을 포함하며,

   상기 절연층(20)에 형성된 상기 웰(30)은 상기 기판(14)의 평면에 대해 거의 수직인 적어도 하나의 측벽(72)과 상기 기판의 평면에 대해 수직면으로부터 멀어지면서 경사진 적어도 하나의 측벽(70)을 구비하는, 반투과형 디스플레이 디바이스.
2. 제 1항에 있어서, 상기 반사 전극(28)은 상기 반사 전극(28)과 상기 투과 전극(24) 사이의 전기적 접촉을 만들기 위해 상기 웰의 적어도 하나의 경사진 측벽(70) 위로 연장하는, 반투과형 디스플레이 디바이스.
3. 제 1항 또는 제 2항에 있어서, 상기 웰(30)은 직사각형인, 반투과형 디스플레이 디바이스.
4. 제 3항에 있어서, 상기 직사각형의 세 개의 측면은 상기 기판(14)의 평면에 대해 거의 수직인 측벽을 구비하며 상기 직사각형의 한쪽은 상기 기판의 평면에 대해 수직으로부터 떨어져서 경사진 측벽(70)을 구비하는, 반투과형 디스플레이 디바이스.
5. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 경사진 측벽(70)은 상기 슬롭의 상부 및 하부가 측면으로 1㎛-3㎛만큼 오프셋(Δ)되도록 경사진, 반투과형 디스플레이 디바이스.
6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 절연층(20)은 1㎛-3㎛의 두께를 가진, 반투과형 디스플레이 디바이스.
7. 제 1항 내지 제 6항 중 어느 한 항에 있어서, 제 2 기판(16)을 더 포함하며, 액정층(18)은 상기 기판(14)과 상기 제 2 기판(16) 사이에 삽입되며, 상기 액정층은 각 픽셀 내의 2개의 다른 셀 갭의 영역을 구비하는, 반투과형 디스플레이 디바이스.
8. 투과형 디스플레이 디바이스를 제조하는 방법으로서, 상기 투과형 디스플레이 디바이스에는 복수의 디스플레이 픽셀이 공통 기판 상에 제공되며 각각은 절연층(20)에 의해 기판으로부터 이격된 반사 전극(28)을 구비한 반사 픽셀 영역을 구비한 반사 픽셀 영역과 상기 절연층에 형성된 웰에 제공된 투과 전극(24)을 구비한 투과 픽셀 영역을 구비하며, 상기 방법은:

   제 1 단열 에지 영역(80)과 제 2 굴절 격자 에지 영역(84)을 구비한 에칭 마스크를 사용하여 웰을 한정하기 위해 절연층(20)을 패터닝하는 단계로서, 상기 절연층에 형성된 웰은 상기 단열 에지 영역에 의해 한정된 기판의 평면에 거의 수직인 적어도 하나의 측벽과 상기 굴절 격자 에지 영역에 의해 한정된 상기 기판 평면의 수직면으로부터 떨어져 경사진 적어도 하나의 측벽을 구비한, 투과형 디스플레이 디바이스를 제조하는 방법.
9. 제 8항에 있어서, 상기 에칭 마스크는 상기 절연층에 대해 제공된 저항층을 패터닝하는데 사용되며, 상기 저항층은 노출된 저항층 부분과 기저의 절연층을 제거하기 위해 이후 에칭되는, 투과형 디스플레이 디바이스를 제조하는 방법.