KR20070017055A - 지터를 제한하는 자동이득조정장치 및 방법 - Google Patents

지터를 제한하는 자동이득조정장치 및 방법 Download PDF

Info

Publication number
KR20070017055A
KR20070017055A KR1020060073678A KR20060073678A KR20070017055A KR 20070017055 A KR20070017055 A KR 20070017055A KR 1020060073678 A KR1020060073678 A KR 1020060073678A KR 20060073678 A KR20060073678 A KR 20060073678A KR 20070017055 A KR20070017055 A KR 20070017055A
Authority
KR
South Korea
Prior art keywords
signal
analog
digital feedback
feedback signal
gain
Prior art date
Application number
KR1020060073678A
Other languages
English (en)
Inventor
아모리 드몰
할레드 마알레쥬
요나스 욘슨
Original Assignee
딥콩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 딥콩 filed Critical 딥콩
Priority to KR1020060073678A priority Critical patent/KR20070017055A/ko
Publication of KR20070017055A publication Critical patent/KR20070017055A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages

Landscapes

  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명에 따르면, 아날로그 증폭기의 이득을 조정하기 위해 디지털 피드백 신호(SAGC)를 수신하는 단계와, 상기 아날로그 증폭기로 이득 구동신호(SDRV)를 전달하기 위해 상기 디지털 피드백 신호를 처리하는 단계를 포함하고, 상기 이득 구동신호의 각 변화후 마다 소정의 시간주기동안 일정하게 유지되도록 상기 구동신호(SDRV)의 발전을 조정하는 단계를 특징으로 하는 적어도 하나의 아날로그 증폭기의 이득을 자동으로 조정하는 방법이 제공된다.
주파수 지터, 진폭 지터, 자동이득조정장치, 디지털 피드백 신호

Description

지터를 제한하는 자동이득조정장치 및 방법{Method And Device For Automatic Gain Control With Limited Jitter}
도 1은 본 발명에 따른 수신기의 블록도이다.
도 2는 본 발명에 따른 방법의 도표이다.
도 3의 (a)는 디지털 피드백 신호를 도시한 것이다.
도 3의 (b)는 본 발명의 수신기에 의해 제공된 구동신호를 도시한 것이다.
* 주요 도면부호의 간단한 설명 *
2: 무선주파수(RF) 신호용 수신기 4:안테나
6: 아날로그 전단부 8: 복조기
10,16,18: 아날로그 증폭기 12,14: 곱셈기
15: 국부발진기 17,19: 아날로그 디지털 변환기
20: 구동장치 22: 필터링 소자
24: 조정소자
본 발명은 아날로그 증폭기가 디지털 피드백 신호에 의해 조정되게 하는 디 지털 신호 수신기용 자동이득조정(AGC)에 관한 것이다.
일반적으로, AGC는 수신기에 포함되고 출력 레벨을 실질적으로 일정하게 유지하도록 수신기의 이득이 실질적으로 입력 크기에 따라 변하게 하는 수신 신호에 의해 작동되는 것을 말한다.
대개, 수신기는 수신 신호에 대해 하나 또는 다수의 아날로그 증폭기를 구비한다. 이들 아날로그 증폭기는 예컨대 디지털 복조기(digital demodulator)와 같이 하류 회로에 의해 형성된 디지털 피드백 신호에 의해 자동으로 조정된다.
아날로그 이득조정입력을 갖는 아날로그 증폭기에 대해서, 디지털 피드백 신호는 예컨대 디지털 아날로그 변환기에 의해 아날로그 피드백 신호로 변환된다. 디지털 이득조정입력을 갖는 아날로그 증폭기에 대해서는, 디지털 피드백 신호가 직접 제공된다.
상기 사용된 아날로그 피드백 신호와는 반대로, 자동이득조정루프에서 진폭 또는 주파수 지터가 발생할 수 있는 디지털 피드백 신호는 이산적인 방식으로 변한다. 이 문제는, 일단(stage)에서, 피드백 신호가 디지털이자마자 발생된다.
예컨대, 진폭에 대한 최적의 설정이 디지털 피드백 신호의 2개의 연속한 값 사이에 있는 경우, 시스템은 이들 2개 값 사이에서 계속 발진하게 된다. 따라서, 디지털 피드백 신호가 너무 자주 변하게 되고 증폭기에 의해 전달된 신호에서의 변경의 빈도로 잡음을 유발한다. 이러한 종류의 섭동을 주파수 지터(frequency jitter)라 한다.
또한, 디지털 피드백 신호의 스텝들의 크기가 매우 중요한 경우, 포 화(saturation)와 같은 섭동을 유발하거나 다른 루프들을 고정시키지 못하게 함으로써 수신기의 성능에 영향을 끼칠 수 있다. 이러한 종류의 섭동을 진폭 지터(amplitude jitter)라 한다.
따라서, 디지털 피드백 신호를 갖는 아날로그 증폭기를 사용한 자동이득조정은 진폭 및/또는 주파수에서 지터를 받게 되며, 이에 따라 출력신호의 품질수준이 낮아진다.
몇몇 기존의 수신기는 상응하는 디지털 신호를 전달하기 위해 디지털 피드백 신호로 인가받는 저역 필터(low pass filter)를 구비한다. 그러나, 필터링은 전기신호의 주파수에 따라 소정의 방식으로 변하는 이득을 갖는 전기신호를 전송하는데 있으며, 이에 따라 심지어 디지털 피드백 신호의 변동이 감소되더라도 또한 진폭 및/또는 주파수 지터가 발생하며 아날로그 증폭기로 전송된다.
보다 상세하게, 이들 필터는 신호 전송에서의 지연을 방지하기 위해 작은 시간 상수를 갖기 때문에 주파수 지터를 제한할 수 없다. 더욱이, 기존의 필터는 완벽하지 못하며 전체 신호펄스를 거부할 수 없고 이에 따라 진폭 지터를 방지할 수 없다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 진폭 및 주파수에서 지터를 감소시키는 자동이득조정을 위한 효율적인 방법 및 이에 따른 장치를 제공함으로써 이 문제를 해결하려는 것이다.
상기 목적을 달성하기 위해, 본 발명은 청구항 1에 언급한 바와 같은 자동이득조정 방법과 청구항 3에 언급한 바와 같은 이에 따른 장치를 특징으로 한다. 또한, 본 발명은 또한 청구항 8에 언급한 바와 같은 프로세서 프로그램을 특징으로 한다.
아날로그 증폭기의 구동신호의 조정으로 인해, 구동신호 스텝(step)의 높이 크기 및 상기 구동신호가 진폭 및 주파수에서 지터를 제한하기 위해 변경되는 주파수를 조정할 수 있다.
본 발명의 다른 특징 및 이점은 첨부도면과 함께 설명으로부터 명백해진다.
도 1에는, 본 발명에 따른 무선주파수(RF) 신호용 수신기(2)가 도시되어 있다.
이 수신기(2)는 예컨대 아날로그 또는 디지털 텔레비젼 신호와 같은 RF 신호를 수신하는 안테나(4)를 구비한다. 수신기(2)는 자동이득조정을 달성하도록 형성되고 복조기(8)에 연결된 아날로그 전단부(6)를 구비한다. 상기 예에서, 아날로그 전단부(6)는 제로(zero)-IF 동조기로서, RF 신호를 입력에서 수신하고 I 및 Q로 표시되고 수신된 신호의 허수성분과 실수성분에 해당하는 2개의 신호를 복조기(8)에 직접 전달한다. 디지털 복조기(8)는 이들 신호를 디지털화하고 관련된 복조(demodulation) 또는 등화(equalization) 처리를 하여 수신기(2)가 결합되어 있는 처리 회로에 제공되는 S라고 하는 정보신호를 전달한다. 또한, SAGC라고 하는 디지털 피드백 신호를 다시 아날로그 전단부(6)에 공급하고 이에 따라 자동이득조정 루프를 형성한다.
아날로그 전단부(6)는 또한 RF 증폭기라고 하는 아날로그 증폭기(10)에 RF 입력신호를 수신한다.
증폭된 RF 신호는 2개의 곱셈기(12 및 14)에 제공되고, 상기 곱셈기는 또한 국부발진기(15)에 의해 발생된 2개의 사각파 신호를 수신한다. 곱셈기(12,14)는 그 출력부를 또 다른 아날로그 증폭기 세트(16 및 18)에 각각 연결되어 있고, 상기 증폭기의 출력은 복조기에서 아날로그 디지털 변환기(ADC)(17)에 의해 디지털화되는 2개의 성분 I 및 Q를 형성한다.
상술한 예에서, 증폭기(16 및 18)는 점선으로 표시된 종래 피드백 신호에 의해 조정된다. 이 피드백 신호는 복조기(8)에서 아날로그 신호로 변환되어 증폭기로 제공된다.
증폭기(10)를 조정하기 위해 복조기(8)에 의해 공급된 디지털 피드백 신호 SAGC는 구동장치(20)를 통해 수신된다. 이점적으로, 이 구동장치(20)는 종래 저역필터링을 수행하는 필터링 소자(22)를 구비한다.
필터링은 전기신호의 주파수에 따라 소정의 방식으로 변하는 이득을 갖는 전기신호를 전송하는데 있다. 따라서, 디지털 피드백 신호의 변화가 감소되더라도 전송되고 처리소자(22)의 출력에서 나타난다.
소자의 필터 또는 필터들(22)은 비교적 작은 시상수를 가져 디지털 피드백 신호의 전송에 있어 지연을 방지한다.
그런 후, 필터된 디지털 신호에 상응하는 구동신호가 조정된 구동신호 SDRV를 아날로그 증폭기(10)로 전달하도록 형성된 조정소자(24)로 공급되어 수신된 RF 신호에 적용되는 증폭을 조정한다.
조정은 진폭 및 주파수 지터를 피하기 위해 구동신호의 발전(evolution)을 조정하는데 있다. 조정소자(24)는 주파수 지터를 제한하기 위해 소정의 시간 주기동안 모두 변한 후에 구동신호를 일정하게 유지시킨다. 이점적으로, 조정소자(24)는 또한 진폭 지터를 방지하기 위해 구동신호의 진폭 변화를 제한한다.
예에서, 구동신호 SDRV는 이득조정입력이 디지털 구동신호를 수신하도록 형성되는 아날로그 증폭기(10)에 직접 제공된다.
도 2와 도 3의 (a) 및 도 3의 (b)를 참조로, 자동이득조정에 초점을 두고 이 수신기에서의 신호처리를 설명한다.
종래 방식으로, 신호는 안테나(4)에 의해 수신되고, 그런 후 제로-IF 아날로그 전단부(6)에 의해 처리되어 복조기(8)에 I 및 Q 신호를 전달하고, 상기 복조기는 상기 아날로그 전단부(6)에 디지털 피드백 신호 SAGC를 제공한다.
이에 따라, RF 신호에 대해 아날로그 이득 증폭기(10)를 자동으로 조정하는 방법은 먼저 디지털 피드백 신호 SAGC를 수신하는 단계(28)를 포함한다. 이 디지털 피드백 신호는 직접 디지털 신호로서 또는 구동장치(20)에서 디지털 신호로 다시 변환되는 아날로그 신호로서 복조기(8)로부터 이득조정장치에 의해 수신될 수 있다.
단계(28) 다음에 구동신호 SDRV를 아날로그 증폭기(10)에 전달하기 위해 디지털 피드백 신호 SAGC를 처리하는 단계(30)가 잇따른다.
기술된 실시예에서, 이 단계(30)는 구동신호를 전달하도록 처리소자(32)에 의해 디지털 피드백 신호 SAGC를 저역필터에 인가함으로써 필터링하는 제 1 서브단계(32)를 포함한다.
그런 후, 단계(30)는 조정소자(24)에 의해 달성되는 구동신호 SDRV의 발전을 조정하는 제 2 서브단계(34)를 포함한다.
상술한 바와 같이, 이러한 조정은 구동신호의 진폭 발전을 제한하고 상기 구동신호가 모든 변화후에 소정의 시간 주기동안 일정하게 유지되도록 한다. 이점적으로, 이러한 시간 주기는 20밀리세컨드(㎳) 미만, 바람직하게는 10㎳ 미만, 더욱 더 바람직하게는 5㎳ 미만이다.
상술한 실시예에서, 각 스텝의 최대 높이는 10개의 기본 스텝 이하이며, 상기 기본 스텝은 디지털 피드백 신호의 최소 변동이며 비트의 수에 따른다. 바람직하기로, 각 스텝의 최대 높이는 5개의 기본 스텝 이하, 더 바람직하게는 1개의 기본 스텝이다.
이는 예컨대 도 3의 (a) 및 도 3의 (b)에 도시되어 있다. 도 3의 (a)는 구동장치(20)에 의해 수신된 디지털 피드백 신호 SAGC를 나타내고, 도 3의 (b)는 조정소자(24)에 의해 전달된 구동신호 SDRV를 나타낸다.
S1으로 표시된 제 1 세그먼트상에서, 디지털 피드백 신호 SAGC는 작은 증가 스텝들에 의해 천천히 발전되고 구동신호 SDRV도 마찬가지 방식으로 발전된다.
그런 후, 세그먼트 S2상에서, 디지털 피드백 신호 SAGC는 급격히 더 높은 레벨로 증가된 후 유지된다. 이러한 상당한 진폭 발전은 진폭 지터에 대한 조건을 생성한다. 따라서, 구동신호 SDRV가 조정되며, 디지털 피드백 신호의 이런 상당한 증가는 도 3의 (b)에 도시된 바와 같이 구동신호의 다수의 증가 스텝들에 해당한다. 각 스텝의 높이는 최대 허용된 진폭발전에 해당하고, 각 레벨의 길이는 신호가 일정하게 유지되는 동안 시간의 소정 주기에 해당한다.
이러한 세그먼트 S2상에서 발생하는 각 스텝에 대해, 조정장치에 의해 조정된 구동신호가 설정되므로 디지털 피드백 신호는 별개이다. 이러한 마지막 스텝이 이 세그먼트의 스텝 동안 변하더라도, 구동신호 SDRV는 불변으로 유지된다.
결국에는, 디지털 피드백 신호 SAGC가 충분히 길게 일정하게 유지되면, 구동신호 SDRV는 같은 값에 도달하게 된다.
세그먼트 S3상에서, 디지털 피드백 신호 SAGC는 2개의 값 사이에서 빠르게 발진한다. 이러한 발진은 예컨대 목표로 한 이득 증폭기 값이 디지털 피드백 신호의 2개의 값 사이에 있을 때 발생한다. 이러한 발진은 각각의 값이 소정의 시간주기 동안 일정하게 유지되는 경우 구동신호 SDRV에 의해 재생되지 않는다. 예에서는, 도 3의 (b)에 도시된 바와 같이 세그먼트 S3상에서 구동신호 SDRV의 느린 발진이 발생한다.
구동신호가 유지되어야만 하는 소정의 시간주기가 수신기에 대해 설정되어 구동신호가 세그먼트 S3상에서 처럼 2개의 연속한 값 사이에서 발진하는 경우, 주파수에 있어 이러한 지터는 최종 복조된 신호에 영향을 끼치지 않는다.
마지막으로, 세그먼트 S4상에서 나타낸 바와 같이, 디지털 피드백 신호 SAGC는 또 다른 값으로 급격히 감소되고 이에 따라 구동신호 SDRV도 연이어 감소하는 스텝들을 통해 같은 값으로 지향된다.
물론, 다른 많은 실시예들도 가능하다.
일실시예에서, 곱셈기의 출력부에 증폭기를 포함하는 아날로그 전단부의 모든 증폭기들에 본 발명에 따른 조정된 구동신호가 제공된다.
또 다른 실시예에서, 이득조정입력이 아날로그 구동신호를 수신하도록 형성되는 아날로그 증폭기를 또한 사용할 수 있다. 이 경우, 디지털 아날로그 변환기가 조정소자의 출력부와 아날로그 증폭기의 이득조정입력부 사이에 도입되어야만 한다. 이점적으로, 이러한 변환기는 디지털 처리를 달성하고 아날로그 구동신호를 직접 전달하도록 형성되는 조정소자에 일체로 형성된다.
더욱이, 복조기와 구동장치 사이에서 디지털 피드백 신호를 아날로그 신호로 변환할 수 있다. 이를 위해, 디지털 아날로그 변환기는 복조기에 의해 출력된 신호를 수신하고 대응하는 아날로그 신호를 구동장치의 입력부에 있는 아날로그 디지털 변환기로 전달한다. 이는 신호 섭동을 방지하기 위해 아날로그 전단부 부근에서의 있을 수 있는 변화가 급격한 디지털 신호의 전송을 방지하게 한다.
또 다른 실시예에서, 조정은 복조기내의 소프트웨어에 의해 달성되고, 이 경우, 상기 복조기가 조정된 구동신호를 직접 전달한다. 상기의 경우, 조정소자는 아날로그 전단부(6)에 직접 연결된 복조기에 포함되어 있다. 대안으로, 다양한 실시예들이 결합될 수 있고, 복조기에 의해 직접 조정된 구동신호가 몇몇 증폭기에 제공되는 한편, 복조기 외부의 조정소자에 의해 처리된 조정된 구동신호가 몇몇 증폭기에 제공된다.
또 다른 실시예에서, 조정장치는 수신기에 있는 종래 복조기 및 종래 아날로그 전단부 사이에 삽입된 특정한 부품이다.
본 발명의 방법은 또한 자동이득조정장치의 프로세서에 의한 실행을 위해 컴퓨터 프로그램에 의해 달성될 수 있으며, 상기 컴퓨터 프로그램은 상기 프로세서에 의해 실행되는 경우, 아날로그 증폭기용 디지털 피드백 신호를 수신하는 단계와, 상기 디지털 피드백 신호를 기초로 상기 아날로그 증폭기용 구동신호를 제공하는 단계와, 모든 변화 후 소정의 시간주기동안 일정하게 유지되도록 상기 구동신호의 전개를 조정하는 단계를 수행하는 명령어를 포함한다.
이러한 프로그램은 상술한 실시예들 중 어느 하나에 의해 달성되도록 형성될 수 있고 디지털 텔레비젼 수신기, 컴퓨터, 랩탑 및 어떤 다른 장치와 같은 임의의 종류의 전자기기 및 그 내부 부품에 형성될 수 있다.
상기에서 설명한 본 발명에 따른 제한된 지터가 부착된 자동이득조정장치 및 방법의 효과는 진폭 및 주파수에서 지터를 감소시켜 출력신호의 품질을 향상시킬 수 있는 이점이 있다.

Claims (9)

  1. 아날로그 증폭기(10)의 이득을 조정하기 위해 디지털 피드백 신호(SAGC)를 수신하는 단계(28)와,
    상기 아날로그 증폭기(10)로 이득 구동신호(SDRV)를 전달하기 위해 상기 디지털 피드백 신호를 처리하는 단계(30)를 포함하고,
    상기 이득 구동신호의 각 변화후 마다 소정의 시간주기동안 일정하게 유지되도록 상기 구동신호(SDRV)의 발전을 조정하는 단계(34)를 특징으로 하는 적어도 하나의 아날로그 증폭기의 이득 자동조정방법.
  2. 제 1 항에 있어서,
    상기 조정단계(34)는 상기 구동신호(SDRV)의 최대 진폭변화에 대한 값을 설정하는 단계를 포함하는 적어도 하나의 아날로그 증폭기의 이득 자동조정방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 디지털 피드백 신호(SAGC)의 처리단계(30)는 상기 조정단계(34) 전에 저역필터를 사용하여 필터링하는 단계(32)를 포함하는 적어도 하나의 아날로그 증폭기의 이득 자동조정방법.
  4. 아날로그 증폭기(10)의 이득을 조정하는 디지털 피드백 신호(SAGC)용 수신수단과 구동신호(SDRV)를 상기 아날로그 증폭기(10)로 전달하기 위해 상기 디지털 피드백 신호용 처리수단을 구비하고,
    상기 처리수단은 상기 이득 구동신호의 각 변화후 마다 소정의 시간주기동안 일정하게 유지되도록 상기 구동신호(SDRV)의 발전을 조정하는 조정장치(24)를 구비하는 것을 특징으로 하는 적어도 하나의 아날로그 증폭기용 자동이득조정장치.
  5. 제 4 항에 있어서,
    상기 조정장치(24)는 상기 구동신호(SDRV)의 최대진폭변화에 대한 값을 설정하도록 형성되는 적어도 하나의 아날로그 증폭기용 자동이득조정장치.
  6. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    저역필터를 적용하도록 형성되고, 상기 디지털 피드백 신호(SAGC)를 입력부에서 수신하며 출력을 상기 조정장치(24)에 제공하는 처리장치(22)를 더 구비하는 적어도 하나의 아날로그 증폭기용 자동이득조정장치.
  7. 복조기(8)에 연결된 적어도 하나의 아날로그 증폭기(10)를 갖는 아날로그 전 단부(6)를 구비하고, 상기 복조기(8)는 상기 아날로그 증폭기를 조정하기 위해 디지털 피드백 신호(SAGC)를 상기 아날로그 전단부(6)에 제공하며, 상기 디지털 피드백 신호(SAGC)를 수신하고 이득 구동신호(SDRV)를 상기 아날로그 증폭기(10)에 제공하는 제 5 항 내지 제 8 항 중 어느 한 항에 따른 자동이득조정장치(30)를 더 구비하는 것을 특징으로 하는 무선주파수 신호용 수신기.
  8. 제 7 항에 있어서,
    상기 디지털 피드백 신호를 대응하는 아날로그 신호로 변환시키기 위해 상기 복조기(8)의 출력부에 디지털 아날로그 변환기와, 상기 대응하는 아날로그 신호를 수신하고 상기 신호를 다시 상기 디지털 피드백 신호로 변환시키기 위해 상기 자동이득조정장치(30)의 입력부에 아날로그 디지털 변환기를 더 구비하는 무선주파수 신호용 수신기.
  9. 무선주파수 수신기의 프로세서에 의해 실행되는 경우,
    적어도 하나의 아날로그 증폭기(10)의 이득을 조정하기 위해 디지털 피드백 신호(SAGC)를 수신하는 단계와,
    상기 아날로그 증폭기(10)에 이득 구동신호(SDRV)를 전달하기 위해 상기 디지털 피드백 신호를 처리하는 단계와,
    각 변화 후 마다 소정의 시간주기동안 일정하게 유지되도록 상기 구동신 호(SDRV)의 발전을 조정하는 단계를 수행하는 명령어를 구비하는 무선주파수 수신기의 프로세서에 의한 실행 프로그램.
KR1020060073678A 2005-08-04 2006-08-04 지터를 제한하는 자동이득조정장치 및 방법 KR20070017055A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060073678A KR20070017055A (ko) 2005-08-04 2006-08-04 지터를 제한하는 자동이득조정장치 및 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05291671.5 2005-08-04
KR1020060073678A KR20070017055A (ko) 2005-08-04 2006-08-04 지터를 제한하는 자동이득조정장치 및 방법

Publications (1)

Publication Number Publication Date
KR20070017055A true KR20070017055A (ko) 2007-02-08

Family

ID=43650928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073678A KR20070017055A (ko) 2005-08-04 2006-08-04 지터를 제한하는 자동이득조정장치 및 방법

Country Status (1)

Country Link
KR (1) KR20070017055A (ko)

Similar Documents

Publication Publication Date Title
WO1992008280A1 (en) Linear transmitter training method and apparatus
US20130128934A1 (en) Receiver and transmitter of coping with interference in super-regenerative communication system, and method of using the receiver and the transmitter
CN1039865C (zh) 高频接收器
JPH03140020A (ja) 受信機
US7110735B2 (en) Automatic gain control system
JP2005513903A (ja) チューナ用の自動利得制御
JP4196380B2 (ja) 無線受信装置
KR20070017055A (ko) 지터를 제한하는 자동이득조정장치 및 방법
US8259877B2 (en) Method and device for automatic gain control with limited jitter
JPH06276171A (ja) デジタル受信機、特に時分割多元接続受信機用の自動利得制御法および該方法を実施する装置
JP4274408B2 (ja) 自動利得制御装置、受信装置及び利得制御方法
US6459397B1 (en) Saturation compensating analog to digital converter
JPH08288881A (ja) 自動利得制御方式
JP4218436B2 (ja) Ｄｃオフセット調整回路、チューナユニット、および受信装置
JP2000059451A (ja) Ｑｐｓｋ変調信号受信ユニット
US6657482B2 (en) Digital filter
JP2001086176A (ja) ディジタル送受信機
JP3208286B2 (ja) ラジオ受信回路
JP2005192060A (ja) 自動利得制御装置
JPH05291986A (ja) 自動利得制御回路
KR100499523B1 (ko) Ｒｆ 신호 이득 조정 제어기
JP2001024456A (ja) 受信機
JPH1141068A (ja) ディジタル自動周波数制御回路
JP2001223603A (ja) 受信装置および送信装置
US7856073B2 (en) Digital gain adjustment in a wireless receiver

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination