KR20070014076A - 출력 매치 트랜지스터 - Google Patents

출력 매치 트랜지스터 Download PDF

Info

Publication number
KR20070014076A
KR20070014076A KR1020060070284A KR20060070284A KR20070014076A KR 20070014076 A KR20070014076 A KR 20070014076A KR 1020060070284 A KR1020060070284 A KR 1020060070284A KR 20060070284 A KR20060070284 A KR 20060070284A KR 20070014076 A KR20070014076 A KR 20070014076A
Authority
KR
South Korea
Prior art keywords
output
input
transistor
terminal
blocking capacitor
Prior art date
Application number
KR1020060070284A
Other languages
English (en)
Other versions
KR100797086B1 (ko
Inventor
신시아 블레어
마가라즈 비쉬바나스 딕시트
토마스 더블유. 몰러
탠 팜
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20070014076A publication Critical patent/KR20070014076A/ko
Application granted granted Critical
Publication of KR100797086B1 publication Critical patent/KR100797086B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

전력 트랜지스터는: 위에 전극이 형성된 반도체로서, 상기 전극이 각각 입력 및 출력 터미널들을 포함하는 복수의 깍지끼움형 트랜지스터를 포함하는 상기 반도체; 상기 반도체의 깍지끼움형 트랜지스터의 출력 터미널에 전기적으로 커플링되는 제 1 터미널 및 접지에 전기적으로 커플링되는 제 2 터미널을 갖는 제 1 출력 블록킹 캐패시터; 및 상기 제 1 출력 블록킹 캐패시터의 제 1 터미널에 전기적으로 커플링되는 제 1 터미널 및 접지에 전기적으로 커플링되는 제 2 터미널을 갖는 제 2 출력 블록킹 캐패시터를 갖는다. 신호들을 증폭시키는 방법은: 반도체 상에, 복수의 깍지끼움형 트랜지스터를 포함하는 전력 트랜지스터를 형성시키는 단계; 상기 복수의 깍지끼움형 트랜지스터로부터 출력 신호를 분로설정하는 단계; 및 상기 복수의 깍지끼움형 트랜지스터로부터 출력 신호를 이중-분로설정하는 단계를 포함하며, 상기 분로설정 및 이중-분로설정 단계는 전력 트랜지스터의 다이 평면에서 제 1 및 제 2 고조파 터미네이션들을 생성시킨다.

Description

출력 매치 트랜지스터{OUTPUT MATCH TRANSISTOR}
본 발명은, 도면들 각각의 같은 부분들이 동일한 참조부호로 식별되고, 이하 간략하게 설명되는 첨부 도면을 참조하여 비-제한적인 실시예들의 다음 설명을 읽고나면 보다 잘 이해될 것이다.
도 1은 본 발명의 일 실시예의 광대역 증폭기의 증폭기 섹션의 본드 와이어 커넥션들 및 물리적 레이아웃을 예시한 개략적인 평면도;
도 2는 본 발명의 예시적인 LDMOS RF 전력 트랜지스터 디바이스 실시예의 평면도;
도 3은 도 2에 도시된 예시적인 LDMOS RF 전력 트랜지스터의 개략적인 회로도;
도 4는 본 발명의 일 실시예에 대한 제 1 및 제 2 고조파(harmonic) 주파수를 예시한 그래프이다.
하지만, 첨부 도면들은 본 발명의 특정 실시예들의 소수의 실시형태들만을 예시한 것으로, 본 발명은 동등하게 유효한 추가 실시예 또는 등가의 실시예들을 포괄하기 때문에 그 범위를 제한하지 않는다는 것에 유의해야 한다.
본 발명은, 일반적으로 무선주파수(RF) 전력 트랜지스터 디바이스의 필드에 관한 것으로, 보다 특별하게는 내부적으로 매칭되는 RF 전력 트랜지스터에 관한 것이다.
일반적으로, RF 전력 트랜지스터 디바이스들은 무선 통신 어플리케이션에서 신호 증폭기로서 사용하기 위한 것으로 알려져 있다. 무선 통신 어플리케이션들에 대한 요구가 증가됨에 따라, 무선 네트워크를 위한 작동 주파수 또한 증가되었다. 작동 주파수들은 이제 기가헤르쯔 범위까지 이르고 있다.
개별 트랜지스터 소자들에서의 자연적인 변수들은 RF 전력 트랜지스터의 대량 생산을 어렵게 만든다. 트랜지스터 디바이스들은 자연히 캐패시턴스, 게인 및 위상 시프트를 입력하는 것과 관련하여 변한다. 특정 트랜지스터 디바이스들은 기대되는 작동 주파수들 및 전압들의 범위에 걸쳐 예비적으로 특성화된다. 그 다음, 추가 디바이스들이 특성화된 범위 내에서 이들 디바이스들을 작동시키기 위한 시도시 같은 재료를 이용하여 만들어진다. 하지만, 동일한 작동 주파수 및 전압에 걸친 트랜지스터 및 다양한 여타 요소들의 변화로 인해, 큰 스케일의 제조 기반에서 트랜지스터 디바이스를 성공적으로 튜닝하기 위한 능력은 제한된다.
일반적으로, RF 전력 트랜지스터 디바이스들은 실리콘 다이 상에 형성된 복수의 전극들을 가지며, 상기 전극들 각각은 복수의 복수의 깍지끼움형 트랜지스터(interdigitated transistors)를 갖는다. 각 전극의 개별 트랜지스터들은 각 전극을 위한 각각의 공통의 입력 (게이트) 및 출력 (드레인) 리드들에 연결된다. 알려 진 바와 같이, 일반적으로 다이는 금속계 (소스) 기판 정상의 공정 다이 어태치 프로세스(eutectic die attach process)에 의하여 부착된다. 기판은 열 싱크(heat sink) 및 접지 기준(ground reference) 둘 모두로서의 역할을 하는 금속 플랜지에 장착된다. 입력 (게이트) 및 출력 (드레인) 리드 프레임은 플랜지의 측면에 부착된다. 리드 프레임은 금속 (소스) 기판으로부터 전기적으로 고립되고, 다중 와이어에 의해 실리콘 다이 상에서 전극 입력 및 출력 터미널에 각각 커플링된다(즉, 각각의 터미널 및 리드 프레임에 접합된다).
높은 작동 주파수들에서, 입력 및 출력 전극 터미널들이 원하는 작동 주파수 영역들에 임피던스 매칭된다는 것은 특히 중요하다. 낮은 주파수(즉: ＜1Ghz)의 높은 전력 어플리케이션들에서, 분로(shunt) 매칭 요소들의 요구되는 인덕턴스들은 작동 전력을 핸들링하기 위해 와이어들이 길고 또한 적어지게 할 수 있다. 몇몇 경우에, 이를 해결하기 위한 이전의 방법론들은 입력 네트워크와 출력 네트워크들 사이에 과도한 크로스 토크를 갖는 해법을 유도하여 불안정성을 야기하였다.
본 명세서에서 인용 참조되는 미국특허 제 6,177,834 호 및 미국특허 제 6,614,308 호에는 종래 기술에서 이용가능한 RF 전력 트랜지스터 디바이스들의 예시들이 제시되어 있다.
일반적으로, 본 발명은 RF 전력 트랜지스터 디바이스들의 필드에 관한 것이며, 보다 특별하게는 다이 평면에서 제 2 고조파 터미네이션과의 내부적 출력 매치를 갖는 RF 전력 트랜지스터들에 관한 것이다.
본 발명의 일 실시형태에 따르면, 위에 전극이 형성되는 반도체로서, 상기 전극은 입력 및 출력 터미널들을 포함하는 1 이상의 트랜지스터를 포함하고, 상기 반도체의 출력 터미널들은 출력 인덕턴스를 갖는(carry) 복수의 제 1 출력 컨덕터들에 의해 출력 매칭 네트워크에 커플링되는 상기 반도체; 출력 인덕턴스를 갖는 복수의 제 2 출력 컨덕터들에 의해 반도체의 출력 터미널에 커플링되는 제 1 터미널 및 접지에 커플링되는 제 2 터미널을 포함하는 제 1 출력 블록킹 캐패시터; 및 출력 인덕터스를 갖는 복수의 제 3 출력 컨덕터에 의하여 제 1 출력 블록킹 캐패시터의 제 1 터미널에 커플링되는 제 1 터미널 및 접지에 커플링되는 제 2 터미널을 포함하는 제 2 출력 블록킹 캐패시터를 갖는 전력 트랜지스터가 제공된다.
본 발명의 또 다른 실시형태는, 기준 접지를 갖는 대(pedestal)의 표면에 부착되고 RF 입력부 및 RF 출력부에 전기적으로 연결되는 1 이상의 트랜지스터 디바이스, 바이어스 입력부 및 바이어스 출력부를 포함하는 전력 트랜지스터로서, 상기 1 이상의 트랜지스터 디바이스가 게이트 튜닝 네트워크 및 이중-분로 드레인 튜닝 네트워크를 포함하는 상기 전력 트랜지스터; 1 이상의 트랜지스터 디바이스, 입력 인피던스에서 트랜지스터 입력부에 입력 신호를 커플링하도록 구성되는 입력 매칭 네트워크 및 입력 작동 포인트에 트랜지스터 입력을 바이어싱하도록 구성되는 게이트 바이어스 네트워크에 연결되는 RF 입력 경로; 및 트랜지스터 출력부, 출력 임피던스에서 트랜지스터 출력부에 각 구성요소의 출력 신호를 트랜지스터 출력부에 커플링하도록 구성되는 출력 매칭 네트워크 및 출력 작동 포인트에 트랜지스터 출력을 바이어싱하도록 구성되는 드레인 바이어스 네트워크에 전기적으로 연결되는 RF 출력 경로를 갖는 광대역 무선 주파수(RF) 신호 증폭기를 제공한다.
본 발명의 추가 실시형태에 따르면, 위에 전극이 형성된 반도체로서, 상기 전극은 각각 입력 및 출국 터미널들을 갖는 복수의 깍지끼움형 트랜지스터들을 포함하는 상기 반도체; 상기 반도체의 깍지끼움형 트랜지스터의 출력 터미널에 전기적으로 커플링되는 제 1 터미널 및 접지에 전기적으로 커플링되는 제 2 터미널을 갖는 제 1 출력 블록킹 캐패시터; 및 제 1 출력 블록킹 캐패시터의 제 1 터미널에 전기적으로 커플링되는 제 1 터미널 및 접지에 전기적으로 커플링되는 제 2 터미널을 갖는 제 2 출력 블록킹 캐패시터를 갖는 전력 트랜지스터가 제공된다.
본 발명의 또 다른 실시형태는, 반도체 상에 복수의 깍지끼움형 트랜지스터를 포함하는 전력 트랜지스터를 형성시키는 단계; 상기 복수의 깍지끼움형 트랜지스터들로부터 출력 신호를 분로설정하는(shunting) 단계; 및 복수의 깍지끼움형 트랜지스터로부터 출력 신호를 이중-분로설정하는(double-shunting) 단계로서 상기 전력 트랜지스터의 다이 평면에서 제 1 및 제 2 고조파 터미네이션들을 생성시키는 상기 이중-분로설정 단계를 갖는, 신호 증폭 방법을 제공한다.
당업자라면, 본 발명의 목적, 특징 및 장점들은 후속하는 바람직한 실시예들의 설명을 참조하면 명확히 이해할 수 있을 것이다.
일반적으로, 본 발명은 무선주파수(RF) 전력 트랜지스터 디바이스의 필드에 관한 것으로, 보다 특별하게는 내부적으로 매칭되는 RF 전력 트랜지스터에 관한 것이다.
도 1은 본 발명의 일 실시형태에 따른 증폭기 섹션(1)을 예시하고 있다. 증폭기 섹션(1)은 프린팅된 회로 보드(PCB)(7) 및 전력 트랜지스터 대(power transistor pedestal:11)를 갖는다. 상기 PCB(7)는 RF 입력 신호를 수용하기 위한 RF 전력 입력부(도시 안됨) 및 증폭된 RF 출력 신호를 출력하기 위한 RF 전력 출력부(도시 안됨)를 갖는다. 상기 전력 트랜지스터 대(11)에는 전력 트랜지스터(4)가 부착된다. 당업계에서 알려진 바와 같이, 전력 트랜지스터(4)는 RF 입력 신호의 위상 성분 신호를 증폭시켜, RF 전력 입력부로부터 RF 전력 출력부까지 전력 레벨을 상승시킨다(boost). 상기 대(11)는 전력 트랜지스터(4)의 회로 성분을 위한 지지부를 제공하고; 공통의 전류를 운반하는 높은 도전성을 제공하며; 냉각을 위한 높은 열 전도성을 제공한다. 상기 대(11)는 증폭기 섹션(1)의 작동 주파수들에서 열 전도성 및 도전성을 위해 최적화된 특성들을 갖는 구리 또는 구리 합금으로 만들어질 수도 있다. 상기 대(11)는 당업자들에게 알려진, 유사한 전기적 특성 및 열적 특성들을 갖는 어떠한 재료로도 만들어질 수 있다.
전력 트랜지스터(4)는 대(11)에 부착되는 반도체 다이 상에 형성되는 입력 (게이트), 출력 (드레인) 및 공통의 요소 (소스)를 갖는 필드 이펙트 트랜지스터(field effect transistor)를 갖는다. 일 실시예에서, 상기 트랜지스터들은 측방향으로 확산된 금속 산화물 반도체(laterally diffused metal oxide semiconductor:LDMOS) 트랜지스터이며, 소스 터미널이 다이의 저부측 상에 형성되고 대(11)에 직접적으로 부착된다. PCB(7)는 본 명세서에서 인용 참조되는 Logothetis 등의 미국특허 제 6,099,677 호에 제시된 것과 같은 다층 모듈일 수도 있다.
도 1은 본 발명의 RF 전력 트랜지스터(4)의 증폭기 섹션(1)의 본드 와이어 커넥션 및 물리적 레이아웃의 평면도이다. 증폭기 섹션(1)은 입력 매칭 네트워크(2), 게이트 바이어스 네트워크(3), 전력 트랜지스터(4), 출력 매칭 네트워크(5) 및 드레인 바이어스 네트워크(6)를 포함한다. 예시된 증폭기 섹션(1)은 6개의 증폭기 섹션들로 구현되는 한편, 대안실시예들은 본 명세서에서 제시 및 기술된 본 발명의 실시형태들에 따르면 2 이상의 증폭기 섹션들로 구현될 수도 있다.
증폭기 섹션(1)에서, 입력 매칭 네트워크(2)는, 전력 트랜지스터(4)에서 트랜지스터 디바이스(10)의 게이트를 자극하기(stimulate) 위하여 "RF FEED"라 지칭된 스플리터의 대응 출력부로부터 성분 입력 신호 형태로 RF 전력을 수용한다. 게이트 바이어스 네트워크(3)는 트랜지스터 디바이스(10)를 위한 작동 포인트를 설정하는데 사용되는 "GATE BIAS FEED"라 지칭된 입력 바이어스 소스로부터 dc 바이어스 전압을 수용한다. 전력 트랜지스터(4)는 입력 매칭 네트워크(2)로부터 전력 RF 입력 성분 신호를 수용하고, 그것은 게이트 바이어스 네트워크(3)로부터 dc 바이어스를 수용한다. 전력 트랜지스터(4)는 출력 매칭 네트워크(5)를 구동하는 높은 전력의 RF 출력 성분 신호를 발생시킨다. "RF DRIVE"라 지칭된 콤바이너(combiner)는 출력 매칭 네트워크(5)로부터의 높은 전력의 RF 출력 성분 신호를 수용한다. 높은 전력의 출력 성분 신호를 위한, "DRAIN BIAS FEED"라 지칭된 전력의 소스는 드레인 바이어스 네트워크(6)로부터 공급된다.
전력 트랜지스터(4)는 대(11)에 커플링되는 공통의 소스 구조의 RF 전력 트 랜지스터 디바이스(10)를 갖는다. 트랜지스터 디바이스(10)는 위에 전극이 형성된 반도체이며, 상기 전극은 각각 입력 터미널 및 출력 터미널들을 갖는 복수의 깍지끼움형 트랜지스터를 구비한다. 전력 트랜지스터(4)는 입력부(12), 출력부(13), 게이트 튜닝 네트워크(14) 및 드레인 튜닝 네트워크(15)를 갖는다. 전력 트랜지스터 입력부(12)는 전력 트랜지스터(4)를 자극하기 위하여 입력 매칭 네트워크(2)로부터 RF 입력 전력을 수용한다. 전력 트랜지스터(4)에 의하여 발전된 RF 출력 전력은 전력 트랜지스터 출력부(13)에서 출력 매칭 네트워크(5)로 전달된다. 바이어스 입력부(8)는 게이트 바이어스 네트워크(3)로부터의 신호를 입력 매칭 네트워크(2)로 전송한다. 바이어스 출력부(9)는 출력 매칭 네트워크(5)로부터의 신호를 드레인 바이어스 네트워크(6)로 전송한다.
전력 트랜지스터(4)를 PCB(7) 상의 외부 노드들에 연결시키고 대(11) 상에 배치되는 전력 트랜지스터(4)의 구성요소들을 서로 연결하는데 사용되는 본드 와이어들은 통상적인 작동 주파수에서 간과될 수 없는 셀프-인덕턴스를 갖는다. 수개의 임피던스 변환 및 튜닝 네트워크들은 RF FEED로부터 나온 RF 전력을 트랜지스터 디바이스(10)의 게이트에 효과적으로 커플링한다. 유사한 임피던스 변환들 및 튜닝 네트워크들 또한 트랜지스터 디바이스(10)의 드레인으로부터 나온 RF 전력을 RF DRIVE에 효과적으로 커플링한다. 게이트 튜닝 네트워크(14)는 트랜지스터 디바이스(10)의 게이트와 연관된 입력 캐패시턴스 및 본드 와이어 인덕터들을 보상하고, 드레인 튜닝 네트워크(15)는 트랜지스터 디바이스(10)의 드레인과 연관된 캐패시턴스 및 본드 와이어 인덕터들을 보상한다.
입력부(12) 및 출력부(13)는 최소 길이의 단일 컨덕터들로서 묘사되었으나, 당업자라면 각각의 컨덕션 경로가 1 이상의 본드 와이어들을 이용하여 형성될 수도 있다는 것을 이해할 것이다. 평행하게(in parallel) 적용되는 본드 와이어들의 개수 및 본드 와이어들의 길이는 컨덕션 경로의 인덕턴스 편리한 값으로 제어 및 조정될 수 있도록 한다. 도 2는 입력부(12) 및 유출부(13)를 위한 복수의 본드 와이어들을 사용하여 본 발명을 예시하고 있다.
본 발명의 일 실시예에 따르면, 광대역 RF 신호 증폭기는 대(11)의 표면에 부착되는 복수의 전력 트랜지스터 디바이스(10)들을 가질 수 있다. 신호 증폭기는 또한, RF 입력 신호를 복수의 성분 입력 신호들로 분할하도록 구성되는 스플리터를 갖는 RF 입력 경로를 가질 수도 있다. 스플리터, 입력 매칭 네트워크(2) 및 게이트 바이어스 네트워크(3)는 프린팅된 회로 보드에서 적어도 부분적으로 구현될 수 잇다. 신호 증폭기는 또한, 트랜지스터 출력부들에서 수신되는 성분 출력 신호들을 RF 출력 신호로 조합하도록 구성되는 콤바인더를 갖는 RF 출력 경로를 가질 수도 있다. 콤바인더, 출력 매칭 네트워크(5) 및 드레인 바이어스 네트워크(6)는 프린팅된 회로 보드에서 적어도 부분적으로 구현될 수 있다. 추가 실시예에서, 신호 증폭기는 프린팅된 회로 보드에서 구현되는 각각의 입력 및 출력 기준 접지 선반들(input and output reference ground shelves)을 갖는 RF 입력 및 RF 출력 경로(12, 13)를 갖는다. 특정 어플리케이션에 따르면, 대(11) 및 프린팅된 회로 보드는 입력 및 출력 기준 접지 선반들이 대 표면에 인접해 있도록 구성될 수도 있다.
도 2를 참조하면, 본 발명의 LDMOS RF 전력 트랜지스터(10)의 일 실시예의 평면도가 예시되어 있다. 전력 트랜지스터(4)는 입력부(14 및 연관된 본드 와이어 인덕턴스들) 및 출력부(15 및 연관된 본드 와이어 인덕턴스들)를 통해 입력 리드(2)와 출력 리드(5) 사이에 위치된다. 본 발명의 일 실시예에서, 입력 및 출력 매칭 네트워크들(2, 5)은 세라믹 기판(17)에 의해 컨덕터(16)에 부착되는 상기 컨덕터(16)로부터 전기적으로 고립되지는 않는다. 1 쌍의 트랜지스터 디바이스들(반도체 다이들)(10)은 컨덕터(접지)(16)에 부착된다. 트랜지스터 디바이스들(10)은 초음파 스크러빙(ultrasonic scrubbing) 및/또는 열적 가열 프로세스에 의하여 부착될 수도 있다. 각각의 트랜지스터 디바이스(10)는 복수의 깍지끼움형 전극들을 가지며, 각각의 전극은 입력 (게이트) 터미널 및 출력 (드레인) 터미널을 갖는다.
게이트 튜닝 네트워크(14)는 "T-네트워크"를 포함한다. 본 발명의 일 실시예에서, T-네트워크는 기본 주파수에서 트랜지스터 입력 터미널에서 "바라보는"("looking" into) 임피던스를 트랜지스터 디바이스에 대해 매칭시키기에 적합한 낮은 임피던스로 변환시킨다. T-네트워크를 갖는 트랜지스터 디바이스의 입력 매칭은 입력 매칭 캐패시터(19)를 이용하여 수행된다. 입력 매칭 캐패시터(19)는 입력 매칭 네트워크(2) 부근의 컨덕터(16)를 통해 배치된다. 입력 매칭 캐패시터(19)는 입력 본딩 와이어(input bonded wire:21)의 제 1 세트에 의하여 입력 매칭 네트워크(2)에 커플링되는 터미널(20)들의 제 1 세트를 갖는다. 입력 본딩 와이어(21)의 제 1 세트는 일 끝단부에서는 입력 매칭 네트워크(2)에 대해 그리고 다른 끝단부에서는 입력 매칭 캐패시터(19)에 대해 접합된다. 입력 매칭 캐패시터(19)는 컨덕터(접지)(16)에 커플링되는 제 2 터미널(도시 안됨)을 갖는다. 입력 본딩 와이어(22) 의 제 2 세트는 트랜지스터 디바이스(10)의 깍지끼움형 전극들의 각각의 입력 터미널에, 입력 매칭 캐패시터(19)의 터미널(20)들의 제 1 세트를 커플링시킨다. 특히, 입력 본딩 와이어(22)의 제 2 세트는 일 끝단부에서는 터미널(20)들의 제 1 세트에 그리고 또 다른 끝단부에서는 트랜지스터 디바이스(10)들의 각각의 깍지끼움형 전극 입력 터미널들에 접합된다. 이에 의해, 트랜지스터 디바이스(10)의 입력 매칭은 입력 본딩 와이어(21, 22)의 제 1 및 제 2 세트의 인덕턴스 및 입력 매칭 캐패시터(19)의 원하는 캐패시턴스 값의 선택에 의하여 수행된다.
드레인 튜닝 네트워크(15)를 갖는 본 발명의 일 실시예는 이중-분로 네트워크 및 시리즈 인덕턴스를 포함한다. 시리즈 인덕턴스는 트랜지스터 디바이스(10)의 깍지끼움형 전극 출력 터미널의 드레인을 출력 매칭 네트워크(5)에 연결시키는 출력 본딩 와이어(23)들의 제 1 세트의 결과이다. 이중-분로 네트워크는 제 1 출력 매칭 캐패시터(26)에 커플링되는 출력 본딩 와이어(24)들의 제 2 세트를 포함한다. 제 1 출력 매칭 캐패시터(26)는 컨덕터(접지)(16)에 커플링되는 제 2 터미널(도시 안됨)을 갖는다. 출력 본딩 와이어(24)의 제 2 세트는 또한 트랜지스터 디바이스(10)의 깍지끼움형 전극 드레인 터미널들에 커플링된다. 또한, 이중-분로 네트워크는 제 2 출력 매칭 캐패시터(27)에 커플링되는 출력 본딩 와이어(25)의 제 3 세트를 포함한다. 제 2 출력 매칭 캐패시터(27)는 컨덕터(접지)(16)에 커플링되는 제 2 터미널(도시 안됨)을 갖는다. 또한, 출력 본딩 와이어(25)의 제 3 세트는 제 1 출력 매칭 캐패시터(26)에 커플링된다. 본 발명의 몇몇 실시예에서, 제 1 출력 매칭 캐패시터(26) 및 제 2 출력 매칭 캐패시터(27)의 값들은 주파수에 민감하고 고조파 터미네이션 어스펙트(aspect)가 작동하는데 있어 중요하다. 제 1 출력 매칭 캐패시터(26)는 주파수 f에서는 높은 임피던스를, 2f에서는 낮은 임피던스를 제공한다. 제 2 출력 매칭 캐패시터(27)는 f에서 낮은 임피던스(DC 블록)를 제공할 수도 있다.
예시된 전력 트랜지스터(10)는 공칭 성분 값들로 구현될 수 있으나, 당업자라면 전력 트랜지스터(10)로부터의 최적의 성능을 위한 튜닝을 달성하기 위해 성분(19 내지 27)의 값들이 조정될 수도 있다는 것을 이해할 것이다.
상술된 바와 같이, 본 발명의 실시예는 이중-분로 네트워크를 포함하는 드레인 튜닝 네트워크를 갖는다. 제 2 루프는 다이 평면에서 분로 매치를 가능하게 하기 위해 900 MHz 디바이스들이 충분한 총 인덕턴스를 갖도록 조성되도록 한다. 이 방법은 드레인 와이어들을 그들의 정상적인 길이의 1/2만큼 단축시킨다. 또한, 본 발명의 이중-분로 네트워크는 다이 평면에서 제 2 하모닉 터미네이션을 제공한다. 도 4를 참조하면, 이중-분로 네트워크가 생성되는 제 1 및 제 2 고조파 주파수들을 예시한 그래프가 나타나 있다. 제 1 고조파(900MHz)는 출력 본딩 와이어(24)의 제 2 세트, 출력 본딩 와이어(25)의 제 3 세트 및 제 2 출력 매칭 캐패시터(27)(도 3 참조)에 의해 매칭된다. 제 2 고조파(2 GHz - 작은 캡 값을 조정할 필요가 있을 수도 있음)는 출력 본딩 와이어(24)의 제 2 세트 및 제 1 출력 매칭 캐패시터(26)에 의해 매칭된다(도 3 참조). 따라서, 본 발명의 추가 실시예에 따르면, 제 2 고조파 터미네이션이 다이 평면에 부가된다(블록으로서 작은 캡을 사용하여 다이로부터 루프를 본딩). 작동 주파수들에서 이중 루프 튜닝은 튜닝 네트워크에서 분산된 전력 이 2 루프 사이에서 공유되도록 한다. 이는, 허용가능한 RF 분산을 효과적으로 배가시킨다.
따라서, 본 발명은 본 발명에서 본질적인 것들뿐만 아니라, 그 목적들을 수행하고 상술된 목표 및 장점들을 달성하기에 적합하다. 당업자들에 의해 여러가지 변화가 수행될 수 있으나, 이러한 변화들은 후속 청구항에서 의해 정의되는 바와 같이 본 발명의 기술적사상내에 포함된다.
본 발명에 따르면, 일반적으로는 무선주파수(RF) 전력 트랜지스터 디바이스, 보다 특별하게는 내부적으로 매칭되는 RF 전력 트랜지스터를 얻을 수 있다.

Claims (24)

  1. 출력 매치 트랜지스터에 있어서,
    위에 전극이 형성된 반도체로서, 상기 전극이 입력 및 출력 터미널들을 포함하는 1 이상의 트랜지스터를 포함하고, 상기 반도체의 출력 터미널들은 출력 인덕턴스를 갖는 복수의 제 1 출력 컨덕터들에 의해 출력 매칭 네트워크에 커플링되는 상기 반도체;
    출력 인덕턴스를 갖는 복수의 제 2 출력 컨덕터들에 의하여 상기 반도체의 출력 터미널들에 커플링되는 제 1 터미널 및 접지에 커플링되는 제 2 터미널을 포함하는 제 1 출력 블록킹 캐패시터; 및
    출력 인덕턴스를 갖는 복수의 제 3 출력 컨덕터들에 의해 상기 제 1 출력 블록킹 캐패시터의 제 1 터미널에 커플링되는 제 1 터미널 및 접지에 커플링되는 제 2 터미널을 포함하는 제 2 출력 블록킹 캐패시터를 포함하는 것을 특징으로 하는 출력 매치 트랜지스터.
  2. 제 1 항에 있어서,
    상기 반도체는 LDMOS 트랜지스터인 것을 특징으로 하는 출력 매치 트랜지스터.
  3. 제 1 항에 있어서,
    상기 제 1 출력 블록킹 캐패시터는 상기 전극과 상기 출력 매칭 네트워크 사이에 위치되는 것을 특징으로 하는 출력 매치 트랜지스터.
  4. 제 1 항에 있어서,
    상기 제 2 출력 블록킹 캐패시터는 상기 전극과 상기 출력 매칭 네트워크 사이에 위치되는 것을 특징으로 하는 출력 매치 트랜지스터.
  5. 제 1 항에 있어서,
    입력 인덕턴스를 갖는 복수의 제 1 입력 컨덕터들에 의해 입력 매칭 네트워크에 커플링되는 제 1 터미널 및 접지에 커플링되는 제 2 터미널을 포함하는 입력 매칭 캐패시터를 더 포함하고,
    상기 제 1 터미널은 입력 인덕턴스를 갖는 복수의 제 2 입력 컨덕터들에 의하여 상기 반도체의 입력 터미널들에 또한 커플링되는 것을 특징으로 하는 출력 매치 트랜지스터.
  6. 제 5 항에 있어서,
    상기 입력 매칭 캐패시터는 상기 입력 매칭 네트워크와 상기 전극 사이에 위치되는 것을 특징으로 하는 출력 매치 트랜지스터.
  7. 광대역 무선주파수(RF) 신호 증폭기에 있어서,
    기준 접지를 포함하는 대(pedestal)의 표면에 부착되는 전력 트랜지스터로서, RF 입력부와 RF 출력부, 바이어스 입력부 및 바이어스 출력부에 전기적으로 연결되는 1 이상의 트랜지스터 디바이스를 포함하며, 상기 1 이상의 트랜지스터 디바이스는 게이트 튜닝 네트워크 및 이중-분로 드레인 튜닝 네트워크를 포함하는 상기 전력 트랜지스터;
    상기 1 이상의 트랜지스터 디바이스, 입력 인덕턴스에서 입력 신호를 트랜지스터 입력부에 커플링시키도록 구성되는 입력 매칭 네트워크, 및 입력 작동 포인트에 대해 상기 트랜지스터 입력부를 바이어싱하도록 구성되는 게이트 바이어스 네트워크에 전기적으로 연결되는 RF 입력 경로; 및
    트랜지스터 출력부, 출력 인덕턴스에서 각각의 성분 출력 신호를 상기 트랜지스터 출력부에 커플링시키도록 구성되는 출력 매칭 네트워크, 및 출력 작동 포인트에 대해 상기 트랜지스터 출력부를 바이어싱시키도록 구성되는 드레인 바이어스 네트워크에 전기적으로 연결되는 RF 출력 경로를 포함하는 것을 특징으로 하는 광대역 무선주파수(RF) 신호 증폭기.
  8. 제 7 항에 있어서,
    상기 이중-분로 드레인 튜닝 네트워크는:
    출력 인덕턴스를 갖는 복수의 제 1 출력 컨덕터들에 의해 상기 1 이상의 트랜지스터 디바이스의 출력 터미널들에 커플링되는 제 1 터미널 및 기준 접지에 커플링되는 제 2 터미널을 포함하는 제 1 출력 블록킹 캐패시터; 및
    출력 인덕턴스를 갖는 복수의 제 2 출력 컨덕터들에 의하여 상기 제 1 출력 블록킹 캐패시터의 제 1 터미널에 커플링되는 제 1 터미널 및 상기 기준 접지에 커플링되는 제 2 터미널을 포함하는 제 2 출력 블록킹 캐패시터를 포함하는 것을 특징으로 하는 광대역 무선주파수(RF) 신호 증폭기.
  9. 제 7 항에 있어서,
    복수의 전력 트랜지스터는 대의 표면에 부착되는 것을 특징으로 하는 광대역 무선주파수(RF) 신호 증폭기.
  10. 제 7 항에 있어서,
    상기 RF 입력 경로는 RF 입력 신호를 복수의 성분 입력 신호들로 분할하도록 구성되는 스플리터를 포함하고, 상기 스플리터, 입력 매칭 네트워크 및 게이트 바이어스 네트워크는 프린팅된 회로 보드에서 적어도 부분적으로 구현되는 것을 특징으로 하는 광대역 무선주파수(RF) 신호 증폭기.
  11. 제 7 항에 있어서,
    상기 RF 출력 경로는 상기 트랜지스터 출력부들에서 수신되는 성분 출력 신호들을 RF 출력 신호로 조합하도록 구성되는 콤바인더를 포함하고, 상기 콤바인더, 출력 매칭 네트워크 및 드레인 바이어스 네트워크는 프린팅된 회로 보드에서 적어도 부분적으로 구현되는 것을 특징으로 하는 광대역 무선주파수(RF) 신호 증폭기.
  12. 제 7 항에 있어서,
    상기 RF 입력 및 RF 출력 경로들은 프린팅된 회로 보드에서 구현되는 각각의 입력 및 출력 기준 접지 선반들을 포함하고, 대 및 프린팅된 회로 보드는 상기 입력 및 출력 기준 접지 선반들이 상기 대 표면에 인접해 있도록 구성되는 것을 특징으로 하는 광대역 무선주파수(RF) 신호 증폭기.
  13. 전력 트랜지스터에 있어서,
    위에 전극이 형성되는 반도체로서, 상기 전극이 입력 및 출력 터미널들을 포함하는 1 이상의 트랜지스터를 포함하는 상기 반도체;
    상기 반도체의 전극의 출력 터미널들에 전기적으로 커플링되는 제 1 터미널 및 접지에 전기적으로 커플링되는 제 2 터미널을 포함하는 제 1 출력 블록킹 캐패시터; 및
    상기 제 1 출력 블록킹 캐패시터의 제 1 터미널에 전기적으로 커플링되는 제 1 터미널 및 접지에 전기적으로 커플링되는 제 2 터미널을 포함하는 제 2 출력 블록킹 캐패시터를 포함하는 것을 특징으로 하는 전력 트랜지스터.
  14. 제 13 항에 있어서,
    상기 제 1 출력 블록킹 캐패시터는 상기 전극과 상기 제 2 출력 블록킹 캐패시터 사이에 위치되는 것을 특징으로 하는 전력 트랜지스터.
  15. 제 13 항에 있어서,
    상기 제 1 출력 블록킹 캐패시터의 제 1 터미널은 출력 인덕턴스를 갖는 복수의 컨덕터에 의하여 상기 전극의 출력 터미널들에 전기적으로 커플링되는 것을 특징으로 하는 전력 트랜지스터.
  16. 제 13 항에 있어서,
    상기 제 2 출력 블록킹 캐패시터의 제 1 터미널은 출력 인덕턴스를 갖는 복수의 컨덕터에 의하여 상기 제 1 출력 블록킹 캐패시터의 제 1 터미널에 전기적으로 커플링되는 것을 특징으로 하는 전력 트랜지스터.
  17. 신호들을 증폭시키는 방법에 있어서,
    반도체 상에, 복수의 깍지끼움형(interdigitated) 트랜지스터들을 포함하는 전력 트랜지스터를 형성시키는 단계;
    상기 복수의 깍지끼움형 트랜지스터로부터 출력 신호를 분로설정하는(shunting) 단계; 및
    상기 복수의 깍지끼움형 트랜지스터로부터 출력 신호를 이중-분로설정하는 단계를 포함하고,
    상기 분로설정 단계 및 이중-분로설정 단계는 상기 전력 트랜지스터의 다이 평면에서 제 1 및 제 2 고조파 터미네이션들을 생성시키는 것을 특징으로 하는 방 법.
  18. 제 17 항에 있어서,
    상기 분로설정 단계는 상기 복수의 깍지끼움형 트랜지스터 중 1 이상에 제 1 출력 블록킹 캐패시터를 전기적으로 연결시키는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제 18 항에 있어서,
    상기 이중-분로설정 단계는 상기 제 1 출력 블록킹 캐패시터에 제 2 출력 블록킹 캐패시터를 전기적으로 커플링시키는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 제 17 항에 있어서,
    입력 매칭 네트워크로부터의 입력 신호를 상기 입력 매칭 네트워크에 전기적으로 연결되는 매칭 캐패시터와 매칭시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  21. 전력 트랜지스터에 있어서,
    위에 전극이 형성된 반도체로서, 상기 전극이 입력 및 출력 터미널들을 포함하는 1 이상의 트랜지스터를 포함하는 상기 반도체;
    상기 반도체의 전극의 출력 터미널들에 전기적으로 커플링되고 접지에 전기적으로 커플링되는 출력 전력을 블록킹하는 제 1 수단; 및
    출력 전력을 블록킹하는 상기 제 1 수단에 전기적으로 커플링되고 접지에 전기적으로 커플링되는 출력 전력을 블록킹하는 제 2 수단을 포함하는 것을 특징으로 하는 전력 트랜지스터.
  22. 제 21 항에 있어서,
    출력 전력을 블록킹하는 상기 제 1 수단은 상기 전극과 출력 전력을 블록킹하는 상기 제 2 수단 사이에 위치되는 것을 특징으로 하는 전력 트랜지스터.
  23. 제 21 항에 있어서,
    출력 전력을 블록킹하는 상기 제 1 및 제 2 수단은 상기 전력 트랜지스터의 다이 평면에서 제 1 및 제 2 고조파 터미네이션들을 생성시키는 것을 특징으로 하는 전력 트랜지스터.
  24. 제 21 항에 있어서,
    입력 매칭 네트워크에 전기적으로 연결되는 입력 전력을 매칭시키는 수단을 더 포함하는 것을 특징으로 하는 전력 트랜지스터.
KR1020060070284A 2005-07-26 2006-07-26 출력 매치 트랜지스터 KR100797086B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/189,615 US7372334B2 (en) 2005-07-26 2005-07-26 Output match transistor
US11/189,615 2005-07-26

Publications (2)

Publication Number Publication Date
KR20070014076A true KR20070014076A (ko) 2007-01-31
KR100797086B1 KR100797086B1 (ko) 2008-01-22

Family

ID=37414387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060070284A KR100797086B1 (ko) 2005-07-26 2006-07-26 출력 매치 트랜지스터

Country Status (4)

Country Link
US (1) US7372334B2 (ko)
EP (1) EP1750298B1 (ko)
KR (1) KR100797086B1 (ko)
CN (1) CN1976023B (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2411062B (en) 2004-02-11 2007-11-28 Nujira Ltd Resonance suppression for power amplifier output network
US7961470B2 (en) * 2006-07-19 2011-06-14 Infineon Technologies Ag Power amplifier
US20080231373A1 (en) * 2007-03-20 2008-09-25 Hafizur Rahman Output Circuit
US8076994B2 (en) * 2007-06-22 2011-12-13 Cree, Inc. RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction
US9741673B2 (en) * 2007-06-22 2017-08-22 Cree, Inc. RF transistor packages with high frequency stabilization features and methods of forming RF transistor packages with high frequency stabilization features
EP2164170A1 (en) * 2008-09-15 2010-03-17 Forschungsverbund Berlin E.V. Self-adjusting gate bias network for field effect transistors
JP5631607B2 (ja) * 2009-08-21 2014-11-26 株式会社東芝 マルチチップモジュール構造を有する高周波回路
CN101726698B (zh) * 2009-12-25 2012-05-09 北京铁路信号有限公司 一种三极管配对方法和装置
US8659359B2 (en) 2010-04-22 2014-02-25 Freescale Semiconductor, Inc. RF power transistor circuit
EP2388815A1 (en) * 2010-05-10 2011-11-23 Nxp B.V. A transistor package
US7990223B1 (en) * 2010-05-31 2011-08-02 Kabushiki Kaisha Toshiba High frequency module and operating method of the same
US20110309872A1 (en) 2010-06-17 2011-12-22 Cynthia Blair Voltage Spike Protection for Power DMOS Devices
EP2458730B8 (en) 2010-11-29 2015-08-05 Nxp B.V. Radiofrequency amplifier
EP2463905B1 (en) * 2010-12-10 2014-10-01 Nxp B.V. Packaged RF transistor with special supply voltage leads
US8299856B2 (en) * 2010-12-20 2012-10-30 Infineon Technologies Ag Power transistor output match network with high Q RF path and low Q low frequency path
US8466747B1 (en) * 2011-04-08 2013-06-18 Lockheed Martin Corporation Integrated-circuit amplifier with low temperature rise
US8963645B1 (en) 2011-04-08 2015-02-24 Lockheed Martin Corporation Integrated-circuit amplifier with low temperature rise
US8983406B2 (en) 2011-07-08 2015-03-17 Skyworks Solutions, Inc. Signal path termination
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
US9876478B2 (en) 2011-11-04 2018-01-23 Skyworks Solutions, Inc. Apparatus and methods for wide local area network power amplifiers
CN104011998B (zh) 2011-11-04 2016-12-14 天工方案公司 用于功率放大器的装置和方法
KR101899509B1 (ko) 2011-11-11 2018-09-20 스카이워크스 솔루션즈, 인코포레이티드 높은 전력 부가 효율을 갖는 플립칩 선형 전력 증폭기
WO2013188712A1 (en) 2012-06-14 2013-12-19 Skyworks Solutions, Inc. Power amplifier modules including related systems, devices, and methods
EP3664292A1 (en) * 2012-06-29 2020-06-10 Cree, Inc. Rf transistor packages with high frequency stabilization features
US8964427B2 (en) 2012-06-29 2015-02-24 Rockwell Automation Technologies, Inc. Adaptive online filter for DC offset elimination
US9281283B2 (en) 2012-09-12 2016-03-08 Freescale Semiconductor, Inc. Semiconductor devices with impedance matching-circuits
EP2802075B1 (en) 2013-05-07 2017-02-15 Ampleon Netherlands B.V. Dual-band semiconductor RF amplifier device
US9373577B2 (en) * 2013-05-21 2016-06-21 Infineon Technologies Ag Hybrid semiconductor package
US9419568B2 (en) * 2013-06-03 2016-08-16 Skyworks Solutions, Inc. Circuits and methods related to power amplifier efficiency based on multi-harmonic approximation
EP2830089B1 (en) * 2013-07-25 2017-07-12 Ampleon Netherlands B.V. RF power device
EP2879174B1 (en) * 2013-11-29 2021-09-08 Ampleon Netherlands B.V. Packaged RF power transistor device having next to each other ground leads and a video lead for connecting decoupling capacitors, RF power amplifier
WO2015139311A1 (zh) 2014-03-21 2015-09-24 华为技术有限公司 一种功率放大电路及发射机
US9438184B2 (en) 2014-06-27 2016-09-06 Freescale Semiconductor, Inc. Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
CN104218029A (zh) * 2014-08-27 2014-12-17 昆山华太电子技术有限公司 一种用于功率晶体管的内匹配结构
US10432152B2 (en) 2015-05-22 2019-10-01 Nxp Usa, Inc. RF amplifier output circuit device with integrated current path, and methods of manufacture thereof
CN106470014B (zh) * 2015-08-17 2019-10-18 恩智浦美国有限公司 具有谐波防止电路的输出阻抗匹配网络
US9806159B2 (en) * 2015-10-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Tuned semiconductor amplifier
US9692363B2 (en) 2015-10-21 2017-06-27 Nxp Usa, Inc. RF power transistors with video bandwidth circuits, and methods of manufacture thereof
US9571044B1 (en) 2015-10-21 2017-02-14 Nxp Usa, Inc. RF power transistors with impedance matching circuits, and methods of manufacture thereof
US20170302245A1 (en) 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. Ultra-broad bandwidth matching technique
EP3462608A4 (en) * 2016-07-01 2019-06-19 Mitsubishi Electric Corporation AMPLIFIER
NL2017349B1 (en) * 2016-08-23 2018-03-06 Ampleon Netherlands Bv Packaged RF power amplifier having a high power density
US9979361B1 (en) * 2016-12-27 2018-05-22 Nxp Usa, Inc. Input circuits for RF amplifier devices, and methods of manufacture thereof
CN106959389B (zh) * 2017-03-17 2019-04-05 成都海威华芯科技有限公司 一种分频段负载牵引测试方法
JP2019041311A (ja) * 2017-08-28 2019-03-14 株式会社村田製作所 電力増幅回路
NL2020069B1 (en) * 2017-12-12 2019-06-21 Ampleon Netherlands Bv Packaged RF power amplifier
US10742178B2 (en) * 2018-05-18 2020-08-11 Nxp Usa, Inc. Broadband power transistor devices and amplifiers and methods of manufacture thereof
US11158575B2 (en) 2018-06-05 2021-10-26 Macom Technology Solutions Holdings, Inc. Parasitic capacitance reduction in GaN-on-silicon devices
IT201800010793A1 (it) * 2018-12-04 2020-06-04 St Microelectronics Srl Circuito di rilevazione, dispositivo e procedimento corrispondenti
US11082016B2 (en) 2019-05-15 2021-08-03 Nxp Usa, Inc. Amplifier devices with reflection absorption
US11012035B2 (en) 2019-05-15 2021-05-18 Nxp Usa, Inc. Amplifier devices with input transient termination
CN110856339B (zh) * 2019-11-22 2021-02-09 普联技术有限公司 一种信号交叉传输的平面型电路
US20230260935A1 (en) * 2022-02-16 2023-08-17 Nxp Usa, Inc. Transistor with integrated passive components

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4580114A (en) 1984-09-14 1986-04-01 Rca Corporation Active element microwave power coupler
JPH0653761A (ja) * 1992-08-03 1994-02-25 Fujitsu Ltd 高周波増幅器
US5535438A (en) 1994-05-10 1996-07-09 Panasonic Technologies, Inc. Phase linear class E amplifier for a satellite communication terminal which communicates with a low earth orbiting satellite
US6099677A (en) * 1998-02-13 2000-08-08 Merrimac Industries, Inc. Method of making microwave, multifunction modules using fluoropolymer composite substrates
US6177834B1 (en) * 1998-12-02 2001-01-23 Ericsson, Inc. Output matched LDMOS power transistor device
EP1250717A2 (en) * 2000-01-28 2002-10-23 Ericsson Inc. Ldmos power package with a plurality of ground signal paths
US6466094B2 (en) * 2001-01-10 2002-10-15 Ericsson Inc. Gain and bandwidth enhancement for RF power amplifier package
US6614308B2 (en) * 2001-10-22 2003-09-02 Infineon Technologies Ag Multi-stage, high frequency, high power signal amplifier
CN100353544C (zh) * 2002-03-21 2007-12-05 Nxp股份有限公司 功率放大器器件
US6822321B2 (en) 2002-09-30 2004-11-23 Cree Microwave, Inc. Packaged RF power transistor having RF bypassing/output matching network
US6734728B1 (en) * 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed
US7158386B2 (en) * 2003-05-08 2007-01-02 Powerwave Technologies, Inc. Balanced radio frequency power amplifier with temperature compensation
KR100544958B1 (ko) * 2003-12-10 2006-01-24 한국전자통신연구원 대역 가변이 가능한 저잡음 증폭기

Also Published As

Publication number Publication date
KR100797086B1 (ko) 2008-01-22
CN1976023B (zh) 2011-03-09
US20070024374A1 (en) 2007-02-01
US7372334B2 (en) 2008-05-13
CN1976023A (zh) 2007-06-06
EP1750298A3 (en) 2007-05-09
EP1750298B1 (en) 2012-01-18
EP1750298A2 (en) 2007-02-07

Similar Documents

Publication Publication Date Title
KR100797086B1 (ko) 출력 매치 트랜지스터
US6614308B2 (en) Multi-stage, high frequency, high power signal amplifier
EP3337037B1 (en) Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs
US6177834B1 (en) Output matched LDMOS power transistor device
US6046641A (en) Parallel HV MOSFET high power stable amplifier
TWI285993B (en) RF power transistor with internal bias feed
US10381984B2 (en) Amplifiers and amplifier modules with shunt inductance circuits that include high-Q capacitors
JP4976552B2 (ja) 広帯域増幅装置
TW201931764A (zh) 以多種半導體技術實施的多級功率放大器
KR102359595B1 (ko) 집적 하이브리드 커플러를 갖는 ｒｆ 디바이스 패키지
KR20190125942A (ko) 접지면 높이 변동 구조체를 갖는 증폭기 및 증폭기 모듈
US20070159266A1 (en) Arrangement and method impedance matching
CN112953415A (zh) 宽带功率晶体管装置和具有输出t型匹配和谐波终止电路的放大器以及其制造方法
JPH11346130A (ja) 半導体装置
US20020125955A1 (en) Gain and bandwidth enhancement for RF power amplifier package
JPH11238851A (ja) 集積回路装置およびそれを用いた通信機
WO2000075990A1 (en) High impedance matched rf power transistor
US4975659A (en) Amplifier package using vertical power transistors with ungrounded common terminals
US6583673B2 (en) Stability enhanced multistage power amplifier
US20240203912A1 (en) Amplifier modules and systems with ground terminals adjacent to power amplifier die
US20240071960A1 (en) Packaged power amplifier device
JP2006332136A (ja) 高周波半導体装置
JP2001257546A (ja) 高周波電力増幅器
KR20240093942A (ko) 전력 증폭기
KR200266693Y1 (ko) 하이브리드 저잡음 증폭기 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130110

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160108

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170106

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 12