KR20070006297A - 액정표시패널 및 이를 구비한 액정표시장치 - Google Patents

액정표시패널 및 이를 구비한 액정표시장치 Download PDF

Info

Publication number
KR20070006297A
KR20070006297A KR1020050061520A KR20050061520A KR20070006297A KR 20070006297 A KR20070006297 A KR 20070006297A KR 1020050061520 A KR1020050061520 A KR 1020050061520A KR 20050061520 A KR20050061520 A KR 20050061520A KR 20070006297 A KR20070006297 A KR 20070006297A
Authority
KR
South Korea
Prior art keywords
liquid crystal
substrate
signal
voltage
crystal display
Prior art date
Application number
KR1020050061520A
Other languages
English (en)
Inventor
하정훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050061520A priority Critical patent/KR20070006297A/ko
Publication of KR20070006297A publication Critical patent/KR20070006297A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133397—Constructional arrangements; Manufacturing methods for suppressing after-image or image-sticking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

잔상을 제거하기 위한 액정표시패널 및 이를 구비한 액정표시장치가 개시된다. 액정표시패널은 액정층과, 제1 기판 및 제2 기판을 포함한다. 제1 기판은 복수의 화소부들과, 각각의 화소부에 형성된 스위칭 소자 및 스위칭 소자에 제1 신호를 인가하는 제1 배선들이 형성된다. 제2 기판은 제1 기판과 결합하여 액정층을 수용하고, 제1 신호에 대해 일정한 전위차를 갖는 제2 신호가 인가되는 제2 배선들이 상기 제1 배선들에 대향하여 형성된다. 이에 따라, 제1 배선과 상기 제2 배선 사이에 일정한 전위차를 형성함으로써 반전 구동에 의한 선 잔상을 제거할 수 있다.
반전 구동, 옵셋 전압, 선 잔상

Description

액정표시패널 및 이를 구비한 액정표시장치{LIQUID CRYSTAL PANEL AND LIQUID CRYSTAL DISPLAY HAVING THE SAME}
도 1은 본 발명의 실시예에 따른 액정표시장치의 개략적인 블록도이다.
도 2는 도 1에 도시된 액정표시패널에 대한 평면도이다
도 3은 도 2의 I-I' 라인을 따라 절단한 액정표시패널의 일 실시예에 따른 단면도이다.
도 4는 도 2의 I-I' 라인을 따라 절단한 액정표시패널의 다른 실시예에 따른 단면도이다.
도 5a 및 도 5b는 도 2에 도시된 액정표시패널 내의 불순물 이온의 이동 상태를 설명하기 위한 개념도들이다.
도 6a 및 도 6b는 도 2에 도시된 액정표시패널 내의 불순물 이온의 이동 상태를 설명하기 위한 개념도들이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 타이밍 제어부 120 : 구동전압 발생부
130 : 기준감마전압 발생부 140 : 게이트 구동부
150 : 소스 구동부 160 : DC 옵셋부
180 : 액정표시패널 310 : 차광 패턴
320 : 칼라필터 패턴 330 : 오버 코팅층
OL : 전압 배선
본 발명은 액정표시패널 및 이를 구비한 액정표시장치에 관한 것으로, 보다 상세하게는 잔상을 제거하기 위한 액정표시패널 및 이를 구비한 액정표시장치에 관한 것이다.
일반적으로 액정표시장치는 액정표시패널과 상기 액정표시패널을 구동하는 구동 장치를 포함한다. 상기 액정표시패널은 스위칭 소자들이 배열된 하부 기판과, 상기 하부 기판에 대향하는 상부 기판 및 상기 기판들 사이에 개재된 액정층을 포함한다.
상기 액정표시장치는 액정이 열화를 방지하기 위하여 도트 반전, 2도트 반전, 라인 반전 등의 교류 성분을 이용한 구동 방식을 사용하고 있다. 이러한 구동 방식은 화소 전극과 상판 공통전극, 소스 및 게이트 배선과 상판 공통전극 사이에 교류 전계를 발생시킨다.
이러한 교류 성분은 횡력(橫力 : lateral force)을 발생시켜 상하판 사이의 액정의 방향에 따라 불순물 이온이 특정한 부위에 많아 쌓이게 된다. 이러한 불순물 이온에 의해 액정의 유전율을 감소시키고, 액정의 VHR(전압보전율)을 떨어뜨려 화면에 주변보다 밝거나 어두운 선 형태의 잔상을 남긴다. 이러한 선 잔상을 액정 표시패널의 제작에 있어서 가장 큰 문제점이 된다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 잔상을 제거하기 위한 액정표시패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 액정표시패널을 구비한 액정표시장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 액정표시패널은 액정층과, 제1 기판 및 제2 기판을 포함한다. 상기 제1 기판은 복수의 화소부들과, 각각의 화소부에 형성된 스위칭 소자 및 상기 스위칭 소자에 제1 신호를 인가하는 제1 배선들이 형성된다. 상기 제2 기판은 상기 제1 기판과 결합하여 상기 액정층을 수용하고, 상기 제1 신호에 대해 일정한 전위차를 갖는 제2 신호가 인가되는 제2 배선들이 상기 제1 배선들에 대향하여 형성된다.
바람직하게 상기 제1 배선들은 상기 화소부들에 데이터전압을 인가하는 소스 배선들이다.
상기 제2 기판은 누설 광을 차단하기 위해 형성된 차단 패턴을 더 포함하며, 상기 제2 배선들은 상기 차단 패턴으로 형성되거나, 공통 전극층으로 형성된다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 액정표시장치는 액정표시패널, 신호 구동부 및 옵셋전압 발생부를 포함한다. 상기 액정표시패널은 복수의 화소부들과, 각각의 화소부에 형성된 스위칭 소자 및 상기 스위칭 소자에 연결 된 제1 배선들이 형성된 제1 기판과, 상기 제1 기판과 결합하여 액정층을 수용하고, 상기 제1 배선들에 대향하는 제2 배선들이 형성된 제2 기판을 포함한다. 상기 신호 구동부는 상기 제1 배선들에 제1 신호를 출력한다. 상기 옵셋전압 발생부는 상기 제1 신호에 대해 일정한 전위차를 갖는 제2 신호를 상기 제2 배선들에 출력한다.
바람직하게 상기 제1 신호와 상기 제2 신호의 전위차는 0.3 V 내지 0.8 V 이다.
상기 신호 구동부는 상기 스위칭 소자에 데이터신호를 출력하는 소스 구동부이며, 상기 액정표시장치는 상기 소스 구동부로부터 출력되는 데이터신호의 극성을 소정 주기로 반전시키도록 제어하는 반전 신호를 출력하는 타이밍 제어부 및 상기 반전 신호에 기초하여 상기 데이터신호의 극성과 반전된 극성의 옵셋 신호를 출력하는 옵셋부를 더 포함한다.
상기 옵셋전압 발생부는 상기 옵셋 신호와 상기 데이터신호를 가산하여 옵셋 데이터신호를 상기 제2 배선에 출력한다.
이러한 액정표시패널 및 이를 구비한 액정표시장치에 의하면, 제1 기판상의 소스 배선에 대응하여 제2 기판 상에 전압 배선을 형성하고, 상기 전압 배선에 상기 소스 배선에 인가되는 데이터전압에 대응하는 옵셋 데이터전압을 인가함으로써 반전 구동에 의한 선 잔상을 제거할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 액정표시장치의 개략적인 블록도이다.
도 1을 참조하면, 상기 액정표시장치는 타이밍 제어부(110), 구동전압 발생부(120), 기준감마전압 발생부(130), 게이트 구동부(140), 소스 구동부(150), DC 옵셋부(160) 및 액정표시패널(180)을 포함한다.
상기 타이밍 제어부(110)는 외부 그래픽 기기(미도시)로부터 입력된 제어신호(106)에 기초하여 상기 액정표시장치를 제어하는 제어신호들을 생성한다.
구체적으로, 상기 구동전압 발생부(120)를 제어하는 제1 제어신호(110a)와, 게이트 구동부(140)를 제어하는 제2 제어신호(110b)와, 상기 소스 구동부(150)를 제어하는 제3 제어신호(110c)를 포함한다.
상기 제1 제어신호(110a)는 메인클럭신호(MCLK)를 포함하며, 상기 제2 제어신호(112)는 스캔개시신호(STV), 클럭신호(CK) 및 출력인에이블신호(OE)를 포함한다. 제3 제어신호(110c)는 수평시작신호(STH), 반전 신호(REV) 및 로드 신호(TP)를 포함한다.
상기 구동전압 발생부(120)는 상기 제1 제어신호(110a)에 기초하여 상기 소스 구동부(150)를 구동하기 위한 디지털 구동전압(DVDD) 및 아날로그 구동전압(AVDD)과, 게이트 전압들(VON, VOFF)과, 상기 액정표시패널(180)에 제공되는 액정 및 스토리지 캐패시터의 공통전압들(VCOM, VST)을 출력한다. 또한, 상기 DC 옵셋부(160)에 제공되는 옵셋 전압(△V)을 출력하고, 상기 기준감마전압 발생부(130)에 제공되는 아날로그 구동전압(AVDD)을 출력한다.
상기 옵셋 전압(△V)은 상기 액정표시패널(180)에 대응하여 결정된다. 예를 들어, 상기 액정표시패널의 상부 기판에 형성된 전압 배선이 하부 기판의 소스 배 선들에 대향하는 전압 배선들이 형성될 경우에는 상기 옵셋 전압(△V)은 대략 0.5V 내지 5V 이다. 상기 상부 기판에 형성된 전압 배선이 상기 하부 기판의 게이트 배선들에 대향하는 경우에는 상기 옵셋 전압(△V)은 대략 0V 내지 5V 이다.
상기 기준감마전압 발생부(130)는 상기 아날로그 구동전압(AVDD)을 이용하여 10개 내지 20개 정도의 샘플링된 기준감마전압들(VREF)을 생성하여 상기 데이터 구동부(150)에 출력한다.
상기 게이트 구동부(140)는 제2 제어신호(110b)에 기초하여 상기 구동전압 발생부(120)로부터 제공된 게이트 전압들(VON, VOFF)을 이용하여 게이트 신호들을 생성한다. 상기 게이트 구동부(140)는 상기 게이트 신호들을 상기 액정표시패널(180)에 출력한다.
상기 소스 구동부(150)는 상기 타이밍 제어부(110)로부터 제공된 데이터신호를 상기 기준감마전압들(VREF)을 이용하여 아날로그 형태의 데이터전압으로 변환하여 상기 액정표시패널(180)에 출력한다.
상기 DC 옵셋부(160)는 상기 액정표시패널(180)에 대응하여 옵셋 데이터전압 또는 옵셋 게이트전압을 출력한다.
구체적으로 상기 액정표시패널(180)의 상부 기판에 형성된 전압 배선이 하부 기판의 소스 배선들에 대향하는 전압 배선들이 형성될 경우에는 상기 DC 옵셋부(160)는 데이터전압 중 최대 데이터전압(Vdmax)에 상기 옵셋 전압(△V)을 가산하거나 뺀 옵셋 데이터전압(Vdmax-△V or Vdmax+△V)을 상기 전압 배선들에 출력한다.
한편, 상기 액정표시패널(180)의 상부 기판에 형성된 전압 배선이 하부 기판 의 게이트 배선들에 대향하는 전압 배선들이 형성될 경우에는 상기 DC 옵셋부(160)는 상기 게이트 전압들(VON, VOFF) 중 최대 게이트 전압(Vgmax)에 옵셋 전압(△V)을 가산하거나 뺀 옵셋 게이트전압(Vgmax-△V or Vgmax+△V)을 상기 전압 배선들에 출력한다.
상기 액정표시패널(180)은 하부 기판과 상부 기판 및 상기 기판들 사이에 개재된 액정층을 포함한다. 상기 하부 기판은 복수의 소스 배선들(DL)과 복수의 게이트 배선들(GL)이 형성되고, 상기 소스 배선들과 게이트 배선들에 의해 정의된 복수의 화소부들(P)이 형성된다. 각 화소부는 스위칭 소자(TFT)와, 상기 스위칭 소자(TFT)에 연결된 화소 전극과, 스토리지 공통배선이 형성된다.
상기 상부 기판은 상기 화소 전극에 대향하는 공통전극이 형성되고, 상기 소스 배선들 또는 게이트 배선들에 대향하는 전압 배선들(OL)이 형성된다. 이하 상세하게 후술된다.
상기와 같이, 소스 배선들(또는 게이트 배선들)에 대향하는 전압 배선들을 상기 상부 기판에 형성하고, 상기 전압 배선들에 일정한 전압을 인가함으로써 상기 소스 배선들(또는 게이트 배선들)과 전압 배선들간에 일정한 전계를 형성한다. 이에 의해 불순물 이온들의 교류를 막음으로써 상기 불순물 이온의 교류에 의해 발생되는 선 잔상을 방지할 수 있다.
도 2는 도 1에 도시된 액정표시패널에 대한 평면도이다
도 3은 도 2의 I-I' 라인을 따라 절단한 액정표시패널의 일 실시예에 따른 단면도이다.
도 2 및 도 3을 참조하면, 상기 액정표시패널은 하부 기판(100)과, 상부 기판(300) 및 상기 기판들(100, 300) 사이에 개재된 액정층(400)을 포함한다.
상기 하부 기판(100)은 제1 베이스 기판(101)을 포함하고, 상기 제1 베이스 기판(101) 위에는 복수의 소스 배선들(DL)과 복수의 게이트 배선들(GL)이 형성되고, 상기 소스 배선들(DL)과 게이트 배선들(GL)에 의해 정의된 복수의 화소부들(P1,P2)이 형성된다.
상기 화소부들(P1, P2)에는 소스 배선(DL)과 게이트 배선(GL)에 연결된 스위칭 소자(TFT1, TFT2)와 상기 스위칭 소장(TFT1, TFT2)에 연결된 화소 전극들(PE1, PE2)과, 공통으로 형성된 스토리지 공통배선(VSL)이 형성된다.
상기 화소 전극들(PE1, PE2)은 투명 전도성 물질로 형성되며, 상기 투명 전도성 물질은 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO), 인듐-아연-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-아연 옥사이드(Indium-Tin-Zinc-Oxide)를 포함한다.
구체적으로 상기 스위칭 소자(TFT1)는 게이트 배선(GL)에 연결된 게이트 전극(211)과 소스 배선에 연결된 소스 전극(213) 및 상기 화소 전극(PE2)에 연결된 드레인 전극(214)을 포함한다. 상기 게이트 전극(211)과 소스-드레인 전극(213, 214) 사이에는 채널층(212)이 형성된다.
또한, 게이트 금속층으로 형성된 게이트 배선(GL)과, 스토리지 공통배선(VSL) 및 게이트 전극(211) 위에는 게이트 절연층(202)이 형성되고, 소스 금속층으로 형성된 소스 배선(DL)과 소스 및 드레인 전극(213, 214) 위에는 패시베이션층 (203)이 형성된다. 상기 패시베이션층(203)에는 콘택홀이 형성되어 상기 드레인 전극(214)과 화소 전극(PE2)을 전기적으로 연결시킨다.
상기 상부 기판(300)은 제2 베이스 기판(301)을 포함하고, 상기 제2 베이스 기판(301) 위에는 차광 패턴(310)이 형성된다. 상기 차광 패턴(310)은 상기 소스 배선들(DL)에 대응하여 패터닝되어, 상기 소스 배선들(DL)을 덮도록 형성된다. 상기 차광 패턴(310)은 크롬(Cr) 등의 금속 박막이나 크롬 계열의 유기 재료가 사용된다.
여기서, 상기 소스 배선들(DL)에 대응하여 형성된 차광 패턴(310)은 앞서 설명된 옵셋 데이터전압이 인가되는 전압 배선들(OL)이 된다. 상기 전압 배선들(OL)은 하나로 연결되어 상기 옵셋 데이터전압이 공통으로 인가된다.
한편, 상기 차광 패턴(310)에 의해 정의되는 화소 영역에는 레드(R), 그린(G) 및 블루(B) 칼라필터들을 포함하는 칼라필터 패턴(320)이 형성된다.
상기 칼라필터 패턴(320) 위에는 오버 코팅층(330)이 형성되고, 상기 오버 코팅층(330) 위에는 상기 화소 전극들(PE1, PE2)에 대응하는 공통 전극들(VCE1, VCE2)이 형성된다. 상기 공통 전극(VCE1, VCE2)은 투명 전도성 물질로 형성되며, 상기 투명 전도성 물질은 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO), 인듐-아연-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-아연 옥사이드(Indium-Tin-Zinc-Oxide)를 포함한다.
여기서, 상기 공통 전극들(VCE1, VCE2)은 상기 차광 패턴인 전압 배선(OL)에 의해 분리되어 형성되나, 상기 공통 전극들(VCE1, VCE2)은 전기적으로 하나로 연결 되어 공통 전압(VOCM)이 인가된다.
즉, 화소부들(P)이 형성된 표시 영역에서는 상기 전압 배선들(OL)에 의해 분리되어 복수개 형성되나, 상기 표시 영역을 둘러싸는 주변 영역에서는 분리된 공통 전극들을 하나로 묶는 별도의 배선에 의해 전기적으로 하나로 연결시켜 공통 전압(VCOM)이 공통으로 인가된다.
상기 액정층(400)은 상기 하부 기판(100)과 대향 기판(300) 사이에 개재되어 일정한 방향으로 초기 배열되고, 상기 화소 전극들(PE1, PE2)과 공통 전극들(VCE1, VCE2) 간의 전위차에 의해 배열각이 변화되어 영상을 표시한다.
도 4는 도 2의 I-I' 라인을 따라 절단한 액정표시패널의 다른 실시예에 따른 단면도이다.
도 2 및 도 4를 참조하면, 상기 액정표시패널은 하부 기판(100)과, 상부 기판(500) 및 상기 기판들(100, 500) 사이에 개재된 액정층(400)을 포함한다.
상기 하부 기판(100)은 도 4에 도시된 일 실시예에 따른 액정표시패널의 하부 기판과 동일하므로 상세한 설명은 생략한다.
상기 상부 기판(500)은 제2 베이스 기판(501)을 포함하고, 상기 제2 베이스 기판(501) 위에는 차광 패턴(510)이 형성된다. 상기 차광 패턴(510)은 상기 화소부들(P1, P2)에 대응하는 화소 영역을 정의하고 상기 액정층(400)을 투과한 누설광을 차단한다. 상기 차광 패턴(510)은 크롬(Cr) 등의 금속 박막이나 크롬 계열의 유기 재료가 사용된다.
한편, 상기 차광 패턴(510)에 의해 정의되는 화소 영역들에는 레드(R), 그린 (G) 및 블루(B) 칼라필터들을 포함하는 칼라필터 패턴(520)이 형성된다.
상기 칼라필터 패턴(520) 위에는 오버 코팅층(530)이 형성되고, 상기 오버 코팅층(530) 위에는 상기 화소 전극들(PE1, PE2)에 대응하는 공통 전극들(VCE1, VCE2)이 형성된다. 이때, 상기 소스 배선들(DL)에 대응하는 전압 배선들(OL)이 형성된다. 상기 공통 전극들(VCE1, VCE2) 및 상기 전압 배선들(OL)은 투명 전도성 물질로 형성되며, 상기 투명 전도성 물질은 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO), 인듐-아연-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-아연 옥사이드(Indium-Tin-Zinc-Oxide)를 포함한다.
상기 공통 전극들(VCE1, VCE2)은 상기 전압 배선들(OL)에 의해 분리되어 형성되나, 상기 공통 전극들(VCE1, VCE2)은 전기적으로 하나로 연결되어 공통 전압(VOCM)이 인가된다.
상기 전압 배선들(OL)에는 상기 소스 배선들(DL)에 인가되는 데이터전압에 소정의 옵셋 전압이 적용된 옵셋 데이터전압이 인가된다. 이에 의해 상기 소스 배선들(DL)과 전압 배선들(OL) 간에는 일정한 전계가 형성된다.
상기 액정층(400)은 상기 하부 기판(100)과 대향 기판(300) 사이에 개재되어 일정한 방향으로 초기 배열되고, 상기 화소 전극들(PE1, PE2)과 공통 전극들(VCE1, VCE2) 간의 전위차에 의해 배열각이 변화되어 영상을 표시한다.
상기 도 3 및 도 4에서는 상부 기판 위에 형성된 전압 배선들을 상기 소스 배선들에 대향하는 경우를 예시하고 있으나, 앞서 설명된 바와 같이 게이트 배선들에 대향하여 형성할 수도 있음은 당연하다.
도 5a 및 도 5b는 도 2에 도시된 액정표시패널 내의 불순물 이온의 이동 상태를 설명하기 위한 개념도들이다.
도 1 내지 도 5a를 참조하면, 제1 베이스 기판(101) 위에 형성된 소스 배선(DL)에 다양한 레벨의 데이터전압(Vd)이 인가된다. 상기 제2 베이스 기판(301) 위에 차광 패턴(310)으로 형성된 전압 배선(OL)에는 상기 데이터전압 중 최대 데이터전압(Vdmax)에 옵셋 전압(△V)이 가산된 옵셋 데이터전압(Vdmax+△V)이 인가된다.
이에 의해 양극성을 갖는 불순물 이온들은 상기 소스 배선(DL)과 전압 배선(OL) 중 상대적으로 낮은 전압을 갖는 소스 배선(DL) 측으로 흡착된다.
한편, 도 1 내지 도 5b를 참조하면, 제1 베이스 기판(101) 위에 형성된 소스 배선(DL)에 다양한 레벨의 데이터전압(Vd)이 인가된다. 상기 제2 베이스 기판(301) 위에 차광 패턴(310)으로 형성된 전압 배선(OL)에는 상기 데이터전압 중 최대 데이터전압(Vdmax)에 옵셋 전압(△V)이 차감된 옵셋 데이터전압((Vdmax-△V)이 인가된다.
이에 의해 양극성을 갖는 불순물 이온들은 상기 소스 배선(DL)과 전압 배선(OL) 중 상대적으로 낮은 전압을 갖는 전압 배선(OL) 측으로 흡착된다.
이에 의해 반전 구동시 발생되는 교류 성분에 의해 액정의 방향에 따라 불순물 이온이 특정한 부위에 많아 쌓이는 현상을 막을 수 있다.
결과적으로 이러한 불순물 이온에 의한 액정의 유전율을 감소 및 액정의 전압보전율(Voltage holding ratio : VHR) 감소에 의해 발생되는 선 잔상을 방지할 수 있다.
도 6a 및 도 6b는 도 2에 도시된 액정표시패널내의 불순물 이온의 이동 상태를 설명하기 위한 개념도들이다. 이하에서는 게이트 배선(GL)과 상기 게이트 배선에 대향하는 전압 배선(OL)간의 전위차에 의한 불순물 이온의 이동 상태를 설명한다.
도 1 내지 도 6a를 참조하면, 제1 베이스 기판(101) 위에 형성된 게이트 배선(GL)에 게이트 온 전압(VON) 및 오프 전압(VOFF), 즉, 게이트 전압이 인가된다. 상기 제2 베이스 기판(301) 위에 공통 전극(VCE1, VCE2)과 동일층으로 형성된 전압 배선(OL)에는 상기 게이트 전압 중 최대 게이트 전압(Vgmax)에 옵셋 전압(△V)이 가산된 옵셋 게이트전압(Vgmax+△V)이 인가된다.
이에 의해 양극성을 갖는 불순물 이온들은 상기 게이트 배선(DL)과 전압 배선(OL) 중 상대적으로 낮은 전압을 갖는 게이트 배선(GL) 측으로 흡착된다.
한편, 도 1 내지 도 6b를 참조하면, 제1 베이스 기판(101) 위에 형성된 게이트 배선(GL)에 게이트 온 전압(VON) 및 오프 전압(VOFF), 즉, 게이트 전압이 인가된다. 상기 제2 베이스 기판(301) 위에 공통 전극(VCE1, VCE2)과 동일층으로 형성된 전압 배선(OL)에는 상기 게이트 전압 중 최대 게이트 전압(Vgmax)에 옵셋 전압(△V)이 차감된 옵셋 게이트전압(Vgmax-△V)이 인가된다.
이에 의해 양극성을 갖는 불순물 이온들은 상기 게이트 배선(DL)과 전압 배선(OL) 중 상대적으로 낮은 전압을 갖는 전압 배선(OL) 측으로 흡착된다.
이에 의해 반전 구동시 발생되는 교류 성분에 의해 액정의 방향에 따라 불순물 이온이 특정한 부위에 많아 쌓이는 현상을 막을 수 있다.
결과적으로 이러한 불순물 이온에 의한 액정의 유전율을 감소 및 액정의 VHR(전압보전율) 감소에 의해 발생되는 선 잔상을 방지할 수 있다.
이상에서는 데이터전압이 인가되는 소스 배선에 대향하여 상부 기판에 전압 배선을 형성하고, 상기 전압 배선에 상기 데이터전압에 대응하는 옵셋 데이터전압을 인가하는 방식을 예로 설명하였다.
그러나, 게이트 펄스가 인가되는 게이트 배선에 대응해서도 동일하게 적용가능하다. 즉, 상기 게이트 배선들에 대향하여 상부 기판에 전압 배선을 형성하고, 상기 게이트 펄스에 옵셋 전압이 적용된 옵셋 게이트전압을 인가함으로써 상기 게이트 배선과 이에 대향하는 전압 배선간의 전위차를 일정하게 유지시켜 불순물 이온의 교류를 막을 수 있다. 이는 당업자라면 앞서 설명된 소스 배선에 적용된 실시예로부터 용이하게 설계변경이 가능하다.
이상에서 설명한 바와 같이, 본 발명에 따르면 데이터전압이 인가되는 소스 배선들과 대향하여 상부 기판에 전압 배선들을 형성하고, 상기 전압 배선들에 상기 데이터전압에 대응하는 옵셋 데이터전압을 인가함으로써 상기 액정내의 불순물 이온의 교류를 막을 수 있다.
즉, 액정표시장치의 반전 구동 방식에 의해 발생되는 교류 성분에 의해 불순물 이온들의 교류로 인해 특정 영역에 집중되어 쌓이는 것을 막을 수 있으며, 이에 의해 발생되었던 선 잔상을 제거할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업 자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 액정층;
    복수의 화소부들과, 각각의 화소부에 형성된 스위칭 소자 및 상기 스위칭 소자에 제1 신호를 인가하는 제1 배선들이 형성된 제1 기판; 및
    상기 제1 기판과 결합하여 상기 액정층을 수용하고, 상기 제1 신호에 대해 소정의 전위차를 갖는 제2 신호가 인가되는 제2 배선들이 상기 제1 배선들에 대향하여 형성된 제2 기판을 포함하는 액정표시패널.
  2. 제1항에 있어서, 상기 제1 배선들은 상기 화소부들에 데이터신호를 인가하는 소스 배선들인 것을 특징으로 하는 액정표시패널.
  3. 제1항에 있어서, 상기 제1 배선들은 상기 화소부들에 게이트신호를 전달하는 게이트 배선들인 것을 특징으로 하는 액정표시패널.
  4. 제1항에 있어서, 상기 제2 기판은 누설 광을 차단하기 위해 형성된 차단 패턴을 더 포함하며,
    상기 제2 배선들은 상기 차단 패턴으로 형성된 것을 특징으로 하는 액정표시패널.
  5. 제1항에 있어서, 상기 스위칭 소자에 연결된 화소 전극; 및
    상기 화소 전극에 대향하여 상기 제2 기판에 형성된 공통 전극을 더 포함하며,
    상기 제2 배선들은 상기 공통 전극과 동일층으로 형성된 것을 특징으로 하는 액정표시패널.
  6. 복수의 화소부들과, 각각의 화소부에 형성된 스위칭 소자 및 상기 스위칭 소자에 연결된 제1 배선들이 형성된 제1 기판과, 상기 제1 기판과 결합하여 액정층을 수용하고, 상기 제1 배선들에 대향하는 제2 배선들이 형성된 제2 기판을 포함하는 액정표시패널;
    상기 제1 배선들에 제1 신호를 출력하는 신호 구동부; 및
    상기 제1 신호에 대해 소정의 전위차를 갖는 제2 신호를 상기 제2 배선들에 출력하는 옵셋부를 포함하는 것을 특징으로 하는 액정표시장치.
  7. 제6항에 있어서, 상기 신호 구동부는 상기 화소부들에 데이터신호를 출력하는 소스 구동부인 것을 특징으로 하는 액정표시장치.
  8. 제6항에 있어서, 상기 신호 구동부는 상기 화소부들에 게이트신호를 출력하는 게이트 구동부인 것을 특징으로 하는 액정표시장치.
  9. 제6항에 있어서, 상기 제2 기판은 누설 광을 차단하기 위해 형성된 차단 패턴을 더 포함하며,
    상기 제2 배선들은 상기 차단 패턴으로 형성된 것을 특징으로 하는 액정표시장치.
  10. 제6항에 있어서, 상기 스위칭 소자에 연결된 화소 전극; 및
    상기 화소 전극에 대향하여 상기 제2 기판에 형성된 공통 전극을 더 포함하며,
    상기 제2 배선들은 상기 공통 전극과 동일층으로 형성된 것을 특징으로 하는 액정표시장치.
KR1020050061520A 2005-07-08 2005-07-08 액정표시패널 및 이를 구비한 액정표시장치 KR20070006297A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050061520A KR20070006297A (ko) 2005-07-08 2005-07-08 액정표시패널 및 이를 구비한 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050061520A KR20070006297A (ko) 2005-07-08 2005-07-08 액정표시패널 및 이를 구비한 액정표시장치

Publications (1)

Publication Number Publication Date
KR20070006297A true KR20070006297A (ko) 2007-01-11

Family

ID=37871576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050061520A KR20070006297A (ko) 2005-07-08 2005-07-08 액정표시패널 및 이를 구비한 액정표시장치

Country Status (1)

Country Link
KR (1) KR20070006297A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170089430A (ko) * 2017-07-19 2017-08-03 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170089430A (ko) * 2017-07-19 2017-08-03 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치

Similar Documents

Publication Publication Date Title
KR101263512B1 (ko) 액정표시장치 및 그 구동방법
US8537084B2 (en) Liquid crystal panel and display apparatus including liquid crystal panel
JP4111785B2 (ja) 液晶表示装置
JP5414974B2 (ja) 液晶表示装置
JP5026847B2 (ja) 液晶ディスプレイ装置の画像の性能を向上させる方法、及び液晶ディスプレイパネル
JP5290419B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
KR20080023015A (ko) 어레이 기판, 이를 갖는 표시장치 및 표시장치의 구동방법
KR101602091B1 (ko) 액정 구동 방법 및 액정 표시 장치
US8339533B2 (en) Vertical alignment mode liquid crystal display and method of manufacturing the same
KR101733150B1 (ko) 액정 표시 장치
US9001101B2 (en) Liquid crystal display device and method of driving the same
WO2011104947A1 (ja) 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法
JP2010250265A (ja) 液晶表示装置および電子機器
JP4361104B2 (ja) 液晶表示装置
KR101278003B1 (ko) 액정표시패널과 그 구동방법
JP4326242B2 (ja) 液晶表示装置
KR100531478B1 (ko) 액정표시패널 및 그 구동방법
KR20070006297A (ko) 액정표시패널 및 이를 구비한 액정표시장치
KR20120114108A (ko) 박막트랜지스터 어레이 기판
JP4361105B2 (ja) 液晶表示装置
JP5318130B2 (ja) 液晶表示装置の調整方法、およびその調整方法を含む液晶表示装置の製造方法
KR100879214B1 (ko) 액정표시소자
KR101420438B1 (ko) 액정표시장치
WO2014034394A1 (ja) 液晶表示装置および液晶表示装置の駆動方法
KR20080070916A (ko) 표시 장치의 구동 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination