KR20170089430A - 표시 패널 및 이를 구비한 표시 장치 - Google Patents

표시 패널 및 이를 구비한 표시 장치 Download PDF

Info

Publication number
KR20170089430A
KR20170089430A KR1020170091670A KR20170091670A KR20170089430A KR 20170089430 A KR20170089430 A KR 20170089430A KR 1020170091670 A KR1020170091670 A KR 1020170091670A KR 20170091670 A KR20170091670 A KR 20170091670A KR 20170089430 A KR20170089430 A KR 20170089430A
Authority
KR
South Korea
Prior art keywords
display
wiring
region
common
gate
Prior art date
Application number
KR1020170091670A
Other languages
English (en)
Other versions
KR101880226B1 (ko
Inventor
송영구
한경태
김혁진
이은국
김종인
김효섭
박민욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170091670A priority Critical patent/KR101880226B1/ko
Publication of KR20170089430A publication Critical patent/KR20170089430A/ko
Application granted granted Critical
Publication of KR101880226B1 publication Critical patent/KR101880226B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 패널은 제1 표시 기판, 제2 표시 기판 및 액정층을 포함한다. 상기 제1 표시 기판은 복수의 셀 영역들로 이루어진 제1 베이스 기판과, 각 셀 영역별로 분리된 복수의 데이터 배선들과 복수의 게이트 배선들 및 복수의 화소 전극들을 포함한다. 상기 제2 표시 기판은 제2 베이스 기판과, 상기 데이터 배선들 및 상기 게이트 배선들에 대응하는 차광 패턴과, 상기 화소 전극들과 대향하는 공통 전극 및 상기 차광 패턴과 중첩되는 공통 배선을 포함한다. 상기 액정층은 상기 제1 및 제2 표시 기판들 사이에 배치된다. 이에 따라서, 표시 셀들을 하나의 상기 제1 표시 기판으로 형성하고, 상기 제2 표시 기판에 공통 전극과 전기적으로 연결된 공통 배선을 형성함으로써 베젤 폭에 의한 프레임 테두리 시인 및 공통 전압의 지연차에 의한 표시 품질 저하를 개선할 수 있다.

Description

표시 패널 및 이를 구비한 표시 장치 {DISPLAY PANEL AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 표시 패널 및 이를 구비한 표시 장치에 관한 것으로, 보다 상세하게는 복수의 표시 셀들을 갖는 표시 패널 및 이를 구비한 표시 장치에 관한 것이다.
일반적으로, 타일드(tiled) 표시 장치는 좁은 공간을 효율적으로 이용하고, 대형 화면을 구현하기 위하여 복수개의 평판 표시 패널(flat display panel)을 서로 연결하는 구조를 갖는다.
상기 평판 표시 패널은 영상을 표시하는 표시 영역과 표시 영역을 둘러싸는 주변 영역에는 상기 표시 영역에 영상을 표시하기 위한 구동회로가 배치된다. 이에 따라서, 상기 평판 표시 패널의 주변 영역은 OLB(outer lead bonding) 본딩(bonding)을 위해 베젤(bezel) 폭을 갖는다. 상기 평판 표시 패널이 복수개 연결되는 구조임에 따라서, 경계 영역에서는 약 7 mm 이상의 베젤 폭을 가진다.
상기 타일드 표시 장치는 표시 패널들 간의 경계 영역에서 상기 베젤 폭에 의해 전체 화면이 분리된 블랙 또는 회색 등의 프레임 테두리가 형성된다. 상기 경계 영역의 프레임 테두리는 컬러 및 휘도를 제어하는 것이 불가능하므로 관찰자의 눈에 쉽게 시인되어 전체 화면의 표시 품질을 저하시키는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 품질을 향상시키기 위한 복수의 표시 셀들을 갖는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널을 구비한 표시 장치에 관한 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 제1 표시 기판, 제2 표시 기판 및 액정층을 포함한다. 상기 제1 표시 기판은 복수의 셀 영역들로 이루어진 제1 베이스 기판과, 각 셀 영역별로 분리된 복수의 데이터 배선들과 복수의 게이트 배선들 및 복수의 화소 전극들을 포함한다. 상기 제2 표시 기판은 제2 베이스 기판과, 상기 데이터 배선들 및 상기 게이트 배선들에 대응하는 차광 패턴과, 상기 화소 전극들과 대향하는 공통 전극 및 상기 차광 패턴과 중첩되는 공통 배선을 포함한다. 상기 액정층은 상기 제1 및 제2 표시 기판들 사이에 배치된다.
본 실시예에서, 상기 공통 배선은 상기 데이터 배선들이 연장된 방향으로 연장된 적어도 하나의 제1 배선 및 상기 제1 배선과 연결되고 상기 게이트 배선들이 연장된 방향으로 연장된 적어도 하나의 제2 배선을 포함한다.
본 실시예에서, 상기 공통 배선은 상기 셀 영역들의 경계 영역에 대응하는 상기 제2 표시 기판에 위치한다.
본 실시예에서, 상기 공통 배선은 상기 차광 패턴과 상기 공통 전극 사이에 배치되고, 상기 공통 전극과 직접 접촉한다.
본 실시예에서, 상기 공통 배선은 상기 제1 베이스 기판과 상기 차광 패턴 사이에 배치되고, 상기 차광 패턴에 형성된 콘택홀을 통해 상기 공통 전극과 직접 접촉한다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널 및 복수의 구동부들을 포함한다. 상기 표시 패널은 복수의 셀 영역들로 이루어진 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 제1 베이스 기판과 각 셀 영역별로 분리된 복수의 데이터 배선들과 복수의 게이트 배선들 및 복수의 화소 전극들을 포함하는 제1 표시 기판과, 제2 베이스 기판과 상기 데이터 배선들 및 상기 게이트 배선들과 대응하는 차광 패턴과 상기 화소 전극들과 대향하는 공통 전극 및 상기 차광 패턴과 중첩된 공통 배선을 포함하는 제2 표시 기판을 포함한다. 상기 구동부들은 상기 표시 패널의 상기 주변 영역에 실장되어, 상기 셀 영역별로 상기 화소 전극들을 구동한다.
본 실시예에서, 상기 복수의 구동부들은 제1 구동부, 제2 구동부, 제3 구동 부 및 제4 구동부를 포함한다. 상기 제1 구동부는 상기 표시 영역의 상부 좌측에 위치한 제1 셀 영역과 인접한 상기 주변 영역에 실장되고, 상기 제1 셀 영역에 포함된 복수의 제1 데이터 배선들 및 복수의 제1 게이트 배선들과 전기적으로 연결된다. 상기 제2 구동부는 상기 표시 영역의 상부 우측에 위치한 제2 셀 영역과 인접한 상기 주변 영역에 실장되고, 상기 제2 셀 영역에 포함된 복수의 제2 데이터 배선들 및 상기 복수의 제2 게이트 배선들과 전기적으로 연결된다. 상기 제3 구동부는 상기 표시 영역의 하부 좌측에 위치한 제3 셀 영역과 인접한 상기 주변 영역에 실장되고, 상기 제3 셀 영역에 포함된 복수의 제3 데이터 배선들 및 상기 복수의 제3 게이트 배선들과 전기적으로 연결된다. 상기 제4 구동부는 상기 표시 영역의 하부 우측에 위치한 제4 셀 영역과 인접한 상기 주변 영역에 실장되고, 상기 제4 셀 영역에 포함된 복수의 제4 데이터 배선들 및 상기 복수의 제4 게이트 배선들과 전기적으로 연결된다.
본 발명의 실시예들에 따르면, 표시 셀들을 하나의 제1 표시 기판으로 형성하고, 제2 표시 기판에 공통 전극과 전기적으로 연결된 공통 배선을 형성함으로써 베젤 폭에 의한 프레임 테두리 시인 및 공통 전압의 지연차에 의한 표시 품질 저하를 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1에 도시된 표시 패널의 제1 표시 기판의 평면도이다.
도 3은 도 1에 도시된 표시 패널의 제2 표시 기판의 평면도이다.
도 4는 도 2 및 도 3의 A 부분을 확대한 표시 패널의 평면도이다.
도 5는 도 4의 I-I'선을 따라 절단한 표시 패널의 단면도이다.
도 6a 내지 도 6d는 도 1에 도시된 표시 패널의 구동 방법을 설명하기 위한 구동 신호들의 타이밍도들이다.
도 7은 본 발명의 다른 실시예에 따른 표시 패널의 평면도이다.
도 8은 도 7의 II-II'선을 따라 절단한 표시 패널의 단면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 상기 표시 패널(100)을 구동하는 복수의 구동부들(610, 620, 630, 640)을 포함한다.
상기 표시 패널(100)은 제1 표시 기판(200) 및 상기 제1 표시 기판(100)과 대향하는 제2 표시 기판(300)을 포함하고, 복수의 표시 셀들(100a, 100b, 100c, 100d)로 전기적으로 분리된다. 상기 표시 셀들(100a, 100b, 100c or 100d) 각각은 46 인치(inch) 이상의 사이즈를 가질 수 있고, 상기 표시 패널(100)은 상기 표시 셀들(100a, 100b, 100c, 100d)을 이용하여 고해상도의 영상을 표시할 수 있다.
상기 구동부들(610, 620, 630, 640) 각각은 상기 표시 셀들(100a, 100b, 100c, 100d)을 구동한다. 예를 들면, 제1 구동부(610)는 제1 표시 셀(100a)에 데이터 신호를 제공하는 제1 데이터 구동부(611), 상기 제1 표시 셀(100a)에 게이트 신호를 제공하는 제1 게이트 구동부(612) 및 상기 제1 데이터 구동부(611)와 상기 제1 게이트 구동부(612)를 제어하는 제1 제어부(613)를 포함한다. 제2 구동부(620)는 제2 표시 셀(100b)에 데이터 신호를 제공하는 제2 데이터 구동부(621), 상기 제2 표시 셀(100b)에 게이트 신호를 제공하는 제2 게이트 구동부(622) 및 상기 제2 데이터 구동부(621)와 상기 제2 게이트 구동부(622)를 제어하는 제2 제어부(623)를 포함한다. 제3 구동부(630)는 제3 표시 셀(100c)에 데이터 신호를 제공하는 제3 데이터 구동부(631), 상기 제3 표시 셀(100c)에 게이트 신호를 제공하는 제3 게이트 구동부(632) 및 상기 제3 데이터 구동부(631)와 상기 제3 게이트 구동부(632)를 제어하는 제3 제어부(633)를 포함한다. 제4 구동부(640)는 제4 표시 셀(100d)에 데이터 신호를 제공하는 제4 데이터 구동부(641), 상기 제4 표시 셀(100d)에 게이트 신호를 제공하는 제4 게이트 구동부(642) 및 상기 제4 데이터 구동부(641)와 상기 제4 게이트 구동부(642)를 제어하는 제4 제어부(643)를 포함한다. 상기 구동부들(610, 620, 630, 640)을 이용하여 상기 표시 패널(100)을 공간적으로 분할하여 구동함으로써 상기 표시 패널(100)은 60 Hz 이상의 고속 주파수로 구동될 수 있다.
상기 제1 구동부(610)는 상기 표시 패널(100)의 상부 좌측 모서리에 배치되고, 상기 제2 구동부(620)는 상기 표시 패널(100)의 상부 우측 모서리에 배치되고, 상기 제3 구동부(630)는 상기 표시 패널(100)의 하부 좌측 모서리에 배치되고, 상기 제4 구동부(640)는 상기 표시 패널(100)의 하부 우측 모서리에 배치될 수 있다.
도 2는 도 1에 도시된 표시 패널의 제1 표시 기판의 평면도이다.
도 1 및 도 2를 참조하면, 상기 제1 표시 기판(200)은 표시 영역(DA) 및 상기 표시 영역(DA)을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역들(PA1, PA2, PA3, PA4)을 포함한다.
상기 표시 영역(DA)에는 상기 표시 셀들(100a, 100b, 100c, 100d) 각각에 대응하여 분리된 복수의 데이터 배선들, 복수의 게이트 배선들 및 복수의 화소 전극들이 형성된다.
상기 제1 표시 셀(100a)에 대응하는 상기 표시 영역(DA)의 제1 셀 영역(SA1)에는 복수의 제1 데이터 배선들(DL11,..., DL1m)과, 복수의 제1 게이트 배선들(GL11,..., GL1n) 및 복수의 제1 화소 전극들(미도시)이 형성된다. 상기 제2 표시 셀(100b)에 대응하는 상기 표시 영역(DA)의 제2 셀 영역(SA2)에는 복수의 제2 데이터 배선들(DL21,..., DL2m)과, 복수의 제2 게이트 배선들(GL21,..., GL2n) 및 복수의 제2 화소 전극들(미도시)이 형성된다. 상기 제3 표시 셀(100c)에 대응하는 상기 표시 영역(DA)의 제3 셀 영역(SA3)에는 복수의 제3 데이터 배선들(DL31,..., DL3m)과, 복수의 제3 게이트 배선들(GL31,..., GL3n) 및 복수의 제3 화소 전극들이 형성된다. 상기 제4 표시 셀(100d)에 대응하는 상기 표시 영역(DA)의 제4 셀 영역(SA4)에는 복수의 제4 데이터 배선들(DL41,..., DL4m)과, 복수의 제4 게이트 배선들(GL41,..., GL4n) 및 복수의 제4 화소 전극들이 형성된다.
상기 제1 셀 영역(SA1)의 상기 제1 데이터 배선들(DL11,..., DL1m)과 상기 제3 셀 영역(SA3)의 상기 제3 데이터 배선들(DL31,..., DL3m)은 이격되어 전기적으로 분리된다. 상기 제1 게이트 배선들(GL11,..., GL1n)과 상기 제2 셀 영역(SA2)의 제2 게이트 배선들(GL21,..., GL2n)은 이격되어 전기적으로 분리된다. 상기 제2 셀 영역(SA2)의 제2 데이터 배선들(DL21,..., DL2m)과 상기 제4 셀 영역(SA4)의 제4 데이터 배선들(DL41,..., DL4m)은 이격되어 전기적으로 분리된다. 상기 제3 셀 영역(SA3)의 제3 게이트 배선들(GL31,..., GL3n)과 상기 제4 셀 영역(SA4)의 제4 게이트 배선들(GL41,..., GL4n)은 이격되어 전기적으로 분리된다.
상기 제1 주변 영역(PA1)에는 상기 제1 데이터 구동부(611)가 실장되는 제1 데이터 패드부(261)와 상기 제2 데이터 구동부(621)가 실장되는 제2 데이터 패드부(262) 및 복수의 제1 숏 포인트(short point)들(281, 282)이 형성된다.
상기 제2 주변 영역(PA2)에는 상기 제3 데이터 구동부(631)가 실장되는 제3 데이터 패드부(263)와 상기 제4 데이터 구동부(641)가 실장되는 제4 데이터 패드부(264) 및 복수의 제2 숏 포인트(short point)들(283, 284)이 형성된다.
상기 제3 주변 영역(PA3)에는 상기 제1 게이트 구동부(612)가 실장되는 제1 게이트 패드부(271)와 상기 제3 게이트 구동부(632)가 실장되는 제3 게이트 패드부(273) 및 복수의 제3 숏 포인트들(285)이 형성된다.
상기 제4 주변 영역(PA4)에는 상기 제2 게이트 구동부(622)가 실장되는 제2 게이트 패드부(272)와 상기 제4 게이트 구동부(634)가 실장되는 제4 게이트 패드부(274) 및 복수의 제4 숏 포인트들(286)이 형성된다.
즉, 상기 표시 영역(DA)의 상부 좌측과 인접한 상기 주변 영역에는 상기 제1 구동부(610)가 실장되고, 상기 표시 영역(DA)의 상부 우측과 인접한 상기 주변 영역에는 상기 제2 구동부(620)가 실장되고, 상기 표시 영역(DA)의 하부 좌측과 인접한 상기 주변 영역에는 상기 제3 구동부(630)가 실장되고, 상기 표시 영역(DA)의 하부 우측과 인접한 상기 주변 영역에는 상기 제4 구동부(640)가 실장된다.
상기 제1 내지 제4 숏 포인트들(281,..., 286)은 상기 제1 내지 제4 제어부들(613, 623, 633, 643)로부터 공통 전압이 인가된다. 상기 제1 내지 제4 숏 포인트들(281,..., 286)은 상기 제2 표시 기판(300)의 공통 전극 및 상기 공통 전극과 전기적으로 연결된 공통 배선과 도전성 부재에 의해 전기적으로 연결되어, 상기 제2 표시 기판(300)에 공통 전압을 인가한다. 상기 제2 표시 기판(300)의 상세한 설명은 후술된다.
도 3은 도 1에 도시된 표시 패널의 제2 표시 기판의 평면도이다.
도 1, 도 2 및 도 3을 참조하면, 상기 제2 표시 기판(300)은 공통 배선(330) 및 공통 전극(340)을 포함한다.
상기 공통 배선(330)은 상기 제2 표시 기판(300)의 전체 영역을 상기 제1 방향으로 복수개 분할하는 적어도 하나의 제1 배선(331)과, 상기 제2 표시 기판(300)의 전체 영역을 상기 제2 방향으로 복수개 분할하는 적어도 하나의 제2 배선(332)을 포함한다. 상기 제1 배선(331)은 상기 제2 방향(D2)으로 연장되고, 상기 제2 배선(332)은 상기 제1 방향(D1)으로 연장되며, 상기 제1 및 제2 배선들(331, 332)은 금속 배선으로 서로 전기적으로 연결된다. 예를 들면, 상기 공통 배선(330)은 상기 제1 표시 기판(200)의 상기 셀 영역들(SA1, SA2, SA3, SA4)의 경계 영역에 대응하는 위치에 형성될 수 있다.
상기 공통 배선(330)의 단부는 상기 제1 표시 기판(200)의 상기 숏 포인트들(281,..., 286) 중 적어도 하나와 전기적으로 연결될 수 있다. 예를 들면, 상기 제1 배선(331)의 제1 단부(331a)는 상기 제1 숏 포인트(282)와 전기적으로 연결되고, 제2 단부(331b)는 제2 숏 포인트(283)와 전기적으로 연결된다. 상기 제2 배선(332)의 제1 단부(332a)는 상기 제3 숏 포인트(285)와 전기적으로 연결되고, 제2 단부(332b)는 상기 제4 숏 포인트(286)와 전기적으로 연결된다. 따라서, 상기 공통 배선(330)은 금속 배선으로 배선 저항에 의한 신호 지연을 최소로 하여 상기 공통 전압을 전달할 수 있다.
상기 공통 전극(340)은 상기 제2 표시 기판(300)의 전체 영역에 형성되며, 상기 공통 배선(330)과 전기적으로 연결된다. 상기 공통 전극(340)의 가장자리는 상기 제1 표시 기판(200)의 상기 숏 포인트들(281,..., 286)과 전기적으로 연결된다. 이에 따라서, 상기 제2 표시 기판(300)의 전체 영역에 형성된 상기 공통 전극(340)에는 상기 공통 전압이 지연차 없이 균일하게 인가될 수 있다.
도 4는 도 2 및 도 3의 A 부분을 확대한 표시 패널의 평면도이다. 도 5는 도 4의 I-I'선을 따라 절단한 표시 패널의 단면도이다.
도 4 및 도 5를 참조하면, 상기 표시 패널(100)은 상기 제1 표시 기판(200)과 상기 제2 표시 기판(300) 및 액정층(400)을 포함한다.
상기 제1 표시 기판(200)은 제1 베이스 기판(201)을 포함하고, 상기 제1 베이스 기판(201) 위에 복수의 데이터 배선들, 복수의 게이트 배선들 및 복수의 화소 전극들이 형성된다. 상기 제1 표시 기판(200)은 상기 게이트 배선들을 포함하는 제1 금속 패턴 위에 형성된 게이트 절연층(202) 및 상기 데이터 배선들을 포함하는 제2 금속 패턴 위에 형성된 보호 절연층(204)을 더 포함한다.
예를 들면, 상기 제1 베이스 기판(201)의 제1 셀 영역(SA1)에는 제m 데이터 배선(DL1m), 제n 게이트 배선(GL1n), 스위칭 소자(TR1) 및 화소 전극(PE1)이 형성된다. 상기 스위칭 소자(TR1)는 상기 제n 게이트 배선(GL1n)과 연결된 게이트 전극(GE1), 상기 제m 데이터 배선(DL1m)과 연결된 소스 전극(SE1) 및 제1 콘택홀(CT1)을 통해 상기 화소 전극(PE1)과 연결된 드레인 전극(DE1)을 포함한다. 상기 스위칭 소자(TR1)는 상기 게이트 전극(GE1) 위에 형성된 반도체 패턴(AP1)을 더 포함한다. 상기 제1 셀 영역(SA1)에 형성된 데이터 배선들 즉, 제m 데이터 배선(DL1m)은 상기 제3 셀 영역(SA3)에 형성된 제m 데이터 배선(DL3m)과 이격되고, 상기 제1 셀 영역(SA1)에 형성된 게이트 배선들 즉, 제n 게이트 배선(GL1n)은 제2 셀 영역(SA2)에 형성된 제n 게이트 배선(GL2n)과 이격된다.
상기 제1 베이스 기판(201)의 상기 제2 셀 영역(SA2)에는 제1 데이터 배선(DL21), 제n 게이트 배선(GL2n), 스위칭 소자(TR2) 및 화소 전극(PE2)이 형성된다. 상기 스위칭 소자(TR2)는 상기 제n 게이트 배선(GL2n)과 연결된 게이트 전극(GE2), 상기 제1 데이터 배선(DL21)과 연결된 소스 전극(SE2) 및 제2 콘택홀(CT2)을 통해 상기 화소 전극(PE2)과 연결된 드레인 전극(DE2)을 포함한다. 상기 스위칭 소자(TR2)는 상기 게이트 전극(GE2) 위에 형성된 반도체 패턴(AP2)을 더 포함한다. 상기 제2 셀 영역(SA2)에 형성된 데이터 배선들 즉, 제1 데이터 배선(DL21)은 상기 제4 셀 영역(SA4)에 형성된 제1 데이터 배선(DL41)과 이격된다.
상기 제1 베이스 기판(201)의 제3 셀 영역(SA3)에는 제m 데이터 배선(DL3m), 제1 게이트 배선(GL31), 스위칭 소자(TR3) 및 화소 전극(PE3)이 형성된다. 상기 스위칭 소자(TR3)는 상기 제1 게이트 배선(GL31)과 연결된 게이트 전극, 상기 제m 데이터 배선(DL3m)과 연결된 소스 전극 및 제3 콘택홀(CT3)을 통해 상기 화소 전극(PE3)과 연결된 드레인 전극을 포함한다. 상기 스위칭 소자(TR3)는 상기 게이트 전극 위에 형성된 반도체 패턴을 더 포함한다. 상기 제3 셀 영역(SA3)에 형성된 데이터 배선들 즉, 제m 데이터 배선(DL3m)은 상기 제1 셀 영역(SA1)에 형성된 제m 데이터 배선(DL1m)과 이격되고, 상기 제3 셀 영역(SA3)에 형성된 게이트 배선들 즉, 제1 게이트 배선(GL31)은 제4 셀 영역(SA4)에 형성된 제1 게이트 배선(GL41)과 이격된다.
상기 제1 베이스 기판(201)의 상기 제4 셀 영역(SA4)에는 제1 데이터 배선(DL41), 제1 게이트 배선(GL41), 스위칭 소자(TR4) 및 화소 전극(PE4)이 형성된다. 상기 스위칭 소자(TR4)는 상기 제1 게이트 배선(GL41)과 연결된 게이트 전극, 상기 제1 데이터 배선(DL41)과 연결된 소스 전극 및 제4 콘택홀(CT4)을 통해 상기 화소 전극(PE4)과 연결된 드레인 전극을 포함한다. 상기 스위칭 소자(TR4)는 상기 게이트 전극 위에 형성된 반도체 패턴을 더 포함한다. 상기 제4 셀 영역(SA4)에 형성된 데이터 배선들 즉, 제1 데이터 배선(DL41)은 상기 제2 셀 영역(SA2)에 형성된 제1 데이터 배선(DL21)과 이격된다.
상기 제2 표시 기판(300)은 제2 베이스 기판(301)을 포함하고, 상기 제2 베이스 기판(301) 위에 차광 패턴(310), 컬러 필터(320), 공통 배선(330) 및 공통 전극(340)이 형성된다.
상기 차광 패턴(310)은 상기 제1 표시 기판(200)의 상기 데이터 배선들, 게이트 배선들 및 스위칭 소자들이 형성된 영역에 대응하는 상기 제2 베이스 기판(301) 위에 형성된다.
상기 컬러 필터(320)는 상기 제1 표시 기판(200)의 상기 화소 전극들이 형성된 영역에 대응하는 상기 제2 베이스 기판(301) 위에 형성된다. 상기 컬러 필터(320)는 상기 제1 표시 기판(200)에 형성할 수 있다. 즉, 상기 컬러 필터(320)가 상기 제1 표시 기판(200)에 포함되는 경우, 상기 컬러 필터(320)는 상기 제1 표시 기판(200)의 상기 보호 절연층(204)과 상기 화소 전극들 사이에 형성될 수 있다.
상기 공통 배선(330)은 상기 차광 패턴(310)이 형성된 영역 내에서 상기 차광 패턴(310) 위에 중첩되게 형성된다. 상기 공통 배선(330)은 금속층이 패터닝된 금속 배선이다. 상기 공통 배선(330)은 상기 데이터 배선들의 연장 방향인 제1 방향(D1)으로 연장된 제1 배선(331)과 상기 게이트 배선들의 연장 방향인 제2 방향(D2)으로 연장된 제2 배선(332)을 포함하고, 상기 제1 및 제2 배선들(331, 332)은 서로 연결된다.
도시된 바와 같이, 상기 공통 배선(330)은 서로 교차하는 하나의 제1 배선(331)과 하나의 제2 배선(332)을 갖는 십자 형상으로 형성될 수 있고, 또는 복수의 제1 배선들(331)과 상기 제1 배선들(331)과 교차하는 복수의 제2 배선들(332)을 갖는 매트릭스 형상으로 형성될 수 있다. 또한, 상기 공통 배선(330)은 상기 셀 영역들의 경계 영역에 대응하여 형성될 수 있다. 상기 공통 배선(330)은 상기 차광 패턴(310)이 형성된 영역 내에 형성됨으로써 상기 표시 패널(100)의 개구율 및 투과율에는 영향을 미치지 않는다.
상기 공통 전극(340)은 상기 공통 배선(330)이 형성된 상기 제2 베이스 기판(301)의 전체 영역에 형성된다. 상기 공통 전극(340)은 투명한 도전층으로 형성된다. 상기 공통 전극(340)은 상기 공통 배선(330)과 접촉하여 전기적으로 연결됨으로써 상기 공통 배선(330)에 인가된 공통 전압이 인가될 수 있다. 즉, 상기 공통 배선(330)은 금속층에 비해 상대적으로 저항이 큰 상기 투명한 도전층으로 형성된 상기 공통 전극(340)의 신호 지연을 개선할 수 있다. 이에 따라서, 상기 제2 표시 기판(300)의 전체 영역에 신호 지연 없이 상기 공통 전압을 균일하게 전달하여 표시 품질을 향상시킬 수 있다.
도 6a 내지 도 6d는 도 1에 도시된 표시 패널의 구동 방법을 설명하기 위한 구동 신호들의 타이밍도들이다.
도 1, 도 6a, 도 6b, 도 6c 및 도 6d를 참조하면, 상기 제1 내지 제4 구동부들(610, 620, 630, 640)은 서로 동기되어 상기 표시 패널(100)의 제1 내지 제4 표시 셀들(100a, 100b, 100c, 100d)을 각각 구동한다.
예를 들면, 도 1 및 도 6a를 참조하면, 상기 제1 제어부(613)는 수신된 원시제어신호, 예컨대, 데이터 인에이블 신호(DE)를 이용하여 상기 제1 구동부(610)를 제어하는 제1 데이터 제어신호 및 제1 게이트 제어신호를 생성한다. 상기 제1 데이터 구동부(611)는 상기 제1 데이터 제어신호에 기초하여 상기 제1 표시 셀(100a)에 해당하는 제1 영상 데이터(1st DATA)를 1 수평 주기(1H)로 상기 제1 표시 셀(100a)의 데이터 배선들에 출력한다. 상기 제1 게이트 구동부(612)는 상기 제1 게이트 제어신호에 기초하여 게이트 신호들(G11, G12,..., G1n)을 생성하고, 상기 제1 영상 데이터(1st DATA)의 출력 타이밍에 동기되어 상기 제1 표시 셀(100a)의 게이트 배선들에 순차적으로 출력한다.
도 1 및 도 6b를 참조하면, 상기 제2 제어부(623)는 상기 데이터 인에이블 신호(DE)를 이용하여 상기 제2 구동부(620)를 제어하는 제2 데이터 제어신호 및 제2 게이트 제어신호를 생성한다. 따라서, 상기 제1 구동부(610)와 상기 제2 구동부(620)는 서로 동기된다. 상기 제2 데이터 구동부(621)는 상기 제2 데이터 제어신호에 기초하여 상기 제2 표시 셀(100b)에 해당하는 제2 영상 데이터(2nd DATA)를 1 수평 주기(1H)로 상기 제2 표시 셀(100b)의 데이터 배선들에 출력한다. 상기 제2 게이트 구동부(622)는 상기 제2 게이트 신호에 기초하여 게이트 신호들(G21, G22,..., G2n)을 생성하고, 상기 제2 영상 데이터(2nd DATA)의 출력 타이밍에 동기되어 상기 제2 표시 셀(100b)의 게이트 배선들에 순차적으로 출력한다.
도 1 및 도 6c를 참조하면, 상기 제3 제어부(633)는 상기 데이터 인에이블 신호(DE)를 이용하여 상기 제3 구동부(630)를 제어하는 제3 데이터 제어신호 및 제3 게이트 제어신호를 생성한다. 따라서, 상기 제1, 제2 및 제3 구동부들(610, 620, 630)은 서로 동기된다. 상기 제3 데이터 구동부(631)는 상기 제3 데이터 제어신호에 기초하여 상기 제3 표시 셀(100c)에 해당하는 제3 영상 데이터(3rd DATA)를 1 수평 주기(1H)로 상기 제3 표시 셀(100c)의 데이터 배선들에 출력한다. 상기 제3 게이트 구동부(632)는 상기 제3 게이트 신호에 기초하여 게이트 신호들(G31, G32,..., G3n)을 생성하고, 상기 제3 영상 데이터(3rd DATA)의 출력 타이밍에 동기되어 상기 제3 표시 셀(100c)의 게이트 배선들에 순차적으로 출력한다.
도 1 및 도 6d를 참조하면, 상기 제4 제어부(643)는 상기 데이터 인에이블 신호(DE)를 이용하여 상기 제4 구동부(640)를 제어하는 제4 데이터 제어신호 및 제4 게이트 제어신호를 생성한다. 따라서, 상기 제1, 제2, 제3 및 제4 구동부들(610, 620, 630, 640)은 서로 동기된다. 상기 제4 데이터 구동부(641)는 상기 제4 데이터 제어신호에 기초하여 상기 제4 표시 셀(100d)에 해당하는 제4 영상 데이터(4th DATA)를 1 수평 주기(1H)로 상기 제4 표시 셀(100d)의 데이터 배선들에 출력한다. 상기 제4 게이트 구동부(642)는 상기 제4 게이트 신호에 기초하여 게이트 신호들(G41, G42,..., G4n)을 생성하고, 상기 제4 영상 데이터(4th DATA)의 출력 타이밍에 동기되어 상기 제4 표시 셀(100d)의 게이트 배선들에 순차적으로 출력한다.
결과적으로, 상기 제1 표시 셀(100a)의 제1 수평 라인에 영상이 표시되는 타이밍에 상기 제2, 제3 및 제4 표시 셀들(100b, 100c, 100d) 각각의 제1 수평 라인에 영상이 표시되고, 상기 제1 표시 셀(100a)의 제n 수평 라인에 영상이 표시되는 타이밍에 상기 제2, 제3 및 제4 표시 셀들(100b, 100c, 100d) 각각의 제n 수평 라인에 영상이 표시된다.
따라서, 상기 표시 패널(100)의 제1 내지 제4 표시 셀들(100a, 100b, 100c, 100d)은 각각 독립적으로 구동될 수 있고, 또한, 고속 프레임 주파수로 대화면의 영상을 표시할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 표시 패널의 평면도이다. 도 8은 도 7의 II-II'선을 따라 절단한 표시 패널의 단면도이다.
도 7 및 도 8을 참조하면, 본 실시예에 따른 표시 패널은 앞서 설명된 실시예에 따른 표시 패널과 비교할 때 제2 표시 기판을 제외하고는 나머지 구성 요소를 실질적으로 동일하다. 이하에서는 앞서 설명된 실시예와 동일한 구성요소는 동일한 도면부호를 부여하고 반복되는 설명은 생략 또는 간략하게 한다.
본 실시예에 따른 상기 표시 패널(700)은 제1 표시 기판(200), 제2 표시 기판(800) 및 액정층(400)을 포함한다.
상기 제2 표시 기판(800)은 제2 베이스 기판(801)을 포함하고, 상기 제2 베이스 기판(801) 위에 공통 배선(810), 차광 패턴(820), 컬러 필터(830) 및 공통 전극(840)이 형성된다.
상기 공통 배선(810)은 상기 제1 표시 기판(200)의 상기 데이터 배선들 및 상기 게이트 배선들이 형성된 영역 중 일부 영역에 대응하는 상기 제2 베이스 기판(801) 위에 형성되고, 금속층으로 형성된다. 상기 공통 배선(810)은 상기 데이터 배선들의 연장 방향인 제1 방향(D1)으로 연장된 제1 배선(811)과 상기 게이트 배선들의 연장 방향인 제2 방향(D2)으로 연장된 제2 배선(812)을 포함하고, 상기 제1 및 제2 배선들(811, 812)은 서로 연결된다.
도시된 바와 같이, 상기 공통 배선(810)은 서로 교차하는 하나의 제1 배선(811)과 하나의 제2 배선(812)을 갖는 십자 형상으로 형성될 수 있고, 또는 복수의 제1 배선들(811)과 상기 제1 배선들(811)과 교차하는 복수의 제2 배선들(812)을 갖는 매트릭스 형상으로 형성될 수 있다.
상기 차광 패턴(820)은 상기 제1 표시 기판(200)의 상기 데이터 배선들, 게이트 배선들 및 스위칭 소자들이 형성된 영역에 대응하는 상기 제2 베이스 기판(801) 위에 형성되고, 부분적으로 형성된 상기 공통 배선(810)을 덮도록 형성된다. 상기 차광 패턴(820)에는 상기 공통 배선(810)을 일부 노출하는 복수의 제5 콘택홀들(CT5)이 형성된다.
상기 컬러 필터(830)는 상기 제1 표시 기판(200)의 상기 화소 전극들이 형성된 영역에 대응하는 상기 제2 베이스 기판(801) 위에 형성된다. 상기 컬러 필터(830)는 상기 제1 표시 기판(200)에 형성할 수 있다. 즉, 상기 컬러 필터(830)가 상기 제1 표시 기판(200)에 포함되는 경우, 상기 컬러 필터(830)는 상기 제1 표시 기판(200)의 상기 보호 절연층(204)과 상기 화소 전극들 사이에 형성될 수 있다.
상기 공통 전극(840)은 상기 제5 콘택홀들(CT5)이 형성된 상기 차광 패턴(820) 및 상기 컬러 필터(830)를 덮도록 상기 제2 베이스 기판(801) 위에 형성된다. 상기 공통 전극(840)은 투명한 도전층을 형성될 수 있다.
상기 공통 전극(840)은 상기 제5 콘택홀들(CT5)을 통해 상기 공통 배선(810)과 전기적으로 연결된다. 상기 투명한 도전층으로 형성된 상기 공통 전극(840)의 신호 지연차는 상기 금속 배선인 상기 공통 배선(810)에 의해 개선될 수 있다. 이에 따라서, 상기 제2 표시 기판(800)의 전체 영역에 신호 지연 없이 상기 공통전압을 균일하게 전달하여 표시 품질을 향상시킬 수 있다. 또한, 상기 공통 배선(810)은 상기 차광 패턴(820)이 형성된 영역 내에 형성됨으로써 상기 표시 패널(100)의 개구율 및 투과율에는 영향을 미치지 않는다.
본 발명의 실시예들에 의하면, 표시 셀들을 하나의 상기 제1 표시 기판으로 형성하고, 상기 제2 표시 기판에 공통 전극과 전기적으로 연결된 공통 배선을 형성함으로써 베젤 폭에 의한 프레임 테두리 시인 및 공통 전압의 지연차에 의한 표시 품질 저하를 개선할 수 있다. 또한, 표시 셀 별로 구동함으로써 고해상도 및 고속구동을 가능하게 할 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 표시 패널 200 : 제1 표시 기판
300 : 제2 표시 기판
610, 620, 630, 640 : 제1, 제2, 제3 및 제4 구동부
611, 621, 631, 641 : 제1, 제2, 제3 및 제4 데이터 구동부
612, 622, 632, 642 : 제1, 제2, 제3 및 제4 게이트 구동부
613, 623, 633, 643 : 제1, 제2, 제3 및 제4 데이터 구동부

Claims (19)

  1. 복수의 셀 영역들로 이루어진 제1 베이스 기판과, 각 셀 영역별로 분리된 복수의 데이터 배선들과 복수의 게이트 배선들 및 복수의 화소 전극들을 포함하는 제1 표시 기판;
    제2 베이스 기판과, 상기 데이터 배선들 및 상기 게이트 배선들에 대응하는 차광 패턴과, 상기 화소 전극들과 대향하는 공통 전극 및 상기 차광 패턴과 중첩되는 공통 배선을 포함하는 제2 표시 기판; 및
    상기 제1 및 제2 표시 기판들 사이에 배치된 액정층을 포함하는 표시 패널.
  2. 제1항에 있어서, 상기 공통 배선은 상기 데이터 배선들이 연장된 방향으로 연장된 적어도 하나의 제1 배선; 및
    상기 제1 배선과 연결되고 상기 게이트 배선들이 연장된 방향으로 연장된 적어도 하나의 제2 배선을 포함하는 표시 패널.
  3. 제2항에 있어서, 상기 공통 배선은 상기 셀 영역들의 경계 영역에 대응하는 상기 제2 표시 기판에 위치하는 것을 특징으로 하는 표시 패널.
  4. 제2항에 있어서, 상기 공통 배선은 상기 차광 패턴과 상기 공통 전극 사이에 배치되고, 상기 공통 전극과 직접 접촉하는 것을 특징으로 하는 표시 패널.
  5. 제2항에 있어서, 상기 공통 배선은 상기 제1 베이스 기판과 상기 차광 패턴 사이에 배치되고, 상기 차광 패턴에 형성된 콘택홀을 통해 상기 공통 전극과 직접 접촉하는 것을 특징으로 하는 표시 패널.
  6. 제1항에 있어서, 상기 제1 표시 기판은 상기 화소 전극들이 형성된 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역을 포함하고,
    상기 주변 영역에 위치하고 각 표시 셀을 구동하는 구동 신호를 수신하는 패드부를 더 포함하는 표시 패널.
  7. 제6항에 있어서, 상기 제1 표시 기판은 상기 주변 영역에 위치하고, 상기 공통 전극과 연결된 복수의 숏 포인트들을 더 포함하는 표시 패널.
  8. 제7항에 있어서, 상기 공통 배선의 단부는 상기 숏 포인트들 중 적어도 하나와 연결된 것을 특징으로 하는 표시 패널.
  9. 제1항에 있어서, 상기 제1 표시 기판은
    상기 제1 베이스 기판의 제1 셀 영역에 위치한 복수의 제1 데이터 배선들과 복수의 제1 게이트 배선들,
    상기 제1 셀 영역과 제1 측으로 이웃한 제2 셀 영역에 위치한 복수의 제2 데이터 배선들과 상기 제1 게이트 배선들과 분리된 복수의 제2 게이트 배선들,
    상기 제1 셀 영역과 제2 측으로 이웃한 제3 셀 영역에 위치하고 상기 제2 데이터 배선들과 분리된 복수의 제3 데이터 배선들과 제3 게이트 배선들,
    상기 제3 셀 영역과 상기 제1 측으로 이웃한 제4 셀 영역에 위치한 복수의 제4 데이터 배선들과 상기 제3 게이트 배선들과 분리된 복수의 제4 게이트 배선들을 포함하는 것을 특징으로 하는 표시 패널.
  10. 제9항에 있어서, 상기 공통 배선은 상기 제1, 제2, 제3 및 제4 셀 영역들의 경계 영역에 대응하는 상기 제2 표시 기판에 위치하는 것을 특징으로 하는 표시 패널.
  11. 복수의 셀 영역들로 이루어진 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 제1 베이스 기판과 각 셀 영역별로 분리된 복수의 데이터 배선들과 복수의 게이트 배선들 및 복수의 화소 전극들을 포함하는 제1 표시 기판과, 제2 베이스 기판과 상기 데이터 배선들 및 상기 게이트 배선들과 대응하는 차광 패턴과 상기 화소 전극들과 대향하는 공통 전극 및 상기 차광 패턴과 중첩된 공통 배선을 포함하는 제2 표시 기판을 포함하는 표시 패널; 및
    상기 표시 패널의 상기 주변 영역에 실장되어, 상기 셀 영역별로 상기 화소 전극들을 구동하는 복수의 구동부들을 포함하는 표시 장치.
  12. 제11항에 있어서, 상기 복수의 구동부들은
    상기 표시 영역의 상부 좌측에 위치한 제1 셀 영역과 인접한 상기 주변 영역에 실장되고, 상기 제1 셀 영역에 포함된 복수의 제1 데이터 배선들 및 복수의 제1 게이트 배선들과 전기적으로 연결된 제1 구동부;
    상기 표시 영역의 상부 우측에 위치한 제2 셀 영역과 인접한 상기 주변 영역에 실장되고, 상기 제2 셀 영역에 포함된 복수의 제2 데이터 배선들 및 상기 복수의 제2 게이트 배선들과 전기적으로 연결된 제2 구동부;
    상기 표시 영역의 하부 좌측에 위치한 제3 셀 영역과 인접한 상기 주변 영역에 실장되고, 상기 제3 셀 영역에 포함된 복수의 제3 데이터 배선들 및 상기 복수의 제3 게이트 배선들과 전기적으로 연결된 제3 구동부; 및
    상기 표시 영역의 하부 우측에 위치한 제4 셀 영역과 인접한 상기 주변 영역에 실장되고, 상기 제4 셀 영역에 포함된 복수의 제4 데이터 배선들 및 상기 복수의 제4 게이트 배선들과 전기적으로 연결된 제4 구동부를 포함하는 표시 장치.
  13. 제12항에 있어서, 상기 공통 배선은 상기 제1, 제2, 제3 및 제4 셀 영역들의 경계 영역에 대응하여 상기 제2 표시 기판에 위치하는 것을 특징으로 하는 표시 장치.
  14. 제11항에 있어서, 상기 공통 배선은 상기 데이터 배선들이 연장된 방향으로 연장된 적어도 하나의 제1 배선; 및
    상기 제1 배선과 연결되고 상기 게이트 배선들이 연장된 방향으로 연장된 적어도 하나의 제2 배선을 포함하는 표시 장치.
  15. 제14항에 있어서, 상기 공통 배선은 상기 차광 패턴과 상기 공통 전극 사이에 배치되고, 상기 공통 전극과 직접 접촉하는 것을 특징으로 하는 표시 장치.
  16. 제14항에 있어서, 상기 공통 배선은 상기 제1 베이스 기판과 상기 차광 패턴 사이에 배치되고, 상기 차광 패턴에 형성된 콘택홀을 통해 상기 공통 전극과 직접 접촉하는 것을 특징으로 하는 표시 장치.
  17. 제11항에 있어서, 상기 표시 패널의 상기 주변 영역에 위치하여 상기 구동부들로부터 공통 전압을 수신하는 복수의 숏 포인트들을 더 포함하는 표시 장치.
  18. 제17항에 있어서, 상기 공통 배선의 단부는 상기 숏 포인트들 중 적어도 하나와 연결된 것을 특징으로 하는 표시 장치.
  19. 제11항에 있어서, 상기 공통 배선은 상기 셀 영역들의 경계 영역에 대응하여 상기 제2 표시 기판에 위치하는 것을 특징으로 하는 표시 장치.
KR1020170091670A 2017-07-19 2017-07-19 표시 패널 및 이를 구비한 표시 장치 KR101880226B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170091670A KR101880226B1 (ko) 2017-07-19 2017-07-19 표시 패널 및 이를 구비한 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170091670A KR101880226B1 (ko) 2017-07-19 2017-07-19 표시 패널 및 이를 구비한 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100121747A Division KR101762247B1 (ko) 2010-12-02 2010-12-02 표시 패널 및 이를 구비한 표시 장치

Publications (2)

Publication Number Publication Date
KR20170089430A true KR20170089430A (ko) 2017-08-03
KR101880226B1 KR101880226B1 (ko) 2018-07-23

Family

ID=59655652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170091670A KR101880226B1 (ko) 2017-07-19 2017-07-19 표시 패널 및 이를 구비한 표시 장치

Country Status (1)

Country Link
KR (1) KR101880226B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020251071A1 (ko) * 2019-06-11 2020-12-17 엘지전자 주식회사 디스플레이 디바이스

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592143B1 (ko) 2019-02-22 2023-10-23 삼성전자주식회사 디스플레이 장치 및 그의 구동 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050067097A (ko) * 2003-12-26 2005-06-30 소니 가부시끼 가이샤 표시 디바이스 및 투사형 표시 장치
KR20070006297A (ko) * 2005-07-08 2007-01-11 삼성전자주식회사 액정표시패널 및 이를 구비한 액정표시장치
KR20070071448A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시장치
KR20080047710A (ko) * 2006-11-27 2008-05-30 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 이를 구비한 티엔 모드액정표시장치
KR20080048725A (ko) * 2006-11-29 2008-06-03 엘지디스플레이 주식회사 횡전계형 액정표시장치
JP4287514B2 (ja) * 1997-09-04 2009-07-01 エルジー ディスプレイ カンパニー リミテッド 複合電界方式の液晶表示素子
KR20100090870A (ko) * 2009-02-09 2010-08-18 삼성전자주식회사 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4287514B2 (ja) * 1997-09-04 2009-07-01 エルジー ディスプレイ カンパニー リミテッド 複合電界方式の液晶表示素子
KR20050067097A (ko) * 2003-12-26 2005-06-30 소니 가부시끼 가이샤 표시 디바이스 및 투사형 표시 장치
KR20070006297A (ko) * 2005-07-08 2007-01-11 삼성전자주식회사 액정표시패널 및 이를 구비한 액정표시장치
KR20070071448A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시장치
KR20080047710A (ko) * 2006-11-27 2008-05-30 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 이를 구비한 티엔 모드액정표시장치
KR20080048725A (ko) * 2006-11-29 2008-06-03 엘지디스플레이 주식회사 횡전계형 액정표시장치
KR20100090870A (ko) * 2009-02-09 2010-08-18 삼성전자주식회사 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020251071A1 (ko) * 2019-06-11 2020-12-17 엘지전자 주식회사 디스플레이 디바이스

Also Published As

Publication number Publication date
KR101880226B1 (ko) 2018-07-23

Similar Documents

Publication Publication Date Title
KR101762247B1 (ko) 표시 패널 및 이를 구비한 표시 장치
KR101969952B1 (ko) 표시 장치
US10768883B2 (en) Display panel and multi display device having at least display panels including a transparent region in a non-display region
KR102169459B1 (ko) 표시 장치 및 멀티 패널 표시 장치
CN108109601B (zh) 显示装置和电子设备
EP2048538B1 (en) Liquid crystal display device
US7502007B2 (en) Electro-optical device, electronic apparatus, and electro-optical shielding device
KR101998769B1 (ko) 협 베젤 영역을 갖는 평판 표시 패널
CN107526227B (zh) 显示面板及显示装置
CN110208994B (zh) 一种液晶显示面板及一种显示装置
KR101520535B1 (ko) 표시장치
JP2018049104A (ja) 液晶表示装置
US9093043B2 (en) Display device and electronic apparatus
US8466862B2 (en) Liquid crystal display device
CN107367879B (zh) 电泳显示面板及其数据线、扫描线的修复方法
KR20080048003A (ko) 전기 광학 장치, 및 이것을 구비한 전자 기기
KR101880226B1 (ko) 표시 패널 및 이를 구비한 표시 장치
US8421726B2 (en) Liquid crystal display device, active matrix substrate, and electronic device
US20130181968A1 (en) Drive circuit of display device, display device, and method of driving display device
KR100950228B1 (ko) 다중 실 라인 및 블랙매트릭스를 갖는 액정표시장치
JP6087956B2 (ja) 薄膜トランジスタアレイ基板、及び、液晶表示装置
JP2005049775A (ja) 電気光学装置、駆動回路及び方法、画像信号生成装置、並びに電子機器
JP2012198378A (ja) 電気光学装置および電子機器
JPH08146386A (ja) 液晶表示装置およびその表示方法
JP2011186239A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right