KR20070003265A - 박막 표시판 및 그 제조 방법 - Google Patents

박막 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20070003265A
KR20070003265A KR1020050059092A KR20050059092A KR20070003265A KR 20070003265 A KR20070003265 A KR 20070003265A KR 1020050059092 A KR1020050059092 A KR 1020050059092A KR 20050059092 A KR20050059092 A KR 20050059092A KR 20070003265 A KR20070003265 A KR 20070003265A
Authority
KR
South Korea
Prior art keywords
signal line
layer
line
signal
thin film
Prior art date
Application number
KR1020050059092A
Other languages
English (en)
Other versions
KR101219037B1 (ko
Inventor
기동현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050059092A priority Critical patent/KR101219037B1/ko
Priority to CNA2006100958393A priority patent/CN1893091A/zh
Priority to US11/479,233 priority patent/US7745823B2/en
Publication of KR20070003265A publication Critical patent/KR20070003265A/ko
Application granted granted Critical
Publication of KR101219037B1 publication Critical patent/KR101219037B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 표시판 및 그 제조 방법에 관한 것이다.
본 발명의 한 특징에 따른 박막 표시판은, 제1 신호선, 그리고 상기 제1 신호선과 교차하며 서로 다른 층으로 이루어지는 제2 신호선을 포함하고, 상기 제2 신호선은 상기 제1 신호선과 상기 제2 신호선의 교차 영역 부근에서 적어도 하나의 절개부를 갖는 확장부를 포함한다.
이와 같이, 제1 및 제2 신호선의 교차 영역 주변에 확장부를 두어 언더컷으로 인해 배선의 경로가 좁아져 생길 수 있는 제1 및 제2 신호선의 녹는 현상 또는 타는 현상을 방지하여 신뢰성있고 안정적인 어레이 테스트를 행할 수 있다.
박막표시판, 확장부, 절개부, 검사선, 어레이, 테스트, 쇼팅바, 접촉구멍, 크롬, 알루미늄, 이중막

Description

박막 표시판 및 그 제조 방법 {THIN FILM PANEL AND MANUFACTURING METHOD THEREOF}
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 상세하게 설명함으로써 본 발명을 분명하게 하고자 한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
도 2 내지 도 4는 도 1에 도시한 박막 트랜지스터 표시판을 각각 II-II, III-III 및 IV-IV 선을 따라 잘라 도시한 단면도이다.
도 5는 도 1 내지 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 첫 단계에서의 배치도이다.
도 6a 내지 도 6c는 도 5에 도시한 박막 트랜지스터 표시판을 각각 VIa-VIa, VIb-VIb 및 VIc-VIc 선을 따라 잘라 도시한 단면도이다.
도 7은 도 5의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.
도 8a 내지 도 8c는 도 7에 도시한 박막 트랜지스터 표시판을 각각 VIIIa-VIIIa, VIIIb-VIIIb 및 VIIIc-VIIIc 선을 따라 잘라 도시한 단면도이다.
도 9는 도 7의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.
도 10a 내지 도 10c는 도 9에 도시한 박막 트랜지스터 표시판을 각각 Xa-Xa, Xb-Xb 및 Xc-Xc 선을 잘라 도시한 단면도이다.
도 11은 도 9의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이다.
도 12a 및 도 12b는 도 11에 도시한 박막 트랜지스터 표시판을 각각 XIIa-XIIa 및 XIIb-XIIb 선을 따라 잘라 도시한 단면도이다.
도 12c 내지 도 12f는 도 11에 도시한 박막 트랜지스터 표시판을 XIIc-XIIc 선을 따라 잘라 도시한 단면도로서, 제조하는 순서에 따라 나열한 것이다.
<도면 부호에 대한 설명>
21: 제1 검사선 71: 제2 검사선
72: 확장부 76: 쇼팅 바
83: 연결 다리 84: 연결 부재
81, 82, 87, 89: 접촉 보조 부재
92: 절개부 121: 게이트선
124: 게이트 전극 131: 유지 전극선
133a, 133b: 유지 전극 140: 게이트 절연막
151: 선형 반도체 163, 165: 저항성 접촉층
171: 데이터선
181, 182, 183a, 183b, 184, 185, 186, 187, 189: 접촉 구멍
본 발명은 박막 표시판 및 그 제조 방법에 관한 것이다.
박막 표시판은 액정 표시 장치와 유기 발광 표시 장치(organic light emitting diode display, OLED)와 같은 평판 표시 장치의 경량화 및 박형화를 이루기 위한 것으로서 현재 널리 사용되고 있다.
이러한 박막 표시판은 복수의 화소 전극이 행렬의 형태로 배열되어 있고 각 화소 전극에 별도의 전압을 인가함으로써 화상을 표시한다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.
이 때, 유기 발광 표시 장치는 화소 전극에 위치한 유기 발광 다이오드에 흐르는 전류의 양을 조절하여 화상을 표시하고, 액정 표시 장치는 또 다른 표시판에 공통 전극을 전면에 배치하고 두 표시판 사이에 위치한 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하여 화상을 표시한다.
한편, 이러한 표시 장치를 제조하는 과정에서 표시 신호선 등의 단선 또는 단락이나 화소에 결함이 있는 경우 이들을 일정한 검사를 통하여 미리 걸러낸다. 이러한 검사의 종류에는 어레이 테스트(array test), VI(visual inspection) 테스트, 그로스 테스트(gross test) 및 모듈 테스트(module test) 등이 있다.
어레이 테스트는 개별적인 셀(cell)들로 분리되기 전에 일정한 전압을 인가하고 출력 전압의 유무를 통하여 표시 신호선의 단선 여부를 알아보는 시험이며, VI 테스트는 개별적인 셀 들로 분리된 후 일정한 전압을 인가한 후 사람의 눈으로 보면서 표시 신호선의 단선 여부를 알아보는 시험이다. 그로스 테스트는 상부 표시판과 하부 표시판을 결합하고 구동 회로를 실장하기 전 실제 구동 전압과 동일한 전압을 인가하여 화면의 표시 상태를 통하여 화질 및 표시 신호선의 단선 여부를 알아보는 시험이며, 모듈 테스트는 구동 회로를 장착한 후 최종적으로 구동 회로의 적정 동작 여부를 알아보는 시험이다.
한편, 어레이 테스트를 위하여 일정한 전압을 인가할 때, 제조 공정상의 이유로 게이트선 또는 데이터선이 단선되거나 단락되어 검사를 제대로 수행하지 못하는 경우가 있다.
예를 들어, 게이트선 및 데이터선을 크롬의 하부막과 알루미늄의 상부막을 포함하는 이중막 구조로 형성하는 경우, 상부막인 알루미늄은 그 위에 놓인 층의 아래로 파고 드는 이른바 언더컷(under cut)이 발생한다. 이는 식각 방법의 차이에 기인하는데, 알루미늄으로 이루어진 상부막은 등방성인 습식 식각으로, 크롬으로 이루어진 하부막은 이방성인 건식 식각을 사용하기 때문이다.
한편, 어레이 테스트를 위하여 게이트선과 동일한 과정으로 형성되는 검사선(이하, '제1 검사선'이라 한다)과 데이터선과 동일한 과정으로 형성되는 검사선(이하, 제2 검사선이라 한다)을 표시 영역 바깥의 주변 영역에 두어 검사 신호를 인가한다. 이러한 어레이 테스트는 제1 검사선과 제2 검사선이 교차하는 지점에 연결 부재를 두어 제1 검사선으로부터의 신호를 제2 검사선으로 전달하여 이루어진다.
이 때, 제1 검사선과 제2 검사선을 연결하는 연결 부재는 접촉 저항이 높은 데, 앞서 말한 언더컷으로 인해 더욱 높아진다. 이로 인해, 전류의 제곱과 저항의 곱으로 이루어지는 주울 열(Joule heat)이 발생하여 제1 및 제2 검사선이 녹거나(melting) 심지어 타는(burning) 현상이 생긴다. 따라서, 안정적이고 신뢰성있는 어레이 테스트를 할 수 없는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 언더컷이 발생하더라도 전류 경로를 확보할 수 있는 박막 표시판 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 특징에 따른 박막 표시판은, 제1 신호선, 그리고 상기 제1 신호선과 교차하며 서로 다른 층으로 이루어지는 제2 신호선을 포함하고, 상기 제2 신호선은 상기 제1 신호선과 상기 제2 신호선의 교차 영역 부근에서 적어도 하나의 절개부를 갖는 확장부를 포함한다.
이 때, 상기 박막 표시판은 상기 교차 영역 부근에 배치되어 있는 연결 부재를 더 포함할 수 있다.
또한, 상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 제1 절연막, 그리고 상기 제2 신호선 위에 형성되어 있는 제2 절연막을 더 포함할 수 있다.
상기 제1 및 제2 신호선은 제1층과 그 위의 제2층을 각각 포함할 수 있다.
또한, 상기 제2 절연막은 상기 확장부의 일부를 드러내는 적어도 하나의 제1 접촉 구멍을 가질 수 있다.
상기 제1 및 제2 절연막은 상기 제1 신호선의 일부를 드러내는 제2 접촉 구멍을 가지고, 상기 연결 부재는 상기 제1 및 제2 접촉 구멍을 통하여 상기 제1 신 호선과 상기 제2 신호선을 전기적으로 연결할 수 있다.
상기 제1 접촉 구멍에 위치하는 상기 확장부는 상기 제1층만을 포함할 수 있고, 상기 절개부는 상기 제1 절연막을 드러낼 수 있다.
상기 제1 및 제2 신호선의 제1층은 크롬 또는 크롬 합금으로 이루어질 수 있으며, 상기 제1 및 제2 신호선의 제2층은 알루미늄 또는 알루미늄 합금으로 이루어질 수 있다.
한편, 상기 제1 신호선은 제3 및 제4 신호선을 포함하고, 상기 제3 및 제4 신호선은 상기 제2 신호선과 교대로 전기적으로 연결될 수 있다.
또한, 상기 제2 신호선에 연결되어 있는 쇼팅 바를 더 포함할 수 있다.
또한, 게이트 신호를 전달하는 게이트선 및 데이터 신호를 전달하는 데이터선을 더 포함하고, 상기 제1 및 제2 신호선은 상기 게이트선 및 상기 데이터선과 동일한 층을 각각 포함할 수 있다.
본 발명의 한 특징에 따른 박막 표시판의 제조 방법은, 기판 위에 제1 신호선을 형성하는 단계, 상기 제1 신호선 위에 제1 절연막을 적층하는 단계, 상기 제1 절연막 위에 도전막을 적층하는 단계, 그리고 상기 도전막을 패터닝하여 상기 제1 신호선과 교차하는 영역 주변에 폭이 넓은 확장부를 갖는 제2 신호선을 형성하는 단계를 포함한다.
이 때, 상기 확장부는 적어도 하나의 절개부를 포함할 수 있다.
또한, 상기 제2 신호선 위에 제2 절연막을 적층하는 단계, 그리고 상기 제2 절연막을 패터닝하여 상기 확장부의 일부를 드러내는 적어도 하나의 접촉 구멍을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 제1 및 제2 신호선은 제1층과 그 위의 제2층을 각각 포함할 수 있다.
상기 접촉 구멍에 위치하는 상기 확장부는 상기 제1층만을 포함할 수 있고, 상기 절개부는 상기 제1 절연막을 드러낼 수 있다.
상기 제1 및 제2 신호선의 제1층은 크롬 또는 크롬 합금으로 이루어질 수 있으며, 상기 제1 및 제2 신호선의 제2층은 알루미늄 또는 알루미늄 합금으로 이루어질 수 있다.
한편, 상기 제2 신호선을 형성하는 단계는 상기 제2 신호선과 연결되는 쇼팅 바를 형성하는 단계를 포함할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
그러면 도 1 내지 도 4를 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2 내지 도 4는 각각 도 1의 박막 트랜지스터 표시판을 II-II, III-III 및 IV-IV 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121), 복수의 유지 전극선(storage electrode line)(131), 복수의 제1 검사선(21)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한 다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(12) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대쪽의 자유단을 가지고 있다. 한 쪽 유지 전극(133b)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
제1 검사선(21)은 검사 신호(test signal)를 전달하며 주로 가로 방향으로 뻗어 있으며, 각 검사선(121)은 검사 신호를 인가하는 검사 프로브(test probe)와의 접속을 위하여 면적이 넓은 끝 부분(29)을 포함한다.
게이트선(121), 유지 전극선(131) 및 제1 검사선(21)은 물리적 성질이 다른 두 개의 도전막, 즉 하부막과 그 위의 상부막을 포함한다. 상부막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항이 낮은 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속 등으로 만들어진다. 이와는 달리, 하부막은 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 금속, 이를테면 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속 및 그 질화물, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막을 들 수 있으며, 게이트선(121) 끝 부분(129)의 상부막(129q) 일부가 제거되어 하부막(129p)이 노출되어 있다.
그러나 상부막이 접촉 특성이 우수한 물질로, 하부막이 저저항 물질로 만들 어질 수도 있다. 또한, 게이트선(121), 유지 전극선(131) 및 제1 검사선(21)은 앞서 언급한 여러 물질들을 포함하는 단일막 구조를 가질 수 있으며 이외에도 여러 가지 다양한 여러 가지 금속 또는 도전체로 만들어질 수 있다.
도 2 및 도 3에서 게이트 전극(124), 유지 전극선(131), 유지 전극(133a, 133b), 제1 검사선(21)에 대하여 하부막은 영문자 p를, 상부막은 영문자 q를 도면 부호에 덧붙여 표기하였다.
게이트선(121), 유지 전극선(131) 및 제1 검사선(21)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121), 유지 전극선(131) 및 제1 검사선(21) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어 지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175), 제2 검사선(71)과 쇼팅 바(76)가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이를 달린다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다.
제2 검사선(71)은 검사 신호를 전달하며 주로 세로 방향으로 뻗어 제1 검사 선(21)과 교차한다. 각각의 제2 검사선(71)은 검사 신호를 인가하는 프로브와의 접촉을 좋게 하기 위하여 폭이 넓은 끝 부분(29)과 전류 경로를 확보하기 위하여 폭이 넓은 확장부(72)를 포함한다. 각 확장부(72)는 절개부(92)를 포함하여 절개부(92)의 좌우에서 두개의 부분으로 나누어진다.
쇼팅 바(76)는 검사 신호를 전달하며 주로 가로 방향으로 뻗어 있어 제2 검사선(71)에 연결되어 있으며 역시 폭이 넓은 끝 부분(79)을 포함한다. 쇼팅 바(76)를 통하여 전달되는 검사 신호는 어레이 테스트 이전에 행해지는 이른바 OS 테스트(open-short test)에서 표시 신호선의 단선 및 단락 여부를 알아보는 검사에 사용된다.
각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 U자형으로 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175), 제2 검사선(71)과 쇼팅 바(76)는 물리적 성질이 다른 두 개의 도전막, 즉 하부막(171p, 175p, 71p, 76p)과 그 위의 상부막(171q, 175q, 71q, 76q)을 포함한다. 상부막(171q, 175q, 71q, 76q)은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어지고, 하부막(171p, 175p, 71p, 76p)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하다. 이러한 조합의 좋은 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막을 들 수 있으며, 드레인 전극(175)의 상부막(175q), 데이터선(171) 끝 부분(179)의 상부막(179q) 및 제2 검사선(71)의 확장부(72)의 하부막(71p) 일부가 제거되어 하부막(175p, 179p, 71p)이 노출되어 있다. 또한, 확장부(72)의 일부는 상부막이 제거되어 단일막으로 남아 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 앞서 언급한 여러 물질들로 만들어진 단일막 구조를 가질 수 있으며 이외에도 여러 가지 다양한 여러 가지 금속 또는 도전체로 만들어질 수 있다.
도 2 및 도 3에서 소스 전극(173)에 대하여 하부막은 영문자 p를, 상부막은 영문자 q를 도면 부호에 덧붙여 표기하였다.
데이터선(171), 드레인 전극(175), 제2 검사선(71) 및 쇼팅 바(76) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체 (151)는 데이터선(171), 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 모양이다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분 위와 제1 및 제2 검사선(21, 71)과 쇼팅 바(76) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171) 끝 부분의 하부막(179p), 드레인 전극(175)의 하부막(175p), 제2 검사선(71)의 확장부(72)의 하부막(71p) 및 쇼팅 바(76)의 끝 부분(79)의 하부막을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185, 186, 189)이 형성되어 있으며, 게이트선(121) 끝 부분(129)의 하부막(129p)을 드러내는 복수의 접촉 구멍(181), 제1 유지 전극(133a) 고정단 부근의 유지 전극선(131)의 하부막(133qa) 일부를 드러내는 복수의 접촉 구멍(183a), 그리고 제1 유지 전극(133a) 자유단의 직선 부분(의 하부막)(133qa)을 드러내는 복수의 접촉 구멍(183b), 제1 검사선(21)의 일부의 하부막(21p)과 끝 부분(29)의 하부막(29p)을 각각 드러내는 복수의 접촉 구멍(184, 187)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(83), 복수의 접촉 보조 부재(contact assistant)(81, 82, 87, 89) 및 연결 부재(84)가 형성되어 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(200)의 공통 전극(common electrode)(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극(270)은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩하며, 화소 전극(191)의 왼쪽 및 오른쪽 변은 유지 전극(133a, 133b)보다 데이터선(171)에 인접한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대 쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133a) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이 나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
접촉 보조 부재(81, 82, 87, 89)는 각각 접촉 구멍(181, 182, 187, 189)을 통하여 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179) 및 제1 검사선의 끝 부분(29) 및 쇼팅 바(76)의 끝 부분(79)과 연결된다. 접촉 보조 부재(81, 82, 87, 89)는 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179), 제1 검사선(21)의 끝 부분(29) 및 쇼팅 바(76)의 끝 부분(79)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 부재(84)는 접촉 구멍(184, 186)을 통하여 제1 검사선(21) 및 제2 검사선(71)의 확장부(72)와 연결되어 있으며, 제1 검사선(21)으로부터의 검사 신호를 제2 검사선(71)으로 전달한다.
다음, 도 1 및 도 2를 참고로 하여, 공통 전극 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다. 차광 부재(220)는 화소 전극(191)과 마주보며 화소 전극(191)과 거의 동일한 모양을 가지는 복수의 개구부(도시하지 않음)를 가질 수도 있다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(230)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO, IZO 등의 투명한 도전체 따위로 만들어진다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 도포되어 있으며 이들은 수직 배향막일 수 있다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다.
본 실시예에 따른 액정 표시 장치는 액정층(3)의 지연을 보상하기 위한 위상 지연막(retardation film)(도시하지 않음)을 더 포함할 수 있다.
액정 표시 장치는 편광자(12, 22), 위상 지연막, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)(도시하지 않음)를 포함할 수 있다.
그러면, 도 1 내지 도 4에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 5 내지 도 12f 및 도 1 내지 도 4를 참고로 하여 상세히 설명한다.
도 5, 도 7, 도 9 및 도 11은 도 1 내지 도 4에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도로서 그 순서에 따라 나열한 것이고, 도 6a 내지 도 6c, 도 8a 내지 도 8c, 도 10a 내지 도 10c, 도 12a 내지 도 12f는 각각 도 5, 도 7, 도 9 및 도 11에 도시한 박막 트랜지스터 표시판을 VIa-VIa 내지 VIc-IVc 선, VIIIa-VIIIa 내지 VIIIc-VIIIc 선, Xa-Xa 내지 Xc-Xc 선 및 XIIa-XIIc 선을 따라 잘라 도시한 단면도이며, 특히 12c 내지 12f는 검사선을 제조하는 방법을 순서에 따라 나열한 것이다.
먼저, 도 5 내지 도 6c를 참고하면, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 두 층의 금속막, 즉 크롬으로 이루어진 하부 금속막과 알루미늄으로 이루어진 상부 금속막을 스퍼터링(sputtering) 따위로 차례로 적층하고 감광막 패턴을 이용한 사진 식각 공정으로 상부 금속막과 하부 금속막을 차례로 패터닝하여 복수의 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121), 유지 전극(133a, 133b)을 포함하는 유지 전극선(131) 및 끝 부분(29)을 포함하는 제2 검사선(21)을 형성한다. 도 6a 내지 도 6c에서 게이트 전극(124), 게이트선(121)의 끝 부분(129), 유지 전극선(131)과 유지 전극(133a, 133b) 및 검사선(21)의 끝 부분(29)에 대하여 하부막은 p를, 상부막 q를 도면 부호에 덧붙여 표기하였다.
이어, 도 7 내지 도 8c에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon)(150), 불순물 비정질 규소층(extrinsic amorphous silicon)(160)의 삼층막을 화학 기상 증착 등으로 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진 식각하여 복수의 선형 불순물 반도체(164)와 복수의 돌출부(154)를 각각 포함하는 선형 진성 반도체(151)를 형성한다. 이 때, 게이트 절연막(140)의 재료로는 질화 규소가 좋으며 적층 온도는 250~500℃, 두께는 4,000∼5,000Å 정도인 것이 바람직하다.
이어, 도 9 내지 도 10c에 도시한 바와 같이, 크롬으로 이루어진 하부 금속막과 알루미늄으로 이루어진 상부 금속막을 차례로 적층하고 감광막 패턴을 이용한 사진 식각 공정으로 상부 금속막과 하부 금속막을 차례로 패터닝하여 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175), 쇼팅 바(76), 그리고 각각 절개부(92)를 갖는 확장부(72)를 포함하는 제2 검사선(71)을 완성한다.
이어, 데이터선(171) 및 드레인 전극(175) 상부의 감광막 패턴을 그대로 둔 상태 또는 감광막 패턴을 제거한 후, 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체(164) 일부를 제거함으로써 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(151) 부분을 노출시킨다. 이어, 드러난 진성 반도체(151) 부분의 표면을 안정화시키기 위하여 산소 플라스마를 뒤이어 실시하는 것이 바람직하다.
다음으로, 도 11 내지 도 12b에서 보는 바와 같이, 질화 규소와 같은 무기 절연막을 적층하여 보호막(180)을 형성하고, 그 상부에 감광막 패턴을 형성한 다음 감광막 패턴을 식각 마스크를 이용한 사진 식각 공정으로 보호막(180) 또는 게이트 절연막(140)을 패터닝하여 드레인 전극(175)의 하부막(175p)과 데이터선 및 게이트선의 끝 부분(179, 129)의 하부막(129p, 179p)을 드러내는 접촉 구멍(181, 182, 185)을 형성한다.
한편, 이와 함께 이루어지는 검사선(71) 및 쇼팅 바(76) 형성 과정에 대하여 도 12c 내지 도 12f를 참조하여 좀 더 상세하게 설명한다.
도 12c에 도시한 바와 같이, 게이트 절연막(140)과 제2 검사선(71) 및 쇼팅 바(76) 위에 보호막(180)을 적층한 다음, 그 위에 양성 감광막(50)을 도포하고 그 위에 광마스크(40)를 정렬한다.
광마스크(40)는 투광 영역(T), 차광 영역(B) 및 반투과 영역(S)으로 나누어진다. 반투과 영역(S)은 제2 검사선(71)의 확장부(72)를 포함하는 영역과 마주보고, 투광 영역(T)은 제1 검사선(21)의 끝 부분(29)과 확장부(72)와 인접한 제1 검사선(21)의 일부분과 마주보며, 차광 영역(B)은 그 외의 부분과 마주본다.
이러한 광마스크(40)를 통하여 감광막(50)에 빛을 조사한 후 현상하면, 일정 강도 이상 빛에 노출된 감광막(50) 부분이 없어지는데, 도 12d에서 보는 바와 같이, 투광 영역(T)과 마주보는 부분은 모두 없어지고, 반투과 영역(S)과 마주보는 부분(54)은 위 부분이 없어져 두께가 줄며, 차광 영역(B)과 마주보는 부분(52)은 그대로 남는다.
이어 도 12e에 도시한 바와 같이, 남은 감광막 부분(52, 54)을 식각 마스크로 보호막(180) 및 그 아래의 게이트 절연막(140)을 식각하여 제1 검사선(21)의 일부 상부막(21q)과 끝 부분(29)의 상부막(29q)을 각각 드러내는 복수의 접촉 구멍(181, 184)을 형성한다. 다음, 애싱 공정 등을 통하여 얇은 감광막 부분(54)을 제거하며 이때 두꺼운 감광막 부분(52)의 두께가 줄어든다.
이어 나머지 감광막 부분(52)을 식각 마스크로 하여 제1 검사선(21)의 상부막(21q) 및 끝 부분(29)의 상부막(29q)을 식각하여 그 아래의 하부막(29p, 21p)을 각각 드러내며, 확장부(72)의 보호막(180), 제2 검사선(71)의 상부막(71q)과 확장부(72)의 상부막(72q)과 을 식각하여 그 아래의 일부 하부막(71p)을 드러내는 복수의 접촉 구멍(186)을 형성한다. 이 때, 접촉 구멍(186)이 위치하는 확장부(72)는 상부막(72q)이 제거되어 하부막(72p)만 남게되며, 도면에서는 p를 제외하였다.
또한, 도면에서는 확장부(72)에 위치한 접촉 구멍(186)을 하나만 나타내었지만, 세로 방향으로 일정 간격을 두고 늘어선 슬릿 모양의 복수의 접촉 구멍(186)이 위치할 수 있다.
다음, 마지막으로 도 1 내지 도 4에 도시한 바와 같이, ITO 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82, 87, 89) 및 연결 부재(84)를 형성한다. 이때, IZO 또는 ITO의 스퍼터링 온도는 250℃ 이하인 것이 접촉 저항을 최소화하기 위해 바람직하다.
한편, 앞서 설명한 것처럼 알루미늄으로 이루어진 상부막(21q, 29q, 71q)은 습식 식각으로 이루어지는데, 이러한 습식 식각은 등방성 식각이므로 상부막(21q, 29q, 71q)의 측면이 식각되어 그 위에 놓인 절연막(140, 180)의 아래로 파고드는 이른바 언더컷이 발생하며, 이러한 언더컷 발생 부분을 도 2 내지 도 4 및 도 12f에서 굵은 선으로 표시하였다.
이로 인해, 특히 제조 공정 단계에서 이루어지는 검사를 위해 큰 전류를 사용하는 어레이 테스트시 전류가 흐를 수 있는 배선의 경로가 줄어들며, 좁아진 경로는 저항을 증가시켜 저항과 전류의 제곱의 곱으로 이루어지는 주울 열을 발생시킴으로써 검사선(21, 71)을 이루는 크롬이나 알루미늄과 같은 금속을 녹이거나 태 운다. 따라서, 배선 사이의 단락이 일어나 검사가 제대로 이루어지지 못하는 문제점이 있다. 하지만, 본 발명의 한 실시예에 따르면, 연결 부재(84)를 통하여 제1 검사선(21)과 연결되는 제2 검사선(71)의 확장부(72)가 절개부(92)를 중심으로 나뉘어져 기존의 2배 이상의 면적을 갖는다. 따라서, 언더컷으로 인해 폭이 줄어들더라도 이를 보상할 수 있는 확장부(72)를 두어 제1 및 제2 검사선이 녹거나 타는 것을 방지할 수 있으므로, 신뢰성있고 안정적인 어레이 테스를 행할 수 있다.
이와 같이, 제1 및 제2 검사선의 교차 영역 주변에 확장부를 두어 언더컷으로 인해 배선의 경로가 좁아져 생길 수 있는 제1 및 제2 검사선의 녹는 현상 또는 타는 현상을 방지하여 신뢰성있고 안정적인 어레이 테스트를 행할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (22)

  1. 제1 신호선, 그리고
    상기 제1 신호선과 교차하며 서로 다른 층으로 이루어지는 제2 신호선
    을 포함하고,
    상기 제2 신호선은 상기 제1 신호선과 상기 제2 신호선의 교차 영역 부근에서 적어도 하나의 절개부를 갖는 확장부를 포함하는
    박막 표시판.
  2. 제1항에서,
    상기 교차 영역 부근에 배치되어 있는 연결 부재를 더 포함하는 박막 표시판.
  3. 제2항에서,
    상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 제1 절연막, 그리고
    상기 제2 신호선 위에 형성되어 있는 제2 절연막
    을 더 포함하는 박막 표시판.
  4. 제3항에서,
    상기 제1 및 제2 신호선은 제1층과 그 위의 제2층을 각각 포함하는 박막 표 시판.
  5. 제4항에서,
    상기 제2 절연막은 상기 확장부의 일부를 드러내는 적어도 하나의 제1 접촉 구멍을 가지는 박막 표시판.
  6. 제2항 또는 제5항에서,
    상기 제1 및 제2 절연막은 상기 제1 신호선의 일부를 드러내는 제2 접촉 구멍을 가지고,
    상기 연결 부재는 상기 제1 및 제2 접촉 구멍을 통하여 상기 제1 신호선과 상기 제2 신호선을 전기적으로 연결하는
    박막 표시판.
  7. 제6항에서,
    상기 제1 접촉 구멍에 위치하는 상기 확장부는 상기 제1층만을 포함하는 박막 표시판.
  8. 제7항에서,
    상기 절개부는 상기 제1 절연막을 드러내는 박막 표시판.
  9. 제8항에서,
    상기 제1 및 제2 신호선의 제1층은 크롬 또는 크롬 합금으로 이루어진 박막 표시판.
  10. 제9항에서,
    상기 제1 및 제2 신호선의 제2층은 알루미늄 또는 알루미늄 합금으로 이루어진 박막 표시판.
  11. 제1항에서,
    상기 제1 신호선은 제3 및 제4 신호선을 포함하고,
    상기 제3 및 제4 신호선은 상기 제2 신호선과 교대로 전기적으로 연결되는
    박막 표시판.
  12. 제1항에서,
    상기 제2 신호선에 연결되어 있는 쇼팅 바를 더 포함하는 박막 표시판.
  13. 제1항에서,
    게이트 신호를 전달하는 게이트선 및 데이터 신호를 전달하는 데이터선을 더 포함하고,
    상기 제1 및 제2 신호선은 상기 게이트선 및 상기 데이터선과 동일한 층을 각각 포함하는
    박막 표시판.
  14. 기판 위에 제1 신호선을 형성하는 단계,
    상기 제1 신호선 위에 제1 절연막을 적층하는 단계,
    상기 제1 절연막 위에 도전막을 적층하는 단계, 그리고
    상기 도전막을 패터닝하여 상기 제1 신호선과 교차하는 영역 주변에 폭이 넓은 확장부를 갖는 제2 신호선을 형성하는 단계
    를 포함하는 박막 표시판의 제조 방법.
  15. 제14항에서,
    상기 확장부는 적어도 하나의 절개부를 포함하는 박막 표시판의 제조 방법.
  16. 제15항에서,
    상기 제2 신호선 위에 제2 절연막을 적층하는 단계, 그리고
    상기 제2 절연막을 패터닝하여 상기 확장부의 일부를 드러내는 적어도 하나의 접촉 구멍을 형성하는 단계
    를 더 포함하는 박막 표시판 제조 방법.
  17. 제16항에서,
    상기 제1 및 제2 신호선은 제1층과 그 위의 제2층을 각각 포함하는 박막 표시판 제조 방법.
  18. 제17항에서,
    상기 접촉 구멍에 위치하는 상기 확장부는 상기 제1층만을 포함하는 박막 표시판 제조 방법.
  19. 제18항에서,
    상기 절개부는 상기 제1 절연막을 드러내는 박막 표시판 제조 방법.
  20. 제19항에서,
    상기 제1 및 제2 신호선의 제1층은 크롬 또는 크롬 합금으로 이루어진 박막 표시판 제조 방법.
  21. 제20항에서,
    상기 제1 및 제2 신호선의 제2층은 알루미늄 또는 알루미늄 합금으로 이루어진 박막 표시판 제조 방법.
  22. 제14항에서,
    상기 제2 신호선을 형성하는 단계는 상기 제2 신호선과 연결되는 쇼팅 바를 형성하는 단계를 포함하는 박막 표시판 제조 방법.
KR1020050059092A 2005-07-01 2005-07-01 박막 표시판 및 그 제조 방법 KR101219037B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050059092A KR101219037B1 (ko) 2005-07-01 2005-07-01 박막 표시판 및 그 제조 방법
CNA2006100958393A CN1893091A (zh) 2005-07-01 2006-06-30 薄膜面板及其制造方法
US11/479,233 US7745823B2 (en) 2005-07-01 2006-06-30 Thin film panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050059092A KR101219037B1 (ko) 2005-07-01 2005-07-01 박막 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070003265A true KR20070003265A (ko) 2007-01-05
KR101219037B1 KR101219037B1 (ko) 2013-01-09

Family

ID=37588820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059092A KR101219037B1 (ko) 2005-07-01 2005-07-01 박막 표시판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US7745823B2 (ko)
KR (1) KR101219037B1 (ko)
CN (1) CN1893091A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104076537A (zh) * 2014-06-19 2014-10-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及测量方法
CN104280912B (zh) * 2014-10-13 2017-06-09 合肥鑫晟光电科技有限公司 短路单元和阵列基板
CN105676553A (zh) * 2016-04-14 2016-06-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN106960851B (zh) 2017-05-24 2020-02-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2820233B2 (ja) * 1993-06-11 1998-11-05 シャープ株式会社 表示装置の検査装置および検査方法
JP2985124B2 (ja) * 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
WO2002061781A1 (fr) * 2001-01-30 2002-08-08 Advantest Corporation Commutateur et dispositif de circuit integre
KR100900537B1 (ko) * 2002-08-23 2009-06-02 삼성전자주식회사 액정 표시 장치, 그 검사 방법 및 제조 방법
KR100895311B1 (ko) 2002-11-19 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 검사 방법
KR100560399B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US7745823B2 (en) 2010-06-29
US20070001947A1 (en) 2007-01-04
KR101219037B1 (ko) 2013-01-09
CN1893091A (zh) 2007-01-10

Similar Documents

Publication Publication Date Title
JP5190625B2 (ja) 液晶表示装置及びその不良画素修復方法
KR101216688B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
JP5328117B2 (ja) 液晶表示装置
US7880849B2 (en) Display panel with TFT and gate line disposed between sub-electrodes of pixel electrode
KR101515382B1 (ko) 박막 트랜지스터 표시판
KR101525805B1 (ko) 표시 장치 및 그 제조 방법
KR20070057496A (ko) 액정 표시 장치
KR20060122491A (ko) 가요성 표시 장치의 제조 방법
KR20140047649A (ko) 액정 표시 장치
KR101171056B1 (ko) 액정 표시 장치
US20080239187A1 (en) Thin film transistor array panel and method of manufacturing the same
TWI394280B (zh) 薄膜電晶體陣列面板
JP4812284B2 (ja) 表示装置用薄膜トランジスタ表示板
JP2006058894A (ja) 液晶表示装置
KR101219037B1 (ko) 박막 표시판 및 그 제조 방법
KR20150027342A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR100961959B1 (ko) 액정 표시 장치
KR20070000635A (ko) 액정 표시 장치 및 그 제조 방법
KR100929668B1 (ko) 박막 트랜지스터 표시판
KR100920357B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20130043131A (ko) 액정표시장치
KR20050110959A (ko) 박막 트랜지스터 표시판
KR20080000859A (ko) 표시 장치
KR20070003261A (ko) 액정 표시 장치용 편광판, 그리고 액정 표시 장치 제조방법
KR20080022900A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 8