CN1893091A - 薄膜面板及其制造方法 - Google Patents

薄膜面板及其制造方法 Download PDF

Info

Publication number
CN1893091A
CN1893091A CNA2006100958393A CN200610095839A CN1893091A CN 1893091 A CN1893091 A CN 1893091A CN A2006100958393 A CNA2006100958393 A CN A2006100958393A CN 200610095839 A CN200610095839 A CN 200610095839A CN 1893091 A CN1893091 A CN 1893091A
Authority
CN
China
Prior art keywords
signal line
secondary signal
holding wire
wire
film face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100958393A
Other languages
English (en)
Inventor
奇桐贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1893091A publication Critical patent/CN1893091A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种薄膜面板，包括：第一信号线；和第二信号线，与第一信号线交叉，并且与第一信号线形成在不同层上。第二信号线包括具有增大面积以及至少一个切口的扩大部分，并且位于第二信号线与第一信号线交叉处的交叉区域邻近。

Description

薄膜面板及其制造方法
技术领域
本发明涉及一种薄膜面板和一种制造它的方法。
本申请要求2005年7月1日向韩国专利局提交的韩国专利申请No.10-2005-0059092的优先权，该申请整体结合于此作为参考。
背景技术
薄膜面板由于其轻重量和薄厚度，是在液晶显示器(LCD)和有机发光二极管(OLED)显示器等平板显示器中最为广泛使用的面板类型。
薄膜面板提供排列成矩阵的多个像素电极，并且通过向各个像素电极单独施加电压，实现面板的图像显示。为了单独施加电压，将多个三端子薄膜晶体管(TFT)分别连接到像素电极。使用多条栅极线和多条数据线来提供信号，其中栅极线传输控制TFT的信号，数据线传输要向像素电极施加的电压。栅极线和数据线设置在面板上。
OLED显示器是通过向像素电极所处的有机发光二极管施加电极电流来显示字符或图像的设备。LCD是通过向位于两个面板之间的液晶层施加电场来显示图像、并且通过调节电场强度来调整穿过液晶层的光的透射率的设备。
当在制造显示设备过程中显示信号线断开时，通过预定测试检测到断开。这种测试包括阵列测试、目视(VI)测试、总体(gross)测试、模块测试等。
阵列测试通过施加预定电压并感应是否生成输出电压来检测显示信号线的断开，并且在将母体玻璃划分为分离的单元之前执行。VI测试通过施加预定电压然后观察面板来检测显示信号线的断开，并且在将母体玻璃划分为分离的单元之后执行。总体测试通过施加预定电压并观察屏幕的显示状态来确定图像质量和显示信号线的连接状态，并且在安装驱动电路之前执行。通常，在将平板显示器的下面板和上面板组合之后施加预定电压。模块测试用于确定驱动电路的最佳工作，并且在安装驱动电路之后执行。
然而，当施加预定电压以进行阵列测试时，如果由于制造方法而产生数据线、栅极线和测试线等信号线的断开，阵列测试将异常地进行。因此，得到的阵列测试可能不充分稳定和可靠。在某些情况下，特定结构的电阻可能由于底切(undercut)而增加，并且预定电压的施加可能导致信号线由于过度的电阻性加热而断开。当在阵列测试期间测试线由于熔化或其他热相关的损坏而断开时，阵列测试的结果是不可靠的。
本发明的动机是提供一种薄膜晶体管阵列以及一种制造它的方法，以获得稳定和可靠的阵列测试。
发明内容
提供了一种薄膜面板，包括：第一信号线；和第二信号线，与第一信号线交叉，并且与第一信号线形成在不同层上。第二信号线包括具有增大面积以及至少一个切口的扩大部分，并且位于第二信号线与第一信号交叉处的交叉区域邻近。
该薄膜面板还可以包括与交叉区域相邻形成的连接辅助部分，以及形成在第一信号线和第二信号线之间的第一绝缘层和形成在第二信号线上的第二绝缘层。第一和第二信号线可以包括第一层和在第一层上形成的第二层。
第二绝缘层可以具有将扩大部分的一部分暴露出来的至少一个第一接触孔。第一和第二绝缘层可以具有将第一信号线的一部分暴露出来的第二接触孔，并且连接辅助部分通过第一和第二接触孔将第一信号线电连接到第二信号线。
通过第一接触孔暴露出来的扩大部分可以包括第一层的材料，并且第一绝缘层可以通过切口暴露出来。
第一和第二信号线的第一层可以包括铬或铬合金，并且第一和第二信号线的第二层可以包括铝或铝合金。第一信号线可以包括第三信号和第四信号线，并且第三和第四信号线依次连接到第二信号线。
该薄膜面板还可以包括连接到第二信号线的短路棒、用于传输栅极信号的栅极线、以及用于传输数据信号的数据线。栅极线和数据线分别与第一信号线和第二信号线形成在相同层中。
提供了一种制造薄膜面板的方法，包括步骤：在基板上形成第一信号线；形成覆盖第一信号线的第一绝缘层；在第一绝缘层上淀积导电层；以及在导电层中形成图案，以形成第二信号线，所述第二信号线包括具有放大面积、并且位于第二信号线与第一信号线交叉的交叉区域邻近的扩大部分。扩大部分可以具有至少一个切口。
该方法还可以包括：淀积覆盖第二信号线的第二绝缘层；以及在第二绝缘层中形成图案，以形成将扩大部分的一部分(一些或全部)暴露出来的至少一个接触孔。
第一和第二信号线可以包括第一层和在第一层中形成的第二层，并且位于接触孔处的扩大部分可以由第一层构成。
第一绝缘层可以通过切口暴露出来。
第一和第二信号线的第一层可以包括铬或铬合金，并且第一和第二信号线的第二层可以包括铝或铝合金。
该方法还可以包括与第二信号线连接的短路棒。
附图说明
通过参考附图详细描述本发明的优选实施例，本发明的上述以及其他优点将变得更加清楚，附图中：
图1是根据本发明实施例的液晶显示器的TFT阵列面板的布局图；
图2、3和4是包括图1所示TFT阵列面板和滤色镜面板的LCD分别沿线II-II、III-III和IV-IV所取的截面图。
图5、7、9和11是在根据本发明实施例的TFT阵列面板制造方法的中间步骤中图1、2、3和4所示TFT阵列面板的布局图；
图6A、6B和6C是图5所示TFT阵列面板沿线VIA-VIA、VIB-VIB和VIC-VIC所取的截面图；
图8A、8B和8C是图7所示TFT阵列面板沿线VIIIA-VIIIA、VIIIB-VIIIB和VIIIC-VIIIC所取的截面图；
图10A、10B和10C是图9所示TFT阵列面板沿线XA-XA、XB-XB和XC-XC所取的截面图；
图12A和12B是图11所示TFT阵列面板沿线XIIA-XIIA和XIIB-XIIB所取的截面图；以及
图12C至12F是根据本发明实施例、在TFT阵列面板制造方法的中间步骤中图11所示TFT阵列面板沿线XIIC-XIIC所取的截面图。
具体实施方式
后文，将参考其中示出了本发明优选实施例的附图，更充分地描述本发明。然而，本发明可以以许多不同形式来实现，并且不应解释为受限于此处所阐述的实施例。
在附图中，为了清楚，放大了层、膜和区域的厚度。相似的标号通篇表示相似的元件。应该理解，当将层、膜、区域或基板等元件称作位于另一元件“上”时，其可以直接在其他元件之上，或者也可以存在居间元件。相反，当将一个元件称作“直接”位于另一元件“上”时，不存在居间元件。
将参考图1～5详细描述根据本发明实施例的TFT阵列面板及其制造方法。
图1是根据本发明实施例的LCD的TFT阵列面板的布局图，图2、3和4是包括图1所示TFT阵列面板和滤色镜面板的LCD沿线II-II、III-III和IV-IV的截面图。
根据本发明实施例的LCD包括TFT阵列面板100、与TFT阵列面板100相对的滤色镜面板200、以及位于两个面板100和200之间且具有LC分子的LC层3。
首先，将参考图1至4详细描述根据本发明实施例的TFT阵列面板100。
在由透明玻璃或塑料等材料制成的绝缘基板110上形成多条栅极线121、多条存储电极线131以及多条第一测试线22。
栅极线121传输栅极信号，并且实质上沿着横向方向(图1中水平方向)延伸。每条栅极线121包括向下突出的多个栅电极124以及具有较大面积以便与另一层或外部驱动电路接触的端部129。用于生成栅极信号的栅极驱动电路(未示出)可以安装在柔性印刷电路(FPC)膜(未示出)上，FPC膜可以附在基板110上，直接安装在基板110上，或者集成在基板110上。栅极线121可以延伸，以连接到可以集成在基板110上的驱动电路。
存储电极线131被配置为接收预定电压，并且每一条存储电极线131包括实质上与栅极线121平行延伸的主干以及从主干分支出来的多对存储电极133a和133b。每一条存储电极线131位于两条相邻栅极线121之间，并且主干接近这两条相邻栅极线121之一。每个存储电极133a和133b具有与主干连接的固定端部以及与之相对的自由端部。存储电极133b的固定端部具有较大面积，并且其自由端部分叉为直线分支和曲线分支。然而，存储电极线131可以具有不同形状和布置。
第一测试线22传输测试信号，并且实质上沿着横向方向延伸。每条第一测试线22包括具有较大面积以便与测试探头接触的端部29。
栅极线121、存储电极线131和第一测试线22优选地由Al或Al合金等含Al金属、Ag或Ag合金等含Ag金属、Cu或Cu合金等含Cu金属、Mo或Mo合金等含Mo金属、Cr、Ta或Ti制成。然而，它们可以具有多层结构，包括具有不同物理属性的两层导电膜(未示出)。这两层膜之一优选地由含Al金属、含Ag金属和/或含Cu金属等低电阻率金属制成，用于减小信号延迟或压降。另一层膜优选地由含Mo金属、Cr、Ta或Ti等具有良好的物理、化学和电接触属性的材料与氧化铟锡(ITO)和氧化铟锌(IZO)等其他材料制成。两层膜组合的优良示例有：下层Cr膜和上层Al(合金)膜。对于使用多层膜的实施例，优选地，可以去除端部129的上层129q的一部分，以暴露端部129的下层129p的一部分。
然而，栅极线121、存储电极线131和第一测试线22可以包括由低电阻率金属制成的下层以及由提供良好物理接触的金属制成的上层膜。此外，它们可以具有包括至少一种上述材料的单层结构，并且它们可以包括各种其他金属或导体。
如图2、3和4所示，通过分别向栅电极124、端部129、存储电极线131、存储电极133a和133b以及第一测试线22的标号添加“p”(下层)和“q”(上层)，来分别表示栅电极124、端部129、存储电极线131、存储电极133a和133b以及第一测试线22的下层和上层。
栅极线121、存储电极线131和第一测试线22的侧面相对于基板110的表面倾斜，并且倾斜角度的范围大约是30～80度。
在栅极线121、存储电极线131和第一测试线22上形成优选地由氮化硅(SiNx)或氧化硅(SiOx)制成的栅极绝缘层140。
在栅极绝缘层140上形成优选地由氢化无定形硅(简称为a-Si)或多晶硅制成的多条半导体带151。半导体带151实质上沿着纵向方向(图1中竖直方向)延伸，并且在接近栅极线121和存储电极线131处变宽，从而半导体带151覆盖栅极线121和存储电极线131的较大面积。每条半导体带151包括向着栅电极124分支出的多个突出154。
在半导体带151上形成多个欧姆接触带161和欧姆接触岛165。欧姆接触带161和欧姆接触岛165优选地由重掺杂了N型杂质(例如，磷)的n+氢化a-Si制成。在某些实施例中，它们可以由硅化物制成。每一欧姆接触带161包括多个突出163，并且突出163和欧姆接触岛165成对位于半导体带151的突出154上。
半导体带151和欧姆接触161和165的侧面相对于基板110的表面倾斜，并且倾斜角度的范围是大约30～80度。
在欧姆接触161和165以及栅极绝缘层140上形成多条数据线171、多个漏电极175、多条第二测试线71以及短路棒76。
数据线171传输数据信号，并且实质上沿着纵向方向延伸，与栅极线121相交。每条数据线171还与存储电极线131相交，并且在相邻的存储电极133a和133b对之间行进。每条数据线171包括向着栅电极124突出、且弯曲为月牙形的多个源电极173，以及具有较大面积以便与另一层或外部驱动电路接触的端部179。用于生成数据信号的数据驱动电路(未示出)可以安装在FPC膜(未示出)上，FPC膜可以附在基板110上，直接安装在基板110上，或者集成在基板110上。数据线171可以延伸，以连接到可以集成在基板110上的驱动电路。
第二测试线71传输测试信号，并且实质上沿着纵向方向延伸，与第一测试线22相交。每条第二测试线71包括扩大部分72，扩大部分72具有较大面积，用于提供宽的电流路径(如第一测试线22的端部)以便与测试探头接触。每个扩大部分包括切口92，并且被分为位于切口92两侧的两部分。
短路棒76传输测试信号，并且实质上沿着横向方向延伸。短路棒76连接到第二测试线71，并且也包括具有较大面积的端部79。提供给短路棒76的测试信号用于在开路-短路测试(OS测试)中测试显示信号线的断开和短路，这在阵列测试之前执行。
漏电极175与数据线171分离，并且与源电极173关于栅电极124相对放置。每个漏电极175包括宽的端部和窄的端部。宽的端部与存储电极线131重叠，而窄的端部被“U”形的源电极173局部包围。
栅电极124、源电极173和漏电极175以及半导体带151的突出154一起构成TFT。该TFT具有在位于源电极173和漏电极175之间的突出154中形成的沟道。
数据线171、漏电极175、第二测试线71和短路棒76优选地包括具有不同物理属性的两层导电膜，例如下层171p、175p、71p、76p和上层171q、175q、71q、76q。优选地，上层171q、175q、71q、76q由含Al金属、含Ag金属和含Cu金属等低电阻率金属制成以减小信号延迟或压降，并且下层171p、175p、71p、76p由Cr、Mo、Ta、Ti或其合金等难熔金属制成。双层结构的优良示例包括下层为Cr/Mo(合金)膜，上层为Al(合金)膜。
数据线171、漏电极175、第二测试线71和短路棒76优选地包括具有不同物理属性的两层导电膜，并且去除数据线171的端部179、漏电极175和第二测试线71的扩大部分72的上层179q、175q、71q，以暴露出它们的下层179p、175p和71p。此外，去除扩大部分72的上层的一部分，并且适当留下单独的一层。然而，在某些实施例中，数据线171、漏电极175、第二测试线71和短路棒76可以具有由上述金属材料和/或其他金属性或导电材料制成的单层结构。例如，数据线171和漏电极175可以由各种金属或导体制成。
如图2和3所示，源电极173的下层和上层分别由173p和173q表示。
数据线171、漏电极175、第二测试线71和短路棒76具有倾斜的边缘轮廓，并且倾斜角度的范围为大约30度至大约80度。
欧姆接触161和165仅插入在下方的半导体带151和上方的数据线171和漏电极175之间，并且减小它们之间的接触电阻。虽然半导体带151在大多数地方比数据线171窄，但是如上所述，半导体带151的宽度在接近栅极线121和存储电极线131处变宽，以平滑表面的轮廓，由此实质上防止数据线171断开。半导体带151具有几乎与数据线171和漏电极175以及下方的欧姆接触161和165相同的平面形状。然而，半导体带151包括某些扩大部分，这些扩大部分没有被数据线171和漏电极175覆盖，例如位于源电极173和漏电极175之间的部分。
在数据线171、漏电极175、第二测试线71、短路棒76和半导体带151的暴露部分上形成钝化层180。钝化层180优选地由无机或有机绝缘体制成，并且可以具有平坦的顶部表面。可以用于钝化层180的无机绝缘体材料示例包括氮化硅和氧化硅。用于钝化层180的有机绝缘体材料可以是光敏性的，并且可以具有小于约4.0的介电常数。钝化层180可以包括无机绝缘体的下层膜和有机绝缘体的上层膜，从而其具有有机绝缘体的优良绝缘特性，同时防止半导体带151的暴露部分被有机绝缘体破坏。
钝化层180具有多个接触孔182、185、186和189，分别将数据线171的端部179、漏电极175和第二测试线71的扩大部分72的下层179p、175p、71p以及短路棒76的端部79的下层暴露出来。钝化层180和栅极绝缘层140具有将栅极线121的端部129暴露出来的多个接触孔181，将存储电极线131靠近存储电极133b的固定端部处的部分暴露出来的多个接触孔183a，将存储电极133b的自由端部的直线分支暴露出来的多个接触孔183b，以及分别将第一测试线22和端部29的下层22p和29p暴露出来的多个接触孔184和187。
在钝化层180上形成多个像素电极191、多个跨接桥(overpass)83、多个接触辅助81、82、87和89、以及多个连接辅助部分84。它们优选地由ITO或IZO等透明导体或者Ag、Al、Cr或其合金等反射导体制成。
像素电极191通过接触孔185物理且电连接到漏电极175，从而像素电极191从漏电极175接收数据电压。向像素电极191施加的数据电压与施加给相对滤色镜面板200的公共电极270的公共电压结合，产生电场。局部电场确定TFT阵列面板100和滤色镜面板200之间液晶层3的液晶分子(未示出)的取向。像素电极191和公共电极270形成电容器，称之为“液晶电容器”，其存储在TFT截止后所施加的电压。
像素电极191与包括存储电极133a和133b的存储电极线131重叠。像素电极191和与之连接的漏电极175以及存储电极线131形成额外的电容器，称之为“存储电容器”，其增强了液晶电容器的电压存储容量。
跨接桥83横越栅极线121，并且它们分别通过关于栅极线121彼此相对的接触孔183a和183b，连接到存储电极线131的扩大部分和存储电极133b的自由端部的扩大直线分支。包括存储电极133a和133b的存储电极线131与跨接桥83一起可以用于修补栅极线121、数据线171或TFT中的缺陷。
接触辅助81、82、87和89分别通过接触孔181、182、187和189连接到栅极线121的端部129、数据线171的端部179、第一测试线22的端部29、以及短路棒76的端部79。接触辅助81、82、87和89保护端部129、179、29和79，并且增强端部129、179、29和79与外部器件之间的附着力。
连接辅助部分84连接到第一测试线22和第二测试线71的扩大部分72，并且将第一测试线22的测试信号传输到第二测试线71。
下面参考图2描述滤色镜面板200。
在由透明玻璃或塑料等材料制成的绝缘基板210上形成遮光体，例如遮光构件220(称作黑色矩阵)。遮光构件220实质上防止光泄漏。遮光构件220可以具有面对像素电极191的多个开口，并且实质上可以具有与像素电极191相同的平面形状。
在基板210上形成多个滤色镜230，并且它们实质上位于由遮光构件220所包围的区域中。滤色镜230可以实质上在纵向方向沿着像素电极191延伸。滤色镜230可以代表原色之一，例如红、绿和蓝色。
在滤色镜230和遮光构件220上形成涂层250。涂层250优选地由(有机)绝缘体制成。涂层250提供实质上平坦的表面，并且实质上防止滤色镜230暴露出来。在某些实施例中，可以省略涂层250。
在涂层250上形成公共电极270。公共电极270优选地由诸如ITO和IZO中至少一种这样的透明导电材料制成。
在面板100和200的内表面上涂上定位层11和21(可以是水平或竖直定位层)。在面板100和200的外表面上设置偏振器12和22。偏振器12和22的偏振轴可以交叉，并且一个偏振轴可以与栅极线121平行。当LCD是反射型LCD时，可以省略偏振器12和22之一。
LCD还可以包括至少一个延迟膜(未示出)，以补偿LC层3的延迟。
LCD还可以包括通过偏振器12和22、延迟膜、以及TFT阵列面板100和滤色镜面板200向LC层3提供光的背光单元(未示出)。
现在参考图5至12F描述根据本发明实施例、制造图1至4所示TFT阵列面板的方法。
图5、7、9和11是在根据本发明实施例的TFT阵列面板制造方法的中间步骤中图1、2、3和4所示TFT阵列面板的布局图。图6A、6B和6C是图5所示TFT阵列面板沿线VIA-VIA、VIB-VIB和VIC-VIC所取的截面图。图8A、8B和8C是图7所示TFT阵列面板沿线VIIIA-VIIIA、VIIIB-VIIIB和VIIIC-VIIIC所取的截面图。图10A、10B和10C是图9所示TFT阵列面板沿线XA-XA、XB-XB和XC-XC所取的截面图。图12A和12B是图11所示TFT阵列面板沿线XIIA-XIIA和XIIB-XIIB所取的截面图。图12C至12F是根据本发明实施例、在TFT阵列面板制造方法的中间步骤中图11所示TFT阵列面板沿线XIIC-XIIC所取的截面图。
如图5至6C所示，在由透明玻璃或塑料等材料制成的绝缘基板110上依次溅射两层金属膜，包括由Cr制成的下层膜和由Al(或Al合金)制成的上层膜。利用光刻胶图案，通过湿法刻蚀或干法刻蚀，依次在两层金属膜上形成图案，以形成多条栅极线121(包括多个栅电极124和端部129)、多个存储电极131(具有一对存储电极133a和133b)、以及第一测试线22(包括端部29)。如图6A至6C所示，通过向栅电极124、端部129、存储电极线131、存储电极133a和133b以及第一测试线22的标号添加“p”(上层)和“q”(下层)，分别表示栅电极124、端部129、存储电极线131、存储电极133a和133b以及第一测试线22的下层和上层。
在相继淀积栅极绝缘层140、不含杂质(intrinsic)的a-Si层和含杂质(extrinsic)的a-Si层之后，对不含杂质的a-Si层和含杂质的a-Si层进行光刻，以在栅极绝缘层140上形成多条含杂质的半导体带164和多条不含杂质的半导体带151(包括多个突出154)。栅极绝缘层140是在大约250至500℃的温度范围中淀积大约4000至大约5000的厚度，如图7至8C所示。
如图9至10C所示，在由透明玻璃或塑料等材料制成的绝缘基板110上依次溅射两层金属膜，包括由Cr制成的下层膜和由Al(或Al合金)制成的上层膜。利用光刻胶图案，通过湿法刻蚀或干法刻蚀，依次在两层金属膜上形成图案，以形成多条数据线171(包括多个源电极173和端部179)、多个漏电极175、多条第二测试线71(包括具有多个切口92的多个扩大部分72)、以及短路棒76。
通过刻蚀去除含杂质的半导体带164没有被数据线171和漏电极175覆盖的部分，以完成多个欧姆接触带161(包括多个突出163)和多个欧姆接触岛165，并且暴露出不含杂质的半导体带151的部分。此后可以进行氧等离子体处理，以便稳定半导体带151的暴露表面。
如图11至12B所示，在数据线171、漏电极175和暴露的半导体带151上淀积优选地由氮化硅等无机绝缘材料制成的钝化层180。
此后，对钝化层180和栅极绝缘层140进行光刻，以形成将漏电极175以及栅极线121、数据线171和短路棒76的端部129、179和79的下层175p、129p和179p暴露出来的多个接触孔181、182、185和189；将存储电极线131靠近存储电极133b的固定端部处的部分暴露出来的多个接触孔183a；以及将存储电极133b的自由端部的直线分支暴露出来的多个接触孔183b。
此时，形成分别将第一测试线22和端部29的下层22p和29p暴露出来的多个接触孔184和187，以及将第二测试线71的扩大部分72暴露出来的多个接触孔186，并且将参考图12C至12F进行详细描述。
如图12C所示，在栅极绝缘层140、以及第二测试线71和短路棒76上淀积钝化层180，并且在钝化层180上涂上正性光刻胶50。随后，在此之上对准曝光掩模40。
曝光掩模40包括：与包括第二测试线71的扩大部分72的区域相对应的透明区域S、与第一测试线22的端部29以及第一测试线22与扩大部分72相邻的部分相对应的透明区域T、以及与其他区域相对应的遮光不透明区域B。
通过曝光掩模40将光刻胶50曝光，并且进行显影，从而显影后的光刻胶具有位置相关的厚度。光刻胶包括厚度减小的多个第一至第三部分。如图12D所示，第一部分52占据所示区域中的大部分，并且第二部分54位于包括第二测试线71的扩大部分72的区域上。没有向位于第一测试线22的端部29以及第一测试线22与扩大部分72相邻的部分上的第三部分给出标号，因为它们实质上为零厚度。
接着，如图12E所示，刻蚀钝化层180和栅极绝缘层140的暴露部分，以形成分别将第一测试线22和端部29的上层22q和29q暴露出来的多个接触孔184和187。接着，通过灰化去除光刻胶54的部分，并且减小光刻胶52的厚度。
接着，如图12F所示，对第一测试线22和端部29的上层22q和29q的暴露部分进行湿法刻蚀，以暴露出第一测试线22和端部29的下层22p和29p的部分。然后刻蚀钝化层180以及第二测试线71和扩大部分72的上层71q和72q，以形成将第二测试线71的下层71p暴露出来的多个接触孔186。此时，对扩大部分72的上层72q进行湿法刻蚀，并且仅留下下层72p。因为仅剩下下层，所以图12F中省略了扩大部分72的下层72p的标号“p”。
此处，在图12F中仅示出了与扩大部分72相对应的一个接触孔186，但是可以以均匀间隔形成多个狭缝形状的接触孔186。
最后，在钝化层180上溅射IZO或ITO并刻蚀，以形成多个像素电极191、多个接触辅助81、82、87和89、以及多个连接辅助部分84和跨接桥83。
如上所述，对包括铝的上层22q、29q和71q进行湿法刻蚀。因为湿法刻蚀通常是各向同性的，所以在绝缘层140和180之下的上层22q、29q和71q由于横向刻蚀也被刻蚀掉，从而产生底切，并且在图2、3、4和12f中以粗线来表示底切部分。
对于现有阵列测试配置，底切减小了电流载体的横截面积，这增加了电阻。当在制造过程中使用大电流执行阵列测试时，增加的电阻产生了大量电阻性加热(与电阻乘以电流平方成正比)，并且第一和第二测试线22和71的Cr层或Al层熔化或烧毁。因此，产生例如测试线等信号线的断开，并且阵列测试异常地进行。
然而，本系统和技术减少或消除了信号线断开。通过连接辅助部分84与第一测试线22连接的第二测试线71的扩大部分72相对于切口92被分为多个部分，从而对于阵列测试增大了电流路径和接触面积。因此，虽然生成了底切，但是扩大部分72和切口92实质上防止了第二和第二测试线22和71熔化或烧毁。因此，可以最小化第一和第二测试线的断开，导致稳定和可靠的阵列测试。
如上所述，在与第一和第二测试线的相交区域相邻的区域中添加扩大部分，从而可以最小化由于底切造成的窄电流路径引起的熔化或烧毁问题。因此，可以实现可靠和稳定的阵列测试。
虽然已经参考优选实施例详细描述了本发明，但是本领域技术人员应该认识到，在不脱离所附权利要求所限定的本发明的精神和范围的前提下，可以做出各种修改和替换。

Claims (21)

1.一种薄膜面板，包括：
第一信号线；和
第二信号线，其与第一信号线交叉，并且与第一信号线形成在不同层上，第二信号线与第一信号线电连通，
其中第二信号线包括具有增大面积以及至少一个切口的扩大部分，并且位于第二信号线与第一信号线交叉处的交叉区域邻近。
2.根据权利要求1所述的薄膜面板，其中还包括：
与所述交叉区域相邻形成的连接辅助部分，并且其中利用所述连接辅助部分将第二信号线与第一信号线电连接。
3.根据权利要求2所述的薄膜面板，其中还包括：
第一绝缘层，形成在第一信号线和第二信号线之间；以及
第二绝缘层，形成在第二信号线上。
4.根据权利要求3所述的薄膜面板，其中第二绝缘层具有将第二信号线的所述扩大部分的一部分暴露出来的至少一个第一接触孔。
5.根据权利要求4所述的薄膜面板，其中第一和第二绝缘层具有将第一信号线的一部分暴露出来的第二接触孔，并且连接辅助部分通过第一和第二接触孔将第一信号线电连接到第二信号线。
6.根据权利要求5所述的薄膜面板，其中第二信号线包括第一层和第二层，并且通过第一接触孔暴露出来的第二信号线的扩大部分包括第二信号线的第一层。
7.根据权利要求6所述的薄膜面板，其中第一绝缘层通过扩大部分的至少一个切口暴露出来。
8.根据权利要求7所述的薄膜面板，其中第一信号线和第二信号线每一个包括第一层和第二层，并且第一和第二信号线每一个的第一层包括铬或铬合金。
9.根据权利要求8所述的薄膜面板，其中第一和第二信号线每一个的第二层包括铝或铝合金。
10.根据权利要求1所述的薄膜面板，其中第一信号线包括第三信号和第四信号线，并且第三和第四信号线每一个连接到第二信号线。
11.根据权利要求1所述的薄膜面板，其中还包括：
短路棒，其连接到第二信号线。
12.根据权利要求1所述的薄膜面板，其中还包括：
栅极线，传输栅极信号；以及
数据线，传输数据信号，
其中栅极线与第一信号线形成在相同层中，并且数据线与第二信号线形成在相同层中。
13.一种制造薄膜面板的方法，其中包括步骤：
在基板上形成第一信号线；
形成覆盖第一信号线的第一绝缘层；
在第一绝缘层上淀积导电层；以及
在导电层中形成图案，以形成第二信号线，所述第二信号线包括具有放大面积、并且位于第二信号线与第一信号线交叉的交叉区域邻近的扩大部分。
14.根据权利要求13所述的方法，其中第二信号线的扩大部分具有至少一个切口。
15.根据权利要求14所述的方法，其中还包括：
淀积覆盖第二信号线的第二绝缘层；以及
在第二绝缘层中形成图案，以形成将所述扩大部分的至少一部分暴露出来的至少一个接触孔。
16.根据权利要求15所述的方法，其中位于所述接触孔处的扩大部分包括第一材料。
17.根据权利要求16所述的方法，其中第一绝缘层通过所述切口暴露出来。
18.根据权利要求17所述的方法，其中第一和第二信号线的第一材料包括铬或铬合金。
19.根据权利要求18所述的方法，其中第一和第二信号线的第二材料包括铝或铝合金。
20.根据权利要求13所述的方法，其中还包括与第二信号线连接的短路棒。
21.根据权利要求13所述的方法，其中还包括将第一信号线电连接到第二信号线。
CNA2006100958393A 2005-07-01 2006-06-30 薄膜面板及其制造方法 Pending CN1893091A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050059092A KR101219037B1 (ko) 2005-07-01 2005-07-01 박막 표시판 및 그 제조 방법
KR1020050059092 2005-07-01

Publications (1)

Publication Number Publication Date
CN1893091A true CN1893091A (zh) 2007-01-10

Family

ID=37588820

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100958393A Pending CN1893091A (zh) 2005-07-01 2006-06-30 薄膜面板及其制造方法

Country Status (3)

Country Link
US (1) US7745823B2 (zh)
KR (1) KR101219037B1 (zh)
CN (1) CN1893091A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104076537A (zh) * 2014-06-19 2014-10-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及测量方法
CN105676553A (zh) * 2016-04-14 2016-06-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
WO2018214662A1 (zh) * 2017-05-24 2018-11-29 京东方科技集团股份有限公司 静电释放电路及其制作方法和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104280912B (zh) * 2014-10-13 2017-06-09 合肥鑫晟光电科技有限公司 短路单元和阵列基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2820233B2 (ja) * 1993-06-11 1998-11-05 シャープ株式会社 表示装置の検査装置および検査方法
JP2985124B2 (ja) * 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
WO2002061781A1 (fr) * 2001-01-30 2002-08-08 Advantest Corporation Commutateur et dispositif de circuit integre
KR100900537B1 (ko) * 2002-08-23 2009-06-02 삼성전자주식회사 액정 표시 장치, 그 검사 방법 및 제조 방법
KR100895311B1 (ko) 2002-11-19 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 검사 방법
KR100560399B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104076537A (zh) * 2014-06-19 2014-10-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及测量方法
US9666480B2 (en) 2014-06-19 2017-05-30 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and method for measuring the same, display device
CN105676553A (zh) * 2016-04-14 2016-06-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
WO2017177649A1 (en) * 2016-04-14 2017-10-19 Boe Technology Group Co., Ltd. Array substrate, display panel and display apparatus having the same, and fabricating method thereof
WO2018214662A1 (zh) * 2017-05-24 2018-11-29 京东方科技集团股份有限公司 静电释放电路及其制作方法和显示装置
US10756123B2 (en) 2017-05-24 2020-08-25 Beijing Boe Display Technology Co., Ltd. Electrostatic discharge circuit and manufacturing method therefor, and display apparatus

Also Published As

Publication number Publication date
KR20070003265A (ko) 2007-01-05
US7745823B2 (en) 2010-06-29
US20070001947A1 (en) 2007-01-04
KR101219037B1 (ko) 2013-01-09

Similar Documents

Publication Publication Date Title
US11462571B2 (en) Thin film transistor array panel and a method for manufacturing the same
JP5190625B2 (ja) 液晶表示装置及びその不良画素修復方法
US7812893B2 (en) Active matrix substrate where a portion of the storage capacitor wiring or the scanning signal line overlaps with the drain lead-out wiring connected to the drain electrode of a thin film transistor and display device having such an active matrix substrate
US10761364B2 (en) Liquid crystal display device
KR101163622B1 (ko) 박막 트랜지스터 표시판
KR20060122491A (ko) 가요성 표시 장치의 제조 방법
US7817214B2 (en) Liquid crystal display device
JP2007046053A (ja) 可撓性表示装置用接着テープ及びこれを利用した可撓性表示装置の製造方法
KR20070020675A (ko) 액정 표시 장치
US8279388B2 (en) Thin film transistor array panel and a method for manufacturing the same
US20070139572A1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method thereof
US9761614B2 (en) Thin film transistor array panel and manufacturing method thereof
CN1746752A (zh) 液晶显示器和用于其的显示板
US20100020258A1 (en) Thin film transistor substrate, method of manufacturing thereof and liquid crystal display device
CN1893091A (zh) 薄膜面板及其制造方法
CN1892309A (zh) 液晶显示器
KR20060132264A (ko) 액정 표시 장치 및 그의 불량 화소 복구 방법
US20070247557A1 (en) Thin film transistor array panel and liquid crystal display
KR100920357B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20130043131A (ko) 액정표시장치
KR20060057308A (ko) 박막 트랜지스터 기판, 이를 제조하는 방법 및 이를포함하는 액정 표시 패널

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070110